JP6494899B1 - 半導体基板、及びその製造方法 - Google Patents

半導体基板、及びその製造方法 Download PDF

Info

Publication number
JP6494899B1
JP6494899B1 JP2019500606A JP2019500606A JP6494899B1 JP 6494899 B1 JP6494899 B1 JP 6494899B1 JP 2019500606 A JP2019500606 A JP 2019500606A JP 2019500606 A JP2019500606 A JP 2019500606A JP 6494899 B1 JP6494899 B1 JP 6494899B1
Authority
JP
Japan
Prior art keywords
electroless
plating
plating film
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019500606A
Other languages
English (en)
Other versions
JPWO2019097979A1 (ja
Inventor
拓人 渡辺
拓人 渡辺
土田　克之
克之 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority claimed from PCT/JP2018/039741 external-priority patent/WO2019097979A1/ja
Application granted granted Critical
Publication of JP6494899B1 publication Critical patent/JP6494899B1/ja
Publication of JPWO2019097979A1 publication Critical patent/JPWO2019097979A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642—Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1841—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の実施形態は、Ａｕ電極パッドを有する半導体基板において、生産性に優れた半導体基板及びその製造方法の提供を目的とする。本発明の実施形態に係る半導体基板は、Ａｕ電極パッド上に、無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を有する半導体基板である。本発明の実施形態に係る半導体基板の製造方法は以下の（１）〜（６）に記載の工程により、Ａｕ電極パッド上に無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を形成する半導体基板の製造方法である。（１）脱脂工程、（２）エッチング工程、（３）プレディップ工程、（４）Ｐｄ触媒付与工程、（５）無電解Ｎｉめっき工程、（６）無電解Ｐｄめっき工程及び無電解Ａｕめっき工程、または、無電解Ａｕめっき工程

Description

本発明は、半導体基板、及びその製造方法に関する。
本出願は、２０１７年１１月１６日出願の日本出願第２０１７−２２１１６６号、および２０１８年９月５日出願の日本出願第２０１８−１６６１３１号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
近年、半導体デバイスの軽薄短小化が進む中、ＩＣ(Integrated Circuit 集積回路)と基板およびＩＣ同士を接合する方法として従来のワイヤーボンディングから、フリップチップ化が進んできている。
フリップチップでＩＣと基板およびＩＣ同士を接合するには、ＩＣ上に形成されたＡｌ、Ｃｕ、Ａｕ等の電極パッドに、ＵＢＭ（Under Bump Metallurgy アンダー・バンプ・メタラジー）を蒸着あるいはめっきで形成し、その上にＳｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだを印刷、ボール搭載あるいはめっきで形成する。これを同様に形成したＩＣおよび基板上に加熱接合する方法が用いられている。
Ａｌ、Ｃｕ、Ａｕ等の電極パッド上にＵＢＭを形成する方法として、最近、生産性向上及びコストダウンの観点から、無電解Ｎｉめっきが注目されている。
Ａｌ電極パッド上に無電解Ｎｉめっき皮膜を形成する方法としてはＺｎの置換めっきを用いたジンケート法が、Ｃｕ電極パッド上に無電解Ｎｉめっき皮膜を形成する方法としてはＰｄ触媒法が広く用いられている。
しかしながら、ＧａＡｓ基板をはじめとする化合物半導体基板では、電極パッドにＡｕが用いられる場合がある。Ａｕは化学的に安定な金属であり、既存のジンケート法やＰｄ触媒法を用いても無電解Ｎｉめっき皮膜を形成することが困難であった。例えば、Ｃｕ電極パッド上に無電解Ｎｉめっき皮膜を形成する場合は、Ｃｕ上に室温のＰｄ処理でもＰｄが析出し、その結果無電解ＮｉめっきによりＮｉ皮膜を形成することができるが、Ａｕ上には室温のＰｄ処理ではＰｄが析出しにくく、無電解ＮｉめっきによりＮｉ皮膜が形成されない箇所が生じる。そのため、Ａｕ電極パッド上にＮｉをＵＢＭとしてめっき形成する場合、もっぱら電気めっきが用いられていた。
電気めっきの場合、選択的にめっきするためにはフォトプロセスが必要となり、かつめっきされるべきＡｕ電極パッドそれぞれに電流を流すための配線が必要となる上、枚葉毎の処理になるので、コストがかさみ、かつ生産性が低い問題があった。
Ａｕ上に無電解Ｎｉめっき皮膜を形成する試みとしては、特許文献１に、特定の表面活性化液に接触させた後、無電解めっき用触媒を付与し、次いで無電解Ｎｉめっきを行う方法が開示されている。
特開２００７−１７７２６８号公報
本発明の実施形態は、Ａｕ電極パッドを有する半導体基板において、生産性に優れた半導体基板及びその製造方法を提供することを目的とする。
本発明者らは、鋭意研究を重ねた結果、Ａｕ電極パッド上に、無電解ＮｉめっきによりＮｉが安定に析出し、ＵＢＭとして使用可能な無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を有する半導体基板を得ることができることを見出し、本発明に至った。
即ち、本発明の実施形態は以下の構成よりなる。
［１］Ａｕ電極パッドを有し、前記Ａｕ電極パッド上に、無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を有する半導体基板。
［２］前記無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、および無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜において、
無電解Ｎｉめっき皮膜の膜厚が１．５μｍ〜１０μｍ、
無電解Ａｕめっき皮膜の膜厚が０．０１μｍ〜０．５０μｍであり、
前記無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜において、
無電解Ｐｄめっき皮膜の膜厚が０．０２μｍ〜０．５０μｍである
前記［１］に記載の半導体基板。
［３］前記無電解Ｎｉめっき皮膜がＰを２質量％〜１５質量％含有している前記［１］または［２］に記載の半導体基板。
［４］前記半導体基板はパシベーション膜を有し、
前記パシベーション膜は前記Ａｕ電極パッド上に形成されており、かつ前記Ａｕ電極パッドを露出する開口部を有しており、
前記開口部のＡｕ電極パッド上に、無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を有し、
前記無電解Ｎｉめっき皮膜が形成されている領域において、前記Ａｕ電極パッドが、１ｎｍ以上エッチングされている前記［１］〜［３］のいずれか１項に記載の半導体基板。
［５］前記半導体基板が、化合物半導体基板、または酸化物半導体基板である前記［１］〜［４］のいずれか１項に記載の半導体基板。
［６］前記化合物半導体基板の化合物半導体が、II-VI族半導体、III-V族半導体、III-V族（窒化物系）半導体、IV-VI族半導体、IV-IV族半導体、I-III-VI族半導体、およびII-IV-V族半導体から選択されるいずれかである前記［５］に記載の半導体基板。
［７］前記［１］〜［６］のいずれか１項に記載の半導体基板の製造方法であって、以下の（１）〜（６）に記載の工程により、Ａｕ電極パッド上に無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を形成する半導体基板の製造方法。
（１）脱脂工程
（２）エッチング工程
（３）プレディップ工程
（４）Ｐｄ触媒付与工程
（５）無電解Ｎｉめっき工程
（６）無電解Ｐｄめっき工程及び無電解Ａｕめっき工程、
または、無電解Ａｕめっき工程
［８］前記Ｐｄ触媒付与工程において、処理液を用い、Ｐｄ触媒付与を行う際の処理液の温度を２０℃〜９０℃とする前記［７］に記載の半導体基板の製造方法。
［９］前記エッチング工程において、Ａｕ電極パッド上のＡｕを深さ１ｎｍ以上エッチングする前記［７］または［８］に記載の半導体基板の製造方法。
本発明の実施形態によれば、Ａｕ電極パッドを有する半導体基板において、生産性に優れた半導体基板及びその製造方法を提供することができる。
Ａｕ電極パッド上に無電解Ｎｉめっきを行なった後における、半導体基板の断面ＳＴＥＭ像の概略図である。 図１Ａにおける部分拡大図であり、エッチング深さを示す図である。
本発明の半導体基板は、Ａｕ電極パッドを有し、前記Ａｕ電極パッド上に無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を有する。
尚、本発明において、「／」の記号は、各めっき処理工程によって形成された複数のめっき皮膜の構造を意味し、電極パッドからのめっきの順番によって各めっき皮膜の表記順位となる。
本発明の半導体基板は、以下の（１）〜（６）の工程により、Ａｕ電極パッド上に無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜を形成することにより、製造することができる。
（１）脱脂工程
（２）エッチング工程
（３）プレディップ工程
（４）Ｐｄ触媒付与工程
（５）無電解Ｎｉめっき工程
（６）無電解Ｐｄめっき工程及び無電解Ａｕめっき工程、
または、無電解Ａｕめっき工程
本発明において、半導体基板は、Ａｕ電極パッドを有しているものであれば良く、例えば、化合物半導体基板や酸化物半導体基板を挙げることができる。なお、半導体基板は少なくとも表面が半導体であればよく、例えば、異種基板上に形成したエピタキシャル膜等を有するものも含むものとする。異種基板としては、サファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート（ＹＡＰ）基板、ＳｉＣ基板、Ｓｉ基板等を挙げることができる。
化合物半導体基板の化合物半導体としては、II-VI族半導体、III-V族半導体、III-V族（窒化物系）半導体、IV-VI族半導体、IV-IV族半導体、I-III-VI族半導体、II-IV-V族半導体等を挙げることができる。
II-VI族半導体としては、ＣｄＴｅ、ＣｄＺｎＴｅ、ＺｎＴｅ、ＺｎＯ（酸化物半導体にも分類される）、ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＨｇＣｄＴｅ等を挙げることができる。
III-V族半導体としては、ＧａＡｓ、ＧａＰ、ＡｌＡｓ、ＡｌＳｂ、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＧａＩｎＡｓＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓ、ＡｌＧａＩｎＰ等を挙げることができる。
III-V族（窒化物系）半導体としては、ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＡｌＮ等を挙げることができる。
IV-VI族半導体としては、ＳｎＴｅ、ＰｂＴｅ等を挙げることができる。
IV-IV族半導体としては、ＳｉＣ、ＳｉＧｅ等を挙げることができる。
I-III-VI族半導体としては、ＣｕＧａＳ２、ＣｕＩｎＳ２、ＣｕＧａｘＩｎ１−ｘＳｅ２等を挙げることができる。
II-IV-V族半導体としては、ＺｎＳｉＰ２、ＺｎＳｎＡｓ２等を挙げることができる。
また、酸化物半導体基板の酸化物半導体としては、ＺｎＯ、Ｇａ２Ｏ３、Ｃｕ２Ｏ等を挙げることができる。
本発明の半導体基板は、Ａｕ電極パッドを有する。Ａｕは化学的に安定な金属であり、既存のジンケート法やＰｄ触媒法を用いても無電解Ｎｉめっき皮膜を形成することが困難であった。Ａｕ上には室温のＰｄ触媒付与ではＰｄが析出しにくく、無電解ＮｉめっきによりＮｉ皮膜が形成されない箇所が生じるため、安定的な操業ができない。そのため、Ａｕ電極パッド上にＮｉをＵＢＭとしてめっき形成する場合、もっぱら電気めっきが用いられていた。
尚、前記特許文献１には、Ａｕ上に無電解Ｎｉめっき皮膜を形成する際に、特定の表面活性化液を用いることが記載されている。特許文献１に記載の表面活性化液は、（ｉ）錯化剤、（ii）銅塩及び銀塩からなる群から選ばれた少なくとも一種の成分、並びに（iii）アルデヒド類を含有する水溶液であり、銅塩または銀塩をＡｕ表面に吸着させ、その後のＰｄ触媒の付与を容易にするものである。銅塩または銀塩によりＰｄ触媒をＡｕ上に付与でき、これによってＮｉめっきすることが可能とされているが、活性化液中の銅塩または銀塩の安定性とＡｕ表面上への吸着は、相反する特性であり、その２つの特性の両立は難しく、管理がしにくい。
本発明の半導体基板の製造方法は、Ａｕ電極パッド上に、脱脂、エッチングを行った後に、プレディップを行い、その後に触媒（Ｐｄ触媒）を付与し、次いで無電解ＮｉめっきによりＮｉ皮膜を形成する。即ち、本発明は、Ａｕ表面をわずかにエッチングすることによって、Ａｕ表面の反応性を高めて、Ａｕ表面を活性化し、Ｐｄ触媒の付与を容易にするものである。このため、Ａｕ電極パッド表面に銅塩や銀塩を吸着させなくてもＰｄ触媒を付与することができる。また、前記特許文献１に記載の表面活性化液を用いる場合のように銅塩や銀塩を吸着させるための複雑な条件管理をしなくても、Ａｕ電極パッド上に無電解Ｎｉめっき皮膜を形成することができる。更に、電気めっきではなく、無電解めっきを利用できるため、コストが低く、かつ生産性に優れる半導体基板の製造方法を提供できる。
エッチング及びプレディップを行うことにより、Ａｕ電極パッド上に、Ｐｄの皮膜を形成することができ、次いで無電解Ｎｉめっき皮膜を形成することができる。
前記Ａｕ電極パッドとしては、公知の方法により形成されたものでよく、パッドの厚さは好ましくは０．０５μｍ〜１０μｍである。
前記脱脂工程、プレディップ工程、Ｐｄ触媒付与工程、無電解Ｎｉめっき工程、無電解Ｐｄめっき工程、無電解Ａｕめっき工程は、Ａｌ電極パッドやＣｕ電極パッドに無電解Ｎｉめっきを行う場合と同様な市販の処理液を使うことができる。使用方法は、Ｐｄ触媒付与以外は、メーカーが推奨する条件で処理すればよい。
（脱脂工程）
半導体基板のＡｕ電極パッド上を清浄化するために、先ず、脱脂処理を行う。脱脂工程については、半導体基板に付着している汚れの種類、半導体基板の耐薬品性によって、公知の薬品から選択することができる。例えば、アルカリ脱脂等を挙げることができ、ＷＢＤ２００、ＷＢＤ４００（ＪＸ金属製）等の公知のアルカリ脱脂剤を用いることができる。
（エッチング工程）
エッチングは、Ａｕをエッチングできるシアン系水溶液やヨウ素水溶液を用いることができる。前記エッチング工程において、Ａｕ表面を活性化するために、Ａｕ電極パッド上のＡｕを深さ１ｎｍ以上エッチングすることが好ましく、１ｎｍ以上、５０ｎｍ以下がより好ましい。エッチングする深さが１ｎｍ以上であれば表面の活性化が十分に得られる。５０ｎｍ以上でも効果は発揮するが、あまり多くエッチングしても効果が変わらない。但し、Ａｕ電極パッドがエッチングされすぎ消失しないように濃度や時間をコントロールする必要がある。例えば、シアン系水溶液を用いる場合には、ＫＣＮ＝５ｇ／Ｌを用い、３０秒程度処理すればよい。
エッチングの深さは、断面をＳＴＥＭ分析することにより測定することができる。
Ａｕ電極パッド上に無電解Ｎｉめっきを行なった後における、半導体基板の断面のＳＴＥＭ像の概略図を図１Ａに示す。図１Ｂは、図１Ａにおける破線で囲った部分の部分拡大図であり、エッチング深さを示す図である。
前記半導体基板が、前記Ａｕ電極パッド１２を露出する開口部を有するパシベーション膜（ＰＶ膜）１１を有する場合、Ａｕ電極パッド１２の露出されていない端部の上にはパシベーション膜１１が形成されている。パシベーション膜１１が形成されている部分（Ａｕ電極パッドが露出していない部分）は、エッチング処理を行ってもエッチングされない。従って、半導体基板の断面を観察し、パシベーション膜１１が形成されている部分に対して、パシベーション膜が形成されていない部分のＡｕ電極パッド１２がどのくらい削れているかを測定することにより、Ａｕエッチング量ｘを求めることができる。無電解Ｎｉめっきの際にＡｕがエッチングされることはないので、Ａｕエッチング量はＮｉをめっきする前と後とで同じである。従って、Ａｕ電極パッド１２上に無電解Ｎｉめっきを行ない、無電解Ｎｉめっき皮膜１３を形成した後においても、半導体基板の断面をＳＴＥＭ分析してパシベーション膜１１が形成されている部分と形成されていない部分のＡｕ電極パッド表面の高さを比較することにより、Ａｕエッチング量（エッチングの深さ）ｘを測定することができる。
また、Ａｕエッチング量は、無電解Ａｕめっき皮膜を形成した後に測定しても良い。
なお、パシベーション膜を構成する材料は一般的に用いられているものでよく、シリコンナイトライド、シリコンオキサイド、ポリイミド等が挙げられる。パシベーション膜の膜厚は、シリコンナイトライドやシリコンオキサイドの場合は１μｍ以下程度、ポリイミドの場合は０．５μｍ〜１５μｍ程度であればよい。
また、パシベーション膜の形成やパシベーション膜に開口部を形成してＡｕ電極パッドを露出する方法は、公知の方法、条件により行なえばよい。
（プレディップ工程）
プレディップは、Ｐｄ触媒付与の前に、触媒付与液とほぼ同じ酸濃度の水溶液に浸漬する処理である。プレディップの役割は、親水性を上げて触媒付与液中に含有されるＰｄイオンに対する付着性を向上したり、触媒付与液への水洗水の流入を避けて触媒付与液の繰り返し再使用を可能とするものである。プレディップ液は、塩酸や硫酸などの水溶液であり、Ｐｄ触媒付与液の酸によって異なる。また、プレディップ処理は室温で数十秒から数分浸漬すればよく、プレディップ処理後には水洗は行わない。
（Ｐｄ触媒付与工程）
Ｐｄ触媒付与の処理液を用いてＰｄの皮膜を形成する方法として、エッチング及びプレディップを行うことにより、Ａｕ電極パッド上にＰｄの触媒を付与することが可能となる。
Ｐｄ触媒付与に関しては、本発明の半導体基板の製造方法では、Ａｕ電極パッドにめっき皮膜を安定的に形成する観点から、処理温度を２０℃〜９０℃とすることが好ましい。
Ｐｄ触媒付与の処理液としては、市販のものであれば使用することができるが、使用温度（２０℃〜９０℃）で安定であることが好ましく、Ｐｄ源としてのＰｄ塩、塩酸或いは硫酸、錯化剤等を含有することが好ましい。
Ｐｄ塩としては、塩化パラジウム、硫酸パラジウム、酢酸パラジウム等を用いることができる。Ｐｄ塩の濃度としては、処理液中、Ｐｄ金属として５ｐｐｍ〜２００ｐｐｍであることが好ましく、２０ｐｐｍ〜１００ｐｐｍであることがより好ましい。
塩酸或いは硫酸としては、濃塩酸或いは濃硫酸として５０ｍｌ／Ｌ〜１５０ｍｌ／Ｌ含有することが好ましい。
また、錯化剤としては塩化アンモニウム、硫酸アンモニウム等を用いることができ、１ｇ／Ｌ〜１０ｇ／Ｌ含有することが好ましい。
Ｐｄ触媒付与を行う際の処理液の温度は、２０℃〜９０℃であることが好ましく、かつ安定にＰｄを析出させるためには処理時間を３０秒以上とすることが好ましい。処理温度が２０℃以上であると、その上に形成する無電解Ｎｉめっきが安定的に析出しやすいので２０℃以上とすることが好ましい。一方、処理温度が９０℃以下であると、処理液の液分解が起こることがない。そのため、処理液の温度を２０℃以上、９０℃以下で行うことが好ましく、より安定にＰｄを析出させるためには、４０℃〜９０℃の範囲がより好ましく、中でも６０℃〜８０℃の範囲が特に好ましい。一般的には室温でＰｄ触媒付与が行われる市販の処理液を用いても良く、その場合においても、処理液の温度は、使用温度で安定であれば、４０℃〜９０℃の範囲がより好ましく、６０℃〜８０℃の範囲が特に好ましい。
また、処理時間が３０秒以上であると、その上に形成する無電解Ｎｉめっきが安定的に析出しやすいので３０秒以上とすることが好ましい。生産効率を考えると処理時間の上限を１８００秒とすることが好ましい。
処理方法としては、Ａｕ電極パッドが、２０℃〜９０℃の処理液に３０秒以上接触していることが好ましく、例えばＡｕ電極パッドを前記処理液に浸漬することが好ましく、前記処理液を無電解Ｐｄめっき液として用いた無電解めっき法が好ましい。
この条件の範囲ではＡｕ電極パッド上についたＰｄは、ＳＴＥＭ断面観察では検出することはできない程度であったが、次いで無電解ＮｉめっきによりＮｉ皮膜が形成され、十分な効果が得られる。
（無電解Ｎｉめっき工程）
本発明の半導体基板の製造方法は、前記Ｐｄ触媒付与工程の後に、無電解Ｎｉめっき工程を有する。
本発明に用いることができる無電解Ｎｉめっきは特に限定されるものではないが、Ｎｉ−Ｐ、Ｎｉ−Ｐ−Ｂ、Ｎｉ−Ｂめっきがよく用いられる。
無電解Ｎｉめっきは、無電解Ｎｉ−Ｐめっき、無電解Ｎｉ−Ｐ−Ｂめっきであることが好ましく、無電解Ｎｉ−Ｐめっきであることがより好ましい。得られるＮｉめっき皮膜は、Ｐを１５質量％以下含有していることが好ましく、２質量％〜１５質量％含有していることがより好ましい。
Ｐが１５質量％以下であるとＰｄめっきやＡｕめっきが析出しやすくなる。
Ｎｉめっき皮膜におけるＰ濃度、各めっき皮膜の厚さは、試料の断面のＳＴＥＭ像のエネルギー分散型Ｘ線分光法（ＥＤＸ）による元素分析により求めることができる。
（無電解Ｐｄめっき工程及び無電解Ａｕめっき工程、または無電解Ａｕめっき工程）
本発明の半導体基板は、Ａｕ電極パッド上に無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、を有する。
前記無電解Ａｕめっき皮膜の形成は、無電解置換Ａｕめっき／無電解還元Ａｕめっきの２段としても良い。
前記無電解Ａｕめっき、無電解Ｐｄめっきに用いるめっき液、めっき方法としては、半導体基板のＵＢＭ形成用に用いられている公知のめっき液、めっき方法を用いることができる。
無電解Ａｕめっき液としては、置換Ａｕめっき液と還元Ａｕめっき液がある。置換Ａｕめっき液としては、例えば、ＪＸ金属製ＦＡ−２１０、ＦＡ−５００、ＦＡ−５０１、ＣＦ−５００、ＣＦ−５００−ＳＳ等が挙げられる。この中で、ＦＡ−２１０はＮｉ／Ｐｄ／Ａｕ仕様の置換Ａｕめっき液である。一方、ＦＡ−５００、ＦＡ−５０１、ＣＦ−５００、ＣＦ−５００−ＳＳはＮｉ／Ａｕ仕様の置換Ａｕめっき液である。還元Ａｕめっき液は、例えば、ＪＸ金属製ＲＡＰ−１３を使用することができる。
また、無電解Ｐｄめっき液としては、例えば、ＪＸ金属製ＣＡ−４００等が挙げられ、好ましく用いることができる。
各めっきの膜厚は、半導体基板の用途や要求特性により変わってくるが、無電解Ｎｉめっき皮膜の膜厚は、はんだ接合の際には、はんだの拡散防止の観点から１μｍ〜１５μｍであることが好ましく、より好ましくは１．５μｍ〜１０μｍである。また、無電解Ａｕめっき皮膜の膜厚は、はんだ接合では濡れ性の観点からＮｉ／Ｐｄ／Ａｕ仕様及びＮｉ／Ａｕ仕様において、０．０１μｍ以上が好ましく、両方の仕様での好ましい膜厚範囲は、０．０１μｍ〜０．５０μｍである。また、Ｎｉ拡散防止の観点から無電解Ｐｄめっき皮膜を介在させてＮｉ／Ｐｄ／Ａｕとする場合には、無電解Ｐｄめっき皮膜の膜厚は０．０２μｍ以上が必要であり、好ましくは０．０２μｍ〜０．５０μｍである。
Ａｕ膜厚に関しては、置換Ａｕめっきでは膜厚に制限がでてくる。Ｎｉ／Ｐｄ／Ａｕ仕様の場合は、０．０３μｍ、Ｎｉ／Ａｕ仕様の場合は、０．０５μｍで成膜がほぼ止まるので、それ以上の膜厚が必要な場合は還元Ａｕめっきを行い厚膜化する。
上記めっき皮膜の膜厚の測定は、電極パッド中央付近の、めっき皮膜の表面・界面が電極パッドと平行な面となる部分の膜厚を測定した。
本発明によってＡｕ電極パッド上に形成した無電解Ｎｉめっきは、はんだバンプがＡｕ電極へ拡散することを防ぐＵＢＭとして好適に使用できる。本発明で得られるＵＢＭを使用することで、コストを抑え、かつ生産性に優れた半導体基板の製造が可能となる。
本発明は各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に異なる実施形態の構成要素を適宜組み合わせても良い。
以下に本発明の具体例を示すが、これらの実施例は本発明及びその利点をよりよく理解するために説明するものであり、発明が限定されることを意図するものではない。
［実施例１］〜［実施例１１］、［比較例１］、［比較例２］
以下の電極パッド及びパシベーション膜を有するＧａＡｓウェハを用いて、下記表１に記載のプロセス及び条件により無電解めっきを実施し、半導体基板を得た。
ＧａＡｓウェハ
・電極：Ａｕ電極パッド、膜厚１μｍ、パッド開口直径８０μｍ円形
・パシベーション膜：ＳｉＮ、０．５μｍ厚 ＋ ポリイミド、３μｍ厚
表１において、「○」は、その処理を行ったことを示す。
また、比較例２は、一般的なＡｌパッドで使用されているジンケートプロセスの前処理で、脱脂、エッチングを行った後、プレディップ、Ｐｄ触媒付与に変えて、酸浸漬、一次ジンケート処理、酸浸漬、二次ジンケート処理を行い、次に無電解Ｎｉめっきを行ったものである。酸浸漬は３０％硝酸を用い、一次ジンケート処理及び二次ジンケート処理は、表１に記載の条件で行った。
得られた無電解めっきのＡｕ電極パッド上への析出性を確認するため、めっき後の外観の顕微鏡観察と、断面ＳＥＭからめっき皮膜の状態の観察とを行い、めっき皮膜の膜厚を測定した。その結果を表１に併記する。
めっき後の断面ＳＴＥＭ観察によりＡｕエッチング量を求めた。前記Ａｕ電極パッドおよびパシベーション膜を有するＧａＡｓウェハは、Ａｕ電極パッドを形成した基板の上面にパシベーション膜を形成した後、パシベーション膜に、前記Ａｕ電極パッドを露出する開口部（直径８０μｍ）を形成したものであり、Ａｕ電極パッドの露出されていない端部の上にはパシベーション膜が形成されている。ＧａＡｓウェハのパシベーション膜が形成された部分（開口されていない部分）は、エッチング後においてもＡｕがエッチングされない。従って、Ａｕ電極パッドの端部の断面を観察し、パシベーション膜が形成されていた部分（開口されていない部分）に対して、パシベーション膜が形成されていない部分（パッド開口している部分）のＡｕがどのくらい削れているかを測定することにより、Ａｕエッチング量を求めた。
また、ＥＤＸ分析によりＮｉ皮膜中のＰ濃度を測定した。
その結果を表１に併記する。
めっきが良好に析出したものについては、はんだ特性評価を実施した。Ｓｎ−３％Ａｇ−０．５％Ｃｕはんだボール（１５０μｍ径）を搭載し、下記の条件にてリフロー（１回、および５回）ではんだバンプを形成した後、断面ＳＥＭ観察を行い、Ｎｉめっき皮膜と、Ｎｉとはんだとの金属間化合物を見分けることにより、はんだがＡｕ電極パッドに拡散していないか確認（Ｎｉがバリア層として機能しているかの確認）した。
また、はんだシェア試験を実施し、破壊界面からめっきの密着性を評価した。
はんだ特性の結果は、リフロー１回のみの場合と５回の場合のどちらも同じ結果となった。
リフロー加熱条件
温度：ピークトップ２６５℃、２６０℃以上で４０秒加熱
雰囲気：窒素雰囲気（酸素濃度：６００ｐｐｍ〜８００ｐｐｍ）
使用はんだボール：Ｓｎ−３％Ａｇ−０．５％Ｃｕ（１５０μｍ径）
はんだシェア試験条件
はんだシェア速度：１００μｍ／ｓｅｃ
はんだシェア高さ：めっき／はんだ接合面から１０μｍ
表１に示すように、実施例１〜１１では無電解めっきが良好に析出し、はんだシェア試験による破壊界面は全てはんだ面であり、めっき／はんだ界面の密着性も良好であり、ＵＢＭとして十分使用できるものであった。
Figure 0006494899
Figure 0006494899
［実施例１２］〜［実施例２２］、［比較例３］、［比較例４］
実施例１〜実施例１１、比較例１、及び比較例２において、前記ＧａＡｓウェハの代わりに、以下の電極パッド及びパシベーション膜を有するＳｉＣウェハを用いた以外は実施例１〜実施例１１、比較例１、及び比較例２と同様にして、実施例１２〜実施例２２、比較例３、及び比較例４の半導体基板を得、実施例１と同様に評価した。その結果、実施例１〜実施例１１、比較例１、及び比較例２と同様な評価結果が得られた。
ＳｉＣウェハ
・電極：Ａｕ電極パッド、膜厚１μｍ、
パッド開口１２００μｍ×８００μｍ長方形
・パシベーション膜：ＳｉＮ、１．０μｍ厚 ＋ ポリイミド、５μｍ厚
［実施例２３］〜［実施例３３］、［比較例５］、［比較例６］
実施例１〜実施例１１、比較例１、及び比較例２において、前記ＧａＡｓウェハの代わりに、以下の電極パッド及びパシベーション膜を有する、Ｓｉ基板上にＧａＮのエピタキシャル膜を形成したエピタキシャルウェハを用いた以外は実施例１〜実施例１１、比較例１、及び比較例２と同様にして、実施例２３〜実施例３３、比較例５、及び比較例６の半導体基板を得、実施例１と同様に評価した。その結果、実施例１〜実施例１１、比較例１、及び比較例２と同様な評価結果が得られた。
Ｓｉ基板上にＧａＮエピタキシャル膜を形成したエピタキシャルウェハ
・電極：Ａｕ電極パッド、膜厚１．５μｍ、
パッド開口９００μｍ×６００μｍ長方形
・パシベーション膜：ＳｉＮ、１．０μｍ厚 ＋ ポリイミド、５μｍ厚
［実施例３４］〜［実施例４４］、［比較例７］、［比較例８］
実施例１〜実施例１１、比較例１、及び比較例２において、前記ＧａＡｓウェハの代わりに、以下の電極パッド及びパシベーション膜を有する、サファイア基板上にＧａＮのエピタキシャル膜を形成したエピタキシャルウェハを用いた以外は実施例１〜実施例１１、比較例１、及び比較例２と同様にして、実施例３４〜実施例４４、比較例７、及び比較例８の半導体基板を得、実施例１と同様に評価した。その結果、実施例１〜実施例１１、比較例１、及び比較例２と同様な評価結果が得られた。
サファイア基板上にＧａＮエピタキシャル膜を形成したエピタキシャルウェハ
・電極：Ａｕ電極パッド、膜厚０．５μｍ、
パッド開口６０μｍ×６０μｍ正方形
・パシベーション膜：ＳｉＮ、０．５μｍ厚
［実施例４５］〜［実施例５５］、［比較例９］、［比較例１０］
実施例１〜実施例１１、比較例１、及び比較例２において、前記ＧａＡｓウェハの代わりに、以下の電極パッド及びパシベーション膜を有するＣｄＴｅウェハを用いた以外は実施例１〜実施例１１、比較例１、及び比較例２と同様にして、実施例４５〜実施例５５、比較例９、及び比較例１０の半導体基板を得、実施例１と同様に評価した。その結果、実施例１〜実施例１１、比較例１、及び比較例２と同様な評価結果が得られた。
ＣｄＴｅウェハ
・電極：Ａｕ電極パッド、膜厚０．１μｍ、
パッド開口直径１５０μｍ円形
・パシベーション膜：ポジ型フォトレジスト３μｍ厚
１１ パシベーション膜
１２ Ａｕ電極パッド
１３ 無電解Ｎｉめっき皮膜
ｘ Ａｕエッチング量

Claims (9)

  1. Ａｕ電極パッドを有し、前記Ａｕ電極パッド上に、無電解Ｎｉめっき皮膜、無電解Ｐｄめっき皮膜および無電解Ａｕめっき皮膜をこの順に有するか、または無電解Ｎｉめっき皮膜および無電解Ａｕめっき皮膜をこの順に有する半導体基板。
  2. 前記無電解Ｎｉめっき皮膜、前記無電解Ｐｄめっき皮膜および前記無電解Ａｕめっき皮膜がこの順に形成されためっき皮膜、および、前記無電解Ｎｉめっき皮膜および前記無電解Ａｕめっき皮膜がこの順に形成されためっき皮膜において、
    前記無電解Ｎｉめっき皮膜の膜厚が１．５μｍ〜１０μｍ、
    前記無電解Ａｕめっき皮膜の膜厚が０．０１μｍ〜０．５０μｍであり、
    前記無電解Ｎｉめっき皮膜、前記無電解Ｐｄめっき皮膜および前記無電解Ａｕめっき皮膜がこの順に形成されためっき皮膜において、
    前記無電解Ｐｄめっき皮膜の膜厚が０．０２μｍ〜０．５０μｍである
    請求項１に記載の半導体基板。
  3. 前記無電解Ｎｉめっき皮膜がＰを２質量％〜１５質量％含有している請求項１または２に記載の半導体基板。
  4. 前記半導体基板はパシベーション膜を有し、
    前記パシベーション膜は前記Ａｕ電極パッド上に形成されており、かつ前記Ａｕ電極パッドを露出する開口部を有しており、
    前記開口部のＡｕ電極パッド上に、無電解Ｎｉめっき皮膜、無電解Ｐｄめっき皮膜および無電解Ａｕめっき皮膜をこの順に有するか、または無電解Ｎｉめっき皮膜、無電解Ａｕめっき皮膜をこの順に有し、
    前記無電解Ｎｉめっき皮膜が形成されている領域において、前記Ａｕ電極パッドが、１ｎｍ以上エッチングされている請求項１〜３のいずれか１項に記載の半導体基板。
  5. 前記半導体基板が、化合物半導体基板、または酸化物半導体基板である請求項１〜４のいずれか１項に記載の半導体基板。
  6. 前記化合物半導体基板の化合物半導体が、ＩＩ−ＶＩ族半導体、ＩＩＩ−Ｖ族半導体、ＩＩＩ−Ｖ族（窒化物系）半導体、ＩＶ−ＶＩ族半導体、ＩＶ−ＩＶ族半導体、Ｉ−ＩＩＩ−ＶＩ族半導体、およびＩＩ−ＩＶ−Ｖ族半導体から選択されるいずれかである請求項５に記載の半導体基板。
  7. 請求項１〜６のいずれか１項に記載の半導体基板の製造方法であって、以下の（１）〜（６）に記載の工程により、Ａｕ電極パッド上に、無電解Ｎｉめっき皮膜、無電解Ｐｄめっき皮膜および無電解Ａｕめっき皮膜をこの順に形成するか、または無電解Ｎｉめっき皮膜および無電解Ａｕめっき皮膜をこの順に形成する半導体基板の製造方法。
    （１）脱脂工程
    （２）エッチング工程
    （３）プレディップ工程
    （４）Ｐｄ触媒付与工程
    （５）無電解Ｎｉめっき工程
    （６）無電解Ｐｄめっき工程及び無電解Ａｕめっき工程、
    または、無電解Ａｕめっき工程
  8. 前記Ｐｄ触媒付与工程において、処理液を用い、Ｐｄ触媒付与を行う際の処理液の温度を２０℃〜９０℃とする請求項７に記載の半導体基板の製造方法。
  9. 前記エッチング工程において、Ａｕ電極パッド上のＡｕを深さ１ｎｍ以上エッチングする請求項７または８に記載の半導体基板の製造方法。
JP2019500606A 2017-11-16 2018-10-25 半導体基板、及びその製造方法 Active JP6494899B1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017221166 2017-11-16
JP2017221166 2017-11-16
JP2018166131 2018-09-05
JP2018166131 2018-09-05
PCT/JP2018/039741 WO2019097979A1 (ja) 2017-11-16 2018-10-25 半導体基板、及びその製造方法

Publications (2)

Publication Number Publication Date
JP6494899B1 true JP6494899B1 (ja) 2019-04-03
JPWO2019097979A1 JPWO2019097979A1 (ja) 2019-11-21

Family

ID=65999384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019500606A Active JP6494899B1 (ja) 2017-11-16 2018-10-25 半導体基板、及びその製造方法

Country Status (2)

Country Link
US (1) US11251145B2 (ja)
JP (1) JP6494899B1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003858A (ja) * 2009-06-22 2011-01-06 Seiko Epson Corp 半導体装置の製造方法
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
US7413974B2 (en) * 2005-08-04 2008-08-19 Texas Instruments Incorporated Copper-metallized integrated circuits having electroless thick copper bond pads
JP2007177268A (ja) 2005-12-27 2007-07-12 Okuno Chem Ind Co Ltd 無電解ニッケルめっき用貴金属表面活性化液
WO2012131861A1 (ja) 2011-03-28 2012-10-04 千住金属工業株式会社 鉛フリーはんだボール
TWI540015B (zh) 2012-03-28 2016-07-01 Senju Metal Industry Co Lead free solder ball
EP2740818B1 (en) 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
EP3165947B1 (en) 2014-07-03 2021-11-24 JX Nippon Mining & Metals Corporation Radiation detector ubm electrode structure body, radiation detector, and method of manufacturing same
KR102438957B1 (ko) * 2017-12-19 2022-09-02 제이엑스금속주식회사 반도체 웨이퍼, 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003858A (ja) * 2009-06-22 2011-01-06 Seiko Epson Corp 半導体装置の製造方法
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法

Also Published As

Publication number Publication date
US20200357758A1 (en) 2020-11-12
US11251145B2 (en) 2022-02-15
JPWO2019097979A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US6616967B1 (en) Method to achieve continuous hydrogen saturation in sparingly used electroless nickel plating process
JP5669780B2 (ja) 半導体装置の製造方法
US6335104B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
EP1512173A1 (en) Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
Hutt et al. Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
US6362089B1 (en) Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
JP2018018965A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2020534695A (ja) 合金拡散障壁層
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2005117035A (ja) フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法
WO2019097979A1 (ja) 半導体基板、及びその製造方法
JPH04234126A (ja) 半導体装置の製造方法
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
JP6494899B1 (ja) 半導体基板、及びその製造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
US7273803B2 (en) Ball limiting metallurgy, interconnection structure including the same, and method of forming an interconnection structure
US10658272B2 (en) Method for manufacturing semiconductor device
JP7046047B2 (ja) 半導体ウェハ、及びその製造方法
WO2016157589A1 (ja) 放射線検出器用ｕｂｍ電極構造体、放射線検出器及びそれらの製造方法
CN111354626A (zh) 半导体器件及其制造方法
US20230326758A1 (en) Semiconductor device and method for manufacturing the same
Chen et al. Electroless nickel bath for wafer bumping: Influence of additives
Arshad et al. The effects of zincation process on aluminum bond pad surfaces for electroless nickel immersion gold (ENIG) deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190108

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190108

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250