JP2020534695A - 合金拡散障壁層 - Google Patents

合金拡散障壁層 Download PDF

Info

Publication number
JP2020534695A
JP2020534695A JP2020516384A JP2020516384A JP2020534695A JP 2020534695 A JP2020534695 A JP 2020534695A JP 2020516384 A JP2020516384 A JP 2020516384A JP 2020516384 A JP2020516384 A JP 2020516384A JP 2020534695 A JP2020534695 A JP 2020534695A
Authority
JP
Japan
Prior art keywords
metal
copper
barrier layer
solder
weight percent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020516384A
Other languages
English (en)
Other versions
JP7185375B2 (ja
JP2020534695A5 (ja
Inventor
ダドヴァンド ナズリア
ダドヴァンド ナズリア
フランク パヴォーネ サルヴァトーレ
フランク パヴォーネ サルヴァトーレ
ダニエル マナック クリストファー
ダニエル マナック クリストファー
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2020534695A publication Critical patent/JP2020534695A/ja
Publication of JP2020534695A5 publication Critical patent/JP2020534695A5/ja
Application granted granted Critical
Publication of JP7185375B2 publication Critical patent/JP7185375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13284—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1368—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/136 - H01L2224/13691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

マイクロ電子デバイス（１００）がリフロー構造（１１０）を含む。リフロー構造（１１０）は、銅含有部材（１１４）、はんだ部材（１１８）、及びそれらの間の障壁層（１１６）を有する。障壁層（１１６）は金属粒子（１２０）を有し、金属粒子（１２０）間に拡散障壁充填材（１２２）を備える。金属粒子（１２０）は、少なくとも第１の金属及び第２の金属を含み、第１の金属及び第２の金属は各々、ニッケル、コバルト、ランタン、及びセリウムから選択され、金属粒子における濃度が少なくとも１０重量パーセントである。拡散障壁充填材（１２２）は、タングステン及びモリブデンから選択される少なくとも第３の金属を含む。拡散障壁充填材（１２２）におけるタングステン及びモリブデンの組み合わせ濃度は、銅の拡散に対する所望の抵抗を提供するために、金属粒子（１２０）内よりも高い。障壁層（１１６）は、２重量パーセント〜１５重量パーセントのタングステン及びモリブデンの混合濃度を含む。

Description

本願は、一般にマイクロ電子デバイスに関し、より詳細にはマイクロ電子デバイスにおける障壁層に関する。
多くのマイクロ電子デバイスは、リードフレーム及び他のパッケージ端子への接続を提供するために、銅ピラーと銅ピラー上のはんだバンプとを備えるパンプ接合構造を有する。銅ピラーの小型化及び高ピラー密度化の要求が高まるにつれて、銅ピラー及びはんだバンプを介する電流密度が増大してきている。銅ピラーに直接接するはんだを備えるパンプ接合構造におけるエレクトロマイグレーション欠陥は、銅、及び、通常は錫を含有するはんだの界面における金属間化合物のデプリーションに起因している。これらの欠陥は、銅とはんだとの間の障壁層の使用につながっている。ニッケル、ニッケルリン、ニッケルリンタングステン、ニッケル鉄リン、ニッケルレニウムリン、コバルトリン、及びコバルトタングステンリンが、障壁層の潜在的な候補として報告されている。これらの層の各々は欠点を伴う。ニッケルはＮｉ３Ｓｎ４の脆い金属間化合物を形成し、これは信頼性の問題を引き起こす恐れがある。銅上の薄いニッケル層が低リフロー温度で錫リッチはんだとの界面反応を低減させることができるが、リフロープロセスがより高温度でより長期間行われる場合には、それほど効果的ではない場合がある。残りの提案されている障壁層組成は、錫リッチはんだと反応し、脆い金属間化合物の形成をもたらし、パンプ接合構造における破損又はボイドをもたらす。
記載される例において、マイクロ電子デバイスが、銅含有部材及びはんだ部材とのリフロー構造、並びに銅含有部材とはんだ部材との間の障壁層を有する。障壁層は、金属粒子と、金属粒子間の拡散障壁充填材とを有する。
金属粒子は、少なくとも第１の金属及び第２の金属を含み、これらは各々、金属粒子における濃度が各々少なくとも１０重量パーセントである。第１の金属及び第２の金属は、ニッケル、コバルト、ランタン、及びセリウムから選択される。金属粒子におけるニッケル、コバルト、ランタン、及びセリウムの組み合わせ濃度は、少なくとも８５重量パーセントである。
障壁層は、タングステン及びモリブデンから選択される、少なくとも第３の金属を含む。障壁層は、少なくとも２重量パーセント及び１５重量パーセント未満の組み合わせ濃度のタングステン及びモリブデンを含む。拡散障壁充填材におけるタングステン及びモリブデンの組み合わせ濃度は、金属粒子におけるタングステン及びモリブデンの組み合わせ濃度よりも高い。
一態様において、リフロー構造はパンプ接合構造として顕在化され得、銅含有部材は銅含有ピラーとして顕在化され得、はんだ部材は、はんだバンプとして顕在化され得る。別の態様において、リフロー構造はリードフレームパッケージとして顕在化され得、銅含有部材は銅含有リードフレーム端子として顕在化され得、はんだ部材ははんだ層として顕在化され得る。
障壁層は、第１の金属、第２の金属、及び第３の金属を銅含有部材上に同時にめっきすることによって形成され得る。第３の金属は金属粒子の内部から拡散して、金属粒子間の拡散障壁充填材に蓄積する。
銅含有ピラー、障壁層、及びはんだバンプを含む、例示のマイクロ電子デバイスの断面図である。
形成の例示の方法の各段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。 形成の例示の方法の各段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。 形成の例示の方法の各段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。 形成の例示の方法の各段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。 形成の例示の方法の各段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。
例示の逆方向パルスめっき波形を示す。
形成の例示の方法の各段階で示される、障壁層を含むリードフレームを有するマイクロ電子デバイスを示す。 形成の例示の方法の各段階で示される、障壁層を含むリードフレームを有するマイクロ電子デバイスを示す。
図面は一定の縮尺で描いてはいない。幾つかの行為又は事象が、異なる順で及び／又は他の行為又は事象と同時に起こり得るので、本記載は行為又は事象の例示される順によって限定されない。また、幾つかの例示される行為又は事象は、本記載による手法を実装するために任意選択であり得る。
マイクロ電子デバイスが、パンプ接合構造又はリードフレームパッケージなどのリフロー構造を含む。リフロー構造は、銅含有部材及びはんだ部材、並びに銅含有部材とはんだ部材との間の障壁層を有する。障壁層は、金属粒子間に拡散障壁充填材を備える金属粒子を有する。はんだ部材は、ビスマス、インジウム、又は銀などの他の金属と共に、錫を含み得る。はんだ部材は、１５０℃〜４００℃のリフロー温度を有する。はんだ部材は、所望のリフロー温度、及び、硬度及び導電率などの所望の特性を提供するために、少なくとも２５重量パーセントの錫を含み得る。
金属粒子は、少なくとも第１の金属及び第２の金属を含み、少なくとも第１の金属及び第２の金属の各々は、各々金属粒子において少なくとも１０重量パーセントの濃度を有する。第１の金属及び第２の金属は、ニッケル、コバルト、ランタン、及びセリウムから選択される。金属粒子は、ニッケル、コバルト、ランタン、及びセリウムの群からの付加的な金属を含み得る。金属粒子におけるニッケル、コバルト、ランタン、及びセリウムの組み合わせ濃度は、少なくとも８５重量パーセントである。金属粒子は、Ｎｉ３Ｓｎ４よりも延性の混合錫金属間化合物を形成し得、有利にも、信頼性の問題を低減させる。
障壁層は、タングステン及びモリブデンから選択される、少なくとも２重量パーセントの第３の金属を含む。障壁層は、タングステンとモリブデンの両方を含み得る。拡散障壁充填材におけるタングステン及びモリブデンの組み合わせ濃度は、銅の拡散に対する所望の抵抗を提供するため、金属粒子におけるタングステン及びモリブデンの組み合わせ濃度よりも高い。障壁層は、１５重量パーセント未満の組み合わせ濃度のタングステン及びモリブデンを含む。障壁層において少なくとも２重量パーセントのタングステン及びモリブデンを有することは、等しい厚みのニッケルと比較して、拡散障壁充填材が障壁層を介する銅の拡散を低減させることを有利に提供し得る。１５重量パーセント未満のタングステン及びモリブデンを有することは、所望の値を上回る障壁層の導電率を維持する。
一例において、リフロー構造はパンプ接合構造として顕在化され得、銅含有部材は銅含有ピラーとして顕在化され得、はんだ部材ははんだバンプとして顕在化され得る。別の例において、リフロー構造は、銅含有部材が銅含有リードフレーム端子として顕在化され得、はんだ部材がはんだ層として顕在化され得るリードフレームパッケージとして顕在化され得る。障壁層を備えるリフロー構造の他の顕在化も本記載の範囲内にある。
障壁層は、第１の金属、第２の金属、及び第３の金属を銅含有部材上に同時にめっきすることによって形成され得る。第３の金属は金属粒子の内部から拡散して、金属粒子間の拡散障壁充填材に蓄積する。
本記載において、或る要素が別の要素上にあると言及される場合、それは、直接他の要素上にあってもよく、又は介在要素が存在してもよい。
図１は、銅含有ピラー、障壁層、及びはんだバンプを含む、例示のマイクロ電子デバイスの断面図である。マイクロ電子デバイス１００は誘電体層１０２を含み、誘電体層１０２は、二酸化シリコン、シリコン窒化物、又は同様の誘電性材料の１つ又は複数の誘電体サブ層を含み得る。マイクロ電子デバイス１００は、誘電体層１０２内に相互接続１０４を含む。相互接続１０４は、頂部相互接続レベルの一部であってもよく、又は再配線層の一部であってもよい。マイクロ電子デバイス１００のボンドパッド１０６が、相互接続１０４に電気的に結合されている。ボンドパッド１０６は、アルミニウム、銅、ニッケル、又はボンドパッドに適した他の金属を含み得る。保護オーバーコート（ＰＯ）層１０８が、誘電体層１０２上に置かれる。ＰＯ層１０８は、各ボンドパッド１０６の少なくとも一部を露出させる。ＰＯ層１０８は、二酸化シリコン、シリコン窒化物、シリコンオキシナイトライド、ポリイミド、アルミニウム酸化物、又は、水蒸気及び他の汚染物質への障壁を提供する他の誘電性材料の１つ又は複数の層を含み得る。
マイクロ電子デバイス１００は、ボンドパッド１０６上のパンプ接合構造１１０を含む。各パンプ接合構造１１０は、対応するボンドパッド１０６への電気的接触を成すアンダーバンプメタライゼーション（ＵＢＭ）層１１２を含む。ＵＢＭ層１１２は、チタン、ニッケル、パラジウム、銅、又は、ボンドパッド１０６への接着及びパンプ接合構造１１０のめっき表面を提供する金属層に適した他の金属を含み得る。
各パンプ接合構造１１０は、対応するＵＢＭ層１１２上に、本明細書では銅ピラー１１４と称する銅含有ピラー１１４を更に含む。銅ピラー１１４は、主として、数パーセントの他の要素を有する銅を含み得、又は本質的に銅から成り得る。
各パンプ接合構造１１０は、対応する銅ピラー１１４に結合される障壁層１１６と、障壁層１１６に結合されるはんだのはんだバンプ１１８とを含み、障壁層１１６がはんだバンプ１１８から銅ピラー１１４を分離するようになっている。はんだバンプ１１８は、１５０℃〜４００℃のリフロー温度を提供する金属を含む。例えば、はんだバンプ１１８は錫を含み得、ビスマス、インジウム、又は銀などの他の金属を含み得る。以前は鉛がはんだバンプに用いられてきたが、本記載の時点では、鉛は概して、健康及び環境の問題のため、はんだバンプに用いられていない。
例えば、障壁層１１６は、はんだバンプにおける金属からの銅の隔離とパンプ接合構造１１０の製造コスト及び複雑度との間の所望の均衡を提供するために、２ミクロン〜２０ミクロンの厚さとし得る。障壁層１１６は、金属粒子１２０と、金属粒子１２０間の拡散障壁充填材１２２とを含む。金属粒子１２０は、ニッケル、コバルト、ランタン、及びセリウムから選択される、少なくとも第１の金属及び第２の金属を含む。第１の金属及び第２の金属は、各々、少なくとも１０重量パーセントの金属粒子１２０の濃度を有する。金属粒子１２０は、ニッケル、コバルト、ランタン、及びセリウムの任意の組み合わせを含み得る。金属粒子１２０におけるニッケル、コバルト、ランタン、及びセリウムの組み合わせ濃度は、少なくとも８５重量パーセントである。信頼性と製造コストとの間に所望の均衡を提供するために、金属粒子１２０の異なる組成が選択され得る。例えば、金属粒子１２０は、少なくとも１０重量パーセントのニッケル及び少なくとも１０重量パーセントのコバルト、並びに１重量パーセント未満のランタン及びセリウムを含み得る。
障壁層１１６は、タングステン及びモリブデンから選択される、第３の金属を含む。拡散障壁充填材は、タングステンとモリブデンの両方を含み得る。拡散障壁充填材１２２におけるタングステン及びモリブデンの組み合わせ濃度は、金属粒子１２０におけるタングステン及びモリブデンの組み合わせ濃度よりも高い。障壁層１１６は、少なくとも２重量パーセント及び１５重量パーセント未満の総濃度のタングステンとモリブデンとを含む。信頼性と製造コストとの間に所望の均衡を提供するために、拡散障壁充填材１２２の異なる組成が選択され得る。例えば、拡散障壁充填材１２２は、タングステンと、非常に少ないモリブデンとを含み得る。
障壁層１１６は、マイクロ電子デバイス１００に２つの利点を提供し得る。第１に、金属粒子１２０ははんだバンプ１１８における錫と結合して混合錫金属間化合物１２４を形成して、脆い錫ニッケル金属間化合物Ｎｉ３Ｓｎ４の形成を防止又は低減し得る。混合錫金属間化合物１２４はＮｉ３Ｓｎ４よりも延性があり、そのため、パンプ接合構造１１０に応力が加わったときに破断及びボイドを形成する傾向が少なく、有利にも、信頼性の問題を低減する。第２に、拡散障壁充填材１２２におけるタングステン又はモリブデンは障壁層１１６を介する銅の拡散を低減し、銅は、等しい厚みのニッケルを介するよりも障壁層１１６を介する拡散の速度が一層遅い。
図２Ａ〜図２Ｅは、形成の例示の方法の種々の段階で示される、銅含有ピラー、障壁層、及びはんだバンプを含む、マイクロ電子デバイスの断面図である。図２Ａを参照すると、この例のマイクロ電子デバイス２００は、誘電体層２０と、及び誘電体層２０２内の相互接続２０４を含む。マイクロ電子デバイス２００のボンドパッド２０６が、相互接続２０４に電気的に結合される。ＰＯ層２０８が、誘電体層２０２上に配置され、各ボンドパッド２０６の少なくとも一部分を露出させる。
ＰＯ層２０８の上、及びＰＯ層２０８によって露出されるボンドパッド２０６上に、ＵＢＭ層２１２が形成される。ＵＢＭ層２１２は、ＰＯ層２０８への良好な接着を提供し、ボンドパッド２０６への低抵抗で信頼性のある電気的接続を成すチタン又はその他の金属を備える接着サブ層を含み得る。ＵＢＭ層２１２は接着サブ層上にシードサブ層を更に含み得、シードサブ層は、ニッケル、銅、又は後続のめっきオペレーションのための低シート抵抗層を提供するためのその他の金属を含み得る。ＵＢＭ層２１２は、例えば、逐次スパッタプロセスによって形成され得る。
めっきマスク２２６がＵＢＭ層２１２上に形成される。めっきマスク２２６は、パンプ接合構造２１０のためにボンドパッド２０６上のエリアを露出させる。めっきマスク２２６は、フォトレジストを含み得、フォトリソグラフィプロセスによって形成され得る。あるいは、めっきマスク２２６は、有機ポリマーを含み得、インクジェットプロセスなどのアディティブ法によって形成され得る。
ＵＢＭ層２１２は、銅を含む銅めっき槽２２８に露出される。銅は、図２Ａに示されるように、硫酸銅の形態で、銅めっき槽２２８の所望の導電性を提供するために酸と共に、銅めっき槽２２８に付加され得る。所望のプロファイル及び表面仕上げを提供するために、湿潤剤、レベラー、アクセラレータ、又は抑制剤を銅めっき槽２２８に付加してもよい。電流が銅めっき槽２２８からＵＢＭ層２１２に流れ、銅めっき槽２２８から、めっきマスク２２６によって露出された箇所のＵＢＭ層２１２上に銅がメッキされ、各パンプ接合構造２１０におけるＵＢＭ層２１２上に、本明細書で銅ピラー２１４と称する銅含有ピラー２１４が形成される。
図２Ｂを参照すると、めっきマスク２２６がその場に残され、銅ピラー２１４が障壁めっき槽２３０に露出される。障壁めっき槽２３０は、ニッケル、コバルト、ランタン、及びセリウムから選択される、少なくとも２つの金属と、タングステン及びモリブデンから選択される、少なくとも１つの金属とを含む。図２Ｂに示すように、ニッケルが硫酸ニッケルの形態で障壁めっき槽２３０に付加され得る。コバルトが硫酸コバルトの形態で障壁めっき槽２３０に付加され得る。ランタンがランタン酸化物又は塩化ランタンの形態で障壁めっき槽２３０に付加され得る。セリウムが硫酸セリウムの形態で障壁めっき槽２３０に付加され得る。タングステンがタングステン酸ナトリウムの形態で障壁めっき槽２３０に付加され得る。モリブデンがモリブデン酸ナトリウムの形態で障壁めっき槽２３０に付加され得る。障壁めっき槽２３０は、湿潤剤、レベラー、アクセラレータ、又は抑制剤などの付加剤を更に含み得る。障壁めっき槽２３０における金属は、銅ピラー２１４上にめっきされて、各パンプ接合構造２１０における対応する銅ピラー２１４上に障壁層２１６を形成する。障壁層２１６は、図１の障壁層１１６に関して説明した組成及び構造を有する。
障壁めっき槽２３０の組成は、信頼性と製造コストとの間に所望の均衡が提供されるように選択され得る。一例において、障壁めっき槽２３０は、ニッケル及びコバルトを含み得、ランタン及びセリウムを本質的に含まないようにし得る。別の例において、障壁めっき槽２３０は、タングステンを含み得、モリブデンを本質的に含まないようにし得る。
障壁層２１６は、逆方向パルスめっきプロセスと称することもある、逆方向パルスめっきプロセスを用いて形成され得る。障壁めっき槽２３０に印加される反転パルスめっきプロセスの間、障壁めっき槽２３０から銅ピラー２１４へ一つ又はそれ以上の順方向パルスで順方向電流が流れ、障壁めっき槽２３０から銅ピラー２１４上へ金属をめっきして、障壁層２１６の一部を形成し、部分的に形成された障壁層２１６となる。順方向パルスの振幅及び持続時間は、部分的に形成された障壁層２１６における所望の金属粒子サイズを提供するように選択される。順方向パルスの後、逆方向電流が銅ピラー２１４から障壁めっき槽２３０へ一つ又はそれ以上の反転パルスで流されて、部分的に形成された障壁層２１６の表面からタングステン及びモリブデンを選択的に除去する。逆方向パルスの振幅及び持続時間は、タングステン及びモリブデンの所望の量を除去するように選択される。タングステン及びモリブデンは、障壁層２１６における金属粒子の内部から拡散し、蓄積して、金属粒子の粒子境界間に拡散障壁充填材を形成する。このように、逆方向パルスめっきプロセスは、図１の障壁層１１６に関して説明した組成及び構造を用いて障壁層２１６を形成する。
図３は、例示の逆方向パルスめっき波形を示す。波形は、横軸上の時間に対して縦軸上の電流密度を示す。この例示の波形では、４つの順方向パルスが印加され、続いて４つの逆方向パルスが印加される。順方向パルスの順方向電流密度は、図２Ｂの障壁めっき槽２３０と銅ピラー２１４との間により高い順方向電圧を提供するため、障壁めっき槽２３０における金属を所望の組成でめっきするために、逆方向パルスの逆方向電流密度より大きな振幅を有し得る。逆方向パルスの逆方向電流密度の一層低い振幅は、障壁めっき槽２３０と銅ピラー２１４との間に充分な電圧を提供し得、Ｗ＋６及びＭｏ＋６などのより高い酸化状態のタングステン及びモリブデンを除去し、図２Ｂの部分的に形成された障壁層２１６における、一層低い酸化状態を有するニッケル、コバルト、ランタン、及びセリウムの大部分を残すことができる。順方向電流密度は、約０．５アンペア／平方センチメートル（Ａ／ｃｍ２）〜約１．０Ａ／ｃｍ２の範囲とし得、各順方向パルスの持続時間は、７５パーセント〜１００パーセントのデューティサイクルで、１０ミリ秒〜５０ミリ秒の範囲とし得、障壁層２１６内の所望の金属粒子構造を提供する。逆方向電流密度は順方向電流密度の３５パーセント〜６０パーセントとし得、逆方向パルスの持続時間は順方向パルス持続時間の３０パーセント〜７０パーセントの範囲とし得、デューティサイクルは６０パーセント〜１００パーセントであり、拡散障壁充填材内に所望のタングステン及びモリブデンを提供する。順方向パルスとそれに続く逆方向パルスとの組み合わせは、所望の厚みを有する障壁層２１６を形成するために繰り返される。
図２Ｃを参照すると、めっきマスク２２６がその場に残され、障壁層２１６がはんだめっき槽２３２に露出される。はんだめっき槽２３２は、図２Ｃに示すように、錫及び銀などの金属を含み、ビスマスなどのその他の金属を含み得る。はんだめっき槽２３２はまた、湿潤剤、レベラー、アクセラレータ、又は抑制剤を含み得る。はんだめっき槽２３２のためのその他の配合物も本例の範囲内にある。障壁層２１６からはんだめっき槽２３２に電流が流れ、はんだめっき槽２３２から障壁層２１６上にはんだがめっきされて、各パンプ接合構造２１０の障壁層２１６上にはんだバンプ２１８が形成される。
その後、めっきマスク２２６が除去され、パンプ接合構造２１０がその場に残される。めっきマスク２２６は、例えば、有機溶媒又は有機酸に溶解することによって、又は酸素ラジカル又はオゾンに曝すことによって除去され得る。めっきマスク２２６が除去された後、銅ピラー２１４によって露出された箇所のＵＢＭ層２１２が除去され、銅ピラー２１４とボンドパッド２０６との間にＵＢＭ層２１２が残される。ＵＢＭ層２１２は、例えば、時限ウェットエッチングプロセスによって除去され得る。
図２Ｄを参照すると、パンプ接合構造２１０は、はんだバンプ２１８をリフローさせるために任意で加熱され得る。パンプ接合構造２１０は、図２Ｄに示すように、放射加熱プロセス２３４によって加熱され得る。あるいは、パンプ接合構造２１０は、チェーンファーネスにおいて又はパンプ接合構造２１０に接する雰囲気を加熱するその他のプロセスにおいて加熱され得る。はんだバンプ２１８をリフローさせるには、はんだバンプ２１８の組成に応じて、はんだバンプ２１８を１５０℃〜４００℃の温度まで加温する必要があり得る。はんだバンプ２１８をリフローさせることにより、はんだバンプ２１８と障壁層２１６との間により強い接続が提供され得る。図１に関連して説明したように、障壁層２１６の構造及び組成は、はんだバンプ２１８のリフローの間、銅及び錫の並びにニッケル及び錫の望ましくない金属間化合物の形成を有利に低減し得る。
図２Ｅを参照すると、マイクロ電子デバイス２００は、リードフレーム２３６にバンプ接合される。例えば、リードフレーム２３６は、金属端子２４０間にモールド化合物２３８を有する事前モールドされたリードフレーム２３６とし得る。金属端子２４０は、例えば銅を含み得る。バンプ接合プロセスでは、はんだバンプ２１８を加熱してはんだをリフローさせ、金属端子２４０にはんだ接続させる。はんだバンプ２１８は、図２Ｅに示すように、放射加熱プロセス２４２などによって、又は、チェーンファーネスプロセスなどの雰囲気加熱プロセスによって加熱され得る。マイクロ電子デバイス２００をリードフレーム２３６にバンプ接合するには、はんだバンプ２１８の組成に応じて、はんだバンプ２１８を１５０℃〜４００℃の温度まで加温する必要がある。バンプ接合プロセスを補助するために、任意でマイクロ電子デバイス２００に圧力が印加され得る。マイクロ電子デバイス２００をリードフレーム２３６にパンプ接合するために必要な温度は、図２Ｄに関して説明したようにはんだバンプ２１８をリフローするために必要とされる温度よりも高くし得る。障壁層２１６の構造及び組成は、有利にも、バンプ接合プロセスの間、銅及び錫の並びにニッケル及び錫の望ましくない金属間化合物の形成を低減し得る。障壁層２１６の構造及び組成は、ニッケル及び錫の脆い金属間化合物の形成を更に低減し得、これは、リードフレーム２３６とマイクロ電子デバイス２００との間の機械的及び熱的応力の間のパンプ接合構造２１０の信頼性を改善し得る。
図４Ａ及び図４Ｂは、形成の例示の方法の種々の段階で示される、障壁層を含むリードフレームを有するマイクロ電子デバイスを示す。図４Ａを参照すると、マイクロ電子デバイス４００はリードフレーム４３６を含む。この例において、リードフレーム４３６は、主として銅を含み得る。第１の障壁層４１６が、はんだ接続のためにリードフレーム４３６上のエリアを覆うようにリードフレーム４３６上に形成される。第１の障壁層４１６は、図２Ｂ及び図２Ｃに関して説明したようなめっきプロセスによって形成され得る。第１の障壁層４１６を形成するための他のプロセス、例えば、直流（ＤＣ）電気めっき、又は無電解めっきも本例の範囲内にある。第１の障壁層４１６は、図１に関して説明したような構造及び組成を有する。第１の障壁層４１６は、図４Ａに示されるように、はんだ接続のためのエリアに局所化され得、又はリードフレーム４３６を覆ってもよい。
マイクロ電子デバイス４００は、第２の障壁層４４６を有するクリップ４４４を更に含む。第２の障壁層４４６は、はんだ接続のためのクリップ４４４上のエリアを覆う。第２の障壁層４４６は、第１の障壁層４１６と同様の構造及び組成を有し得、同様のプロセスによって形成され得る。
マイクロ電子デバイス４００は、はんだ接続のためのはんだ材料４１８を更に含む。はんだ材料４１８は、例えば、はんだ予備成形物（preform）又はんだペーストとして顕在化され得る。はんだ材料４１８は、錫、銀、ビスマス、又は他の金属を含み得る。
マイクロ電子デバイス４００は、図４Ａに示すように、リードフレーム４３６を第１の障壁層４１６を介してはんだ材料４１８に接触させ、クリップ４４４を第２の障壁層４４６を介してはんだ材料４１８に接触させることによって形成される。
図４Ｂを参照すると、マイクロ電子デバイス４００は加熱されて、はんだ材料４１８をリフローさせ、リードフレーム４３６とクリップ４４４との間のはんだ接続を成す。マイクロ電子デバイス４００は、図４Ｂに示すように放射加熱プロセス４４２によって、又はファーネスプロセスによって加熱され得る。
第１の障壁層４１６の構造及び組成は、有利にも、はんだリフロープロセスの間、銅及び錫の並びにニッケル及び錫の望ましくない金属間化合物の形成を低減し得る。第１の障壁層４１６の構造及び組成は、ニッケル及び錫の脆い金属間化合物の形成を更に低減し得、これはリードフレーム４３６とクリップ４４４との間の機械的及び熱的応力の間のマイクロ電子デバイス４００の信頼性を改善し得る。第２の障壁層４４６が第１の障壁層４１６と同様の構造及び組成を有するこの例のバージョンにおいて、同じ利点が存在し得る。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (20)

  1. マイクロ電子デバイスであって、
    リフロー構造を含み、
    前記リフロー構造が、
    銅含有部材、
    前記銅含有部材上の障壁層であって、金属粒子と前記金属粒子間の拡散障壁充填材とを含む前記障壁層、及び
    前記障壁層上のはんだ部材であって、リフロー温度が１５０℃〜４００℃である前記はんだ部材、
    を含み、
    前記金属粒子が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される、少なくとも１０重量パーセントの第１の金属を含み、
    前記金属粒子が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される、前記第１の金属とは異なる、少なくとも１０重量パーセントの第２の金属を含み、
    前記障壁層が、タングステン及びモリブデンからなる群から選択される、少なくとも１つの金属を含み、前記障壁層におけるタングステン及びモリブデンの組み合わせ濃度が２重量パーセントより大きく、１５重量パーセント未満であり、前記拡散障壁充填材におけるタングステン及びモリブデンの組み合わせ濃度が、前記金属粒子におけるタングステン及びモリブデンの組み合わせ濃度より高い、
    マイクロ電子デバイス。
  2. 請求項１に記載のマイクロ電子デバイスであって、前記金属粒子が少なくとも１０重量パーセントのニッケルを含み、前記金属粒子が少なくとも１０重量パーセントのコバルトを含み、前記金属粒子が１重量パーセント未満のランタン、及びセリウムを含む、マイクロ電子デバイス。
  3. 請求項１に記載のマイクロ電子デバイスであって、前記障壁層が１重量パーセント未満のモリブデンを含む、マイクロ電子デバイス。
  4. 請求項１に記載のマイクロ電子デバイスであって、前記障壁層が２ミクロン〜２０ミクロンの厚みである、マイクロ電子デバイス。
  5. 請求項１に記載のマイクロ電子デバイスであって、前記リフロー構造がパンプ接合構造であり、前記銅含有部材が銅含有ピラーであり、前記はんだ部材がはんだバンプである、マイクロ電子デバイス。
  6. 請求項１に記載のマイクロ電子デバイスであって、前記リフロー構造がリードフレーム上のはんだ接続であり、前記銅含有部材が前記リードフレームの銅含有端子である、マイクロ電子デバイス。
  7. 請求項１に記載のマイクロ電子デバイスであって、前記はんだが少なくとも２５重量パーセントの錫を含む、マイクロ電子デバイス。
  8. 請求項１に記載のマイクロ電子デバイスであって、前記リフロー構造が前記障壁層と前記はんだ部材との間の金属間化合物を含み、前記金属間化合物が、前記はんだ部材からの金属と、前記金属粒子からの少なくとも２つの金属とを含む、マイクロ電子デバイス。
  9. 請求項８に記載のマイクロ電子デバイスであって、前記金属間化合物が、Ｎｉ３Ｓｎ４よりも可鍛性がある、マイクロ電子デバイス。
  10. 請求項１に記載のマイクロ電子デバイスであって、前記リフロー構造が、銅及び錫を含む金属間化合物を含まない、マイクロ電子デバイス。
  11. マイクロ電子デバイスを形成する方法であって、
    銅含有部材を提供すること、
    障壁めっき槽を提供することであって、前記障壁めっき槽が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される第１の金属と、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される、前記第１の金属とは異なる第２の金属と、タングステン及びモリブデンからなる群から選択される第３の金属とを含む、前記障壁めっき槽を提供すること、
    前記障壁めっき槽からの前記第１の金属、前記第２の金属、及び前記第３の金属を同時に前記銅含有障壁層上にめっきすることによって、前記銅含有部材上に障壁層を形成することであって、前記障壁層が、金属粒子と前記金属粒子間の拡散障壁充填材とを含む、前記障壁層を形成すること、及び
    前記障壁層上に１５０℃〜４００℃のリフロー温度を有するはんだ部材を形成すること、
    を含み、
    前記金属粒子が、少なくとも１０重量パーセントの第１の金属及び少なくとも１０重量パーセントの、前記第１の金属とは異なる第２の金属を含み、前記第１の金属及び前記第２の金属の各々が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択され、
    前記障壁層におけるタングステン及びモリブデンの組み合わせ濃度が２重量パーセントより大きく、１５重量パーセント未満であり、
    前記拡散障壁充填材におけるタングステン及びモリブデンの組み合わせ濃度が前記金属粒子におけるタングステンとモリブデンの組み合わせ濃度よりも高い、
    方法。
  12. 請求項１１に記載の方法であって、前記障壁めっき槽が、ニッケル及びコバルトを含み、ランタン及びセリウムを本質的に含まない、方法。
  13. 請求項１１に記載の方法であって、前記障壁めっき槽が、タングステンを含み、モリブデンを本質的に含まない、方法。
  14. 請求項１１に記載の方法であって、
    前記第１の金属、前記第２の金属、及び前記第３の金属を同時にめっきすることが、逆方向パルスめっきプロセスを用いて成され、順方向電流密度の大きさが逆方向電流密度の大きさよりも大きく、
    前記第１の金属、前記第２の金属、及び前記第３の金属が、前記順方向電流密度によって前記障壁めっき槽からめっきされ、前記逆方向電流密度によって前記障壁層から金属が除去される、
    方法。
  15. 請求項１１に記載の方法であって、
    前記銅含有部材が銅含有ピラーであり、
    前記銅含有ピラーを提供することがアンダーバンプメタライゼーション（ＵＢＭ）層上に銅をめっきすることを含み、
    前記はんだ部材がはんだバンプであり、
    前記はんだ部材を形成することが前記障壁層上にはんだバンプをめっきすることを含む、
    方法。
  16. 請求項１１に記載の方法であって、前記銅含有部材がリードフレームの銅含有端子である、方法。
  17. マイクロ電子デバイスを形成する方法であって、
    リフロー構造を提供することであって、
    前記リフロー構造を提供することが、銅含有部材、前記銅含有部材上の障壁層であって、金属粒子と前記金属粒子間の拡散障壁充填材とを含む前記障壁層、及び前記障壁層上の１５０℃〜４００℃のリフロー温度を有するはんだ部材を含み、
    前記金属粒子が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される少なくとも１０重量パーセントの第１の金属を含み、
    前記金属粒子が、ニッケル、コバルト、ランタン、及びセリウムからなる群から選択される、第１の金属とは異なる、少なくとも１０重量パーセントの第２の金属を含み、
    前記障壁層がタングステン及びモリブデンからなる群から選択される少なくとも１つの金属を含み、
    前記障壁層におけるタングステン及びモリブデンの組み合わせ濃度が２重量パーセントより大きく、１５重量パーセント未満であり、
    前記拡散障壁充填材におけるタングステンとモリブデンの濃度が前記金属粒子におけるタングステンとモリブデンの濃度よりも高い、前記リフロー構造を提供すること、及び
    前記はんだ部材が前記障壁層と前記マイクロ電子デバイスの部材との間に接続を形成するように、前記リフロー構造を前記リフロー温度を上回って加熱すること、
    を含む、方法。
  18. 請求項１７に記載の方法であって、前記リフロー構造がパンプ接合構造であり、前記銅含有部材が銅含有ピラーであり、前記はんだ部材がはんだバンプである、方法。
  19. 請求項１７に記載の方法であって、前記リフロー構造がリードフレーム上のはんだ接続であり、前記銅含有部材が前記リードフレームの銅含有端子である、方法。
  20. 請求項１７に記載の方法であって、前記金属粒子が少なくとも１０重量パーセントのニッケルを含み、前記金属粒子が少なくとも１０重量パーセントのコバルトを含み、前記金属粒子が１重量パーセント未満のランタン及びセリウムを含み、前記障壁層が１重量パーセント未満のモリブデンである、方法。
JP2020516384A 2017-09-20 2018-09-20 合金拡散障壁層 Active JP7185375B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762561070P 2017-09-20 2017-09-20
US62/561,070 2017-09-20
US15/954,254 US10424552B2 (en) 2017-09-20 2018-04-16 Alloy diffusion barrier layer
US15/954,254 2018-04-16
PCT/US2018/051874 WO2019060496A1 (en) 2017-09-20 2018-09-20 ALLOY DIFFUSION BARRIER LAYER

Publications (3)

Publication Number Publication Date
JP2020534695A true JP2020534695A (ja) 2020-11-26
JP2020534695A5 JP2020534695A5 (ja) 2021-11-04
JP7185375B2 JP7185375B2 (ja) 2022-12-07

Family

ID=65720677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020516384A Active JP7185375B2 (ja) 2017-09-20 2018-09-20 合金拡散障壁層

Country Status (4)

Country Link
US (2) US10424552B2 (ja)
JP (1) JP7185375B2 (ja)
CN (1) CN111052362B (ja)
WO (1) WO2019060496A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380613B2 (en) * 2020-05-29 2022-07-05 Qualcomm Incorporated Repurposed seed layer for high frequency noise control and electrostatic discharge connection
US11753736B2 (en) * 2020-11-16 2023-09-12 Raytheon Company Indium electroplating on physical vapor deposition tantalum
US11862593B2 (en) * 2021-05-07 2024-01-02 Microsoft Technology Licensing, Llc Electroplated indium bump stacks for cryogenic electronics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250849A (ja) * 2006-03-16 2007-09-27 Casio Comput Co Ltd 半導体装置の製造方法
JP2010109380A (ja) * 2009-12-25 2010-05-13 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2013131782A (ja) * 2009-07-02 2013-07-04 Taiwan Semiconductor Manufacturing Co Ltd 銅柱バンプ上の金属間化合物の接合のための方法と構造
JP2017038026A (ja) * 2015-08-13 2017-02-16 富士通株式会社 電子装置及び電子装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
US8148822B2 (en) 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
US9598772B2 (en) 2010-04-16 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating bump structure without UBM undercut
US8922004B2 (en) 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US8283781B2 (en) 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
US8664760B2 (en) 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8698308B2 (en) 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9831201B2 (en) 2015-03-11 2017-11-28 Guy F. Burgess Methods for forming pillar bumps on semiconductor wafers
US9728521B2 (en) * 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9748173B1 (en) * 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
US10431464B2 (en) * 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250849A (ja) * 2006-03-16 2007-09-27 Casio Comput Co Ltd 半導体装置の製造方法
JP2013131782A (ja) * 2009-07-02 2013-07-04 Taiwan Semiconductor Manufacturing Co Ltd 銅柱バンプ上の金属間化合物の接合のための方法と構造
JP2010109380A (ja) * 2009-12-25 2010-05-13 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2017038026A (ja) * 2015-08-13 2017-02-16 富士通株式会社 電子装置及び電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール
JP7353794B2 (ja) 2019-05-13 2023-10-02 ローム株式会社 半導体装置、その製造方法、及びモジュール

Also Published As

Publication number Publication date
US20190088608A1 (en) 2019-03-21
CN111052362A (zh) 2020-04-21
JP7185375B2 (ja) 2022-12-07
US10424552B2 (en) 2019-09-24
CN111052362B (zh) 2023-04-21
US20200020656A1 (en) 2020-01-16
WO2019060496A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP2020534695A (ja) 合金拡散障壁層
TW200832658A (en) Semiconductor device and manufacturing method of the same
US9177833B2 (en) Semiconductor device and method of manufacturing the same
TWI431702B (zh) 半導體元件及其形成方法
TW200926373A (en) Soldering method and related device for improved resistance to brittle fracture
US20040121267A1 (en) Method of fabricating lead-free solder bumps
US20090246911A1 (en) Substrate for mounting electronic components and its method of manufacture
US11587858B2 (en) Zinc-cobalt barrier for interface in solder bond applications
JP2020534695A5 (ja)
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
US11682644B2 (en) Semiconductor device with a heterogeneous solder joint and method for fabricating the same
US11424217B2 (en) Soldering a conductor to an aluminum layer
JP2007123577A (ja) 半導体装置
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
US10066303B2 (en) Thin NiB or CoB capping layer for non-noble metallic bonding landing pads
TWI679302B (zh) 半導體基板及其製造方法
JP2002327279A (ja) 電子部品の接合方法
US11251145B2 (en) Semiconductor substrate and manufacturing method therefor
JP2001352005A (ja) 配線基板および半導体装置
JP2017022314A (ja) 半導体用ウェハの処理液、および処理された半導体用ウェハ並びに半導体用ウェハの処理方法
JP2015216188A (ja) 半導体装置及びその製造方法
JP2018152444A (ja) 半導体装置およびその製造方法
CN112652601A (zh) 半导体器件和用于制造半导体器件的方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法
TW200534447A (en) Bump and the fabricating method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200318

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210919

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221120

R150 Certificate of patent or registration of utility model

Ref document number: 7185375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150