JP7080781B2 - 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液 - Google Patents

多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液 Download PDF

Info

Publication number
JP7080781B2
JP7080781B2 JP2018180346A JP2018180346A JP7080781B2 JP 7080781 B2 JP7080781 B2 JP 7080781B2 JP 2018180346 A JP2018180346 A JP 2018180346A JP 2018180346 A JP2018180346 A JP 2018180346A JP 7080781 B2 JP7080781 B2 JP 7080781B2
Authority
JP
Japan
Prior art keywords
semiconductor
porous layer
plating solution
etching
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018180346A
Other languages
English (en)
Other versions
JP2020053520A (ja
Inventor
光雄 佐野
圭一郎 松尾
進 小幡
和人 樋口
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018180346A priority Critical patent/JP7080781B2/ja
Priority to US16/359,427 priority patent/US10991590B2/en
Publication of JP2020053520A publication Critical patent/JP2020053520A/ja
Priority to US17/215,320 priority patent/US20210217626A1/en
Application granted granted Critical
Publication of JP7080781B2 publication Critical patent/JP7080781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Dicing (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液に関する。
ＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）法は、貴金属を触媒として用いて、半導体表面をエッチングする方法である。ＭａｃＥｔｃｈ法によれば、例えば、高アスペクト比の凹部を半導体基板に形成することができる。
特表２０１３－５２７１０３号公報 特開２０１１－１０１００９号公報
本発明が解決しようとする課題は、貴金属を含んだ多孔質層の形成に伴って、その貴金属を含んだ粒子が不所望な位置へ付着するのを抑制可能とすることである。
第１側面によれば、置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成することを含み、前記置換めっきに使用するめっき液は、水中で前記貴金属を含んだイオンを生じる貴金属源と、弗化水素と、ｐＨ値又はゼータ電位を調整する調整剤とを含み、ｐＨ値が１乃至６の範囲内にあり、前記調整剤は、高分子添加剤として平均分子量が１０００乃至１０００００の範囲内にあるポリエチレングリコールを含んだ多孔質層の形成方法が提供される。
第２側面によれば、第１側面に係る方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることとを含んだエッチング方法が提供される。
第３側面によれば、第１側面に係る方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることとを含んだ物品の製造方法が提供される。
第４側面によれば、第２側面に係るエッチング方法により半導体基板をエッチングすることを含んだ半導体装置の製造方法が提供される。
第５側面によれば、第２側面に係るエッチング方法により半導体基板を個片化することを含んだ半導体チップの製造方法が提供される。
第６側面によれば、置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成するために使用するめっき液であって、水溶液中で前記貴金属を含んだイオンを生じる貴金属源と、弗化水素と、ｐＨ値又はゼータ電位を調整する調整剤とを含み、ｐＨ値が１乃至６の範囲内にあり、前記調整剤は、高分子添加剤として平均分子量が１０００乃至１０００００の範囲内にあるポリエチレングリコールを含んだめっき液が提供される。
実施形態に係るエッチング方法においてエッチングする構造物を概略的に示す断面図。 実施形態に係るエッチング方法における多孔質層形成工程を概略的に示す断面図。 実施形態に係るエッチング方法におけるエッチング工程開始状態を概略的に示す断面図。 図３に示す状態から一定時間経過後の状態を概略的に示す断面図。 図３に示す状態から更に一定時間経過後の状態を概略的に示す断面図。 実施形態に係るエッチング方法によってエッチングされた構造物を概略的に示す断面図。 比較例に係るエッチング方法の多孔質層形成工程を概略的に示す断面図。 比較例に係るエッチング方法の多孔質層形成工程において、金を含んだ粒子がマスク層に付着し易い理由を概略的に示す断面図。 実施形態に係るエッチング方法の多孔質層形成工程において、金を含んだ粒子がマスク層に付着し難い理由を概略的に示す断面図。 標準溶液のｐＨ値が、マスク層と標準溶液との界面におけるゼータ電位及びシリコン表面と標準溶液との界面におけるゼータ電位に及ぼす影響の一例を示すグラフ。 ポリエチレングリコールを含まないめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が６０００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が６０００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が６０００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。 平均分子量が２００００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用した場合の、マスク層に付着した金を含んだ粒子の一例を示す電子顕微鏡写真。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
先ず、図１乃至図６を参照しながら、実施形態に係るエッチング方法について説明する。
この方法では、まず、基材として、図１に示す構造物１を準備する。
構造物１の表面の少なくとも一部は、半導体からなる。半導体は、例えば、Ｓｉ、Ｇｅ、ＧａＡｓ及びＧａＮなどのＩＩＩ族元素とＶ族元素との化合物からなる半導体、並びにＳｉＣから選択される。なお、ここで使用する用語「族」は、短周期型周期表の「族」である。
構造物１は、例えば、半導体ウエハなどの半導体基板である。半導体ウエハには、不純物がドープされていてもよく、トランジスタやダイオードなどの半導体素子が形成されていてもよい。また、半導体ウエハの主面は、半導体の何れの結晶面に対して平行であってもよい。
ここでは、一例として、構造物１は、シリコンからなる表面を有する半導体ウエハであるとする。
次に、構造物１のシリコンからなる表面上に、マスク層２を形成する。
マスク層２は、構造物１の表面に、後述する多孔質層を金属パターンとして形成するための層である。マスク層２は、構造物１の表面を部分的に覆っており、開口部を有している。開口部の幅は、０．１μｍ以上であることが好ましく、０．２μｍ以上であることがより好ましい。開口部の幅は、１μｍ以上であってもよい。開口部の幅に上限値はないが、一例によれば３００μｍ以下であり、他の例によれば１０μｍ以下である。
マスク層２の材料としては、構造物１の表面のうち、マスク層２によって覆われた領域に、後述する貴金属が付着するのを抑制できるものであれば、任意の材料を用いることができる。そのような材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料、特には有機高分子材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
マスク層２は、例えば、既存の半導体プロセスによって形成することができる。有機材料からなるマスク層２は、例えば、フォトリソグラフィによって形成することができる。無機材料からなるマスク層２は、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなるマスク層２は、構造物１の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。
次に、図２に示すように、構造物１のシリコンからなる表面上に、貴金属を含んだ多孔質層６を形成する。多孔質層６は、それと接しているシリコン表面の酸化反応の触媒として働く。
貴金属としては、例えば、金、銀、白金、パラジウム、ロジウム、ルテニウム又は、それらの組み合わせを使用することができる。
多孔質層６は、例えば、金からなる。多孔質層６は、金に加え、金以外の貴金属、例えば、銀、白金、パラジウム、ロジウム及びルテニウムからなる群より選ばれる１以上の金属を更に含んでいてもよい。ここでは、一例として、多孔質層６は金からなるとする。
多孔質層６は、ここでは、粒子５の集合体からなる粒状層である。図には、粒子５を球状に描いているが、粒子５はどのような形状を有していてもよい。また、ここでは、粒子５は多層に積層されているが、多孔質層６は、粒子５の径と等しい厚さを有していてもよい。
多孔質層６の厚さは、１ｎｍ乃至１０００ｎｍの範囲内にあることが好ましく、５０ｎｍ乃至２００ｎｍの範囲内にあることがより好ましい。多孔質層６が薄いと、多孔質層６を構成している粒子間の隙間の位置でシリコンのエッチングが十分に進行せず、シリコンが針状に残留する可能性がある。また、多孔質層６が薄いと、エッチングの過程で多孔質層６の一体性が失われる可能性がある。多孔質層６が厚いと、エッチング剤がシリコン表面へ十分に供給されない可能性がある。
この多孔質層６は、置換めっきによって形成する。
置換めっきは、無電解めっきの１種である。ここで行う置換めっきには、水中で貴金属を含んだイオンを生じる貴金属源と、弗化水素と、ｐＨ値又はゼータ電位を調整する調整剤とを含み、ｐＨ値が１乃至６の範囲内にあるめっき液を使用する。このめっき液は、置換めっき用であるので、自己触媒型無電解めっきで使用するめっき液とは異なり、還元剤を含んでいない。
水中で貴金属を含んだイオンを生じる貴金属源は、例えば、金を含んだイオンを生じる金源である。この金源としては、例えば、硫酸金又は水中でテトラクロロ金（III）酸イオンを生じる金源などのノンシアン型であることが好ましい。水中でテトラクロロ金（III）酸イオンを生じる金源は、例えば、テトラクロロ金（III）酸又はテトラクロロ金（III）酸カリウムなどのテトラクロロ金（III）酸塩である。これら化合物又はテトラクロロ金（III）酸イオンは、低いｐＨ値範囲において、硫酸金と比較してより安定である。
めっき液における貴金属源の濃度は、０．０００１乃至０．０１ｍｏｌ／Ｌの範囲内にあることが好ましく、０．０００５ｍｏｌ／Ｌ乃至０．００５ｍｏｌ／Ｌの範囲内にあることがより好ましい。この濃度が低いか又は高い場合、貴金属を粒子状に堆積させることが難しい。
弗化水素は、以下に記載するように、シリコン表面から酸化膜を除去する作用を有している。ここでは、一例として、構造物１がシリコンからなる表面を有し、貴金属源は、水中でテトラクロロ金（III）酸イオンを生じる金源であるとする。
この置換めっきでは、シリコンの酸化と、テトラクロロ金（III）酸イオンが有している金の還元とを生じ、その結果、シリコン表面に金が析出する。但し、この反応で生じるシリコン酸化物は、シリコンを不動態化する。
弗化水素は、シリコン酸化物と反応して、ＳｉＦ６ ２－とＨ＋と水とを生じる。即ち、弗化水素は、シリコン表面から不動態化膜を除去する。弗化水素は、このようにして、金の析出が速やかに停止するのを防止する。
上記置換めっき液中における弗化水素濃度は、０．５乃至１０ｍｏｌ／Ｌの範囲内にあることが好ましく、１乃至５ｍｏｌ／Ｌの範囲内にあることがより好ましい。弗化水素濃度が低い場合、貴金属の析出が速やかに停止する可能性がある。弗化水素濃度が高い場合、半導体表面の溶解が進行し、エッチングに悪影響を及ぼす可能性がある。
調整剤は、めっき液のｐＨ値を調整するか、又は、マスク層２とめっき液との界面（マスク層２の近傍の滑り面）におけるゼータ電位を調整するものである。
調整剤としては、例えば、有機添加剤を使用することができる。有機添加剤としては、例えば、ポリエチレングリコール、ポリカルボン酸塩、ナフタレンスルホン酸ホルマリン縮合塩等の高分子添加剤；ソルビタン脂肪酸エステル、ショ糖脂肪酸エステル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテル、及びポリオキシエチレンポリオキシプロピレングリコール等のノニオン界面活性剤；ポリオキシエチレンアルキルエーテルカルボン酸塩、ドデシル硫酸ナトリウム、及びアルキルベンゼンスルホン酸ナトリウム等のアニオン界面活性剤；並びにそれらの組み合わせから選択することができる。
有機添加剤がポリエチレングリコールなどの高分子化合物である場合、その平均分子量は、２００乃至５０００００の範囲内にあることが好ましく、１０００乃至１０００００の範囲内にあることがより好ましく、６０００乃至２００００の範囲内にあることが更に好ましい。なお、有機添加剤が高分子化合物である場合、その平均分子量は重量平均分子量である。有機添加剤が高分子化合物である場合、その平均分子量が小さいと、粒子５が不所望な位置に付着するのを抑制する効果が小さい。平均分子量が大きいと、直鎖構造が長くなるため、立体障害となり、抑制効果が大きい。
めっき液における有機添加剤の濃度は、０．０００１乃至１０質量％の範囲内にあることが好ましく、０．０００５乃至５質量％の範囲内にあることがより好ましく、０．００１乃至１質量％の範囲内にあることがより好ましく、０．００１乃至０．０１質量％の範囲内にあることが更に好ましい。この濃度が低い場合、粒子５が不所望な位置に付着するのを抑制する効果が小さい。この濃度を過剰に高くすると、この濃度が粒子５の形状に及ぼす影響が大きくなる。
調整剤として、無機添加剤を使用してもよい。無機添加剤としては、例えば、弗化アンモニウム、アンモニア、水酸化ナトリウム、及び水酸化カリウム等を使用することができる。
無機添加剤は、マスク層２とめっき液との界面におけるゼータ電位が、好ましくは負の値の範囲内に、又は、好ましくは１０乃至－１０ｍＶの範囲内に、より好ましくは０乃至－１００ｍＶの範囲内になるような濃度で使用する。
上記の通り、このめっき液は、ｐＨ値が１乃至６の範囲内にある。めっき液のｐＨ値は、４乃至６の範囲内にあることが好ましい。ｐＨ値を低くすると、マスク層２とめっき液との界面におけるゼータ電位が高くなる傾向にある。ｐＨ値を高くすると、液中のプロトン量が減少するため、ゼータ電位はマイナス方向にシフトする。
めっき浴の温度は、０乃至５０℃の範囲内とすることが好ましく、１５乃至３５℃の範囲内とすることがより好ましい。
置換めっきは、例えば、多孔質層６の成長が、マスク層２の開口部の幅を超える前に終了する。例えば、置換めっきは、構造物１をめっき液に接触させてから一定時間経過した時点で、又は、多孔質層６が予め定めておいた厚さに到達した時点で終了する。
置換めっきを終了した後、構造物１を洗浄する。次いで、構造物１を乾燥させる。例えば、構造物１が円盤形状を有している場合には、それを回転させながら乾燥させる。
次に、図３に示すように、マスク層２及び多孔質層６を形成した構造物１を、エッチング剤８に浸漬させる。
エッチング剤８は、弗化水素酸と酸化剤とを含んでいる。
エッチング剤８における弗化水素の濃度は、１乃至１５ｍｏｌ／Ｌの範囲内にあることが好ましく、５乃至１０ｍｏｌ／Ｌの範囲内にあることがより好ましく、３乃至８ｍｏｌ／Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４、及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤８における酸化剤の濃度は、０．２乃至８ｍｏｌ／Ｌの範囲内にあることが好ましく、１乃至４ｍｏｌ／Ｌの範囲内にあることがより好ましく、２乃至４ｍｏｌ／Ｌの範囲内にあることが更に好ましい。この濃度が低い場合、高いエッチングレートを達成することが難しい。この濃度が過剰に高い場合、過剰なサイドエッチングを生じる可能性がある。
構造物１にエッチング剤８を接触させると、構造物１の表面のうち、粒子５と近接している領域においてのみ半導体が酸化され、これによって生じた酸化物は弗化水素酸により溶解除去される。そのため、粒子５と近接している部分のみが選択的にエッチングされる。粒子５は、化学的に変化せず、エッチングの進行とともに下方へ移動し、そこで上記と同様のエッチングが行われる。その結果、図４及び図５に示すように、構造物１の表面のうち多孔質層６に対応した部分において、構造物１の表面に対して垂直な方向にエッチングが進む。
その後、エッチングを終了する。即ち、構造物１をエッチング剤８から引き上げ、洗浄する。次いで、構造物１を乾燥させる。例えば、構造物１が円盤形状を有している場合には、それを回転させながら乾燥させる。
以上のようにして、図６に示す構造物１’を得る。なお、マスク層２は、構造物１’から除去しても、除去しなくてもよい。
上述した方法によれば、多孔質層６の形成に伴って、粒子５が不所望な位置へ付着するのを抑制することができる。これについて、以下に説明する。
図７は、比較例に係るエッチング方法の多孔質層形成工程を概略的に示す断面図である。
めっき液から調整剤を省略すると、図７に示すように、粒子５の一部は、マスク層２の表面に付着する。マスク層２上の粒子５は、マスク層２を除去した場合には、構造物１’の表面に付着し得る。
比較例において、粒子５の一部がマスク層２の表面に付着し易いのは、以下の理由によると考えられる。なお、ここでは、一例として、貴金属源は、水中でテトラクロロ金（III）酸イオンを生じる金源であるとする。
図８は、比較例に係るエッチング方法の多孔質層形成工程において、金を含んだ粒子がマスク層に付着し易い理由を概略的に示す断面図である。
めっき液７は弗化水素を含んでいるため、めっき液中には、プロトンが高い濃度で存在している。それ故、マスク層２とめっき液７との界面におけるゼータ電位は、プラスの値となる。
また、置換めっきの過程で、粒子５の一部は、未反応のテトラクロロ金（III）酸イオンを吸着し、めっき液７中に分散している。そのような粒子５とめっき液７との界面（粒子５の近傍の滑り面）におけるゼータ電位は、マイナスの値である。
このように、マスク層２とめっき液７との界面におけるゼータ電位は、粒子５とめっき液７との界面におけるゼータ電位とは逆極性である。それ故、比較例では、粒子５の一部はマスク層２によって吸着される。
図９は、実施形態に係るエッチング方法の多孔質層形成工程において、金を含んだ粒子がマスク層に付着し難い理由を概略的に示す断面図である。
めっき液７が調整剤としてアニオン界面活性剤９を含んでいる場合、アニオン界面活性剤９の少なくとも一部は、マスク層２によって吸着される。アニオン界面活性剤９は、疎水性部分がマスク層２側に位置し、親水性部分がめっき液７側に位置するように、マスク層２によって吸着される。その結果、マスク層２とめっき液７との界面におけるゼータ電位は低下する。例えば、マスク層２とめっき液７との界面におけるゼータ電位の極性は、プラスからマイナスへと変化する。他方、粒子５とめっき液７との界面におけるゼータ電位の極性は、マイナスのままである。従って、粒子５は、例えばマスク層２と反発し、マスク層２による吸着は生じ難い。
めっき液７が調整剤としてポリエチレングリコール等の高分子添加剤又はノニオン界面活性剤を含んでいる場合、ポリエチレングリコール又はノニオン界面活性剤の少なくとも一部は、マスク層２によって吸着される。ポリエチレングリコール又はノニオン界面活性剤は、マスク層２による粒子５の吸着を妨げる障害物の如く振る舞う。従って、この場合も、マスク層２による粒子５の吸着は生じ難い。
調整剤がめっき液７のｐＨ値を調整する機能を有しているものである場合も、マスク層２による粒子５の吸着を抑制することができる。これについて、以下に説明する。なお、ここでは、一例として、構造物１の表面はシリコンからなり、マスク層２は有機高分子（レジスト）からなり、貴金属源は、水中でテトラクロロ金（III）酸イオンを生じる金源であるとする。
図１０は、標準溶液のｐＨ値が、マスク層と標準溶液との界面におけるゼータ電位及びシリコン表面と標準溶液との界面におけるゼータ電位に及ぼす影響の一例を示すグラフである。図中、横軸はエッチング剤のｐＨ値を示し、縦軸はゼータ電位を示している。また、図１０には、標準溶液として塩化カリウム水溶液を使用した例を示している。
図１０において、「レジスト」と表記した曲線から明らかなように、エッチング剤のｐＨ値を高めると、マスク層とめっき液との界面におけるゼータ電位は低下する。上記の通り、マスク層とめっき液との界面におけるゼータ電位が低くなると、マスク層２による粒子５の吸着は生じ難くなる。従って、この場合も、マスク層２による粒子５の吸着を抑制することができる。
上述したエッチング方法は、様々な物品の製造に利用することができる。例えば、上述したエッチング方法は、半導体装置、インターポーザなどの回路基板、又は、ナノインプリントにおいて使用するスタンパの製造に利用することができる。このエッチング方法は、一方の主面に凹部が設けられ、他の基板と貼り合せることにより中空構造を形成する基板、例えば保護基板の製造に利用することもできる。
このエッチング方法は、例えば、トレンチなどの凹部又はビアホールなどの貫通孔の形成に利用することができる。また、このエッチング方法は、基板などの構造物の分割に利用することもできる。
一例として、半導体基板を個片化する方法、例えば、半導体ウエハを複数の半導体チップへと分割する方法を説明する。
この方法では、図１を参照しながら説明した構造を準備する。ここでは、構造物１は、表面領域に半導体素子が形成された半導体ウエハである。マスク層２は、構造物１の表面のうち、半導体素子が形成された領域を被覆している。マスク層２の開口部は、半導体チップの輪郭と等しい形状を有している。なお、構造物１のマスク層２が設けられた面の裏面には、ダイシングシートを貼り付けておいてもよい。
次に、図２に示すように、構造物１上に多孔質層６を形成する。続いて、図３乃至図５に示すように、弗化水素酸と酸化剤とを含んだエッチング剤８を用いて、構造物１をエッチングする。これにより、図６に示す構造物１’を半導体チップとして得る。
以下に、具体例を記載する。
［例１（比較例）］
シリコンウエハの一方の面に、フォトリソグラフィを利用してレジストパターンを形成した。
次に、シリコンウエハの表面のうち、レジストパターンの開口部に対応した位置に、置換めっき法により多孔質層を形成した。めっき液としては、テトラクロロ金（III）酸四水和物と弗化水素とを含んだ水溶液を使用した。めっき液におけるテトラクロロ金（III）酸の濃度及び弗化水素の濃度は、それぞれ、０．００３ｍｏｌ／Ｌ及び１ｍｏｌ／Ｌとした。めっき処理は、２０℃の温度で、３分間に亘って行った。
めっき処理後、レジストパターン及び多孔質層が形成されたシリコンウエハを洗浄し、続いて、これを乾燥させた。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、レジストパターンの上面を、走査電子顕微鏡で撮影した。この撮影を、ランダムに選んだ３視野について行い、各視野について、幅が０．７５μｍであり、長さが１．７μｍである矩形状の領域内に存在している金粒子の数を数えた。そして、これら金粒子の数を算術平均した。結果を、図１１及び表１に示す。
図１１は、ポリエチレングリコールを含まないめっき液を使用して得られた多孔質層の一例を示す電子顕微鏡写真である。
図１１及び表１に示すように、ポリエチレングリコールを含まないめっき液を使用した場合、レジストパターン上には、多数の金粒子が付着した。
［例２］
めっき液として、テトラクロロ金（III）酸四水和物と弗化水素とポリエチレングリコールとを含んだ水溶液を使用したこと以外は、例１と同様の方法により多孔質層を形成した。めっき液におけるテトラクロロ金（III）酸の濃度及び弗化水素の濃度は、それぞれ、０．００３ｍｏｌ／Ｌ及び１ｍｏｌ／Ｌとした。ポリエチレングリコールとしては、平均分子量が２００であるものを使用し、そのめっき液における濃度は０．０００１質量％とした。 その後、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１２及び表１に示す。
図１２は、平均分子量が２００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例１と例２との対比から明らかなように、めっき液にポリエチレングリコールを添加することにより、レジストパターン上に付着した金粒子の数は減少した。
［例３］
めっき液におけるポリエチレングリコールの濃度を０．００１質量％としたこと以外は、例２と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１３及び表１に示す。
図１３は、平均分子量が２００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例２と例３との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．０００１質量％から０．００１質量％へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
［例４］
めっき液におけるポリエチレングリコールの濃度を１質量％としたこと以外は、例２と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１４及び表１に示す。
図１４は、平均分子量が２００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例３と例４との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．００１質量％から１質量％へ高めても、レジストパターン上に付着した金粒子の数は減少することはなかった。
［例５］
ポリエチレングリコールとして平均分子量が６０００であるものを使用したこと以外は、例２と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１５及び表１に示す。
図１５は、平均分子量が６０００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例２と例５との対比から明らかなように、ポリエチレングリコールの平均分子量を２００から６０００へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
［例６］
めっき液におけるポリエチレングリコールの濃度を０．００１質量％としたこと以外は、例５と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１６及び表１に示す。
図１６は、平均分子量が６０００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例５と例６との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．０００１質量％から０．００１質量％へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
また、例３と例６との対比から明らかなように、ポリエチレングリコールの平均分子量を２００から６０００へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
［例７］
めっき液におけるポリエチレングリコールの濃度を１質量％としたこと以外は、例５と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１４及び表１に示す。
図１７は、平均分子量が６０００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例６と例７との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．００１質量％から１質量％へ高めても、レジストパターン上に付着した金粒子の数は大きく減少することはなかった。
但し、例４と例７との対比から明らかなように、ポリエチレングリコールの平均分子量を２００から６０００へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
［例８］
ポリエチレングリコールとして平均分子量が２００００であるものを使用したこと以外は、例２と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１８及び表１に示す。
図１８は、平均分子量が２００００であるポリエチレングリコールを０．０００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例５と例８との対比から明らかなように、ポリエチレングリコールの平均分子量を６０００から２００００へ高めることにより、レジストパターン上に付着した金粒子の数は減少した。
［例９］
めっき液におけるポリエチレングリコールの濃度を０．００１質量％としたこと以外は、例８と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図１９及び表１に示す。
図１９は、平均分子量が２００００であるポリエチレングリコールを０．００１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例８と例９との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．０００１質量％から０．００１質量％へ高めることにより、レジストパターン上に付着した金粒子の数は大幅に減少した。
また、例６と例９との対比から明らかなように、ポリエチレングリコールの平均分子量を６０００から２００００へ高めることにより、レジストパターン上に付着した金粒子の数は減少した。
［例１０］
めっき液におけるポリエチレングリコールの濃度を１質量％としたこと以外は、例８と同様の方法により多孔質層を形成した。
その後、シリコンウエハの表面のうち、レジストパターンの開口部に対応した部分を、走査顕微鏡で観察した。その結果、この部分に多孔質層が形成されていることを確認できた。
また、例１と同様に、レジストパターンの上面を走査電子顕微鏡で撮影し、金粒子の数を求めた。結果を、図２０及び表１に示す。
図２０は、平均分子量が２００００であるポリエチレングリコールを１質量％の濃度で含んだめっき液を使用して得られる多孔質層の一例を示す電子顕微鏡写真である。
例９と例１０との対比から明らかなように、めっき液におけるポリエチレングリコールの濃度を０．００１質量％から１質量％へ高めても、レジストパターン上に付着した金粒子の数は大きく減少することはなかった。
また、例７と例１０との対比から明らかなように、ポリエチレングリコールの平均分子量を６０００から２００００へ高めることにより、レジストパターン上に付着した金粒子の数は減少した。
Figure 0007080781000001
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成することを含み、前記置換めっきに使用するめっき液は、水中で前記貴金属を含んだイオンを生じる貴金属源と、弗化水素と、ｐＨ値又はゼータ電位を調整する調整剤とを含み、ｐＨ値が１乃至６の範囲内にある多孔質層の形成方法。
［２］
前記半導体はシリコンを含んだ項１に記載の形成方法。
［３］
前記貴金属は金を含んだ項１又は２に記載の形成方法。
［４］
前記調整剤は、ノニオン界面活性剤及びアニオン界面活性剤の少なくとも一方を含んだ項１乃至３の何れか１項に記載の形成方法。
［５］
前記調整剤は、高分子添加剤を含んだ項１乃至４の何れか１項に記載の形成方法。
［６］
前記めっき液は、前記高分子添加剤として、平均分子量が１０００乃至１０００００の範囲内にあるポリエチレングリコールを含んだ項５に記載の形成方法。
［７］
前記めっき液は、前記高分子添加剤として、ポリエチレングリコールを０．０００５乃至５質量％の濃度で含んだ項５又は６に記載の形成方法。
［８］
前記調整剤は、弗化アンモニウム、アンモニア、水酸化ナトリウム、及び水酸化カリウムからなる群より選択される１以上を含んだ項１乃至３の何れか１項に記載の形成方法。
［９］
前記めっき液は、ｐＨ値が４乃至６の範囲内にある項１乃至８の何れか１項に記載の形成方法。
［１０］
前記多孔質層の形成に先立ち、基材の一主面に、マスク層を、前記主面が前記マスク層によって部分的に覆われるように形成することを更に含み、前記半導体からなる前記表面は、前記主面のうち前記マスク層によって覆われていない領域である項１乃至９の何れか１項に記載の形成方法。
［１１］
前記マスク層と前記めっき液との界面におけるゼータ電位を１０乃至－１００ｍＶの範囲内とする項１０に記載の形成方法。
［１２］
項１乃至１１の何れか１項に記載の方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、
酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることと
を含んだエッチング方法。
［１３］
項１乃至１１の何れか１項に記載の方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、
酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることと
を含んだ物品の製造方法。
［１４］
項１２に記載のエッチング方法により半導体基板をエッチングすることを含んだ半導体装置の製造方法。
［１５］
項１２に記載のエッチング方法により半導体基板を個片化することを含んだ半導体チップの製造方法。
［１６］
置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成するために使用するめっき液であって、
水溶液中で前記貴金属を含んだイオンを生じる貴金属源と、
ｐＨ値又はゼータ電位を調整する調整剤と
を含み、
ｐＨ値が１乃至６の範囲内にあるめっき液。
１…構造物、１’…構造物、２…マスク層、５…粒子、６…多孔質層、７…めっき液、８…エッチング剤、９…アニオン界面活性剤。

Claims (13)

  1. 置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成することを含み、前記置換めっきに使用するめっき液は、水中で前記貴金属を含んだイオンを生じる貴金属源と、弗化水素と、ｐＨ値又はゼータ電位を調整する調整剤とを含み、ｐＨ値が１乃至６の範囲内にあり、前記調整剤は、高分子添加剤として平均分子量が１０００乃至１０００００の範囲内にあるポリエチレングリコールを含んだ多孔質層の形成方法。
  2. 前記半導体はシリコンを含んだ請求項１に記載の形成方法。
  3. 前記貴金属は金を含んだ請求項１又は２に記載の形成方法。
  4. 前記調整剤は、ノニオン界面活性剤及びアニオン界面活性剤の少なくとも一方を含んだ請求項１乃至３の何れか１項に記載の形成方法。
  5. 前記めっき液は、前記高分子添加剤として、ポリエチレングリコールを０．０００５乃至５質量％の濃度で含んだ請求項１乃至４の何れか１項に記載の形成方法。
  6. 前記めっき液は、ｐＨ値が４乃至６の範囲内にある請求項１乃至５の何れか１項に記載の形成方法。
  7. 前記多孔質層の形成に先立ち、基材の一主面に、マスク層を、前記主面が前記マスク層によって部分的に覆われるように形成することを更に含み、前記半導体からなる前記表面は、前記主面のうち前記マスク層によって覆われていない領域である請求項１乃至６の何れか１項に記載の形成方法。
  8. 前記マスク層と前記めっき液との界面におけるゼータ電位を１０乃至－１００ｍＶの範囲内とする請求項７に記載の形成方法。
  9. 請求項１乃至８の何れか１項に記載の方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、
    酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることと
    を含んだエッチング方法。
  10. 請求項１乃至８の何れか１項に記載の方法により、前記半導体からなる前記表面上に前記多孔質層を形成することと、
    酸化剤と弗化水素とを含んだエッチング剤を前記半導体からなる前記表面に接触させて、前記多孔質層の触媒としての作用のもとで前記半導体からなる前記表面をエッチングすることと
    を含んだ物品の製造方法。
  11. 請求項９に記載のエッチング方法により半導体基板をエッチングすることを含んだ半導体装置の製造方法。
  12. 請求項９に記載のエッチング方法により半導体基板を個片化することを含んだ半導体チップの製造方法。
  13. 置換めっきによって、半導体からなる表面上に、貴金属を含んだ多孔質層を形成するために使用するめっき液であって、
    水溶液中で前記貴金属を含んだイオンを生じる貴金属源と、
    弗化水素と、
    ｐＨ値又はゼータ電位を調整する調整剤と
    を含み、
    ｐＨ値が１乃至６の範囲内にあり、
    前記調整剤は、高分子添加剤として平均分子量が１０００乃至１０００００の範囲内にあるポリエチレングリコールを含んだめっき液。
JP2018180346A 2018-09-26 2018-09-26 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液 Active JP7080781B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018180346A JP7080781B2 (ja) 2018-09-26 2018-09-26 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
US16/359,427 US10991590B2 (en) 2018-09-26 2019-03-20 Etching method and plating solution
US17/215,320 US20210217626A1 (en) 2018-09-26 2021-03-29 Etching method and plating solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180346A JP7080781B2 (ja) 2018-09-26 2018-09-26 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液

Publications (2)

Publication Number Publication Date
JP2020053520A JP2020053520A (ja) 2020-04-02
JP7080781B2 true JP7080781B2 (ja) 2022-06-06

Family

ID=69884697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180346A Active JP7080781B2 (ja) 2018-09-26 2018-09-26 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液

Country Status (2)

Country Link
US (2) US10991590B2 (ja)
JP (1) JP7080781B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018012B2 (en) 2018-09-21 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures with deposited silicide layers
JP2021197506A (ja) * 2020-06-17 2021-12-27 東京応化工業株式会社 半導体基板のエッチング方法及びエッチング液
EP3961676A1 (en) * 2020-08-26 2022-03-02 Tokyo Ohka Kogyo Co., Ltd. Etching method and photosensitive resin composition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003113479A (ja) 2001-10-04 2003-04-18 Chang Chun Petrochemical Co Ltd 集積回路の銅インタコネクション晶種層の形成方法
JP2004273790A (ja) 2003-03-10 2004-09-30 Sony Corp 半導体装置の製造方法
US20120088372A1 (en) 2010-10-08 2012-04-12 Wakom Semiconductor Corporation Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate
JP2016213385A (ja) 2015-05-12 2016-12-15 株式会社東芝 半導体チップの製造方法
JP2018018965A (ja) 2016-07-28 2018-02-01 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2018510266A (ja) 2015-03-20 2018-04-12 アトテック ドイチェランド ゲーエムベーハー シリコン基板を活性化する方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565302B2 (ja) 1996-11-18 2004-09-15 日立化成工業株式会社 無電解金めっき方法
JPH1121672A (ja) 1997-07-04 1999-01-26 Hitachi Ltd 無電解金めっき液及び金めっき方法
TW577938B (en) * 1998-11-05 2004-03-01 Uyemura C & Co Ltd Tin-copper alloy electroplating bath and plating process therewith
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
SE0403042D0 (sv) * 2004-12-14 2004-12-14 Polymer Kompositer I Goeteborg Improved stabilization and performance of autocatalytic electroless process
JP2006265648A (ja) 2005-03-24 2006-10-05 Hitachi Chem Co Ltd 無電解金めっき液再調製方法、無電解金めっき方法及び金イオン含有液
JP5526462B2 (ja) 2006-04-18 2014-06-18 日立化成株式会社 無電解金めっき液及び無電解金めっき方法
JP2008177489A (ja) 2007-01-22 2008-07-31 Seiko Epson Corp 素子基板の製造方法
JP5317433B2 (ja) * 2007-06-06 2013-10-16 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 酸性金合金めっき液
JP5370886B2 (ja) 2009-03-10 2013-12-18 関東化学株式会社 金微細構造体形成用無電解金めっき液およびこれを用いた金微細構造体形成方法ならびにこれを用いた金微細構造体
BRPI1011514B1 (pt) * 2009-03-24 2018-07-24 Basf Se "método para fabricar partículas conformadas de metal de transição"
WO2010114887A1 (en) * 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
CN103081107B (zh) 2010-03-09 2017-02-08 得克萨斯州大学系统董事会 多孔和非多孔纳米结构
US8193095B2 (en) * 2010-05-28 2012-06-05 National Taiwan University Method for forming silicon trench
WO2012150627A1 (ja) * 2011-05-02 2012-11-08 三菱電機株式会社 シリコン基板の洗浄方法および太陽電池の製造方法
TWI671813B (zh) 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
JP6193321B2 (ja) * 2015-09-01 2017-09-06 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
US9935004B2 (en) * 2016-01-21 2018-04-03 Applied Materials, Inc. Process and chemistry of plating of through silicon vias
CN111937120A (zh) * 2018-04-05 2020-11-13 麻省理工学院 多孔和纳米多孔半导体材料及其制造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003113479A (ja) 2001-10-04 2003-04-18 Chang Chun Petrochemical Co Ltd 集積回路の銅インタコネクション晶種層の形成方法
JP2004273790A (ja) 2003-03-10 2004-09-30 Sony Corp 半導体装置の製造方法
US20120088372A1 (en) 2010-10-08 2012-04-12 Wakom Semiconductor Corporation Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate
JP2018510266A (ja) 2015-03-20 2018-04-12 アトテック ドイチェランド ゲーエムベーハー シリコン基板を活性化する方法
JP2016213385A (ja) 2015-05-12 2016-12-15 株式会社東芝 半導体チップの製造方法
JP2018018965A (ja) 2016-07-28 2018-02-01 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Also Published As

Publication number Publication date
US20210217626A1 (en) 2021-07-15
JP2020053520A (ja) 2020-04-02
US10991590B2 (en) 2021-04-27
US20200098582A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP6081647B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US9701902B2 (en) Etching method, method of manufacturing article, and etching solution
US10854466B2 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP6193321B2 (ja) エッチング方法、物品の製造方法、及びエッチング装置
JP2022063074A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2017195383A (ja) エッチング方法、物品の製造方法、及びエッチング装置
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US20230077915A1 (en) Etching method
WO2019097979A1 (ja) 半導体基板、及びその製造方法
JP6363245B2 (ja) エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6494899B1 (ja) 半導体基板、及びその製造方法
JP7404121B2 (ja) 触媒層の形成方法
Zhang et al. High-resolution wet etching technology of thick electroless nickel alloy film for MEMS devices and packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220525

R151 Written notification of patent or utility model registration

Ref document number: 7080781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151