JP2008177489A - 素子基板の製造方法 - Google Patents
素子基板の製造方法 Download PDFInfo
- Publication number
- JP2008177489A JP2008177489A JP2007011653A JP2007011653A JP2008177489A JP 2008177489 A JP2008177489 A JP 2008177489A JP 2007011653 A JP2007011653 A JP 2007011653A JP 2007011653 A JP2007011653 A JP 2007011653A JP 2008177489 A JP2008177489 A JP 2008177489A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- element substrate
- metal layer
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】本発明にかかる素子基板100は、無電解めっき法により形成された金属層を有する素子基板であって、基板10と、前記基板上に形成された金属層34と、を含み、前記金属層は、20nm以上100nm以下の線幅を有する。
【選択図】図15
Description
無電解めっき法により形成された金属層を有する素子基板であって、
基板と、
前記基板上に形成された金属層と、
を含み、
前記金属層は、10nm以上100nm以下の線幅を有する。
前記金属層は、基板上においてストライプ状のパターンを有し、かつ10nm以上100nm以下の線幅を有することができる。
前記金属層は、10nm以上80nm以下の線幅を有することができる。
前記金属層の前記線幅と同一方向における間隔は、70nm以上140nm以下であることができる。
前記金属層は、白金からなることができる。
前記線幅は、当該線幅と同一方向における間隔より小さいことができる。
前記金属層のアスペクト比は、1〜3であることができる。
図1〜図14は、素子基板(図15参照)の製造方法を示す図である。本実施の形態では、無電解めっきを適用して素子基板を製造する。
(5a)純度99.99%のパラジウムペレットを塩酸と過酸化水素水と水との混合溶液に溶解させ、パラジウム濃度が0.1〜0.5g/lの塩化パラジウム溶液とする。
(5b)上述した塩化パラジウム溶液をさらに水と過酸化水素水で希釈することによりパラジウム濃度を0.01〜0.05g/lとする。
(5c)水酸化ナトリウム水溶液等を用いて、塩化パラジウム溶液のpHを4.5〜6.8に調整する。
素子基板100は、基板10と、当該基板10上に設けられた金属層34とを含む。
図16は、本実施の形態にかかる素子基板の製造方法によって製造される素子基板100を適用した電子デバイスの一例を示す。基板10が絶縁基板である場合には、素子基板100は、配線基板として機能することができる。電子デバイス1000は、配線基板としての素子基板100と、集積回路チップ90と、他の基板92とを含む。
次に本実施の形態にかかる実験例について説明する。
本実施の形態にかかる素子基板の製造方法により素子基板を形成した。実験例1では、ガラス基板を白金無電解めっき液に15分程度浸漬することにより、白金層を形成した。製造工程は以下のとおりである。
本実施の形態にかかる素子基板の製造方法により素子基板を形成した。実験例2では、ガラス基板を白金無電解めっき液に5分程度浸漬することにより、白金層を形成した。製造工程は以下のとおりである。
Claims (7)
- 無電解めっき法により形成された金属層を有する素子基板であって、
基板と、
前記基板上に形成された金属層と、
を含み、
前記金属層は、10nm以上100nm以下の線幅を有する、素子基板。 - 請求項1において、
前記金属層は、基板上においてストライプ状のパターンを有する、素子基板。 - 請求項1または2において、
前記金属層は、10nm以上80nm以下の線幅を有する、素子基板。 - 請求項1ないし3のいずれかにおいて、
前記金属層の前記線幅と同一方向における間隔は、70nm以上140nm以下である、素子基板。 - 請求項1ないし4のいずれかにおいて、
前記金属層は、白金からなる、素子基板。 - 請求項1ないし5のいずれかにおいて、
前記線幅は、当該線幅と同一方向における間隔より小さい、素子基板。 - 請求項1ないし6のいずれかにおいて、
前記金属層のアスペクト比は、1〜3である、素子基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011653A JP2008177489A (ja) | 2007-01-22 | 2007-01-22 | 素子基板の製造方法 |
US12/009,161 US20080173471A1 (en) | 2007-01-22 | 2008-01-16 | Element substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011653A JP2008177489A (ja) | 2007-01-22 | 2007-01-22 | 素子基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008177489A true JP2008177489A (ja) | 2008-07-31 |
Family
ID=39704270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011653A Pending JP2008177489A (ja) | 2007-01-22 | 2007-01-22 | 素子基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008177489A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10991590B2 (en) | 2018-09-26 | 2021-04-27 | Kabushiki Kaisha Toshiba | Etching method and plating solution |
-
2007
- 2007-01-22 JP JP2007011653A patent/JP2008177489A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10991590B2 (en) | 2018-09-26 | 2021-04-27 | Kabushiki Kaisha Toshiba | Etching method and plating solution |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007243037A (ja) | 配線基板の製造方法 | |
JP4336996B2 (ja) | めっき基板の製造方法 | |
JP2008256785A (ja) | 光学部品およびその製造方法、ならびに電子装置 | |
JP4344954B2 (ja) | 素子基板の製造方法 | |
US7597813B2 (en) | Element substrate and method of manufacturing the same | |
JP2005286138A (ja) | 配線基板の製造方法及び電子デバイスの製造方法 | |
JP4435184B2 (ja) | 素子基板の製造方法 | |
JP2008177489A (ja) | 素子基板の製造方法 | |
JP2008088515A (ja) | めっき基板およびその製造方法 | |
JP2006291284A (ja) | 部分めっき方法及び回路基板の製造方法 | |
JP2008007840A (ja) | めっき基板の製造方法 | |
JP4161107B2 (ja) | めっき方法及び電子デバイス | |
US20080173471A1 (en) | Element substrate and method of manufacturing the same | |
US20050245004A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
JP2008098563A (ja) | 素子基板およびその製造方法 | |
US20050170079A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
US20050170622A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
JP2008258260A (ja) | 配線基板およびその製造方法 | |
JP2007302968A (ja) | めっき基板の製造方法 | |
JP2008013825A (ja) | めっき基板の製造方法 | |
JP2007109921A (ja) | 配線基板の製造方法 | |
JP2008177490A (ja) | 素子基板の製造方法 | |
JP2007057749A (ja) | フォトマスク、金属層の製造方法 | |
CN104407503B (zh) | 曝光方法和半导体器件的制造方法 | |
JP2007243035A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080702 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090325 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090819 Free format text: JAPANESE INTERMEDIATE CODE: A02 |