JP2007243037A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2007243037A
JP2007243037A JP2006065991A JP2006065991A JP2007243037A JP 2007243037 A JP2007243037 A JP 2007243037A JP 2006065991 A JP2006065991 A JP 2006065991A JP 2006065991 A JP2006065991 A JP 2006065991A JP 2007243037 A JP2007243037 A JP 2007243037A
Authority
JP
Japan
Prior art keywords
wiring board
substrate
layer
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006065991A
Other languages
English (en)
Inventor
Satoshi Kimura
里至 木村
Hidemichi Furuhata
栄道 降旗
Toshihiko Kaneda
敏彦 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006065991A priority Critical patent/JP2007243037A/ja
Priority to US11/716,738 priority patent/US20070218192A1/en
Priority to CNA2007100873099A priority patent/CN101035413A/zh
Publication of JP2007243037A publication Critical patent/JP2007243037A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0565—Resist used only for applying catalyst, not for plating itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】無電解めっき法を用いて微細配線パターンを形成することのできる配線基板の製造方法を提供する。
【解決手段】無電解めっきによりめっきレジストを使用しないで、ライン状の配線を有する配線基板を製造する方法であって、（ａ）基板上にライン状の触媒層を複数列形成する工程と、（ｂ）無電解めっきにより前記触媒層上に金属を析出させて、ライン状の金属層を複数列形成する工程と、を含み、複数列の前記ライン状の触媒層のうち少なくとも１列は、ライン幅２μｍ以下であり、前記基板上における当該触媒層のライン幅の合計は、１０μｍ以上である。
【選択図】図１１

Description

本発明は、配線基板の製造方法に関する。
配線基板の製造方法として無電解めっき法が注目されている。無電解めっき法は、無電解めっき液中の金属イオンを還元剤の働きで金属を析出させるものであるため、電流を流す必要がなく、絶縁性の基板上にも金属を析出させることができる。特に近年では電子機器の高密度化に伴い、微細配線パターンを無電解めっき法により設ける必要がでてきた。
しかしながら、無電解めっき反応は、触媒層上に金属を析出させる反応であるが、この触媒層の面積がある程度大きくなければ起こらないため、無電解めっき法を用いて微細配線パターンを形成することは困難であった。
特開平１０−６５３１５号公報
本発明の目的は、無電解めっき法を用いて微細配線パターンを形成することのできる配線基板の製造方法を提供することにある。
本発明の第１の形態にかかる配線基板の製造方法は、
無電解めっきによりめっきレジストを使用しないで、ライン状の配線を有する配線基板を製造する方法であって、
（ａ）基板上にライン状の触媒層を複数列形成する工程と、
（ｂ）無電解めっきにより前記触媒層上に金属を析出させて、ライン状の金属層を複数列形成する工程と、
を含み、
複数列の前記ライン状の触媒層のうち少なくとも１列は、ライン幅２μｍ以下であり、前記基板上における当該触媒層のライン幅の合計は、１０μｍ以上である。
これによれば、ライン幅２μｍ以下の微細配線であっても、均一な膜厚の金属層を形成することができるため、配線基板の信頼性を向上させることができる。
本発明の第１の形態にかかる配線基板の製造方法において、
前記基板上における当該触媒層のライン幅の合計は、２０μｍ以上であることができる。
本発明の第１の形態にかかる配線基板の製造方法において、
複数列の前記金属層は、配線およびダミー配線の双方を含むことができる。
本発明の第１の形態にかかる配線基板の製造方法において、
前記ダミー配線は、前記配線の両方の横側に形成されていることができる。
本発明の第２の形態にかかる配線基板の製造方法は、
無電解めっきによりめっきレジストを使用しないで配線基板を製造する方法であって、
（ａ）基板上の複数の領域に触媒層を形成する工程と、
（ｂ）無電解めっきにより前記触媒層上に金属を析出させて、前記複数の領域に金属層を形成する工程と、
を含み、
前記触媒層のうち少なくとも一の領域に形成されている触媒層の面積は４μｍ２以下であり、前記触媒層の合計面積は、４９μｍ２以上である。
これによれば、孤立領域の面積が４μｍ２以下の微細配線であっても、均一な膜厚の金属層を形成することができるため、配線基板の信頼性を向上させることができる。
本発明の第２の形態にかかる配線基板の製造方法において、
前記一の領域に形成されている触媒層の周囲には、ダミー配線を形成するための触媒層が形成されていることができる。
本発明にかかる配線基板の製造方法において、
前記工程（ａ）の前に、
前記基板上の所望の配線パターン以外の領域にレジスト層を設ける工程と、
前記基板上に界面活性剤層を形成する工程と、
をさらに含み、
前記工程（ａ）は、
前記界面活性剤層の上面に触媒層を設ける工程と、
前記レジスト層を除去することにより、所望の配線パターン以外の領域の界面活性剤層および触媒層を除去する工程と、
を含むことができる。
本発明の配線基板の製造方法において、
前記工程（ｂ）では、
ニッケルを含む無電解めっき液に前記基板を浸漬することによって、前記触媒上にニッケルを析出させることができる。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
１．第１の実施の形態
まず、第１の実施の形態について説明する。
１．１．配線基板の製造方法
図１〜図１０は、第１の実施の形態にかかる配線基板１００（図１０参照）の製造方法の一例を示す図である。図１および図２は、第１の実施の形態にかかる配線基板の製造方法の一例を示す平面図である。図２は、図１における領域１０２の拡大図である。図３〜図１０は、図２における配線基板のＡ−Ａ断面に対応する断面図である。
（１）まず、基板１０を用意する。基板１０は、図３に示すように絶縁基板であってもよい。基板１０は、有機系基板（例えばプラスチック材、樹脂基板）であってもよいし、無機系基板（例えば石英ガラス、シリコンウエハ、酸化物層）であってもよい。プラスチック材としては、ポリイミド、ポリエチレンテレフタレート、ポリカーボネイト、ポリフェニレンサルファイド、ポリエチレンテレフタレートなどが挙げられる。あるいは、基板１０は、光透過性基板（例えば透明基板）であってもよい。基板１０は、単層のみならず、ベース基板上に少なくとも１層の絶縁層が形成されている多層のものも含む。
ついで、レジスト層２２を形成する。レジスト（図示せず）を基板１０の上面に塗布した後、リソグラフィ法により該レジストをパターニングすることにより、図３に示すように、レジスト層２２を形成することができる。
レジスト層２２が形成される領域は、後述する触媒層３２が形成される領域以外の領域である。レジスト層２２は、複数のライン状の開口部を有するように設けられ、この開口部に後述する触媒層３２および金属層３４が設けられる。開口部は、たとえば図１に示すように、領域４０および領域４６に設けられる。
（２）次に、基板１０を洗浄する。基板１０の洗浄は、ドライ洗浄でもよいし、ウエット洗浄でもよいが、ドライ洗浄がより好ましい。ドライ洗浄にすることによって、剥離等のレジスト層２２に与えるダメージを防止することができる。
ドライ洗浄は、図４に示すように、真空紫外線ランプを用いて、窒素雰囲気下において、３０秒〜９００秒間、真空紫外線を照射して行うことができる。基板１０を洗浄することによって、基板１０の表面に付着している油脂などの汚れを除去することができる。また、基板１０およびレジスト層２２の表面を撥水性から親水性に変化させることができる。また、基板１０の液中表面電位が負電位であれば、基板１０の洗浄により均一な負電位面を形成することができる。
ウエット洗浄は、例えば、基板１０をオゾン水（オゾン濃度１０ｐｐｍ〜２０ｐｐｍ）に室温状態で５分〜３０分程度浸漬することで行うことができる。またドライ洗浄は、真空紫外線ランプ（波長１７２ｎｍ、出力１０ｍＷ、試料間距離１ｍｍ）を用いて、窒素雰囲気下において、３０秒〜９００秒間、真空紫外線を照射して行うことができる。
（３）次に、図５に示すように、基板１０を界面活性剤溶液１４に浸漬する。界面活性剤溶液１４に含まれる界面活性剤としては、カチオン系界面活性剤またはアニオン系界面活性剤であることができる。基板１０の表面の液中表面電位が負電位の場合には、カチオン系界面活性剤を適用することが好ましい。カチオン系界面活性剤は、他の界面活性剤に比べて基板１０に吸着しやすいからである。一方、基板１０の表面の液中表面電位が正電位の場合には、界面活性剤溶液１４に含まれる界面活性剤として、アニオン系界面活性剤を適用することが好ましい。
カチオン系界面活性剤としては、例えば、アミノシラン系成分を含む水溶性界面活性剤や、アルキルアンモニウム系の界面活性剤（例えば、セチルトリメチルアンモニウムクロリド、セチルトリメチルアンモニウムブロマイド、セチルジメチルアンモニウムブロマイド等）などを用いることができる。アニオン系界面活性剤としては、ポリオキシエチレンアルキルエーテル硫酸塩（ソディウムドデシルサルフェート、リチウムドデシルサルフェート、Ｎ−ラウロイルサルコシン）などを用いることができる。浸漬時間は、例えば、１分〜１０分程度とすることができる。
次いで、界面活性剤溶液から基板１０を取り出し、超純水で洗浄する。その後、基板１０を、例えば、室温下で自然乾燥、または、圧縮空気を吹き付けて水滴を除去した後、９０℃〜１２０℃のオーブン内に１０分〜１時間程度放置して乾燥させる。以上の工程により、図６に示すように、界面活性剤層２４を基板１０に設けることができる。このとき、界面活性剤としてカチオン系界面活性剤を適用した場合には、基板１０の液中表面電位は吸着前よりも正電位側にシフトしている。
（４）次に、図７に示すように、触媒溶液３０に基板１０を浸漬する。触媒溶液３０は、無電解めっきの触媒として機能する触媒成分を含む。触媒成分としては、たとえばパラジウムを用いることができる。
たとえば、以下の手順により触媒溶液３０を作製することができる。
（４ａ）純度９９．９９％のパラジウムペレットを塩酸と過酸化水素水と水との混合溶液に溶解させ、パラジウム濃度が０．１〜０．５ｇ／ｌの塩化パラジウム溶液とする。
（４ｂ）上述した塩化パラジウム溶液をさらに水と過酸化水素水で希釈することによりパラジウム濃度を０．０１〜０．０５ｇ／ｌとする。
（４ｃ）水酸化ナトリウム水溶液等を用いて、塩化パラジウム溶液のｐＨを４．５〜６．８に調整する。
触媒溶液３０に浸漬した後、基板１０を水洗してもよい。水洗は、純水によって行われることができる。この水洗によって、触媒の残渣が後述する無電解めっき液に混入するのを防止することができる。
以上の工程により、触媒層３１が形成される。触媒層３１は、図８に示すように、基板１０およびレジスト層２２上の界面活性剤層２４の上面に形成される。
次いで、図９に示すように、レジスト層２２を除去して、所望の配線パターンを有する界面活性剤層２６および触媒層３２を形成する。レジスト層２２は、たとえばアセトン等を用いて除去することができる。レジスト層２２とともに、レジスト層２２上に設けられた界面活性剤層２４および触媒層３１も除去される。
触媒層３２は、図１に示すように、ライン状の平面形状を有することができる。触媒層３２は、領域４０および領域４６に複数列形成され、少なくとも１列は、ライン幅２μｍ以下である。たとえば、図２において、領域４０に形成された触媒層３２のライン幅ａが２μｍ以下であることができる。また、基板１０上の全ての触媒層３２のライン幅の合計は１０μｍ以上であり、より好ましくは２０μｍ以上であることができる。たとえば、図１において、基板１０上に形成されたライン数がｎ＋１の場合に、領域４０に形成された触媒層３２のライン幅ａと、領域４６に形成された触媒層３２のライン幅ｂの合計（ａ＋ｎｂ）が１０μｍ以上であることができる。なお、ａとｂは、異なる長さでもよいし、同じ長さでもよい。また、触媒層３２の間隔ｃは、たとえばライン幅ａの２倍以下であることができる。
（５）次に、無電解めっきによって触媒層３２上に金属層３４を析出させる。具体的には、金属を含む無電解めっき液に基板１０を浸漬させることによって、触媒層３２上に金属層３４を析出させることができる（図１０参照）。
無電解めっき液は、金属と、還元剤および錯化剤等を含む。金属として、たとえばニッケルを用いる場合を説明すると、無電解めっき液としては、硫酸ニッケル６水和物または塩化ニッケル６水和物が主体であり、次亜燐酸ナトリウムが還元剤として含まれたものを用いることができる。例えば、硫酸ニッケル６水和物を含む無電解めっき液（温度７０〜８５℃）に基板１０を１０秒〜１０分程度浸漬することによって、２０ｎｍ〜１００ｎｍの厚みを有するニッケル層を形成することができる。なお、金属は、触媒によってめっき反応が起こる材料であれば特に限定されず、例えば白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などからも形成することができる。こうして、基板１０上の領域４０および領域４６に複数列のライン状の金属層３４を形成することができる（図１参照）。
以上の工程により、図１０に示すように、配線基板１００を形成することができる。本実施の形態にかかる配線基板の製造方法によれば、ライン幅２μｍ以下のライン状の金属層からなる配線を含む配線基板を製造することができる。上述したように、基板１０上の全ての触媒層３２のライン幅の合計を１０μｍ以上にすることによって、金属層３４の膜厚を均一にすることができ、配線基板の信頼性を向上させることができる。
なお、所望の配線本数が少ないために、触媒層３２のライン幅の合計が１０μｍ以上にならない場合には、配線基板１００は、配線の他にダミー配線を含んでもよい。この場合、ダミー配線は、配線の両方の横側に配置されていることが好ましい。言い換えれば、配線がダミー配線に挟まれるような配置であることは好ましい。即ち、図１において、たとえば領域４０に形成されている金属層３４が配線である場合には、領域４６に形成されている金属層３４全てがダミー配線であってもよいし、領域４２および領域４４に形成されている金属層３４がダミー配線であってもよい。また、領域４０、領域４２および領域４４に形成されている金属層３４が配線である場合には、その他の金属層３４がダミー配線であることができる。このように、ダミー配線を有することによって、ライン幅の合計値を大きくすることができる。
１．２．実験例１
第１の実施の形態にかかる配線基板の製造方法により、ライン状の金属層を形成し、その膜厚を測定する実験を行った。図１１は、触媒層のライン幅に対する金属層の厚さを示すグラフである。具体的な金属層の形成方法は以下のとおりである。
（１）ガラス基板上にフォトレジスト膜を形成し、その後直描方式により約１〜１００μｍ幅の直線状に露光、現像することにより、約１〜１００μｍ幅の直線状の開口部を有するフォトレジストを形成した。
（２）次に、このガラス基板を１ｃｍ角に切り出し、カチオン系界面活性剤溶液（テクニックジャパン（株）製ＦＰＤコンディショナー）に浸漬した。次いでこのガラス基板をパラジウム触媒溶液に浸漬した。その後、アセトン等の有機溶剤を用いてガラス基板上のフォトレジストを除去した。これにより、約１〜１００μｍ幅の直線状の触媒層が形成された。
（３）次に、触媒層が形成されたガラス基板を、８３℃、８０℃、７５℃のニッケル無電解めっき液（テクニックジャパン（株）製ＦＰＤニッケル）に２分程度浸漬し、金属層を形成した。
図１１に示すように、金属層はライン幅が大きい程厚く形成されており、約１０μｍ以上になると、ライン幅を大きくしてもほとんど金属層の厚さに変化がなく、ライン幅が約１０μｍ未満の場合には、金属層の厚さがライン幅に依存していることが確認された。また実験によれば、ライン幅が２μｍ以下の場合には、ほとんど金属が析出せず金属層の形成が困難であることがわかった。
１．３．実験例２
（１）ガラス基板上にフォトレジスト膜を形成し、その後直描方式により約０．２μｍ幅の直線状に露光、現像することにより、約０．８μｍ幅の直線状のラインと約０．２μｍ間隔のライン状の開口部を複数列有するフォトレジストを形成した。このライン幅の合計は、約１６μｍであった。
（２）次に、このガラス基板を１ｃｍ角に切り出し、カチオン系界面活性剤溶液（テクニックジャパン（株）製ＦＰＤコンディショナー）に浸漬した。次いでこのガラス基板をパラジウム触媒溶液に浸漬した。その後、アセトン等の有機溶剤を用いてガラス基板上のフォトレジストを除去した。これにより、約０．８μｍ幅の直線状のラインと約０．２μｍ間隔を有するストライプ状の触媒層が形成された。
（３）次に、触媒層が形成されたガラス基板を、８０℃のニッケル無電解めっき液（テクニックジャパン（株）製ＦＰＤニッケル）に２分程度浸漬し、金属層を形成した。金属層の膜厚は、約１５０ｎｍであった。
このように、第１の実施の形態にかかる配線基板の製造方法によれば、触媒層３２のライン幅の合計を１０μｍ以上にしているため、ライン幅が２μｍ以下であっても、均一な膜厚の金属層が形成されていることが確認された。また、ライン間隔が、ライン幅の２倍以下であれば、ライン幅が２μｍ以下であっても、均一な膜厚の金属層が形成されていることが確認された。
２．電子デバイス
図１２は、第１の実施の形態にかかる配線基板の製造方法によって製造される配線基板を適用した電子デバイスの一例を示す。電子デバイス１０００は、配線基板１００と、集積回路チップ９０と、他の基板９２とを含む。
配線基板１００に形成された配線パターンは、電子部品同士を電気的に接続するためのものであってもよい。配線基板１００は、上述した製造方法によって製造される。図１２に示す例では、配線基板１００には、集積回路チップ９０が電気的に接続され、配線基板１００の一方の端部は、他の基板９２（例えば表示パネル）に電気的に接続されている。電子デバイス１０００は、液晶ディスプレイ装置、プラズマディスプレイ装置、ＥＬ（Electro luminescence）ディスプレイ装置などの表示装置であってもよい。
３．変形例
次に第１の実施の形態にかかる変形例について説明する。図１３は、変形例にかかる配線基板の製造方法を示す平面図であり、図１と対応する。変形例にかかる配線基板１１０は、形成される触媒層および金属層の平面形状が第１の実施の形態にかかる配線基板１００と異なる。
配線基板１１０は、領域１４０、領域１４２、および領域１４４に触媒層３２および金属層３４が形成される。領域１４０の触媒層３２のライン幅は、２μｍ以下であることができる。領域１４２、および領域１４４に形成されている金属層３４のライン幅は、領域１４２、および領域１４４に形成されている金属層３４は、たとえばダミー配線であることができ、この場合にはライン幅が２μｍ以下でなくてもよい。このようにライン幅が２μ以上のダミー配線を配線の両側の横に配置することによって、領域１４０に形成された金属層３４を厚く均一にすることができる。
変形例にかかる配線基板の他の構成および製造方法については、上述した第１の実施の形態にかかる配線基板の構成および製造方法と同様であるので説明を省略する。
４．第２の実施の形態
４．１．配線基板
次に第２の実施の形態について説明する。第２の実施の形態にかかる配線基板２００は、形成される触媒層および金属層の平面形状が第１の実施の形態にかかる配線基板１００と異なる。図１４は、第２の実施の形態にかかる配線基板の製造方法を示す平面図であり、図１と対応する。
配線基板２００においては、図１４に示すように、パッド状（島状）の複数の領域２４０、２４２に触媒層３２および金属層３４が形成されている。複数の領域２４０、２４２は、図１４に示すように、それぞれ孤立していてもよい。領域２４０、２４２の少なくとも一の領域に形成された触媒層は、たとえば一辺が２μｍ以下の正方形の平面形状を有することができ、その面積は、４μｍ２以下であることができる。当該一の領域は、複数の触媒層に周囲を囲まれていることが好ましく、たとえば領域２４０であることができる。また、基板１０上の触媒層の合計面積は、４９μｍ２以上であることができる。したがって、たとえば領域２４０、２４２に形成された触媒層が一辺０．５μｍの正方形である場合には、各触媒層の面積が０．２５μｍ２であるため、基板１０上には、この面積の触媒層が１９６箇所以上設けられる。また、触媒層の間隔は、たとえば正方形の一辺の長さの２倍以下であることができる。
なお、所望のパッド数が少ないために、触媒層３２の合計面積が４９μｍ２以上にならない場合には、配線基板２００は、配線の他にダミー配線を含んでもよい。この場合、ダミー配線は、配線の周囲に配置されていることが好ましい。言い換えれば、配線がダミー配線に囲まれるような配置であることは好ましい。即ち、図１４において、基板１０上の領域２４０以外の正方形の領域は全て領域２４２であるが、これらの領域２４２の全てに形成されている金属層３４がダミー配線であってもよいし、領域２４２のいずれかに形成されている金属層３４がダミー配線であってもよい。このように、ダミー配線を有することによって、触媒層の合計面積を大きくすることができる。
第２の実施の形態にかかる配線基板の他の構成および製造方法については、上述した第１の実施の形態にかかる配線基板の構成および製造方法と同様であるので説明を省略する。
４．２．実験例３
第２の実施の形態にかかる配線基板の製造方法により、パッド状の金属層を形成し、その膜厚を測定する実験を行った。図１５は、触媒層のパッド幅（正方形の一辺）に対する金属層の厚さを示すグラフである。具体的な金属層の形成方法は以下のとおりである。
（１）ガラス基板上にフォトレジスト膜を形成し、その後直描方式により約１〜１００μｍ幅のパッド状に露光、現像することにより、約１〜１００μｍ幅のパッドの開口部を有するフォトレジストを形成した。
（２）次に、このガラス基板を１ｃｍ角に切り出し、カチオン系界面活性剤溶液（テクニックジャパン（株）製ＦＰＤコンディショナー）に浸漬した。次いでこのガラス基板をパラジウム触媒溶液に浸漬した。その後、アセトン等の有機溶剤を用いてガラス基板上のフォトレジストを除去した。これにより、約１〜１００μｍ幅のパッド状の触媒層が形成された。
（３）次に、触媒層が形成されたガラス基板を、８０℃のニッケル無電解めっき液（テクニックジャパン（株）製ＦＰＤニッケル）に２分程度浸漬し、金属層を形成した。
図１５に示すように、金属層はパッド幅が大きい程厚く形成されており、パッド幅が約７μｍ未満、即ちパッド面積が４９μｍ２未満では、パッド幅が大きくなるにつれて、金属層の厚さが大きく増加し、約７μｍ以上、即ちパッド面積が４９μｍ２以上では、パッド面積を大きくしてもほとんど金属層の厚さに変化はなかった。またパッド幅が２μｍ以下、即ちパッド面積が４μｍ２以下の場合には、金属が析出せず金属層の形成が困難であることがわかった。
４．３．実験例４
（１）ガラス基板上にフォトレジスト膜を形成し、その後直描方式により露光、現像することにより、約５００ｎｍ幅の複数のパッド状の領域の開口部を有するフォトレジストを形成した。このパッド幅の合計は、約７μｍであった。
（２）次に、このガラス基板を１ｃｍ角に切り出し、カチオン系界面活性剤溶液（テクニックジャパン（株）製ＦＰＤコンディショナー）に浸漬した。次いでこのガラス基板をパラジウム触媒溶液に浸漬した。その後、アセトン等の有機溶剤を用いてガラス基板上のフォトレジストを除去した。これにより、図１４に示すように、約５００ｎｍ幅のパッド状の複数の領域に触媒層が形成された。なお、パッド間隔は、約５００ｎｍであった。
（３）次に、触媒層が形成されたガラス基板を、８０℃のニッケル無電解めっき液（テクニックジャパン（株）製ＦＰＤニッケル）に２分程度浸漬し、金属層を形成した。金属層の膜厚は、約１５０ｎｍであった。
このように、第２の実施の形態にかかる配線基板の製造方法によれば、触媒層３２のパッド面積の合計を４９μｍ２以上にしているため、パッド面積が４μｍ２以下であっても、均一な膜厚の金属層が形成されていることが確認された。
４．４．変形例
次に第２の実施の形態にかかる変形例について説明する。図１６は、変形例にかかる配線基板の製造方法を示す平面図であり、図１と対応する。変形例にかかる配線基板３００は、形成される触媒層および金属層の平面形状が第２の実施の形態にかかる配線基板２００と異なる。
配線基板３００は、領域３４０および領域３４２に触媒層３２および金属層３４が形成される。領域３４０の触媒層３２のパッド幅は、２μｍ以下であることができる。領域３４２に形成されている金属層３４のパッド幅は、領域３４２に形成されている金属層３４は、たとえばダミー配線であることができ、この場合にはパッド幅が２μｍ以下でなくてもよい。このようにパッド幅が２μ以上のダミー配線を配線の両側の横に配置することによって、領域３４０に形成された金属層３４を厚く均一にすることができる。
変形例にかかる配線基板の他の構成および製造方法については、上述した第２の実施の形態にかかる配線基板の構成および製造方法と同様であるので説明を省略する。
本発明は、上述した実施の形態に限定されるものではなく、さらなる種々の変形が可能である。たとえば、上述した実施の形態では、予め基板上に所望のパターン領域以外の領域にレジスト層を設けて全面に界面活性剤層および触媒層を形成した後にレジスト層を除去することにより、触媒層を所定の領域に形成しているが、これにかえて、このようなレジスト層を用いないで触媒層を形成してもよい。具体的には、たとえば界面活性剤層を基板全面に形成し、この界面活性剤層の一部を光分解して所望のパターン領域にのみ界面活性剤層を残す。これにより、触媒層は所望のパターン領域にのみ形成されることができる。界面活性剤層の光分解は、真空紫外線（ＶＵＶ；vacuum ultraviolet）を用いて行うことができる。光の波長を、例えば１７０ｎｍ〜２６０ｎｍとすることにより、原子間結合（例えば、Ｃ−Ｃ、Ｃ＝Ｃ、Ｃ−Ｈ、Ｃ−Ｆ、Ｃ−Ｃｌ、Ｃ−Ｏ、Ｃ−Ｎ、Ｃ＝Ｏ、Ｏ＝Ｏ、Ｏ−Ｈ、Ｈ−Ｆ、Ｈ−Ｃｌ、Ｎ−Ｈなど）を切断することができる。この波長帯域を用いることにより、イエロールームなどの設備が不要となり、例えば白色灯下で本実施形態に係る一連の工程を行うことができる。
また本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実施の形態にかかる配線基板の製造方法を示す図。 第１の実験例にかかる測定結果を示す図。 本実施の形態にかかる配線基板を適用した電子デバイスの一例を示す図。 第１の実施の形態の変形例にかかる配線基板の製造方法を示す図。 第２の実施の形態にかかる配線基板の製造方法を示す図。 第３の実験例にかかる測定結果を示す図。 第２の実施の形態の変形例にかかる配線基板の製造方法を示す図。
符号の説明
１０ 基板、１４ 界面活性剤溶液、１８ 光源、２０ 光、２２ レジスト層、２４ 界面活性剤層、２６ 界面活性剤層、３０ 触媒溶液、３１ 触媒層、３２ 触媒層、３４ 金属層、９０ 集積回路チップ、９２ 他の基板、１００、１１０、２００、３００ 配線基板、１０００ 電子デバイス

Claims (8)

  1. 無電解めっきによりめっきレジストを使用しないで、ライン状の配線を有する配線基板を製造する方法であって、
    （ａ）基板上にライン状の触媒層を複数列形成する工程と、
    （ｂ）無電解めっきにより前記触媒層上に金属を析出させて、ライン状の金属層を複数列形成する工程と、
    を含み、
    複数列の前記ライン状の触媒層のうち少なくとも１列は、ライン幅２μｍ以下であり、前記基板上における当該触媒層のライン幅の合計は、１０μｍ以上である、配線基板の製造方法。
  2. 請求項１において、
    前記基板上における当該触媒層のライン幅の合計は、２０μｍ以上である、配線基板の製造方法。
  3. 請求項１または２において、
    複数列の前記金属層は、配線およびダミー配線の双方を含む、配線基板の製造方法。
  4. 請求項３において、
    前記ダミー配線は、前記配線の両方の横側に形成されている、配線基板の製造方法。
  5. 無電解めっきによりめっきレジストを使用しないで配線基板を製造する方法であって、
    （ａ）基板上の複数の領域に触媒層を形成する工程と、
    （ｂ）無電解めっきにより前記触媒層上に金属を析出させて、前記複数の領域に金属層を形成する工程と、
    を含み、
    前記触媒層のうち少なくとも一の領域に形成されている触媒層の面積は４μｍ２以下であり、前記触媒層の合計面積は、４９μｍ２以上である、配線基板の製造方法。
  6. 請求項５において、
    前記一の領域に形成されている触媒層の周囲には、ダミー配線を形成するための触媒層が形成されている、配線基板の製造方法。
  7. 請求項１ないし６のいずれかにおいて、
    前記工程（ａ）の前に、
    前記基板上の所望の配線パターン以外の領域にレジスト層を設ける工程と、
    前記基板上に界面活性剤層を形成する工程と、
    をさらに含み、
    前記工程（ａ）は、
    前記界面活性剤層の上面に触媒層を設ける工程と、
    前記レジスト層を除去することにより、所望の配線パターン以外の領域の界面活性剤層および触媒層を除去する工程と、
    を含む、配線基板の製造方法。
  8. 請求項１ないし７のいずれかにおいて、
    前記工程（ｂ）では、
    ニッケルを含む無電解めっき液に前記基板を浸漬することによって、前記触媒上にニッケルを析出させる、配線基板の製造方法。
JP2006065991A 2006-03-10 2006-03-10 配線基板の製造方法 Withdrawn JP2007243037A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006065991A JP2007243037A (ja) 2006-03-10 2006-03-10 配線基板の製造方法
US11/716,738 US20070218192A1 (en) 2006-03-10 2007-03-09 Method of manufacturing interconnect substrate
CNA2007100873099A CN101035413A (zh) 2006-03-10 2007-03-09 布线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006065991A JP2007243037A (ja) 2006-03-10 2006-03-10 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007243037A true JP2007243037A (ja) 2007-09-20

Family

ID=38518162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065991A Withdrawn JP2007243037A (ja) 2006-03-10 2006-03-10 配線基板の製造方法

Country Status (3)

Country Link
US (1) US20070218192A1 (ja)
JP (1) JP2007243037A (ja)
CN (1) CN101035413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084640A1 (ja) * 2011-12-09 2013-06-13 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
KR101183376B1 (ko) * 2008-04-30 2012-09-14 파나소닉 주식회사 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN102776495B (zh) * 2012-07-13 2014-05-07 南京航空航天大学 一种用于在电容式触摸屏ito走线上的化学镀镍方法
WO2016152938A1 (ja) * 2015-03-24 2016-09-29 オーエム産業株式会社 めっき品の製造方法
CN105120592A (zh) * 2015-04-16 2015-12-02 柏弥兰金属化研究股份有限公司 预钻孔的湿式镀法金属基板及其制造方法
JP2018049944A (ja) 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2916401A (en) * 1958-02-10 1959-12-08 Gen Motors Corp Chemical reduction nickel plating bath
US3563784A (en) * 1968-09-09 1971-02-16 Macdermid Inc Pre-activation treatment in the electroless plating of synthetic resin substrates
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
US4865873A (en) * 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5631753A (en) * 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
JP2002026016A (ja) * 2000-07-13 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6500482B1 (en) * 2001-08-31 2002-12-31 Boules H. Morcos Electroless nickel plating solution and process for its use
JP2005223065A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 配線基板の製造方法及び電子デバイスの製造方法
JP2005223063A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 配線基板の製造方法及び電子デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084640A1 (ja) * 2011-12-09 2013-06-13 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
JP2013122944A (ja) * 2011-12-09 2013-06-20 Toray Eng Co Ltd 回路基板及び回路パターンの形成方法
US9386707B2 (en) 2011-12-09 2016-07-05 Toray Electronics Co., Ltd. Circuit substrate and method of forming circuit pattern

Also Published As

Publication number Publication date
CN101035413A (zh) 2007-09-12
US20070218192A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP2007243037A (ja) 配線基板の製造方法
JP2008007800A (ja) めっき基板の製造方法
JP3879856B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
JP4539869B2 (ja) 配線基板の製造方法
JP4161107B2 (ja) めっき方法及び電子デバイス
JP2007243034A (ja) 配線基板の製造方法
JP4336996B2 (ja) めっき基板の製造方法
US20050245004A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JP2007109921A (ja) 配線基板の製造方法
US20050170079A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JP2008007840A (ja) めっき基板の製造方法
US20050170622A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
US7521361B2 (en) Method for manufacturing wiring substrate
US20080274338A1 (en) Wiring substrate and method for manufacturing the same
JP2007103394A (ja) 配線基板の製造方法
JP2008088515A (ja) めっき基板およびその製造方法
JP2008013825A (ja) めっき基板の製造方法
JP2007049080A (ja) 配線基板の製造方法
JP2007103393A (ja) 配線基板の製造方法
JP2007109710A (ja) 配線基板の製造方法
JP2007049081A (ja) 配線基板の製造方法
JP2006265693A (ja) めっき方法
JP2007302968A (ja) めっき基板の製造方法
JP2007243035A (ja) 配線基板の製造方法
JP2007109709A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090624

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090821