JP2013122944A - 回路基板及び回路パターンの形成方法 - Google Patents

回路基板及び回路パターンの形成方法 Download PDF

Info

Publication number
JP2013122944A
JP2013122944A JP2011269873A JP2011269873A JP2013122944A JP 2013122944 A JP2013122944 A JP 2013122944A JP 2011269873 A JP2011269873 A JP 2011269873A JP 2011269873 A JP2011269873 A JP 2011269873A JP 2013122944 A JP2013122944 A JP 2013122944A
Authority
JP
Japan
Prior art keywords
lyophilic
region
circuit pattern
line
conductive ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011269873A
Other languages
English (en)
Other versions
JP5869859B2 (ja
Inventor
Shinya Izumida
信也 泉田
Taku Iwade
卓 岩出
Kazuyuki Shishino
和幸 獅野
Kiyoto Yamamoto
清人 山本
Shigeru Tono
繁 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2011269873A priority Critical patent/JP5869859B2/ja
Priority to US14/363,184 priority patent/US9386707B2/en
Priority to PCT/JP2012/078669 priority patent/WO2013084640A1/ja
Publication of JP2013122944A publication Critical patent/JP2013122944A/ja
Application granted granted Critical
Publication of JP5869859B2 publication Critical patent/JP5869859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路パターンを容易に形成する。
【解決手段】基板本体10に対して口金3を一方向に移動させながら、この口金3のスリット5から、導電性インク4を帯状として基板本体10に対して吐出して行う。導電性インク4に対して撥液性を有する撥液領域12と、導電性インク4に対して親液性を有し所望の回路パターンPと同じ形状の親液領域11とが設けられている基板本体10に対して、導電性インク4を帯状として吐出する。これにより、親液領域11に導電性インク4が塗布され、その残りの領域である撥液領域12では導電性インク4が弾かれて親液領域11に流れ込む。
【選択図】 図3

Description

本発明は、回路基板及び回路パターンの形成方法に関する。
従来、回路パターンを成形するために、スパッタリング、CVD、フォトリソグラフィー等の技術が知られているが、近年、低コスト、省エネ、省資源に貢献するために、各種の印刷技術を用いた回路パターンの形成技術(プリンテッドエレクトロニクス)が注目されている。その中で、金属ナノ微粒子をインク化し、このインクをインクジェット装置のノズルから基板本体(基材)に対して滴下し、所望の回路パターンを形成する技術が開発されている(例えば、特許文献1参照)。
インクジェットの液滴(一滴)はピコリットルの単位を有していることから、多数の液滴を基板本体に滴下させることで所定の膜厚の導電膜を形成し、この導電膜により回路パターンを得ている。そして、所望の回路パターン形状を得るために、導電膜を形成するための領域を撥液性のあるバンクによって囲み、このバンク内にインクジェットの液滴を滴下させる。
特開2004−170463号公報
しかし、インクジェット装置により回路パターンを形成する場合、基板本体の全体に対して所望のタクトタイムでインクを塗布するためには、多数のノズルを持つインクジェットヘッドをインクジェット装置に複数個設ける必要があり、また、バンクに囲まれる領域の大きさ及び形状に応じて、インクジェットヘッド毎の多数のノズルそれぞれからインクを吐出するタイミングを制御する必要があり、その制御は複雑になるという課題がある。
また、インクをノズルから安定して吐出させるためには、インクの材料選定が重要である。つまり、粘度、表面張力、溶剤の最適化(高沸点化)等の、インクジェットでインクを飛ばすための「要求仕様」を満たす材料選定が必要であり、また、インクが基板本体に着弾した後の塗れ拡がり性、乾燥、溶剤の揮発性、焼成、固化などのプロセスに関係する「プロセス仕様」も満たす必要がある。
しかし、「要求仕様」と「プロセス仕様」とはトレードオフの関係にある場合が多く、インクジェットの技術を用いて回路パターンを形成するのは容易ではない。
そこで本発明は、回路パターンを容易に形成することが可能となる回路パターンの形成方法、及び、この形成方法による回路パターンを有する回路基板を提供することを目的とする。
本発明は、基板本体と口金とを相対的に一方向に移動させながら、当該一方向に直交する横方向に長く当該口金に形成されているスリットから、導電性インクを帯状として前記基板本体に対して吐出して行う回路パターンの形成方法であって、前記導電性インクに対して撥液性を有する撥液領域と、前記導電性インクに対して親液性を有し所望の回路パターンと同じ形状の親液領域とが設けられている前記基板本体の当該撥液領域及び当該親液領域を含む領域に対して、前記導電性インクを帯状として吐出することを特徴とする。
本発明によれば、親液領域に導電性インクが塗布され、その残りの領域である撥液領域では導電性インクが弾かれて親液領域に流れ込む。そして、導電性インクが塗布される親液領域は所望の回路パターンと同じ形状を有していることから、その回路パターンを、導電性インクに基づく導電膜によって容易に形成することが可能となる。
撥液領域と親液領域とが設けられている基板本体上に仮想的に設けた、前記一方向に直交する仮想線に着目すると、その仮想線上に存在する親液領域の全体(長さ)が、比較的狭い(短い)場合、この親液領域に塗られた導電性インクによる導電膜の厚さは厚くなる。これは、同じ仮想線上に存在する撥液領域上に吐出された導電性インクが、この仮想線上に存在する親液領域に引っ張られ、引っ張られた多くの導電性インクによって厚い導電膜が形成されることが一つの要因として考えられる。これに対して、他の仮想線上に存在する親液領域の全体が、比較的広い(長い)場合は、狭い場合に比べて、この親液領域に塗られた導電性インクによる導電膜が薄くなる傾向にある。
このように、導電性インクによって回路パターンが形成された基板本体において、前記一方向の位置(前記仮想線の位置)が異なることにより、親液領域の広さが異なっていると、導電膜の厚さに大きなバラツキが生じることがある。導電膜の厚さに大きなバラツキが生じると、回路配線抵抗のバラツキが発生してしまうことがある。また、親液領域の全体(長さ)が比較的狭い(短い)場合、親液領域に塗られた導電性インクが親液領域に留まることができず、撥液部に溢れ出る場合がある。
そこで、前記回路パターンの形成方法において、前記親液領域として、電子部品に信号を送るために前記一方向に長い複数の線部を前記導電性インクによって形成するための複数の線用親液部、前記線用親液部の間に設けられ、電子部品を介して前記線部と接続される電極部を前記導電性インクによって形成するための電極用親液部、及び、前記線用親液部の間の領域であって前記電極用親液部以外の領域に設けられ、前記電極部及び前記線部として実質的に機能しないダミー部を前記導電性インクによって形成するためのダミー用親液部が、形成されている前記基板本体に対して、前記導電性インクを帯状として吐出するのが好ましい。
この場合、線用親液部、電極用親液部及びダミー用親液部に、導電性インクが塗布され、その残りの領域である撥液領域では導電性インクが弾かれて親液領域に流れ込む。そして、線用親液部の間の領域であって電極用親液部が形成されていない領域にダミー用親液部が設けられているので、このダミー用親液部によって、例えば導電性インクが線用親液部に多く引っ張られて厚い導電膜が形成されるのを防ぐことができ、導電膜の厚さのバラツキを抑えることが可能となる。
また、本発明は、導電性インクに対して親液性を有する親液領域と導電性インクに対して撥液性を有する撥液領域とが設けられている基板本体の、当該親液領域上に形成された前記導電性インクに基づく導電膜によって、所定の回路パターンが構成されている回路基板であって、前記回路パターンは、電子部品に信号を送る複数の線部と、電子部品を介して前記線部と接続される電極部と、前記電極部及び前記線部として実質的に機能しないダミー部とを有していることを特徴とする。
回路パターンを形成するために、撥液領域と親液領域とを有する基板本体に対して導電性インクの塗布が行われると、仮にダミー部が無い場合には、導電性インクの一部が、線部・電極部を形成するための親液領域に引っ張られて塗布され、引っ張られた導電性インクによって線部・電極部における導電膜の厚みが厚くなるが、本発明によれば、導電性インクの一部がダミー部として残ることから、線部・電極部における導電膜が厚くなるのを防ぐことができる。この結果、導電膜の厚みのバラツキが抑えられ、回路配線抵抗のバラツキが抑えられた回路基板となる。
また、複数の前記線部それぞれは、電子部品に信号を送るために一方向に長く形成され、前記電極部は、前記線部の間に設けられ、前記ダミー部は、前記線部の間の領域であって前記電極部以外の領域に設けられているのが好ましく、この場合、ダミー部を広く分布させることができる。
また、前記回路パターンは、前記ダミー部として、前記線部及び前記電極部とは独立して形成され電圧及び信号が印加されないランド部を有している構成とすることができ、この場合、線部及び電極部から離れたダミー部が設けられる。
また、前記回路パターンは、前記ダミー部として、一方向に長く形成されている前記線部から当該一方向に交差する横方向に延びて形成され電子部品と接続されない半ランド部を有している構成とすることができ、この場合、ダミー部は、線部から横方向に延びて形成されているが、電子部品とは接続されておらず、実質的に線部として機能していない。
また、前記回路パターンは、前記ダミー部として、前記電極部の前記一方向に直交する横方向寸法とほぼ同じ、横方向寸法を有する幅広部を有しているのが好ましい。
仮にダミー部が無い場合には線部の間に撥液領域が広くなって、その周囲の線部に導電性インクが引っ張られて導電膜が厚くなってしまうが、上記幅広部が設けられていることにより、その幅広部の周囲の撥液領域の広さが、電極部の周囲の撥液領域の広さとほぼ同じになり、線部の導電膜の厚さのバラツキをより一層効果的に抑えることが可能となる。なお、上記の「ほぼ同じ」は、完全に等しい場合の他に、±10%の差を有する場合が含まれる。
本発明の回路パターンの形成方法によれば、親液領域に導電性インクが塗布され、その残りの領域である撥液領域では導電性インクが弾かれて塗布されず、そして、導電性インクが塗布される親液領域は所望の回路パターンと同じ形状を有していることから、その回路パターンを容易に形成することが可能となる。
本発明の回路基板によれば、塗布された導電性インクの一部がダミー部として残ることから、線部・電極部における導電膜が厚くなるのを防ぐことができ、導電膜の厚みのバラツキが抑えられ、回路配線抵抗のバラツキが抑えられた基板となる。
塗布装置の概略構成を示す斜視図である。 回路パターンが形成された基板本体の概略を示す平面図である。 回路パターンの一部を拡大した平面図である。 ダミー部の変形例を示す説明図である。 別のダミー部の説明図である。 さらに別の回路パターンの説明図である。 (A)は、本実施形態の回路基板が有している回路パターンの説明図であり、(B)は、従来例の説明図である。 回路パターンを説明する説明図である。 さらに別の回路パターンの説明図である。
〔塗布装置及び回路パターン形成方法の概略について〕
図1は、塗布装置1の概略構成を示す斜視図であり、この塗布装置1によって、本発明の回路パターンの形成方法が行われる。塗布装置1は、基板本体(基材)10を吸着して保持するテーブル2と、インク4を吐出する口金3とを備え、図示しない駆動装置によって、口金3はテーブル2に対して一方向に水平移動する。図1において、口金3の移動方向をX方向としている。
図1の要部拡大断面図に示すように、口金3にはスリット(スリットノズル)5が形成されており、このスリット5は、口金3の移動方向に直交する横方向(図1ではY方向)に長くかつ直線状に延びて形成されている。また、基板本体10上にインク4を塗布する対象となる対象領域の横方向の寸法よりも、スリット5は幅広であり、口金3の下端において下方に開口している。
基板本体10と口金3の下端との間には、微小寸法のギャップが設けられており、図示しないポンプによって口金3にインク4が供給され、このインク4がスリット5から吐出され、インク4は基板本体10上に塗布される。また、スリット5からのインク4の吐出量(流量)は一定であり、また、口金3の移動速度、ギャップの寸法は一定である。インク4が後述する親液領域11(図3参照)上で固化することによって導電膜となり、この導電膜によって基板本体10上に所定形状の回路パターンPが構成される。インク4は、例えば金属微粒子を含んでおり、導電性を有している。
以上より、この塗布装置1によれば、テーブル2に保持された基板本体10に対して口金3を一方向(X方向)に移動させながら、この一方向に直交する横方向(Y方向)に長いスリット5から、導電性のインク4を帯状として基板本体10のほぼ全面に対して吐出すると、後述する親液領域11ではインク4が残り、撥液領域12ではインク4が弾かれ、基板本体10上に所望の回路パターンPが形成される。
そして、本発明の回路基板7は、このようにして回路パターンPが形成された基板本体10を備えている。図2は、回路パターンPが形成された基板本体10の概略を示す平面図であり、図3は、回路パターンPの一部を拡大した平面図である。なお、図2では、説明を容易とするために回路パターンPの各部を拡大して示している。
本実施形態の回路基板7は、有機EL表示素子に含まれるTFT回路部に適用される基板であり、表示素子の画素毎に対応して微小回路部8(図3参照)が形成されている。つまり、回路基板7は多数の(画素と同数の)微小回路部8を有している。図3では、破線によって囲われた領域が、一つの微小回路部8である。本実施形態の回路パターンPは、複数の微小回路部8が「一方向」に沿って連続して設けられることにより一つの列Lが形成され、さらに、図2に示すように、この「一方向」に直交する横方向に、複数の列Lが形成されている。複数の列Lそれぞれは同じ構成であり、以下において、回路パターンP等を一つの列Lに着目して説明する。
図2において、回路基板7は、この回路パターンPが形成されている基板本体10を有しており、この基板本体10には、図3に示すように、上記インク4に対して親液性を有する親液領域11と、上記インク4に対して撥液性を有する撥液領域12とが設けられている。図3では、親液領域11をクロスハッチで示しており、それ以外が撥液領域12である。
本実施形態における、親液領域11(親液性)及び撥液領域12(撥液性)を有する基板本体10と、インク4との関係について説明する。水平状態にある親液領域11と撥液領域12とのそれぞれにインク4の液滴を載せ、これらを水平状態から徐々に傾斜させ、撥液領域12からインク4が転がり落ち始める際の、親液領域11上の液滴の接触角と撥液領域12上の液滴の接触角との差が10°以上となる、基板本体10とインク4との組み合わせを採用するのが好ましい。そして、本実施形態では、撥液領域12からインク4が転がり落ち始める際の傾斜角度は、20°〜50°である。
そして、上記塗布装置1によって、この基板本体10に対してインク4が吐出されることにより、親液領域11にはインク4が載った状態となり、撥液領域12ではインク4が弾かれ滞在することができない。親液領域11に載ったインク4はやがて固化し、導電膜となる。このため、親液領域11上に形成された導電性インク4に基づく導電膜によって、所定の回路パターンPが構成される。回路パターンPの形状は、親液領域11の形状に基づく。
〔回路パターンPについて(第1実施形態)〕
図3において、回路パターンPは、基板本体10上に載せられるトランジスタ等の電子部品13に信号を送るための複数の線部を有している。本実施形態では、前記線部として、「一方向」に長く直線状でありかつ平行に形成されている信号線21と電源線22とを有している。信号線21と電源線22とは、インク4が固化した導電膜によって形成されている。なお、信号線21と電源線22との長手方向である「一方向」と、塗布装置1が有する口金3の「移動方向」とは一致する。
回路パターンPは、更に、電極部23とダミー部24とを有している。これら電極部23及びダミー部24も、インク4が固化した導電膜によって形成されている。
電極部23は、信号線21と電源線22との間の領域R3に設けられており、これら信号線21と電源線22とのうちの一方又は双方と電子部品13を介して接続される。つまり、電極部23は、有機EL表示素子を機能させるための部分である。電極部23は、信号線21及び電源線22とから独立して(離れて)形成されている。
ダミー部24は、電極部23の近傍の領域、特に、信号線21と電源線22との間の領域R3であって電極部23が形成されていない領域(電極部23以外の領域)に設けられており、電極部23、信号線21及び電源線22のいずれとしても実質的に機能しない部分である。図3に示す回路パターンPは、ダミー部24として、電極部23、信号線21及び電源線22とは独立して形成されており、電圧及び信号が印加されないランド部(島部)を有している。このダミー部(ランド部)24は、その全周が撥液領域12に囲まれており、電極部23、信号線21及び電源線22と電気的に接続されていない。
以上より、各列Lには、一対で一組となる信号線21及び電源線22と、これら信号線21と電源線22との間に複数の電極部23及び複数のダミー部24が設けられている。
〔回路パターンPについて(第2実施形態)〕
図4は、ダミー部24の変形例を示す説明図である。回路パターンPは、ダミー部24として、信号線21と電源線22との内の一方から、一方向と交差する(直交する)横方向に延びて形成された半ランド部(半島部)を有していてもよい。図4に示す実施形態のダミー部(半ランド部)24は、信号線21から横方向に延びており、信号線21と繋がっている。
なお、信号線21は、一方向に直線状である信号線本体部21aと、この信号線本体部21aと繋がっており横方向に延びて形成されている突出部21bとを有しているが、この突出部21bは、電子部品13と電気的に接続されており、この突出部21bは、信号線21として機能するための部分である。また、電源線22においても同様であり、一方向に直線状である電源線本体部22aと、この電源線本体部22aと繋がっており横方向に延びて形成されている突出部22bとを有しているが、この突出部22bは、電子部品13と電気的に接続されており、この突出部22bは、電源線22として機能するための部分である。これに対して、上記半ランド部からなるダミー部24は、電子部品13と接続するための部分ではない。つまり、半ランド部からなるダミー部24は、信号線21として機能させるために設けられている部分ではない。このダミー部24は、電子部品13と接続されず、信号線21として実質的に機能しない部分である。
また、図示しないが、別の回路パターンPとして、ダミー部24として、ランド部と半ランド部との双方を有していてもよい。
〔回路パターンPについて(第3実施形態)〕
図5は、別のダミー部24の説明図である。図3では、第1の電極部23aと、その隣りの第2の電極部23bとの間に、独立した単一のダミー部24が設けられている場合を説明したが、図5では、第1の電極部23aと第2の電極部23bとの間に、独立した二つのダミー部24が設けられている。このように、ダミー部24は分割されており、複数のブロックから構成されていてもよい。ダミー部24以外は、図3に示す構成と同じであり、説明を省略する。
〔回路パターンPについて(第4実施形態)〕
図6は、さらに別の回路パターンPの説明図である。図3では、列L毎に、信号線21が一本であるが、図6の回路パターンPは、二本で一組とした信号線21を有している。この場合、信号線21においてインク4の切れが発生し難くなる。信号線21以外は、図3に示す構成と同じであり、説明を省略する。
以上より、前記各実施形態に係る回路パターンPでは、信号線21が形成されている第1領域R1と、電源線22が形成されている第2領域R2と、これら第1領域R1と第2領域R2との間の第3領域R3とに区画されており、この第3領域R3に電極部23とダミー部24が形成されている。
〔回路パターンPの形成方法について〕
以上の前記各実施形態に係る回路パターンPを、図1の塗布装置1を用いて形成する方法について説明する。
図1に示すように、ステージ2上に保持した基板本体10に対して、口金3をX方向に移動させる。この際、信号線21及び電源線22(図3参照)が長く形成される一方向と、口金3の移動方向(X方向)とを一致させる。
そして、口金3を移動させならが、スリット5から導電性インク4を帯状として基板本体10に対して吐出する。この基板本体10には、予め、導電性インク4に対して親液性を有し所望の回路パターンPと同じ形状を有する親液領域11が設けられており、この親液領域11以外の部分は、導電性インク4に対して撥液性を有する撥液領域12である。そして、この基板本体10の親液領域11と撥液領域12とを含むほぼ全面の領域に対して、スリット5からインク4を帯状として一様に吐出すると、親液領域11にインク4が留まり(塗布され)、その残りの領域である撥液領域12ではインク4が弾かれて親液領域11に流れ込む。この結果、インク4は親液領域11のみに塗布されたようになる。
図7(A)において、親液領域11として、複数の線用親液部、電極用親液部33、及び、ダミー用親液部34が形成されている。本実施形態では、前記線用親液部として、信号線用親液部31及び電源線用親液部32が形成されている。
信号線用親液部31及び電源線用親液部32それぞれは、電子部品13に信号を送るために一方向に長く形成される信号線21及び電源線22を導電性インク4によって形成するための線状の親液部である。
電極用親液部33は、線状である一対の信号線用親液部31及び電源線用親液部32の間に設けられ、信号線21又は電源線22と電子部品13を介して接続される電極部23を導電性インク4によって形成するための親液部である。
そして、ダミー用親液部34は、一対の信号線用親液部31及び電源線用親液部32の間の領域であって電極用親液部33が形成されていない領域に設けられており、電極部23、信号線21及び電源線22として実質的に機能しないダミー部24を導電性インク4によって形成するための親液部である。
そして、これら親液部31,32,33,34、及び、撥液領域12が形成されている基板本体10に対して、塗布装置1によって、口金3を移動させながらインク4を帯状として吐出する。すると、親液部31,32,33,34のみに、インク4が塗布され、その他の領域である撥液領域12では、インク4は弾かれる。
以上の本実施形態に係る回路パターンPの形成方法によれば、親液領域11に対してインク4が塗布され、その残りの領域である撥液領域12にはインク4が塗布されない。そして、インク4が塗布される親液領域11は、所望の回路パターンと同じ形状を有していることから、インク4が固化させることで、その回路パターンPを容易に形成することが可能となる。
また、スリット5から吐出されるインク4は低粘度で流動性が高く、スリット5と基板本体10との間のギャップにおいてビード6(図1の拡大図参照)が形成される。このビード6は、スリット5の横方向(図1のY方向)の寸法と同じ横方向の寸法で形成され、口金3が移動している間、一定の形状に保たれる。そして、インク4の吐出量、口金3の移動速度及びギャップの寸法に基づいて所定の膜厚の塗膜が基板本体10に形成される。
そして、ビード6が接する基板本体10上の親液領域11と撥液領域12との面積比率が、口金3の移動方向(図1のX方向)に関して変化が少なければ、親液領域11に残るインク4の膜厚のバラツキ(変化)が少なくなるので、このインク4が固化した導電膜の膜厚のバラツキ(変化)も少なくなる。
そこで、親液領域11と撥液領域12との面積比率の変化を、口金3の移動方向(図1のX方向)に関して小さくするこのために、本実施形態の回路パターンP(基本本体10)は、ダミー部24(ダミー用親液部34)を有している。このダミー部24(ダミー用親液部34)の技術的な意義について、図7(A)(B)により説明する。
図7(A)は、本実施形態(図3に示す実施形態)の回路基板7が有している回路パターンPの説明図であり、図7(B)は、従来例の説明図である。異なる点は、本実施形態に係る回路パターンPはダミー部24を有しているが、従来例に係る回路パターンはダミー部を有しておらず、撥液領域12となっている。
図7(B)において、親液領域11と撥液領域12とが設けられている基板本体上に仮想的に設けた「一方向」に直交する仮想線K1に着目する。この仮想線K1上に存在する親液領域11は、信号線用親液部31を横断する部分と電源線用親液部32を横断する部分とを含み、この仮想線K1上に存在する親液領域11の全体(長さ)は、比較的狭く(短く)、撥液領域12が広い(長い)。この場合、信号線用親液部31及び電源線用親液部32のうち、仮想線K1が横断する部分及びその周囲の領域では、導電性インク4による導電膜が厚くなる。これは、同じ仮想線K1上及びその周囲の領域に存在する撥液領域12上に吐出された導電性インク4が、この仮想線K1上及びその周囲の領域に存在する親液領域11(信号線用親液部31及び電源線用親液部32)に多く引っ張られ、引っ張られた多くの導電性インク4によって、厚い導電膜を有する信号線21及び電源線22が形成されることが一つの要因として考えられる。
さらに、図7(B)において、この第1の仮想線K1と「一方向」の位置が異なる第2の仮想線K2に着目すると、仮想線K2上に存在する親液領域11は、信号線用親液部31を横断する部分及び電源線用親液部32を横断する部分の他に、電極用親液部33を横断する部分を含むことから、この仮想線K2上に存在する親液領域11の全体は、第1の仮想線K1上に存在する親液領域11よりも広い(長い)。
この場合、仮想線K2では、例えばインク4が電極用親液部33に滞在して信号線用親液部31及び電源線用親液部32に多く引っ張られることがないので、第2仮想線K2上及びその周囲の領域に存在する親液領域11に塗られた導電性インク4による導電膜の厚さは、第1の仮想線K1の場合に比べて、薄くなる。
以上より、「一方向」の位置(仮想線K1,K2の位置)が異なると、親液領域11における導電膜の厚さに大きなバラツキが生じることがあり、この場合、回路パターンP内で回路配線抵抗にバラツキが生じてしまう。
これに対して、図7(A)に示すように、信号線用親液部31と電源線用親液部32との間の領域であって電極用親液部33が形成されていない領域にダミー用親液部34が設けられていることから、仮想線K1及びその周囲の領域に吐出されたインク4は、ダミー用親液部34に残ることができる。このため、従来例の場合のように、仮想線K1及びその周囲の領域において、インク4が、例えば信号線用親液部31に多く引っ張られることを抑制することができる。
この結果、本実施形態の場合、信号線21及び電源線22のうち、仮想線K1が横断する部分及びその周囲の領域において、導電膜が厚くなるのを防ぐことができる。
そして、本実施形態の場合も、インク4が電極用親液部33に滞在して信号線用親液部31及び電源線用親液部32に多く引っ張られることがない。
以上より、本実施形態では、第1仮想線K1上に存在する親液領域11の広さ(長さ)と、第2仮想線K2上に存在する親液領域11の広さ(長さ)とは、ほぼ同じであることから、「一方向」の位置(仮想線K1,K2の位置)が異なっても、導電膜の厚さのバラツキを抑えることが可能となる。この結果、列Lにおける、回路配線抵抗のバラツキを抑えることが可能となる。
また、図7(A)に示しているように、本実施形態に係る回路パターンPは、ダミー部24として、電極部23の横方向寸法Waとほぼ同じ、横方向寸法Wbを有する幅広部25を有している。
このようにダミー部24として幅広部25が、電極部23とほぼ同じ横方向寸法で設けられることにより、この幅広部25の周囲の撥液領域12の広さが、電極部23の周囲の撥液領域12の広さとほぼ同じになり、一定の流量で吐出されるインク4によって、電極部23を含む領域及び幅広部25を含む領域それぞれに信号線21及び電源線22も形成されるが、その導電膜の厚さのバラツキを、より一層効果的に抑えることが可能となる。なお、横方向寸法Wa,Wbに関する上記「ほぼ同じ」は、完全に等しい場合の他に、±10%の差を有する場合が含まれる。
例えば、本実施形態では、微小回路部8(図3参照)の一方向の寸法は400μmであり、横方向の寸法(信号線21の左端から電源線22の右端までの寸法)は150μmであり、電極部23の横方向寸法Waを、100μmとした場合、ダミー部24(幅広部25)の横方向寸法(Wa)を、90μm以上であって110μm以下とすればよい。
なお、図5に示すように、一つのダミー部24が複数(図5では二つ)のブロックから構成されている場合、ブロックそれぞれの横方向の寸法の合計が、ダミー部24の横方向の寸法であり、このダミー部24の合計の寸法が幅広部25の寸法(Wb)となり、この幅広部25の合計寸法(Wb)と、電極部23の横方向寸法Waとが、ほぼ同じとなる。
また、図8に示すように、列L毎において、微小回路部8に存在している導電膜(親液領域11)の面積について説明する。微小回路部8を「一方向」にn等分(nは整数)したとする(図8では、5等分している)。
そして、微小回路部8に対応する仮想領域V0に存在している導電膜(親液領域11)の面積をA0とする。この仮想領域V0と同じ面積の領域を1/nピッチだけ「一方向」に移動させた第1の移動領域V1に存在している導電膜の面積をA1とする。この第1の移動領域V1をさらに1/nピッチだけ「一方向」に移動させた第2の移動領域V2に存在している導電膜の面積をA2とする。以下同様にして、移動領域を1/nピッチずつ、合計n回移動させ、それぞれの移動領域に存在している導電膜の面積をA3,A4,A5とする。この場合、本実施形態では、これら面積A1〜A5のバラツキが5%以下となるように、ダミー部24を設けている。なお、バラツキ(%)は、偏差/平均×100によって求められる値である。
この構成によれば、ダミー部24として幅広部25が設けられている場合と同様に、信号線21及び電源線22の導電膜の厚さのバラツキをより一層効果的に抑えることが可能となり、回路配線抵抗のバラツキを抑えることが可能となる。
〔回路パターンPについて(第5実施形態)〕
図9は、さらに別の回路パターンPの説明図である。この回路パターンPは、電極部23及びダミー部24を囲むフレーム部26を有しており、このフレーム部26も、スリット5から吐出されたインク4によって、周囲の電極部23及びダミー部24と同時に形成され、また、フレーム用親液部36に載せられたインク4に基づく導電膜によって形成されている。フレーム部26は、信号線21と電源線22との間の、第3の領域R3に形成されている。
このフレーム部26によれば、電極用親液部33及びダミー用親液部34に載ったインク4が乾いて導電膜が形成される際に、その親液部33,34の縁部の膜厚が中央部に比べて大きくなるコーヒーステイン現象の発生を防ぐことができる。フレーム部26(フレーム用親液部36)は、電極部23及びダミー部24(電極用親液部33及びダミー用親液部34)の近傍に設けられており、10μmの隙間(撥液領域12)以内で設けられるのが好ましい。このフレーム部26も、第3領域R3に形成されており、また、電子部品13と接続されていないことから、ダミー部24に含まれる。
〔その他について〕
また、本実施形態に係る回路パターンの成形方法では、信号線21及び電源線22が「一方向」に切断されることなく連続して形成されており、この「一方向」に沿ってインク4を塗布している。このため、インク4をスリット5から連続的に吐出して回路パターンPを形成することが可能となり、インク4によるビード6(図1参照)の切れを防ぐことができ、塗布ムラ等の発生を抑えることができる。
また、回路基板7に対する塗布作業の開始位置、つまり、スリット5からのインク4の吐出開始位置は、基板本体10の端部(図2の場合、下端部)となるが、この端部を横方向全長にわたって撥液領域12とするのが好ましい。この場合、最初のビード6の形成を撥液領域12で行うことができ、さらに、好ましくは、最初のビード6の形成を端部の撥液領域12で行った後、インク4を吐出するためのポンプを一旦停止させる、又は、流量を少なくし、この端部の撥液領域12から微小回路部8を含む塗布の対象領域へとスリット5が移行すると、インク4の流量を増やすなどの制御を行うが好ましい。
或いは、基板本体10の端部において、横方向全長にわたって回路領域の近傍にダミーパターンとして設けた親液部で最初のビード6を形成したあと、塗布の対象領域へとスリット5を移行してもよい。
また、テーブル2上に、複数の回路基板7を載せて塗布作業を行ってもよい。この場合、形成する回路パターンPが回路基板7毎で異なると、その回路パターンPに応じてインク4の吐出量、口金3の移動速度、ギャップの寸法を変更してもよい。
また、塗布終了位置(図2の場合、上端部)は、撥液領域とするのが好ましく、この終了位置である撥液領域に吐出されたインク4を吸い取るのが好ましい。これにより、スリット5内に気泡が混入するのを防ぐことが可能となる。
また、本発明の回路基板7及び形成方法によって形成される回路パターンPは、図示する形態に限らず本発明の範囲内において他の形態のものであってもよい。上記実施形態では、回路基板7を、有機EL表示素子に含まれるTFT回路部に適用される基板として説明したが、回路基板7は、別の電気機器に適用される基板であってもよい。
また、上記実施形態では、テーブル2に基板本体10を保持して塗布作業を行う場合について説明したが、基板本体が柔軟なものである場合は特に、その基板本体をロールトゥロールで搬送しながら、固定状態にある口金から導電性インクを吐出してもよい。つまり、基板本体と口金とを相対的に一方向に移動させればよい。
また、図4では、ダミー部24が信号線21の一部に繋がっている場合を説明したが、ダミー部24は、図示しないが、電源線22の一部に繋がっていてもよく、又は、電極部23の一部と繋がっていてもよい。
3:口金 4:インク(導電性インク) 5:スリット 10:基板本体 11:親液領域 12:撥液領域 13:電子部品 21:信号線(線部) 22:電源線(線部) 23:電極部 24:ダミー部 25:幅広部 31:信号線用親液部(線用親液部) 32:電源線用親液部(線用親液部) 33:電極用親液部 34:ダミー用親液部 P:回路パターン

Claims (7)

  1. 基板本体と口金とを相対的に一方向に移動させながら、当該一方向に直交する横方向に長く当該口金に形成されているスリットから、導電性インクを帯状として前記基板本体に対して吐出して行う回路パターンの形成方法であって、
    前記導電性インクに対して撥液性を有する撥液領域と、前記導電性インクに対して親液性を有し所望の回路パターンと同じ形状の親液領域とが設けられている前記基板本体の当該撥液領域及び当該親液領域を含む領域に対して、前記導電性インクを帯状として吐出することを特徴とする回路パターンの形成方法。
  2. 前記親液領域として、
    電子部品に信号を送るために前記一方向に長い複数の線部を前記導電性インクによって形成するための複数の線用親液部、
    前記線用親液部の間に設けられ、電子部品を介して前記線部と接続される電極部を前記導電性インクによって形成するための電極用親液部、及び、
    前記線用親液部の間の領域であって前記電極用親液部以外の領域に設けられ、前記電極部及び前記線部として実質的に機能しないダミー部を前記導電性インクによって形成するためのダミー用親液部が、
    形成されている前記基板本体に対して、前記導電性インクを帯状として吐出する請求項1に記載の回路パターンの形成方法。
  3. 導電性インクに対して親液性を有する親液領域と導電性インクに対して撥液性を有する撥液領域とが設けられている基板本体の、当該親液領域上に形成された前記導電性インクに基づく導電膜によって、所定の回路パターンが構成されている回路基板であって、
    前記回路パターンは、電子部品に信号を送る複数の線部と、電子部品を介して前記線部と接続される電極部と、前記電極部及び前記線部として実質的に機能しないダミー部と、を有していることを特徴とする回路基板。
  4. 複数の前記線部それぞれは、電子部品に信号を送るために一方向に長く形成され、前記電極部は、前記線部の間に設けられ、前記ダミー部は、前記線部の間の領域であって前記電極部以外の領域に設けられている請求項3に記載の回路基板。
  5. 前記回路パターンは、前記ダミー部として、前記線部及び前記電極部とは独立して形成され電圧及び信号が印加されないランド部を有している請求項3又は4に記載の回路基板。
  6. 前記回路パターンは、前記ダミー部として、一方向に長く形成されている前記線部から当該一方向に交差する横方向に延びて形成され電子部品と接続されない半ランド部を有している請求項3〜5のいずれか一項に記載の回路基板。
  7. 前記回路パターンは、前記ダミー部として、前記電極部の前記一方向に直交する横方向寸法とほぼ同じ、横方向寸法を有する幅広部を有している請求項3〜6のいずれか一項に記載の回路基板。
JP2011269873A 2011-12-09 2011-12-09 回路基板及び回路パターンの形成方法 Expired - Fee Related JP5869859B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011269873A JP5869859B2 (ja) 2011-12-09 2011-12-09 回路基板及び回路パターンの形成方法
US14/363,184 US9386707B2 (en) 2011-12-09 2012-11-06 Circuit substrate and method of forming circuit pattern
PCT/JP2012/078669 WO2013084640A1 (ja) 2011-12-09 2012-11-06 回路基板及び回路パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269873A JP5869859B2 (ja) 2011-12-09 2011-12-09 回路基板及び回路パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2013122944A true JP2013122944A (ja) 2013-06-20
JP5869859B2 JP5869859B2 (ja) 2016-02-24

Family

ID=48574019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269873A Expired - Fee Related JP5869859B2 (ja) 2011-12-09 2011-12-09 回路基板及び回路パターンの形成方法

Country Status (3)

Country Link
US (1) US9386707B2 (ja)
JP (1) JP5869859B2 (ja)
WO (1) WO2013084640A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118932B (zh) * 2015-08-14 2018-01-12 Tcl集团股份有限公司 像素储墨槽的制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000249821A (ja) * 1999-03-02 2000-09-14 Dainippon Printing Co Ltd パターン形成体の製造方法
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2007243037A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
JP2011048909A (ja) * 2009-08-25 2011-03-10 Casio Computer Co Ltd 発光装置及びその製造方法並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08192514A (ja) * 1995-01-19 1996-07-30 Brother Ind Ltd インクジェット記録装置
JP4256147B2 (ja) 2002-11-15 2009-04-22 大日本印刷株式会社 機能性素子の製造方法およびその製造装置
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4757600B2 (ja) * 2005-10-13 2011-08-24 株式会社バンガード 鞄のハンドル装置および鞄
JP4448834B2 (ja) * 2006-04-25 2010-04-14 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
KR100915377B1 (ko) * 2008-07-31 2009-09-03 제주대학교 산학협력단 정전기력을 이용한 매트릭스형 도전성 액체 토출 시스템
KR101065766B1 (ko) * 2009-06-30 2011-09-19 건국대학교 산학협력단 충돌 슬릿 노즐과 적외선 가열기를 장착한 혼합형 건조 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000249821A (ja) * 1999-03-02 2000-09-14 Dainippon Printing Co Ltd パターン形成体の製造方法
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2007243037A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
JP2011048909A (ja) * 2009-08-25 2011-03-10 Casio Computer Co Ltd 発光装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
WO2013084640A1 (ja) 2013-06-13
US9386707B2 (en) 2016-07-05
US20140353016A1 (en) 2014-12-04
JP5869859B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
US11376847B2 (en) Liquid droplet ejection device and liquid droplet ejection method
CN111137013A (zh) 喷墨打印方法、装置、设备及计算机可读存储介质
KR20170109719A (ko) 잉크젯 인쇄 방법 및 이를 이용한 표시 장치 제조방법
KR101844412B1 (ko) 잉크젯 프린팅 기법을 이용하여 기판의 표면에 도전성 패턴을 형성하는 방법
JP2016215096A (ja) インク乾燥防止装置
KR101179387B1 (ko) 잉크젯 프린트 헤드 및 이를 구비하는 잉크젯 프린터
JP6587376B2 (ja) 配線基板の製造方法及びそれに使用されるインクジェット塗布装置
JP5012641B2 (ja) 液体塗布方法
JP5869859B2 (ja) 回路基板及び回路パターンの形成方法
US7219978B2 (en) Ink jet bank substrates with channels
KR20120052043A (ko) 잉크젯 프린트용 기판의 표면 개질 방법
JP2006015541A (ja) プリント装置
KR100705097B1 (ko) 배선 형성 방법
JP5085965B2 (ja) 樹脂膜形成方法、樹脂膜形成装置、及び電子回路基板製造方法
JP2019217669A (ja) 印刷方法および印刷装置
US20100220131A1 (en) Line drawing method
WO2020217756A1 (ja) 液滴吐出装置および液滴吐出方法
JP5157582B2 (ja) 有機薄膜トランジスタの製造方法
KR100996055B1 (ko) 더미 영역을 구비한 패턴 기판 제조 장치 및 이를 이용한패턴 기판 제조 방법
JP2009247933A (ja) 液状体吐出方法、有機elパネルの製造方法、カラーフィルタの製造方法、表示装置、および電子機器
KR101878287B1 (ko) 기판처리장치 및 기판처리방법
JP2015196132A (ja) インクジェット装置、記録媒体、インクジェット印刷方法及び印刷処理プログラム
JP4148213B2 (ja) パターン形成方法および機能性膜
JP5212277B2 (ja) 配線パターンの形成方法
JP4967506B2 (ja) 描画方法及び描画装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160108

R150 Certificate of patent or registration of utility model

Ref document number: 5869859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees