JP2005013986A - デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 - Google Patents

デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2005013986A
JP2005013986A JP2004115372A JP2004115372A JP2005013986A JP 2005013986 A JP2005013986 A JP 2005013986A JP 2004115372 A JP2004115372 A JP 2004115372A JP 2004115372 A JP2004115372 A JP 2004115372A JP 2005013986 A JP2005013986 A JP 2005013986A
Authority
JP
Japan
Prior art keywords
substrate
conductive film
bank
electrode
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004115372A
Other languages
English (en)
Inventor
Hironobu Hasei
宏宣 長谷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004115372A priority Critical patent/JP2005013986A/ja
Priority to US10/849,858 priority patent/US7282779B2/en
Priority to KR1020040036995A priority patent/KR100670985B1/ko
Priority to CNA2004100476885A priority patent/CN1573493A/zh
Priority to TW093115175A priority patent/TWI292282B/zh
Publication of JP2005013986A publication Critical patent/JP2005013986A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Landscapes

  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 膜厚ムラを生じさせず、電気特性の不均一性を解消する。
【解決手段】 基板P上の所定のパターン形成領域PIにバンクが形成され、バンク間の溝内に液滴吐出により導電性膜EPが形成される。基板P上の所定のパターン形成領域PIの外側に液滴を吐出して、導電性膜EPと電気的に分離された第2導電性膜DPを配線する工程を有する
【選択図】 図3

Description

本発明は、デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器に関するものである。
従来より、半導体集積回路などの微細な配線パターンの製造方法としては、フォトリソグラフィー法が多用されている。一方、特許文献1、特許文献2などには、液滴吐出方式を用いた方法が開示されている。これら公報に開示されている技術は、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置(塗布)して配線パターンを形成するものであり、少量多種生産に対応可能であるなど大変有効であるとされている。
ところで、近年ではデバイスを構成する回路の高密度化がますます進み、例えば配線パターンについてもさらなる微細化、細線化が要求されている。
しかしながら、このような微細な配線パターンを前記の液滴吐出方式による方法によって形成しようとした場合、特にその配線幅の精度を十分にだすのが難しい。そこで、特許文献3及び特許文献4には、基板上に仕切部材であるバンクを設けるとともに、バンクの上部を撥液性にし、それ以外の部分が親液性となるように表面処理を施す技術が記載されている。
この技術を用いることにより、細線であっても配線パターンの幅をバンク間の幅で規定して細線を形成することができる。
特開平11−274671号公報 特開2000−216330号公報 特開平9−203803号公報 特開平9−230129号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
液滴吐出方式によるインク塗布は、直径がμmオーダの液滴を高解像度で吐出、塗布することが可能である。ところが、基板上に塗布された微小液体の乾燥は極めて速く、さらに、基板上の塗布領域における端(上端、下端、右端、左端)では、微小液体から蒸発した溶媒分子分圧(溶媒蒸気濃度)が低いため、一般的に速く乾きはじめる。
このように基板上に塗布された液状体の乾燥時間の差は、導電膜配線の膜厚ムラを引き起こす。そして、この膜厚ムラは、導電性等、電気特性の不均一という不具合を招いてしまう。
本発明は、以上のような点を考慮してなされたもので、膜厚ムラを生じさせず、電気特性の不均一性を解消できるデバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のデバイスは、基板上にバンクが形成され、前記バンク間の溝内の所定のパターン形成領域に液滴吐出により導電性膜が形成されたデバイスであって、前記基板上の前記パターン形成領域の外側に、前記導電性膜と電気的に分離された第2導電性膜が液滴吐出により形成されていることを特徴とするものである。
従って、本発明のデバイスでは、乾燥が速い基板端部においてダミー配線としての第2導電性膜の乾燥が進むものの、実際に配線として用いる配線パターン領域においては第2導電性膜の存在により溶媒蒸気濃度(雰囲気)が均一になり、導電性膜の乾燥、焼成雰囲気を均一にして膜厚を一定にすることが可能になる。そのため、本発明では、膜厚ムラ等に起因する導電性等、電気特性の不均一性を解消することができる。
また、吐出する液滴としては、金属微粒子を含むものを採用することができる。第2導電性膜を単にダミー配線として用いる以外にも、接続端子として用いる構成も好適である。
さらに、液滴としては、加熱または光照射により導電性を発現する材料を含むものを選択することも可能である。
第2導電性膜としては、前記パターン形成領域の外側に形成された第2バンクの間の溝内に形成する構成も採用可能である。
前記バンクと前記第2バンクとの少なくとも一方は、それぞれの間の溝よりも高い撥液性を有することが好ましい。
これにより本発明では、吐出された液滴の一部がバンク上にのっても、バンク表面が撥液性となっていることによりバンクからはじかれ、バンク間の溝に流れ落ちやすくなる。
第2導電性膜としては、前記導電性膜と同一の材料で形成されていることが好ましい。これにより本発明では、液状体を交換することなく連続的に吐出することができるため、液状体交換に伴う作業を省くことが可能になり生産効率を向上させることができる。
また、第2導電性膜としては、前記導電性膜と略同一の配列(配列諸元)で、且つ連続的に形成されることが好ましい。例えば、配列ピッチ、配線幅等の配線諸元を導電性膜と同一とし、また、導電性膜と連続的に配列することで、液滴吐出時のドットパターン(ビットマップ)等を個別に作成する必要がなくなり作業性を向上させることができる。
導電性膜が互いに異なる複数のピッチで配列された場合には、第2導電性膜が前記複数のピッチを平均したピッチで配列される構成も好適である。
この場合、導電性膜間で溶媒蒸気濃度差が不均一になることを防止することができる。
また、第2導電性膜は、前記導電性膜の長さ方向について該導電性膜の両端よりもそれぞれ突出する長さで形成される構成も好適である。
この場合、導電性膜の長さ方向に関しても、導電性膜の乾燥の不均一性を緩和して膜厚を一定にすることが可能になる。
そして、本発明の電気光学装置は、上記のデバイスを備えることを特徴としている。
これにより本発明では、均一な膜厚で配線パターンが形成されるため、配線の膜厚ムラ等に起因する電気特性の不均一性が解消された高品質の電気光学装置を得ることができる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
これにより本発明では、均一な膜厚で配線パターンが形成されるため、配線の膜厚ムラ等に起因する電気特性の不均一性が解消された高品質の電子機器を得ることができる。
一方、本発明のデバイス製造方法は、基板上のパターン形成領域にバンクが形成され、前記バンク間の溝内に液滴吐出により導電性膜が配線されたデバイスの製造方法であって、前記基板上の前記パターン形成領域の外側に液滴を吐出して、前記導電性膜と電気的に分離された第2導電性膜を形成する工程を有することを特徴としている。
これにより本発明では、乾燥が速い基板端部においてダミー配線としての第2導電性膜の乾燥が進むものの、実際に配線として用いる配線パターン領域においては第2導電性膜の存在により溶媒蒸気濃度(雰囲気)が均一になり、導電性膜の乾燥、焼成雰囲気を均一にして膜厚を一定にすることが可能になる。そのため、本発明では、膜厚ムラ等に起因する導電性等、電気特性の不均一性を解消することができる。
また、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第1の工程と、前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第4の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、前記第1の工程及び前記第4の工程及び前記第6の工程の少なくとも一つの工程では、上記のデバイス製造方法を用いることを特徴とする。
本発明によれば、ゲート配線、ソース電極及びドレイン電極、画素電極に、膜厚ムラ等に起因する導電性等、電気特性の不均一性が解消され、細線の薄膜パターンが形成された薄型のアクティブマトリクス基板を得ることが可能になる。
以下、本発明のデバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器の実施の形態を、図1ないし図20を参照して説明する。
(第1実施形態)
本実施の形態では、液滴吐出法によって液体吐出ヘッドのノズルから導電性微粒子を含む配線パターン(薄膜パターン)用インク(機能液)を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
この配線パターン用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散させた溶液からなるものである。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
配線パターンが形成される基板としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出することによりデバイスを製造する液滴吐出装置(インクジェット装置)が用いられる。
図1は、液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド1は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
X軸方向駆動軸4には、X軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ2に液滴吐出ヘッド1のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ3にステージ7のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド1と基板Pを支持するステージ7とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド1の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図1では、液滴吐出ヘッド1は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液体材料が吐出される。この場合、印加電圧の値を所定の駆動波形で変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、本発明の配線パターン形成方法(薄膜パターン形成方法)の実施形態の一例として、基板上に導電膜配線を形成する方法について図3乃至図7を参照して説明する。
本実施の形態では、図3(a)に示すように、基板P上の略中央部に位置する配線パターン領域(パターン形成領域)PIに電極パターン(導電性膜)EPを形成し、配線パターン領域PIの外側(周囲)のダミー領域POに電極パターンEPとは電気的に分離して配線されるダミーパターン(第2導電性膜)DPを形成する。
電極パターンEPは、ここではライン幅120μm、ラインスペース240μmの配列ピッチ360μmで配線される。ダミーパターンDPは、電極パターンEPと同一の材料で形成され、電極パターンEPと同一の配列(ライン幅120μm、ラインスペース240μmの配列ピッチ360μm)で、且つ連続的に配列されるように、配線パターン領域PIとダミー領域POとの境界で隣り合う電極パターンEPとのラインスペースも240μmで配線される。
本実施形態に係る配線パターン形成方法は、上述した配線パターン用のインクを基板P上に配置し、その基板P上に配線用の導電膜パターン(電極パターンEP及びダミーパターンDP)を形成するものであり、バンク形成工程、残渣処理工程、撥液化処理工程、材料配置工程及び中間乾燥工程、焼成工程から概略構成される。
以下、各工程毎に詳細に説明する。
(バンク形成工程)
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板P上にバンクの高さに合わせて有機系感光性材料を塗布し、その上にレジスト層を塗布する。そして、バンク形状(電極パターンEP及びダミーパターンDP)に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。
また、下層が無機物または有機物で機能液に対し親液性を示す材料で、上層が有機物で撥液性を示す材料で構成された2層以上でバンク(凸部)を形成してもよい。
これにより、図4(a)に示されるように、配線パターン領域PIにおける電極パターンEPを形成すべき領域である溝31を囲むように例えば10μm幅でバンクB、Bが突設される。なお、ダミー領域POにおいても、ダミーパターンDPを形成すべき溝の外側にはバンク(第2バンク)B2、B2が形成されるが、断面形状については双方とも同一であるので、図4においては、電極パターンEP及びダミーパターンDPの双方を図示するものとする。
なお、基板Pに対しては、有機材料塗布前に表面改質処理として、HMDS処理((CH)SiNHSi(CH)を蒸気状にして塗布する方法)が施されているが、図4ではその図示を省略している。
バンクを形成する有機材料としては、液体材料に対してもともと撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂等の高分子材料を用いることが可能である。
(残渣処理工程(親液化処理工程))
次に、バンク間におけるバンク形成時のレジスト(有機物)残渣を除去するために、基板Pに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするOプラズマ処理等を選択できるが、ここではOプラズマ処理を実施する。
具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Oプラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.5〜10mm/sec、基板温度が70〜90℃とされる。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにOプラズマ処理や紫外線照射処理を施すことで、溝31の親液性を高めることができる。本実施の形態では、配線パターン形成材料として用いる有機銀化合物(後述)に対する溝31の接触角が10°以下となるようにプラズマ処理条件を調整した(例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする)。
(撥液化処理工程)
続いて、バンクB、B2に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CFプラズマ処理の条件は、例えばプラズマパワーが50〜1000kW、4フッ化メタンガス流量が50〜100ml/min、プラズマ放電電極に対する基体搬送速度が0.5〜1020mm/sec、基体温度が70〜90℃とされる。
なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。本実施の形態では、配線パターン形成材料として用いる有機銀化合物に対するバンクBの接触角が60°以上になるようにプラズマ処理条件を調整した(例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする)。
このような撥液化処理を行うことにより、バンクB、B2にはこれを構成する樹脂中にフッ素基が導入され、溝部31に対して高い撥液性が付与される。なお、上述した親液化処理としてのOプラズマ処理は、バンクBの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Oプラズマによる前処理がなされた方がよりフッ素化(撥液化)されやすいという性質があるため、バンクB、B2を形成した後にOプラズマ処理することが好ましい。
なお、バンクB、B2に対する撥液化処理により、先に親液化処理した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンクB、Bについては、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
これらバンク形成工程、残渣処理工程及び撥液化処理工程により、薄膜パターニング用基板が形成される。
(材料配置工程及び中間乾燥工程)
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を基板P上の溝31に塗布する。なお、ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインク(分散液)を吐出するものとして説明する。
すなわち、材料配置工程では、図示しないフラッシング領域に対して予備吐出を行った後に、バンク間の溝に液滴を吐出することにより、ダミー領域PO(例えば図3(a)中、左側のダミー領域)におけるダミーパターンDP、配線パターン領域PIにおける電極パターンEP、ダミー領域PO(例えば図3(a)中、右側のダミー領域)におけるダミーパターンDPを順次形成する。
これを詳述すると、上述した液滴吐出装置IJの液滴吐出ヘッド1と基板Pとを相対移動させながら、図4(b)に示すように、液体吐出ヘッド1から配線パターン形成材料を含む液体材料を液滴32として吐出し、その液滴32を基板P上の溝31に配置する。具体的には、溝31の長さ方向(配線パターンの形成方向)に沿って、液滴吐出ヘッド1と基板Pとを相対移動させつつ、所定のピッチで液滴32を複数吐出することで、後述するように線状の配線パターンを形成する。
なお、本例では、液滴32の直径DがバンクB、B2による溝部31の幅W(本例では溝部31の開口部における幅)より大きいものとする。
ここで、液滴吐出装置IJの制御装置CONTは、図5に示すように、基板P上に格子状の複数のビット(単位格子)からなるビットマップを設定し、基板P上に設定したビットマップに基づいて、基板Pに対してX軸方向に走査しつつ、ビットマップにおける複数のビットのうち、所定のビット(電極パターン31及びダミーパターン32を形成するビット)に対する液滴の吐出動作を行うことで、基板P上には電極パターンEP及びダミーパターンDPが同じ工程内で連続的に形成される。
このとき、液滴32を液滴吐出ヘッド1から吐出し、溝部31内に液状体を配すと、バンクB、B2の表面が撥液性となっておりしかもテーパ状になっていることから、これらバンクB、B2上にのった液滴32部分がバンクB、B2からはじかれ、さらには溝31の毛細管現象によって該溝31内に流れ落ちる。
ところが、液滴32はその直径Dが溝部31の幅Wより大きいことから、図6(a)に示す(図4(c)中二点鎖線で示す)ように、吐出された液状体(符号32aで示す)の一部が溢れてバンクB、B2上に残ることがある。
そして、続いてピッチL離れた溝31内の位置に液滴32を吐出するが、この吐出ピッチLは溝31内に吐出された液状体(液滴)が塗れ拡がったときに、ピッチL離間して吐出された隣り合う液状体とつながる大きさに設定されており、予め実験等により求められているものである。
すなわち、図6(b)に示されるように、液状体32aに対して距離L離間して吐出された液状体(符号32bで示す)は、塗れ拡がることで、先に吐出された液状体32aとつながる。このとき、液状体32bにおいても、その一部が溢れてバンクB、B2上に残る可能性があるが、液状体32a、32bがつながったときに接触部が引き合うことにより、バンクB、B2に残った液状体が図中矢印で示すように、溝31内に引き込まれる。その結果、図4(c)及び図6(c)に符号32cで示すように、液状体はバンクB、B2に溢れることなく溝31内に入り込んで線状に形成される。
また、溝31内に吐出され、あるいはバンクB、B2から流れ落ちた液状体32a、32bは、基板Pが親液処理されていることからより広がり易くなっており、これによって液状体32a、32bはより均一に溝31内を埋め込むようになる。したがって、溝31の幅Wが液滴32の直径Dより狭い(小さい)にもかかわらず、溝31内に向けて吐出された液滴32(液状体32a、32b)は、バンクB、B2上に残留することなく、溝31内に良好に入り込んでこれを均一に埋め込むようになる。
(中間乾燥工程)
基板Pに液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理(中間乾燥)をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行なうこともできる。
ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、配線パターンを所望の膜厚に形成することができる。
(焼成工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
たとえば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換されることで、図4(d)に示すように、線状に連続した膜としての導電性パターン、すなわち電極パターンEP(またはダミーパターンDP)を得る。
ここで、熱処理時における基板上のパターンの位置と溶媒蒸気圧濃度との関係を図7に示す。
この図に示すように、ダミーパターンDPが配線された基板の端部においては、パターン(機能液)から蒸発した溶媒蒸気濃度が低く、乾燥が速く進行するのに対して、電極パターンEPが配線された基板内側においては、ダミーパターンDPの存在により溶媒蒸気濃度が外側に比較して高い値で一定となっている。すなわち、焼成状態が不良となる虞のある領域(分散媒除去、コーティング剤の均一除去)が配線パターン領域PIの外側のダミー領域POとなり、表示に使用される領域に配線された電極パターンEPは良好な焼成状態となる。
以上説明した一連の工程により、基板上に線状の導電膜パターン(導電膜配線)が形成される。
このように、本実施の形態では、液滴吐出により配線パターン領域PIの外側にダミーパターンDPを配線したので、乾燥・焼成時に溶媒蒸気濃度の分布が生じても、電極パターンEPに関しては良好な焼成状態を容易に得ることができ、膜厚ムラの発生を抑制することが可能になる。そのため、従来では、重ね塗りされた導電膜パターン同士が乾燥状態の不均一により線幅や膜厚が揃わなかったりすることを防止でき、線幅、膜厚にバラツキが生じないように重ねてパターン形成することができる。従って、膜厚ムラに起因する導電性等、電気特性の不均一が生じることを防止でき、高品質のデバイスを製造することが可能になる。
また、本実施の形態では、電極パターンEPとダミーパターンDPとを同一の材料で形成しているので、同一の吐出処理工程(材料配置工程)で両パターンEP、DPを形成することができ、液状体交換に要する時間を削減して生産効率を向上させることが可能になる。さらに、本実施の形態では、電極パターンEPとダミーパターンDPとを同一の配列(諸元)で配置し、連続的に液滴吐出処理を行っているので、液滴吐出時のビットマップ(ドットパターン)を個別に作成する必要がなくなり、ビットマップ作成に要する時間も短縮することができる。
しかも、本実施の形態では、バンクB、B2に溝31よりも高い撥液性を付与しているので、吐出された液滴の一部がバンクB、B2上に乗った場合でも、撥液性により液滴をはじいて溝31に流れ落とさせることで液状体をより均一に塗布することができ、一様な膜厚を有する電極パターンEPを得ることが可能になる。加えて、本実施の形態では溝31の幅が液滴32の直径よりも小さい場合でも、溝31内を液状体で埋めることができるので、より細線の配線パターンが形成された小型のデバイスを得ることが可能であるとともに、短絡等の不良が生じない高品質のデバイスを得ることが可能である。
さらに、抵抗チェック等、電極パターンEPに対する導通試験や密着性試験等の品質検査をダミーパターンDPを用いて行うことで、電極パターンEPに傷が付いたりすることも防止でき、またダミーパターンDPが端部に配置されていることで、電極パターンEPに比較して試験時のアクセスが容易になるという効果も得られる。
(第2実施形態)
第2実施形態として、本発明の電気光学装置の一例である液晶表示装置について説明する。図8は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図9は図8のH−H’線に沿う断面図である。図10は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図11は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図8及び図9において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。シール材52は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置100の画像表示領域においては、図10に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
画素電極19は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図9に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
図11(a)は、ボトムゲート型TFT30を有する液晶表示装置100の部分拡大断面図であって、TFTアレイ基板10を構成するガラス基板P上には、バンク67、67が突設されており、バンク67、67間の溝68内には上記第1実施形態の配線パターン形成方法によりゲート配線61が形成されている。なお、本実施の形態では、後述するアモルファスシリコン層を形成するプロセスで約350℃まで加熱されるため、その温度に耐えられる材料として無機質のバンク67を用いている。
ゲート配線61上には、SiNxからなるゲート絶縁膜62を介してアモルファスシリコン(a−Si)層からなる半導体層63が積層されている。このゲート配線部分に対向する半導体層63の部分がチャネル領域とされている。半導体層63上には、オーミック接合を得るための例えばn+型a−Si層からなる接合層64a及び64bが積層されており、チャネル領域の中央部における半導体層63上には、チャネルを保護するためのSiNxからなる絶縁性のエッチストップ膜65が形成されている。なお、これらゲート絶縁膜62、半導体層63、及びエッチストップ膜65は、蒸着(CVD)後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
さらに、接合層64a、64b及びITOからなる画素電極19も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極19、ゲート絶縁膜62及びエッチストップ膜65上にそれぞれバンク66…を突設し、これらバンク66…間に上述した液滴吐出装置IJを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
なお、図11(b)に示すように、ゲート絶縁膜62に凹部を設けて、この凹部内にゲート絶縁膜62の表面と略面一に半導体層63を形成し、その上に接合層64a、64b、画素電極19、エッチストップ膜65を形成することもできる。この場合、バンク66間の溝底部をフラットにすることで、これら各層及びソース線、ドレイン線を断面的に屈曲させないで、平坦性に優れ高特性のTFTとすることができる。
上記構成のTFTでは、上述した液滴吐出装置IJを用いて、例えば銀化合物の液滴を吐出することでゲート線、ソース線、ドレイン線等を形成することができるため、細線化による小型・薄型化が実現され、電気特性の不均一が生じない高品質の液晶表示装置を得ることができる。
(第3実施形態)
上記実施の形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものであり、小型・薄型化が実現され、電気特性の不均一が生じない高品質の有機ELデバイスを得ることができる。
図12は、前記液滴吐出装置IJにより一部の構成要素が製造された有機EL装置の側断面図である。図12を参照しながら、有機EL装置の概略構成を説明する。
図12において、有機EL装置301は、基板311、回路素子部321、画素電極331、バンク部341、発光素子351、陰極361(対向電極)、および封止基板371から構成された有機EL素子302に、フレキシブル基板(図示略)の配線および駆動IC(図示略)を接続したものである。回路素子部321は、アクティブ素子であるTFT30が基板311上に形成され、複数の画素電極331が回路素子部321上に整列して構成されたものである。そして、TFT30を構成するゲート配線61が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極331間にはバンク部341が格子状に形成されており、バンク部341により生じた凹部開口344に、発光素子351が形成されている。なお、発光素子351は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機EL装置301は、フルカラー表示を実現するものとなっている。陰極361は、バンク部341および発光素子351の上部全面に形成され、陰極361の上には封止用基板371が積層されている。
有機EL素子を含む有機EL装置301の製造プロセスは、バンク部341を形成するバンク部形成工程と、発光素子351を適切に形成するためのプラズマ処理工程と、発光素子351を形成する発光素子形成工程と、陰極361を形成する対向電極形成工程と、封止用基板371を陰極361上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口344、すなわち画素電極331上に正孔注入層352および発光層353を形成することにより発光素子351を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層352を形成するための液状体材料を各画素電極331上に吐出する第1吐出工程と、吐出された液状体材料を乾燥させて正孔注入層352を形成する第1乾燥工程とを有している。また、発光層形成工程は、発光層353を形成するための液状体材料を正孔注入層352の上に吐出する第2吐出工程と、吐出された液状体材料を乾燥させて発光層353を形成する第2乾燥工程とを有している。なお、発光層353は、前述したように赤、緑、青の3色に対応する材料によって3種類のものが形成されるようになっており、したがって前記の第2吐出工程は、3種類の材料をそれぞれに吐出するために3つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第1吐出工程と、発光層形成工程における第2吐出工程とで前記の液滴吐出装置IJを用いることができる。
(第4実施形態)
上述した実施形態においては、本発明に係るパターン形成方法を使って、TFT(薄膜トランジスタ)のゲート配線を形成しているが、ソース電極、ドレイン電極、画素電極などの他の構成要素を製造することも可能である。以下、TFTを製造する方法について図13〜図16を参照しながら説明する。
図13に示すように、まず、洗浄したガラス基板510の上面に、1画素ピッチの1/20〜1/10の溝511aを設けるための第1層目のバンク511が、フォトリソグラフィ法に基づいて形成される。このバンク511としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク511に撥液性を持たせるために、CFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク511の素材自体に予め撥液成分(フッ素基等)を充填しておいても良い。この場合には、CFプラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク511の、吐出インクに対する接触角としては、40°以上、またガラス面の接触角としては、10°以下を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば導電性微粒子(テトラデカン溶媒)に対する処理後の接触角は、バンク511の素材としてアクリル樹脂系を採用した場合には約54.0°(未処理の場合には10°以下)を確保することができる。なお、これら接触角は、プラズマパワー550Wのもと、4フッ化メタンガスを0.1L/minで供給する処理条件下で得たものである。
上記第1層目のバンク形成工程に続くゲート走査電極形成工程(第1回目の導電性パターン形成工程)では、バンク511で区画された描画領域である前記溝511a内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極512を形成する。そして、ゲート走査電極512を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極512は、バンク511に十分な撥液性が予め与えられているので、溝511aからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板510上には、バンク511とゲート走査電極512からなる平坦な上面を備えた銀(Ag)からなる第1の導電層A1が形成される。
また、溝511a内における良好な吐出結果を得るためには、図13に示すように、この溝511aの形状として準テーパ(吐出元に向かって開く向きのテーパ形状)を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
次に、図14に示すように、プラズマCVD法によりゲート絶縁膜513、活性層510、コンタクト層509の連続成膜を行う。ゲート絶縁膜513として窒化シリコン膜、活性層510としてアモルファスシリコン膜、コンタクト層509としてn+シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。CVD法で形成する場合、300℃〜350℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
上記半導体層形成工程に続く第2層目のバンク形成工程では、図15に示すように、ゲート絶縁膜513の上面に、1画素ピッチの1/20〜1/10でかつ前記溝511aと交差する溝514aを設けるための2層目のバンク514を、フォトリソグラフィ法に基づいて形成する。このバンク514としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク514に撥液性を持たせるためにCFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク514の素材自体に予め撥液成分(フッ素基等)を充填しておくものとしても良い。この場合には、CFプラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク514の、吐出インクに対する接触角としては、40°以上を確保することが好ましい。
上記第2層目のバンク形成工程に続くソース・ドレイン電極形成工程(第2回目の導電性パターン形成工程)では、バンク514で区画された描画領域である前記溝514a内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、図16に示すように、前記ゲート走査電極512に対して交差するソース電極515及びソース電極516が形成される。そして、ソース電極515及びドレイン電極516を形成するときに、本発明に係るデバイス製造方法が適用される。
この時の導電性材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極515及びドレイン電極516は、バンク514に十分な撥液性が予め与えられているので、溝514aからはみ出ることなく微細な配線パターンを形成することが可能となっている。
また、ソース電極515及びドレイン電極516を配置した溝514aを埋めるように絶縁材料517が配置される。以上の工程により、基板510上には、バンク514と絶縁材料517からなる平坦な上面520が形成される。
そして、絶縁材料517にコンタクトホール519を形成するとともに、上面520上にパターニングされた画素電極(ITO)518を形成し、コンタクトホール519を介してドレイン電極516と画素電極518とを接続することで、TFTが形成される。
(第5実施形態)
図17は、液晶表示装置の別の実施形態を示す図である。
図17に示す液晶表示装置(電気光学装置)901は、大別するとカラーの液晶パネル(電気光学パネル)902と、液晶パネル902に接続される回路基板903とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル902に付設されている。
液晶パネル902は、シール材904によって接着された一対の基板905a及び基板905bを有し、これらの基板905bと基板905bとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板905a及び基板905bは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板905a及び基板905bの外側表面には偏光板906a及び偏光板906bが貼り付けられている。なお、図17においては、偏光板906bの図示を省略している。
また、基板905aの内側表面には電極907aが形成され、基板905bの内側表面には電極907bが形成されている。これらの電極907a、907bはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極907a、907bは、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成されている。基板905aは、基板905bに対して張り出した張り出し部を有し、この張り出し部に複数の端子908が形成されている。これらの端子908は、基板905a上に電極907aを形成するときに電極907aと同時に形成される。従って、これらの端子908は、例えばITOによって形成されている。これらの端子908には、電極907aから一体に延びるもの、及び導電材(不図示)を介して電極907bに接続されるものが含まれる。
回路基板903には、配線基板909上の所定位置に液晶駆動用ICとしての半導体素子900が実装されている。なお、図示は省略しているが、半導体素子900が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板909は、例えばポリイミド等の可撓性を有するフィルム状のベース基板911の上に形成されたCu等の金属膜をパターニングして配線パターン912を形成することによって製造されている。
本実施形態では、液晶パネル902における電極907a、907b及び回路基板903における配線パターン912が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、小型化、薄型化が実現され、電気特性の不均一が生じない高品質の液晶表示装置を得ることができる。
なお、前述した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ(TFT)を形成し、各TFTに対し画素電極を形成する。また、各TFTに電気的に接続する配線(ゲート配線、ソース配線)を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリクス型の液晶パネルにも本発明を適用することができる。
(第6実施形態)
次に、第6実施形態として、本発明の電気光学装置の一例であるプラズマ型表示装置について説明する。
図18は、本実施形態のプラズマ型表示装置500の分解斜視図を示している。
プラズマ型表示装置500は、互いに対向して配置された基板501、502、及びこれらの間に形成される放電表示部510を含んで構成される。
放電表示部510は、複数の放電室516が集合されたものである。複数の放電室516のうち、赤色放電室516(R)、緑色放電室516(G)、青色放電室516(B)の3つの放電室516が対になって1画素を構成するように配置されている。
基板501の上面には所定の間隔でストライプ状にアドレス電極511が形成され、アドレス電極511と基板501の上面とを覆うように誘電体層519が形成されている。誘電体層519上には、アドレス電極511、511間に位置しかつ各アドレス電極511に沿うように隔壁515が形成されている。隔壁515は、アドレス電極511の幅方向左右両側に隣接する隔壁と、アドレス電極511と直交する方向に延設された隔壁とを含む。また、隔壁515によって仕切られた長方形状の領域に対応して放電室516が形成されている。
また、隔壁515によって区画される長方形状の領域の内側には蛍光体517が配置されている。蛍光体517は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室516(R)の底部には赤色蛍光体517(R)が、緑色放電室516(G)の底部には緑色蛍光体517(G)が、青色放電室516(B)の底部には青色蛍光体517(B)が各々配置されている。
一方、基板502には、先のアドレス電極511と直交する方向に複数の表示電極512がストライプ状に所定の間隔で形成されている。さらに、これらを覆うように誘電体層513、及びMgOなどからなる保護膜514が形成されている。
基板501と基板502とは、前記アドレス電極511…と表示電極512…を互いに直交させるように対向させて相互に貼り合わされている。
上記アドレス電極511と表示電極512は図示略の交流電源に接続されている。各電極に通電することにより、放電表示部510において蛍光体517が励起発光し、カラー表示が可能となる。
本実施形態では、上記アドレス電極511、及び表示電極512がそれぞれ、上述したデバイス製造方法に基づいて形成されているため、小型・薄型化が実現され、電気特性の不均一が生じない高品質のプラズマ型表示装置を得ることができる。
(第7実施形態)
続いて、第7実施形態として、非接触型カード媒体の実施形態について説明する。図19に示すように、本実施形態に係る非接触型カード媒体(電子機器)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路412が、上記実施形態に係るデバイス製造方法によって形成されている。
本実施形態の非接触型カード媒体によれば、小型・薄型化が実現され、電気特性の不均一が生じない高品質の非接触型カード媒体を得ることができる。
なお、本発明に係るデバイス(電気光学装置)としては、上記の他に、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
(第8実施形態)
第8実施形態として、本発明の電子機器の具体例について説明する。
図20(a)は、携帯電話の一例を示した斜視図である。図20(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図20(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図20(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図20(c)は、腕時計型電子機器の一例を示した斜視図である。図20(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図20(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化及び高品質化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、ダミーパターンDPがバンクB2の間に形成される構成としたが、これに限定されるものではなく、ダミー領域POにバンクB2を形成することなくダミーパターンDPを配線する構成としてもよく、さらにダミーパターンを一体の線状で配線する必要もなく、間隔をあけて配置された複数の点からなるパターンであってもよい。
また、上記実施の形態では、電極パターンEPの配列諸元に沿ってダミーパターンDPを形成する構成としたが、これに限られず、別の配列諸元でダミーパターンDPを形成を形成してもよい。そして、上記実施形態、例えば図3(a)においては、電極パターンEPとダミーパターンDPとを同じ長さで形成するものとして示されているが、これに限定されず、ダミーパターンDPに関しては、図3(b)に示すように、長さ方向について電極パターンEPの両端よりもそれぞれ突出する長さで形成する構成も好ましい。
この場合、電極パターンの長さ方向に関しても、電極パターンの乾燥の不均一性を緩和して膜厚を一定にすることが可能になる。
さらに、上記実施の形態では、電極パターンEPが一定のピッチで配列される構成として説明したが、互いに異なる複数のピッチで配列される構成としてもよい。この場合、これら複数のピッチを平均したピッチでダミーパターンDPを形成することが好ましい。これにより、電極パターン間で溶媒蒸気濃度差が不均一になることを防止することができる。
また、上記実施の形態で形成した第2導電性膜はダミーパターンであるとして説明したが、これに限定されるものではなく、端部に接続端子を設けることで電極パターンとは異なる接続配線として用いることが可能である。
さらに、導電性膜と第2導電性膜とは、必ずしも同一材料で形成される必要はなく、異なる材料で形成する構成であってもよい。
また、上記実施の形態では、導電性微粒子を分散媒に分散させた分散液からなる機能液を用いる構成としたが、これに限定されるものではなく、例えばパターン形成後に加熱等の熱処理または光照射等の光処理により導電性を発現させる材料を用いてもよい。
液滴吐出装置の概略斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 パターンを形成する基板の平面図である。 配線パターン形成する手順を示す図である。 配線の一部を示した拡大模式図である。 吐出された液状体の挙動を説明するための図である。 パターンの位置と溶媒蒸気圧濃度との関係を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 図8のH−H’線に沿う断面図である。 液晶表示装置の等価回路図である。 液晶表示装置の部分拡大断面図である。 有機EL装置の部分拡大断面図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 液晶表示装置の別形態を示す図である。 プラズマ型表示装置の分解斜視図である。 非接触型カード媒体の分解斜視図である。 本発明の電子機器の具体例を示す図である。
符号の説明
B…バンク、B2…バンク(第2バンク)、DP…ダミーパターン(第2導電性膜)、EP…電極パターン(導電性膜)、L…ピッチ、P 基板、PI…配線パターン領域(パターン形成領域)、PO…ダミー領域、31…溝、32…液滴(機能液)、32a〜32c…液状体(機能液)、100…液晶表示装置(電気光学装置)、400…非接触型カード媒体(電子機器)、500…プラズマ型表示装置(電気光学装置)、600…携帯電話本体(電子機器)、700…情報処理装置(電子機器)、800…時計本体(電子機器)

Claims (14)

  1. 基板上の所定のパターン形成領域にバンクが形成され、前記バンク間の溝内に液滴吐出により導電性膜が形成されたデバイスの製造方法であって、
    前記基板上の前記所定のパターン形成領域の外側に液滴を吐出して、前記導電性膜と電気的に分離された第2導電性膜を配線する工程を有することを特徴とするデバイス製造方法。
  2. 基板上にバンクが形成され、前記バンク間の溝内の所定のパターン形成領域に液滴吐出により導電性膜が形成されたデバイスであって、
    前記基板上の前記パターン形成領域の外側に、前記導電性膜と電気的に分離された第2導電性膜が液滴吐出により形成されていることを特徴とするデバイス。
  3. 請求項2記載のデバイスにおいて、
    前記第2導電性膜は、前記パターン形成領域の外側に形成された第2バンクの間の溝内に形成されることを特徴とするデバイス。
  4. 請求項3記載のデバイスにおいて、
    前記バンクと前記第2バンクとの少なくとも一方は、それぞれの間の溝よりも高い撥液性を有することを特徴とするデバイス。
  5. 請求項2から4のいずれかに記載のデバイスにおいて、
    前記第2導電性膜は、前記導電性膜と同一の材料で形成されていることを特徴とするデバイス。
  6. 請求項2から5のいずれかに記載のデバイスにおいて、
    前記第2導電性膜は、前記導電性膜と略同一の配列で、且つ連続的に形成されることを特徴とするデバイス。
  7. 請求項2から5のいずれかに記載のデバイスにおいて、
    前記導電性膜は、互いに異なる複数のピッチで配列され、
    前記第2導電性膜は、前記複数のピッチを平均したピッチで配列されることを特徴とするデバイス。
  8. 請求項2から7のいずれかに記載のデバイスにおいて、
    前記第2導電性膜は、前記導電性膜の長さ方向について該導電性膜の両端よりもそれぞれ突出する長さで形成されることを特徴とするデバイス。
  9. 請求項2から8のいずれかに記載のデバイスにおいて、
    前記第2導電性膜の端部が接続端子であることを特徴とするデバイス。
  10. 請求項2から9のいずれかに記載のデバイスにおいて、
    前記液滴は、金属微粒子を含むことを特徴とするデバイス。
  11. 請求項2から9のいずれかに記載のデバイスにおいて、
    前記液滴は、加熱または光照射により導電性を発現する材料を含むことを特徴とするデバイス。
  12. 請求項2から11のいずれかに記載のデバイスを備えることを特徴とする電気光学装置。
  13. 請求項12記載の電気光学装置を備えることを特徴とする電子機器。
  14. アクティブマトリクス基板の製造方法において、
    基板上にゲート配線を形成する第1の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、
    前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第4の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、
    前記第1の工程及び前記第4の工程及び前記第6の工程の少なくとも一つの工程では、請求項1に記載のデバイス製造方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
JP2004115372A 2003-05-30 2004-04-09 デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 Withdrawn JP2005013986A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004115372A JP2005013986A (ja) 2003-05-30 2004-04-09 デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US10/849,858 US7282779B2 (en) 2003-05-30 2004-05-21 Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
KR1020040036995A KR100670985B1 (ko) 2003-05-30 2004-05-24 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
CNA2004100476885A CN1573493A (zh) 2003-05-30 2004-05-26 器件及制法、有源矩阵基板的制法及电光学装置和电子仪器
TW093115175A TWI292282B (en) 2003-05-30 2004-05-27 Device, method of manufacture therefor, manufacturing method for active-matrix substrate, electrooptical apparatus and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003155863 2003-05-30
JP2004115372A JP2005013986A (ja) 2003-05-30 2004-04-09 デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005013986A true JP2005013986A (ja) 2005-01-20

Family

ID=34196630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115372A Withdrawn JP2005013986A (ja) 2003-05-30 2004-04-09 デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Country Status (5)

Country Link
US (1) US7282779B2 (ja)
JP (1) JP2005013986A (ja)
KR (1) KR100670985B1 (ja)
CN (1) CN1573493A (ja)
TW (1) TWI292282B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007090134A (ja) * 2005-09-27 2007-04-12 Seiko Epson Corp 膜パターンの形成方法、デバイスの製造方法
JP2009076290A (ja) * 2007-09-20 2009-04-09 Sekisui Chem Co Ltd 表面処理方法
JP2010197576A (ja) * 2009-02-24 2010-09-09 Sony Corp 表示装置およびその製造方法
WO2013084640A1 (ja) * 2011-12-09 2013-06-13 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005012161A1 (ja) * 2003-07-31 2005-02-10 National Institute Of Advenced Industrial Science And Technology. 立体構造物の製造方法および微細立体構造物
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
US7821199B2 (en) * 2004-09-08 2010-10-26 Toray Industries, Inc. Organic electroluminescent device and manufacturing method thereof
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
JP4148213B2 (ja) * 2004-10-21 2008-09-10 セイコーエプソン株式会社 パターン形成方法および機能性膜
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
KR101212151B1 (ko) * 2005-12-29 2012-12-13 엘지디스플레이 주식회사 패턴 형성 방법을 이용한 액정표시소자 제조방법
JP4542527B2 (ja) * 2006-06-30 2010-09-15 株式会社フューチャービジョン 白色の色度差を低減した表示装置とその製造方法
CN101681997B (zh) * 2008-02-28 2011-06-01 松下电器产业株式会社 有机电致发光显示屏
KR101182226B1 (ko) * 2009-10-28 2012-09-12 삼성디스플레이 주식회사 도포 장치, 이의 도포 방법 및 이를 이용한 유기막 형성 방법
JP5653686B2 (ja) * 2010-08-24 2015-01-14 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
KR101876540B1 (ko) * 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
US8944802B2 (en) * 2013-01-25 2015-02-03 Radiant Fabrication, Inc. Fixed printhead fused filament fabrication printer and method
WO2014129272A1 (ja) * 2013-02-19 2014-08-28 堺ディスプレイプロダクト株式会社 表示装置
CN104393019B (zh) * 2014-11-07 2017-11-10 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
TWI533773B (zh) * 2015-10-29 2016-05-11 華邦電子股份有限公司 電路板之製作方法
CN106793568B (zh) * 2015-11-19 2020-03-13 华邦电子股份有限公司 电路板的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812294B2 (ja) * 1989-07-31 1996-02-07 凸版印刷株式会社 カラーフィルターの製造方法
JPH10282321A (ja) * 1997-04-09 1998-10-23 Asahi Glass Co Ltd カラーフィルタの製造方法及びカラーフィルタ
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2000208881A (ja) * 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2001066408A (ja) * 1999-08-24 2001-03-16 Seiko Epson Corp カラーフィルタおよびその製造方法、電気光学装置、電子機器
JP2001353973A (ja) * 2000-06-16 2001-12-25 Canon Inc 印刷用凹版とそれを用いたオフセット印刷方法
WO2002099477A1 (en) * 2001-06-01 2002-12-12 Seiko Epson Corporation Color filter and electro-optical device
JP2003036040A (ja) * 2001-04-16 2003-02-07 Seiko Epson Corp 電気光学装置及び電子機器
JP2003241685A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932343B2 (ja) 1994-06-27 1999-08-09 小松フォークリフト株式会社 荷役車両用油圧回路
US5519524A (en) * 1994-07-05 1996-05-21 Fergason; James L. Active matrix liquid crystal having a counterelectrode substrate extended and connected to an external circuit
JPH09203803A (ja) 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
JPH09230129A (ja) 1996-02-26 1997-09-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
JP3721682B2 (ja) 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6630274B1 (en) 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP4138117B2 (ja) 1998-12-21 2008-08-20 セイコーエプソン株式会社 カラーフィルタ基板の製造方法
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
CA2394895C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
JP3951162B2 (ja) 2000-03-31 2007-08-01 セイコーエプソン株式会社 微細構造体の製造方法、有機el装置の製造方法、および電子デバイスの製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機el素子および有機el素子の製造方法
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2003014760A (ja) 2001-04-27 2003-01-15 Canon Inc プローブ担体、プローブ固定用担体およびそれらの製造方法
US6852524B2 (en) 2001-04-27 2005-02-08 Canon Kabushiki Kaisha Probe carrier, probe fixing carrier and method of manufacturing the same
CN1245703C (zh) 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
JP2003233329A (ja) 2002-02-07 2003-08-22 Toshiba Corp 表示装置のリペア方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812294B2 (ja) * 1989-07-31 1996-02-07 凸版印刷株式会社 カラーフィルターの製造方法
JPH10282321A (ja) * 1997-04-09 1998-10-23 Asahi Glass Co Ltd カラーフィルタの製造方法及びカラーフィルタ
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2000208881A (ja) * 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2001066408A (ja) * 1999-08-24 2001-03-16 Seiko Epson Corp カラーフィルタおよびその製造方法、電気光学装置、電子機器
JP2001353973A (ja) * 2000-06-16 2001-12-25 Canon Inc 印刷用凹版とそれを用いたオフセット印刷方法
JP2003036040A (ja) * 2001-04-16 2003-02-07 Seiko Epson Corp 電気光学装置及び電子機器
WO2002099477A1 (en) * 2001-06-01 2002-12-12 Seiko Epson Corporation Color filter and electro-optical device
JP2003241685A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007090134A (ja) * 2005-09-27 2007-04-12 Seiko Epson Corp 膜パターンの形成方法、デバイスの製造方法
JP2009076290A (ja) * 2007-09-20 2009-04-09 Sekisui Chem Co Ltd 表面処理方法
JP2010197576A (ja) * 2009-02-24 2010-09-09 Sony Corp 表示装置およびその製造方法
WO2013084640A1 (ja) * 2011-12-09 2013-06-13 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
JP2013122944A (ja) * 2011-12-09 2013-06-20 Toray Eng Co Ltd 回路基板及び回路パターンの形成方法
US9386707B2 (en) 2011-12-09 2016-07-05 Toray Electronics Co., Ltd. Circuit substrate and method of forming circuit pattern

Also Published As

Publication number Publication date
KR100670985B1 (ko) 2007-01-17
US20050042320A1 (en) 2005-02-24
TWI292282B (en) 2008-01-01
CN1573493A (zh) 2005-02-02
US7282779B2 (en) 2007-10-16
KR20040103777A (ko) 2004-12-09
TW200428899A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4344270B2 (ja) 液晶表示装置の製造方法
JP3823981B2 (ja) パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100691717B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4400290B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4075694B2 (ja) デバイスの製造方法
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050722

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050902

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060821