JP2003241685A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器

Info

Publication number
JP2003241685A
JP2003241685A JP2002359769A JP2002359769A JP2003241685A JP 2003241685 A JP2003241685 A JP 2003241685A JP 2002359769 A JP2002359769 A JP 2002359769A JP 2002359769 A JP2002359769 A JP 2002359769A JP 2003241685 A JP2003241685 A JP 2003241685A
Authority
JP
Japan
Prior art keywords
layer
display
substrate
display device
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002359769A
Other languages
English (en)
Other versions
JP3733947B2 (ja
Inventor
Hayato Nakanishi
早人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002359769A priority Critical patent/JP3733947B2/ja
Publication of JP2003241685A publication Critical patent/JP2003241685A/ja
Application granted granted Critical
Publication of JP3733947B2 publication Critical patent/JP3733947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 駆動回路等を制御するための駆動制御信号の
信号線を基板の所定部位に配設することで、基板面の有
効利用と、駆動制御信号への外的影響を防止ないし抑制
することが可能な表示装置、及びそれを備えた電子機器
を提供する。 【解決手段】 基板20上に、バンク層221と該バン
ク層221により区画形成された凹状区画領域223と
を所定のマトリクスパターンで配列するとともに、表示
部たる画素部110に、表示に寄与する実画素部111
と、表示に寄与しないダミー画素部112とを構成す
る。さらに基板20上には、走査線を導通する走査信号
の出力制御を行う走査線駆動回路80と、該走査線駆動
回路80を駆動させるための駆動制御信号が導通する駆
動制御信号導通部320とが設けられ、基板20を平面
視した場合に、駆動制御信号導通部320が、少なくと
もダミー画素部112のバンク層221と重畳配置する
部分を含むように配置されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表示装置及び電子
機器に関するものである。
【0002】
【従来の技術】従来、液晶表示装置、EL表示装置等の
光学表示装置においては、基板上に複数の回路素子、電
極、液晶又はEL素子等が積層された構成を具備してい
るものがある。例えばEL表示装置においては、発光物
質を含む発光層を陽極及び陰極の電極層で挟んだ構成を
具備しており、陽極側から注入された正孔と、陰極側か
ら注入された電子とを発光能を有する発光層内で再結合
し、励起状態から失括する際に発光する現象を利用して
いる。
【0003】このようなEL表示装置の駆動方式として
は、行方向に走査線及び列方向にデータ線をマトリクス
状に配設するとともに、その交差部分にあるEL素子の
画素毎に静電容量素子とトランジスタ等を配置して、書
き込み走査時に各画素の静電容量素子に充電した電圧に
従って、次に書き換えられるまで発光を持続する、いわ
ゆるアクティブマトリクス駆動方式が知られている(例
えば、特許文献1)。
【特許文献1】国際公開第WO98/3640号パンフ
レット
【0004】
【発明が解決しようとする課題】上記のようなアクティ
ブマトリクス駆動方式の表示装置において、駆動回路と
して、各走査線毎に走査選択パルスを印加する走査線用
の駆動回路、各データ線毎にデータ信号を供給するデー
タ線用の駆動回路、及びその制御を行うコントロール回
路を有するものがある。このような表示装置において
は、駆動回路及び/又はコントロール回路を基板上に配
設しなければならず基板が大型化するか、これら回路が
配設された領域は表示領域として使用し難く、基板上を
表示領域として有効に利用できない等の問題が生じる場
合がある。また、所定の電源部から上記駆動回路及び/
又はコントロール回路への導電線も基板上に配設しなけ
ればならない他、コントロール回路から駆動回路への駆
動制御信号線も基板上に配設しなければならないため、
さらに表示領域が有効に利用できないものとなる場合が
ある。
【0005】一方、上記駆動制御信号は、当該表示装置
の作動を司る信号であって、該信号へのノイズ混入、又
は信号波形を変化させ得る外的影響は極力回避しなけら
ばならない。
【0006】本発明の課題は、駆動回路等を制御するた
めの駆動制御信号の信号線を基板の所定部位に配設する
ことで、基板面を有効に利用するとともに、駆動制御信
号への外的影響を防止ないし抑制することが可能な表示
装置、及びそれを備えた電子機器を提供することにあ
る。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明の表示装置は、基板上に、表示に寄与する表
示領域と、表示に寄与しない非表示領域とを含むととも
に、該表示領域及び非表示領域には、隔壁部と該隔壁部
により区画形成された凹状区画領域とが所定のマトリク
スパターンで配列され、前記表示領域は、前記凹状区画
領域の凹状底部に前記基板側から少なくとも第1電極層
と、表示若しくは非表示を切り換え可能な物質を含む表
示主体層と、第2電極層とを含み、前記非表示領域は、
前記凹状区画領域の凹状底部に前記基板側から少なくと
も前記表示主体層と、第2電極層とを含み、さらに前記
基板上には、前記第1電極層に接続され、該第1電極層
への通電制御を行うスイッチング手段と、該スイッチン
グ手段に接続され、そのスイッチング手段の作動を制御
する作動制御手段と、該作動制御手段を駆動させるため
の駆動制御信号が導通する駆動制御信号導通部とが設け
られ、前記駆動制御信号導通部が、少なくとも前記非表
示領域に配置された部分を含み、さらに前記基板を平面
視した場合に、前記隔壁部と重畳する部分を含むように
配置されていることを特徴とする。
【0008】このような表示装置においては、隔壁部に
より区画形成された凹状区画領域がマトリクスパターン
で配列して画素を形成することとなるが、例えばこのよ
うなマトリクスパターンで画素を配列する場合には、該
画素の全てを表示に寄与する表示領域(実画素)とせ
ず、その一部を表示に寄与しない非表示領域(ダミー画
素)として形成することがある。これは、製造上の問題
で、例えば上記表示本体層を各凹状区画領域に層形成す
る際、特に基板上の周縁部の凹状区画領域において該表
示本体層の層厚を均一に形成することが困難な場合があ
り、そのような場合においては、上記層厚が不均一とな
り得る凹状区画領域を含む領域を非表示領域として形成
することで、表示本体層の層厚不均一による表示上の不
具合を解消している。そのような不具合としては、例え
ばコントラストの低下、表示むら、画素寿命の低下等が
挙げられる。ところで、上記非表示領域はの通常の表示
機能を果たしてはいない。そこで、本発明者は、該非表
示領域を積極的に有効利用するために、上記スイッチン
グ手段の作動制御を行う作動制御手段への駆動制御信号
の導通部を少なくとも非表示領域に形成した。したがっ
て、非表示領域と同様、実質的に表示機能を担わない駆
動制御信号導通部が該非表示領域に配置されるため、基
板上における表示機能を担わない部分の面積が相殺され
るものとなり、基板上の表示不能な領域の増大を低減さ
せることが可能となる。さらに駆動制御信号導通部を基
板厚さ方向において隔壁部の下側に位置するように、す
なわち表示方向において隔壁部と駆動制御信号導通部と
が重畳配置する構成とした。この場合、基板を平面視し
た場合に、駆動制御信号導通部が隔壁部と重畳配置する
部分を含むように配置され、非表示領域の第2電極層と
駆動制御信号導通部との間の距離が比較的大きなものと
なる。すなわち、第2電極層と駆動制御信号導通部との
間の距離が、凹状区画領域よりも相対的に大きな隔壁部
の下方に駆動制御信号導通部を設けることで、該第2電
極層と駆動制御信号導通部との間のキャパシタンスが、
凹状区画部の下方に設けるよりも小さくなり、該キャパ
シタンスによる駆動制御信号への外的影響が低減され
る。ここで、凹状区画領域は駆動制御信号導通部側(基
板側)に凹んだ底部を具備しており、その底部に第2電
極層を含んでいるため、隔壁部と比して静電容量が大き
くなる傾向にあり、逆に隔壁部は駆動制御信号導通部側
(基板側)から突出した凸部を具備しており、その凸部
の頂側に第2電極層を含んでいるため凹状区画領域と比
して静電容量が小さくなる傾向にある。したがって、こ
のような本発明の表示装置は、通常の表示を行わない領
域を低減し基板を表示領域として有効に利用できるとと
もに、駆動制御信号への外的影響、例えばパルス波形変
化等に基づく当該表示装置の誤作動発生を防止ないし抑
制することが可能となる。なお、上記表示装置におい
て、表示本体層には表示物質として例えば有機EL物質
を用いることができ、その他にも、表示物質として液晶
物質を用いることもできる。
【0009】また、前記作動制御手段を駆動させるため
の駆動電圧が印加する駆動電圧導通部が基板上に設けら
れ、該駆動電圧導通部及び前記駆動制御信号導通部と前
記第2電極層との間には絶縁層が形成され、前記駆動制
御信号導通部は前記駆動電圧導通部と比して前記第2電
極側に遠い絶縁層領域に形成されているものとすること
ができる。この場合、駆動電圧導通部に対しては上述し
たキャパシタにより電流値低下が補償されるとともに、
駆動制御信号導通部に対しては相対的に上記キャパシタ
が形成し難くなり、制御信号に対する外的悪影響が生じ
難くなる。また、前記非表示領域は、前記基板と前記表
示本体層との間に位置する第1電極層を備え、さらに該
第1電極層と前記第2電極層との間の導通を遮る絶縁層
を備えるものとすることができる。この場合、絶縁層に
より各電極間の通電が不可能、若しくは表示領域よりも
相対的に通電困難となり、非表示領域が形成されるもの
とされている。なお、製造時において例えば各電極層、
表示本体層、絶縁層等をフォトリソグラフィにて形成す
る場合、該絶縁層を凹状区画領域の全域に形成するか、
若しくは絶縁層の一部を開口させて絶縁空乏層を形成す
るかにより、表示領域、若しくは非表示領域のいずれか
を簡便に形成することが可能となる。
【0010】さらに、該絶縁層の表層面が、前記隔壁部
の表層面と比して相対的に前記表示本体層との親和性が
高い材質にて構成されているものとすることができる。
この場合、表示本体層の層厚が隔壁部近傍で大きくなる
等の不具合が生じにくく、該層厚を一層均一にすること
が可能となり、ひいては表示むら等の不具合が生じにく
くなる。
【0011】次に、前記基板上には、複数の走査線及び
複数のデータ線がマトリクス状に形成されるとともに、
前記スイッチング手段が該走査線とデータ線に接続さ
れ、前記作動制御手段が前記データ線を導通する信号に
関する制御を行うデータ制御手段を含むことができる。
一方、前記スイッチング手段が前記走査線とデータ線に
接続され、前記作動制御手段が前記走査線を導通する信
号に関する制御を行う走査制御手段を含むものとするこ
とも可能で、勿論、作動制御手段がデータ制御手段及び
走査制御手段のそれぞれを含むものとすることも可能で
ある。さらに、前記基板上には、複数の検査線が形成さ
れるとともに、前記スイッチング手段が該検査線に接続
され、前記作動制御手段が前記検査線を導通する信号に
関する制御を行う検査制御手段を含むものとすることも
可能で、勿論、作動制御手段がデータ制御手段及び走査
制御手段、検査制御手段のそれぞれを含むものとするこ
とも可能である。この場合、作動制御手段により走査線
及び/又はデータ線及び/又は検査線を導通する信号に
関する制御を確実に行うことが可能となり、さらにこれ
ら走査線及び/又はデータ線及び/又は検査線、スイッ
チング手段等を基板上に配設するため、基板面積の有効
利用が望まれるが、本発明のような作動制御手段への駆
動制御信号導通部の構成を採用することにより該有効利
用と、駆動制御信号の安定した送信が可能となり得る。
【0012】ところで、表示物質として有機EL物質又
は液晶物質等を用いる場合、例えば該表示物質を構成す
る発光物質又は液晶物質等を各画素(凹状区画領域)に
対してインクジェット法にて表示本体層を形成すること
が可能である。該インクジェット法では上述した表示本
体層の層厚の不均一化を抑制するために、非表示領域を
所定領域、例えば基板面の周縁部において形成する場合
がある。したがって、このようなインクジェット法を用
いて表示本体を形成した場合、本発明の構成を採用する
ことで、基板面における非表示領域の有効利用が可能と
なる。
【0013】なお、本発明の電子機器は、上記表示装置
を表示部として備えたことを特徴とする。このような電
子機器としては、例えば携帯電話、時計や、ワープロ、
パソコン等の情報処理装置等を例示することができる。
これら電子機器は小型のものが多いが、本発明の表示装
置を採用することで表示領域の有効利用が可能となり、
機器全体が小型であるにも拘らず比較的大きな表示領域
を確保することが可能となる。
【0014】
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。かかる実施の形態は、本発
明の一態様を示すものであり、この発明を限定するもの
ではなく、本発明の技術的思想の範囲内で任意に変更可
能である。なお、以下に示す各図においては、各層や各
部材を図面上で認識可能な程度の大きさとするため、各
層や各部材ごとに縮尺を異ならせてある。
【0015】まず、表示主体層を構成する電気光学物質
の一例としてエレクトロルミネッセンス(以下ELと記
す)を用いたEL表示装置に本発明の構成を適用した実
施形態について説明する。図1及び図2は、本実施形態
に係るEL表示装置の構成を模式的に示す平面図及びA
−B断面図である。同図に示すEL表示装置101は、
スイッチング素子として薄膜トランジスタ(TFT:Th
in Film Transistor)を用いたアクティブマトリクス方
式のEL表示装置である。
【0016】EL表示装置101は、各画素ににデータ
信号を書き込むか否かを制御するスイッチング手段とし
てのTFT(図3に示すTFT24であって、画素用T
FTとも言う)に加え、走査線駆動回路80及び検査回
路90を構成するスイッチング手段の駆動手段たるTF
T(駆動回路用TFTとも言う)を基板20上に形成し
ている。また、当該表示装置101の画素部110は、
パネル表示に寄与する実画素領域111と、画素部11
0から実画素領域111を除いた領域に形成され、通常
の表示に寄与しないダミー領域112とを備えている。
【0017】EL表示装置101は、図2に示すよう
に、相互に対向するアクティブマトリクス基板20と、
封止基板(対向基板)30とが封止樹脂40を介して貼
り合わされるとともに、両基板20,30と封止樹脂4
0とに囲まれた領域に、乾燥剤45が挿入された構成と
なっており、さらに両基板20,30間に形成された空
間には窒素ガスなどの不活性ガスが充填されたガス充填
層46を形成している。また、アクティブマトリクス基
板20上には陽極(画素電極)23と、該陽極(画素電
極)23から正孔を注入/輸送可能な正孔/注入輸送層
70(図3参照)と、電気光学物質の一つである有機E
L物質(以下、発光層、または有機EL層ともいう)6
0とを介して陰極222が例えば蒸着等により形成され
ている。アクティブマトリクス基板20及び封止基板
(対向基板)30は、ガラスや石英、プラスチックとい
った光透過性を有する絶縁性の板状部材が用いられる。
【0018】ここで、画素用TFT24(図3参照)を
駆動するための走査線駆動回路80は、アクティブマト
リクス基板20上に設けられている。一方、データ線駆
動回路100はデータドライバICとして外付けで設け
られている。もちろん、同一アクティブマトリクス基板
20にデータ線駆動回路100を設けることも可能であ
る。また、検査回路90は、当該表示装置101の作動
状況あるいは初期不良等を検査するための回路であっ
て、例えば該検査結果を外部に出力するための検査情報
出力手段を備えている。
【0019】上記走査線駆動回路80及びデータ線駆動
回路100は、走査線及びデータ線に導通する信号の出
力制御を行う走査制御手段及びデータ制御手段として構
成され、これら走査線及びデータ線が上記画素用TFT
24(図3参照)に接続されている。すなわち、走査線
駆動回路80及びデータ線駆動回路100からの作動指
令信号に基づいて画素用TFT24(図3参照)が作動
し、該画素用TFT24が画素電極23への通電制御を
行っている。
【0020】走査線駆動回路80及びデータ線駆動回路
100の駆動電流または駆動電圧は、所定の電源部から
駆動電圧導通部310(図2参照)及び駆動電圧導通部
340(図4参照)を介して供給されている。また、こ
れら走査線駆動回路80及びデータ線駆動回路100へ
の駆動制御信号は、当該表示装置101の作動制御を司
る所定のメインドライバ等から駆動制御信号導通部32
0(図2参照)及び駆動制御信号導通部350(図4参
照)を介して送信されるようになっている。なお、この
場合の駆動制御信号とは、例えば、上記走査線あるいは
データ線への信号出力のタイミングを制御する信号、走
査線駆動回路80及びデータ線駆動回路100の制御に
関連するクロック信号、イネーブル信号等の種々の制御
信号等の指令信号のことを言う。
【0021】次に、図3は表示領域内において実画素部
111に対応して設けられたTFT(画素用TFT)2
4の近傍の構成を示す断面図である。同図に示すよう
に、アクティブマトリクス基板20の表面には、酸化シ
リコンを主体とする下地保護層281を下地として、そ
の上層にはシリコン層241が形成されている。このシ
リコン層241の表面は、酸化シリコン及び/又は窒化
シリコンを主体とするゲート絶縁層282によって覆わ
れている。そして、このシリコン層241のうち、ゲー
ト絶縁層282を挟んでゲート電極242と重なる領域
がチャネル領域241aとされている。なお、このゲー
ト電極242は走査線の一部である。一方、シリコン層
241を覆い、ゲート電極242が形成されたゲート絶
縁層282の表面は、酸化シリコンを主体とする第1層
間絶縁層283によって覆われている。なお、本明細書
において、「主体」とする成分とは最も含有率の高い成
分のことを言うものとする。
【0022】また、シリコン層241のうち、チャネル
領域241aのソース側には低濃度ソース領域241b
及び高濃度ソース領域241Sが設けられる一方、チャ
ネル領域241aのドレイン側には低濃度ドレイン領域
241c及び高濃度ドレイン領域241Dが設けられ
て、いわゆるLDD(Light Doped Drain)構造となっ
ている。このうち、高濃度ソース領域241Sは、ゲー
ト絶縁層282と第1層間絶縁層283とに亙って開孔
するコンタクトホールを介して、ソース電極243に接
続されている。このソース電極243は、上述したデー
タ線(図3における紙面垂直方向に延在する)の一部と
して構成される。一方、高濃度ドレイン領域241D
は、ゲート絶縁層282と第1層間絶縁層283とに亙
って開孔するコンタクトホールを介して、ソース電極2
43と同一層からなるドレイン電極244に接続されて
いる。
【0023】ソース電極243及びドレイン電極244
が形成された第1層間絶縁層283の上層は、例えばア
クリル系の樹脂成分を主体とする第2層間絶縁層284
によって覆われている。また、アクリル系の絶縁膜以外
にも、窒化シリコン、酸化シリコンからなる絶縁膜を形
成する事ができる。そして、ITOからなる画素電極2
3が、この第2層間絶縁層284の面上に形成されると
ともに、当該第2層間絶縁層284に設けられたコンタ
クトホール23aを介してドレイン電極244に接続さ
れている。すなわち、画素電極23は、ドレイン電極2
44を介して、シリコン層241の高濃度ドレイン電極
241Dに接続されている。
【0024】なお、走査線駆動回路80及び検査回路9
0に含まれるTFT(駆動回路用TFT)、すなわち、
例えばこれらの駆動回路のうち、シフトレジスタに含ま
れるインバータを構成するNチャネル型又はPチャネル
型のTFTは、画素電極23と接続されていない点を除
いて上記TFT24と同様の構造となっている。
【0025】画素電極23が形成された第2層間絶縁層
284の表面は、例えば酸化シリコンを主体とする親水
性制御層25と、アクリルやポリイミド等からなる有機
バンク層221によって覆われている。そして、画素電
極23には親水性制御層25に設けられた開口部25
a、及び有機バンク221に設けられた開口部221a
内側に、正孔注入/輸送層70と、有機EL層60とが
画素電極23側からこの順で積層されている。
【0026】正孔注入/輸送層70と、有機EL層60
との上層は、例えばCa222、Alを積層して形成し
た陰極50によって覆われている。EL表示装置101
は、基本的に以上の構成により作成されるが、図2で
は、封止基板30を用いて乾燥剤45を使用することに
より高寿命化を図った構成となっている。
【0027】図2に戻り、本実施例の表示装置101に
おいては、上記走査線側駆動電圧導通部310がダミー
領域112に形成され、特に有機バンク層221により
区画形成された凹状区画領域223の下方に形成されて
いる。すなわち、走査線側駆動電圧導通部310が、有
機バンク層221を回避して配置され、当該表示装置1
01若しくは基板20を平面視した場合に、ダミー領域
112の凹状区画領域223と重なる位置に少なくとも
形成されている。
【0028】これはダミー領域112が表示に寄与しな
い非表示領域であって、駆動電圧導通部310とを重ね
て配置した構造である。すなわち、図2に示すように、
表示可能方向においてこれらを重畳配置したものであ
る。これにより、非表示画素部の有効利用が図られてい
る。凹状区画領域223に上部から順に陰極50、22
2、親水性制御層25、絶縁層284、電源配線(駆動
電圧導通部)310と形成することで、これらを隔壁部
に形成するよりも電源配線と陰極との間の距離を小さく
出来る。その為、電源配線と陰極との間の静電容量をよ
り多く確保することができることにより、電源配線部に
おける電圧値が低下した場合でも、上記静電容量により
電源低下が補償されるものとなり、例えば駆動電圧低下
による表示装置の誤作動等の不具合発生を防止ないし抑
制することが可能となっている。
【0029】また、走査線側駆動制御信号導通部(回路
用制御信号線)320については、ダミー画素部112
に形成され、特に有機バンク層221の下方に形成され
ている。すなわち、走査線側駆動制御信号導通部320
が、有機バンク層221に対応して配置され、当該表示
装置101若しくは基板20を平面視した場合に、ダミ
ー画素部112の有機バンク層221と重なる位置に少
なくとも形成されている。
【0030】これはダミー領域112が表示に寄与しな
い非表示画素部であって、該非表示画素部と、駆動制御
信号導通部320とを、表示可能方向において重畳配置
したものである。これにより、非表示画素部の有効利用
が図られている。また、駆動制御信号導通部320を有
機バンク層221の下方に重畳配置して形成すること
で、上記凹状区画領域223と重畳配置して形成したと
きと比して、該駆動制御信号導通部320と陰極222
との間の距離が相対的に大きくなり、上述のような高い
静電容量を具備したキャパシタが形成され難く、駆動制
御信号導通部320を導通する信号に対する影響を低減
することが可能となる。すなわち、駆動制御信号導通部
320を導通するパルス信号は、上記のようなキャパシ
タの形成によりパルス波形が鈍ってしまう等の不具合が
生じる場合があるが、本実施例のように、高い静電容量
を具備し難い位置に駆動制御信号導通部50を配置する
ことで、該不具合発生を防止ないし抑制することができ
る。
【0031】一方、図4は図1の平面図に示したC−D
断面図である。この場合も、検査回路90を駆動させる
ための検査回路側駆動電圧導通部340が、ダミー領域
112内であって、更に有機バンク層221により区画
形成された凹状区画領域223の下方に重畳配置して形
成されている。また、データ線側駆動制御信号導通部3
50は、ダミー領域112内であって、更に有機バンク
層221の下方に重畳配置して形成されている。これに
より、走査線側駆動電圧導通部310及び走査線側駆動
制御信号導通部320の場合と同様、実質的に表示機能
を具備しないダミー領域112の有効利用が可能となる
とともに、検査回路90への安定した駆動電流の供給及
びデータ信号の送信が可能となる。なお、データ線駆動
回路100を同一基板20上に形成した場合、駆動電圧
導通部及び駆動制御信号導通部を、それぞれ上記ダミー
領域112の凹状区画領域223及び有機バンク層22
1の下方に重畳配置させることにより、同様の効果を得
ることができる。
【0032】次に、本実施形態に係る表示装置101の
製造プロセスの一例について説明する。まず、図5ない
し図8を参照して、表示装置101の製造プロセス、特
にアクティブマトリクス基板20上の各構成要素に関す
る製造プロセスを説明する。なお、図5ないし図8に示
す各断面図は、図1中のA−B線の断面のうち走査線駆
動回路80が形成され、ダミー領域112が形成される
領域の断面115(図5(a)参照)と、実画素111
(TFT24)が形成される領域の断面116(図5
(a)参照)とにそれぞれ対応している。なお、以下の
説明において、不純物濃度は、いずれも活性化アニール
後の不純物として表される。
【0033】まず、図5(a)に示すように、石英基板
やガラス基板などの絶縁性基板であるアクティブマトリ
クス基板20の表面に、シリコン酸化膜などからなる下
地保護層281を形成する。次に、ICVD法、プラズ
マCVD法などを用いてアモルファスシリコン層501
を形成した後、レーザアニール法又は急速加熱法により
結晶粒を成長させてポリシリコン層とする。さらに、図
5(b)に示すように、当該ポリシリコン層をフォトリ
ソグラフィ法によってパターニングし、島状のシリコン
層241,251及び261を形成する。このうちシリ
コン層241は、表示領域内に形成され、画素電極23
に接続されるTFT(画素用TFT)24を構成するも
のであり、シリコン層251,261は、走査線駆動回
路80に含まれるPチャネル型及びNチャネル型のTF
T(駆動回路用TFT)をそれぞれ構成するものであ
る。
【0034】次に、図5(b)に示すように、プラズマ
CVD法、熱酸化法などにより、シリコン層の全表面に
厚さが約30nm〜200nmのシリコン酸化膜からな
るゲート絶縁層282を形成する。ここで、熱酸化法を
利用してゲート絶縁層282を形成する際には、シリコ
ン層241,251及び261の結晶化も行い、これら
のシリコン層をポリシリコン層とすることができる。チ
ャネルドープを行う場合には、例えば、このタイミング
で約1×1012cm-2のドーズ量でボロンイオンを打ち
込む。その結果、シリコン層241,251及び261
は、不純物濃度が約1×1017cm-3の低濃度P型のシ
リコン層となる。
【0035】次に、Pチャネル型TFT、Nチャネル型
TFTのチャネル層の一部にイオン注入選択マスクを形
成し、この状態でリンイオンを約1×1015cm-2のド
ーズ量でイオン注入する。その結果、パターニング用マ
スクに対してセルフアライン的に高濃度不純物が導入さ
れて、図5(c)に示すように、シリコン層241及び
261中に高濃度ソース領域241S及び261S並び
に高濃度ドレイン領域241D及び261Dが形成され
る。
【0036】次に、図5(c)に示すように、ゲート絶
縁層282の表面全体に、ドープドシリコンやシリサイ
ド膜、或いはアルミニウム膜やクロム膜、タンタル膜と
いった金属膜からなるゲート電極形成用導電層502を
形成する。当該導電層502の厚さは概ね500nm程
度である。その後、パターニング法により、図5(d)
に示すように、Pチャネル型の駆動回路用TFTを形成
するゲート電極252、画素用TFTを形成するゲート
電極242、Nチャネル型の駆動回路用TFTを形成す
るゲート電極262を形成する。また、駆動制御信号導
通部320(350)、陰極電源配線の第1層121も
同時に形成する。なお、この場合、駆動制御信号導通部
320(350)はダミー領域112に配設するものと
されている。
【0037】続いて、図5(d)に示すように、ゲート
電極242,252及び262をマスクとして用い、シ
リコン層241,251及び261に対してリンイオン
を約4×1013cm-2のドーズ量でイオン注入する。そ
の結果、ゲート電極242,252及び262に対して
セルフアライン的に低濃度不純物が導入されて、図5
(c)及び(d)に示すように、シリコン層241及び
261中に低濃度ソース領域241b及び261b、並
びに低濃度ドレイン領域241c及び261cが形成さ
れる。また、シリコン層251中に低濃度不純物領域2
51S及び251Dが形成される。
【0038】次に、図6(e)に示すように、Pチャネ
ル型の駆動回路用TFT252以外を覆うイオン注入選
択マスク503を形成する。このイオン注入選択マスク
503を用いて、シリコン層251に対してボロンイオ
ンを約1.5×1015cm-2のドーズ量でイオン注入す
る。結果として、Pチャネル型駆動回路用TFTを構成
するゲート電極252もマスクとして機能するため、シ
リコン層252中にセルフアライン的に高濃度不純物が
ドープされる。従って、251S及び251Dはカウン
タードープされ、P型チャネル型の駆動回路用TFTの
ソース領域及びドレイン領域となる。
【0039】次いで、図6(f)に示すように、アクテ
ィブマトリクス基板20の全面に亙って第1層間絶縁層
283を形成するとともに、フォトリソグラフィ法を用
いて当該第1層間絶縁層283をパターニングすること
によって、各TFTのソース電極及びドレイン電極に対
応する位置にコンタクトホールCを形成する。
【0040】次に、図6(g)に示すように、第1層間
絶縁層283を覆うように、アルミニウムやクロム、タ
ンタル等の金属からなる導電層504を形成する。この
導電層504の厚さは概ね200nmないし800nm
程度である。この後、導電層504のうち、各TFTの
ソース電極及びドレイン電極が形成されるべき領域24
0a、駆動電圧導通部310(340)が形成されるべ
き領域310a、陰極電源配線の第2層が形成されるべ
き領域122aを覆うようにパターニング用マスク50
5を形成するとともに、当該導電層504をパターニン
グして、図7(h)に示すソース電極243,253,
263、ドレイン電極244,254,264を形成す
る。
【0041】次いで、図7(i)に示すように、これら
が形成された第1層間絶縁層283を覆う第2層間絶縁
層284を、例えばアクリル系などの樹脂材料によって
形成する。この第2層間絶縁層284は、約1〜2μm
程度の厚さに形成されることが望ましい。なお、窒化シ
リコンあるいは酸化シリコンにより第2層間絶縁膜を形
成する事も可能であり、窒化シリコンの膜厚としては2
00nm、酸化シリコンの膜厚としては800nmに形
成することが望ましい。続いて、図7(j)に示すよう
に、第2層間絶縁層284のうち、画素用TFTのドレ
イン電極244に対応する部分をエッチングにより除去
してコンタクトホール23aを形成する。
【0042】この後、アクティブマトリクス基板20の
全面を覆うようにITO等の透明電極材料からなる薄膜
を形成する。そして、当該薄膜をパターニングすること
により、図8(k)に示すように、第2層間絶縁層28
4のコンタクトホール23aを介してドレイン電極24
4と導通する画素電極23を形成すると同時に、ダミー
領域のダミーパターン26も形成する(図2では、これ
ら画素電極23、ダミーパターン26を総称して画素電
極23としている)。ダミーパターン26は、第2層間
絶縁層284を介して下層のメタル配線へ接続しない構
成とされている。すなわち、ダミーパターン26は、島
状に配置され、表示領域に形成されている画素電極23
の形状とほぼ同一の形状を有している。もちろん、表示
領域に形成されている画素電極23の形状とは異なる構
造で有っても良い。なお、この場合、ダミーパターン2
6は少なくとも上記駆動電圧導通部310(340)の
上方に位置するものを含むものとされている。
【0043】次に、図8(l)に示すように、画素電極
23、ダミーパターン26上、及び第2層間絶縁膜上に
絶縁層たる親水性制御層25を形成する。なお、画素電
極23においては一部が開口する態様にて絶縁層(親水
性制御層)25を形成し、該開口部25a(図3も参
照)において画素電極23からの正孔移動が可能とされ
ている。逆に、開口部25aを設けないダミーパターン
26においては、絶縁層(親水性制御層)25が正孔移
動遮蔽層となって正孔移動が生じないものとされてい
る。
【0044】次に、絶縁層(親水性制御層)25の所定
位置を覆うように有機バンク層221を形成する。具体
的な有機バンク層の形成方法としては、例えばアクリル
樹脂、ポリイミド樹脂等のレジストを溶媒に溶かしたも
のを、スピンコート、ディップコート等により塗布して
有機質層を形成する。なお、有機質層の構成材料は、後
述するインクの溶媒に溶解せず、しかもエッチング等に
よってパターニングしやすいものであればどのようなも
のでもよい。さらに、有機質層をフォトリソグラフィ技
術等により同時にエッチングして、有機質物のバンク開
口部221aを形成し、開口部221aに壁面を備えた
有機バンク層(隔壁部)221が形成される。なお、こ
の場合、有機バンク層221は少なくとも上記駆動制御
信号導通部320(350)の上方に位置するものを含
むものとされている。
【0045】続いて、有機バンク層221の表面に、親
インク性を示す領域と、撥インク性を示す領域とを形成
する。本実施例においてはプラズマ処理工程により、各
領域を形成するものとしている。具体的に該プラズマ処
理工程は、予備加熱工程と、バンク部221の上面及び
開口部221aの壁面並びに画素電極23の電極面(画
素電極の表面)23c、絶縁層(親水性制御層)25の
上面を親インク性にする親インク化工程と、有機バンク
層の上面及び開口部の壁面を撥インク性にする撥インク
化工程と、冷却工程とを具備している。
【0046】すなわち、基材(バンク等を含む基板2
0)を所定温度(例えば70〜80℃程度)に加熱し、
次いで親インク化工程として大気雰囲気中で酸素を反応
ガスとするプラズマ処理(酸素プラズマ処理)を行う。
続いて、撥インク化工程として大気雰囲気中で4フッ化
メタンを反応ガスとするプラズマ処理(CF4プラズマ
処理)を行い、プラズマ処理のために加熱された基材を
室温まで冷却することで、親インク性及び撥インク性が
所定箇所に付与されることとなる。なお、画素電極23
の電極面23c及び絶縁層(親水性制御層)25につい
ても、このCF4プラズマ処理の影響を多少受けるが、
画素電極23の材料であるITO(IndiumTin Oxide)
及び絶縁層(親水性制御層)25の構成材料である酸化
シリコンあるいは酸化チタン等は結果として親インク性
を保つ。
【0047】続いて図8(l)に示す正孔注入/輸送層
70(図3も参照)を形成するべく正孔注入/輸送層形
成工程が行われる。正孔注入/輸送層形成工程では、イ
ンクジェット法により、正孔注入/輸送層材料を含む組
成物インクを電極面23c上に吐出した後に、乾燥処理
及び熱処理を行い、電極23上に正孔注入/輸送層70
を形成する。なお、この正孔注入/輸送層形成工程以降
は、正孔注入/輸送層70及び発光層(有機EL層)6
0の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等
の不活性ガス雰囲気で行うことが好ましい。例えば、イ
ンクジェットヘッド(図示略)に正孔注入/輸送層材料
を含む組成物インクを充填し、インクジェットヘッドの
吐出ノズルを絶縁層(親水性制御層)25に形成された
上記開口部25a内に位置する電極面23cに対向さ
せ、インクジェットヘッドと基材(基板20)とを相対
移動させながら、吐出ノズルから1滴当たりの液量が制
御されたインク滴を電極面23cに吐出する。次に、吐
出後のインク滴を乾燥処理して組成物インクに含まれる
極性溶媒を蒸発させることにより、正孔注入/輸送層7
0が形成される(図8(l)及び図3参照)。
【0048】なお、組成物インクとしては、例えば、ポ
リエチレンジオキシチオフェン等のポリチオフェン誘導
体と、ポリスチレンスルホン酸等の混合物を、イソプロ
ピルアルコール等の極性溶媒に溶解させたものを用いる
こいとができる。ここで、吐出されたインク滴は、親イ
ンク処理された電極面23c上に広がり、絶縁層(親水
性制御層)25の開口部25a内に満たされる。その一
方で、撥インク処理された有機バンク層221の上面で
は、インク滴がはじかれて付着しない。従って、インク
滴が所定の吐出位置からはずれて有機バンク層221の
上面に吐出されたとしても、該上面がインク滴で濡れる
ことがなく、弾かれたインク滴が絶縁層(親水性制御
層)25の開口部25a内に転がり込むものとされてい
る。
【0049】続いて図8(l)に示す発光層(有機EL
層)60(図3も参照)を形成するべく発光層形成工程
が行われる。発光層形成工程では、上記と同様なインク
ジェット法により、発光層用材料を含む組成物インクを
正孔注入/輸送層70上に吐出した後に乾燥処理及び熱
処理して、有機バンク層221に形成された開口部22
1a内に発光層60を形成する。
【0050】発光層形成工程では、正孔注入/輸送層7
0の再溶解を防止するために、発光層形成の際に用いる
組成物インクの溶媒として、正孔注入/輸送層70に対
して不溶な無極性溶媒を用いる。しかし、その一方で正
孔注入/輸送層70は、無極性溶媒に対する濡れ性が低
いため、無極性溶媒を含む組成物インクを正孔注入/輸
送層70上に吐出しても、正孔注入/輸送層70により
発光層用の組成物インクが弾かれ、正孔注入/輸送層7
0と発光層60とを密着させることができなくなる場合
がある他、発光層60を均一に塗布できない惧れがあ
る。そこで、無極性溶媒に対する正孔注入/輸送層70
の表面の濡れ性を高めるために、発光層形成の前に表面
改質工程を行うことが好ましい。その表面改質工程は、
例えば上記無極性溶媒と同一溶媒又はこれに類する溶媒
をインクジェット法、スピンコート法又はディップ法等
により正孔注入/輸送層70上に塗布した後に乾燥する
ことにより行うものとすることができる。なお、ここで
用いる表面改質用溶媒としては、組成物インクの無極性
溶媒と同一なものとして例えば、シクロヘキシルベンゼ
ン、ジハイドロベンゾフラン、トリメチルベンゼン、テ
トラメチルベンゼン等を例示でき、組成物インクの無極
性溶媒に類するものとしては、例えばトルエン、キシレ
ン等を例示することができる。
【0051】表面改質工程に続く上記インクジェット法
による発光層形成工程としては、例えばインクジェット
ヘッド(図示略)に、青色(B)発光層の材料を含有す
る組成物インクを充填し、インクジェットヘッドの吐出
ノズルを絶縁層(親水性制御層)25の開口部25a内
に位置する正孔注入/輸送層70に対向させ、インクジ
ェットヘッドと基材とを相対移動させながら、吐出ノズ
ルから1滴当たりの液量が制御されたインク滴として吐
出し、このインク滴を正孔注入/輸送層70上に吐出す
る。
【0052】発光層60を構成する発光材料としては、
フルオレン系高分子や、(ポリ)パラフェニレンビニレ
ン誘導体、ポリフェニレン誘導体、ポリフルオレン誘導
体、ポリビニルカルバゾール、ポリチオフェン誘導体、
ペリレン系色素、クマリン系色素、ローダミン系色素、
その他ベンゼン誘導体に可溶な低分子有機EL材料、高
分子有機EL材料等も用いることができる。例えば、ル
ブレン、ペリレン、9,10−ジフェニルアントラセ
ン、テトラフェニルブタジエン、ナイルレッド、クマリ
ン6、キナクリドン等を用いることができる。一方、無
極性溶媒としては、正孔注入/輸送層70に対して不溶
なものが好ましく、例えば、シクロヘキシルベンゼン、
ジハイドロベンゾフラン、トリメチルベンゼン、テトラ
メチルベンゼン等を用いることができる。
【0053】吐出されたインク滴は、正孔注入/輸送層
70上に広がって親水性制御層25の開口部25a内に
満たされる。その一方で、撥インク処理された有機バン
ク層221上面では、インク滴が弾かれて付着しない。
これにより、インク滴が所定の吐出位置からはずれて有
機バンク層221上面に吐出されたとしても、該上面が
インク滴で濡れることがなく、インク滴が上記親水性制
御層25の開口部25a内に転がり込み、さらに有機バ
ンク層221の開口部221a内に吐出・充填される。
続いて、吐出後のインク滴を乾燥処理することにより組
成物インクに含まれる無極性溶媒を蒸発させ、青色発光
層(発光層60)が形成される。
【0054】さらに、青色発光層の場合と同様にして、
例えば赤色発光層(発光層60)を形成し、最後に緑色
発光層(発光層60)を形成する。なお、各色の発光層
60の形成順序は、発光層材料の構成成分数が少ないも
のから順に行うことが好ましい。成分数の多い色の発光
層を先に形成すると、後から形成した別の色の発光層の
組成物インクから蒸発した溶媒蒸気によって、先に形成
した発光層が再溶解して成分分離を起こす惧れがあるの
で好ましくない。なお、正孔注入/輸送層、発光層をそ
れぞれインクジェットプロセスにより形成するが、この
際、インクジェットヘッドは発光ドット間のピッチによ
り傾き方向を制御している。すなわち、インクジェット
ヘッドに形成されているノズルのピッチと、発光ドット
のピッチとは必ずしも一致しないため、ヘッドの傾けて
配置することにより発光ドットのピッチに合うように調
整するのである。
【0055】続いて図8(m)に示す陰極222、50
を形成するべく陰極形成工程が行われる。該陰極形成工
程においては、発光層60及び有機バンク層221の全
面に、陰極222、50となる下部陰極層及び上部陰極
層を順次積層する。下部陰極層は仕事関数が上部陰極層
よりも相対的に小さいもので構成することが好ましく、
例えばフッ化リチウム、カルシウム、アルミニウム等を
用いることができる。また、上部陰極層は下部陰極層を
保護するもので、下部陰極層よりも仕事関数が相対的に
大きいもので構成することが好ましく、製法としては例
えば蒸着法、スパッタ法、CVD法等で形成することが
好ましく、特に蒸着法で形成することが、発光層60の
熱による損傷を防止できる点で好ましい。なお、ここで
は図8の222がカルシウム(下部陰極層)、50がア
ルミニウム(上部陰極層)に対応する。更に、Al以外
にもAg膜、Mg/Ag積層膜等を用いることができ
る。
【0056】最後に、図8(m)に示す封止基板30を
形成するべく封止工程を行う。この封止工程では、封止
基板30の内側に乾燥剤45を挿入しつつ、該封止基板
30とアクティブマトリクス基板20とを接着剤40に
て封止する。なお、この封止工程は、窒素、アルゴン、
ヘリウム等の不活性ガス雰囲気で行うことが好ましい。
大気中で行うと、反射層50にピンホール等の欠陥が生
じていた場合に、この欠陥部分から水や酸素等が陰極2
22に侵入して陰極222が酸化される惧れがある。
【0057】以上のような製造プロセスにより、図1〜
図3に示すような表示装置101が得られる。
【0058】以下、本発明の表示装置を備えた電子機器
について幾つかの例を示す。図9(a)は、携帯電話を
示す斜視図である。1000は携帯電話本体を示し、そ
のうちの1001は本発明の表示装置を用いた表示部で
ある。図9(b)は、腕時計型電子機器を示す図であ
る。1100は時計本体を示す斜視図である。1101
は本発明の表示装置を用いた表示部である。
【0059】図9(c)は、ワープロ、パソコン等の携
帯型情報処理装置を示す図である。1200は情報処理
装置を示し、1202はキーボード等の入力部、120
6は本発明の表示装置を用いた表示部、1204は情報
処理装置本体を示す。各々の電子機器は電池により駆動
される電子機器であるので、本発明の構成を採用するこ
とで、安定した電力供給を実現することが可能となる。
また、これら電子機器は小型のものが多いなか、本発明
の表示装置を採用することで機器全体が小型であるにも
拘らず比較的大きな表示領域を確保することが可能とな
る。
【0060】
【発明の効果】本発明の表示装置によると、基板上にお
いて表示を行うことが不可能な領域(駆動制御信号導通
部とダミー画素領域)を相殺させ、該基板上の表示不可
能な領域の増大を低減可能となり、有効な表示領域を増
大することが可能となる。さらに、駆動制御信号導通部
を隔壁部と重畳配置したため、陰極層と駆動制御信号導
通部との間の距離が凹状区画部と重畳配置した場合に比
して相対的に大きくなるため、陰極層と駆動制御信号導
通部との間のキャパシタンスが小さくなり、該キャパシ
タンスによる駆動制御信号への外的影響、具体的にはパ
ルス信号の波形鈍り等の発生が低減される。
【図面の簡単な説明】
【図1】 本発明の表示装置の一実施形態たるEL表示
装置の平面模式図。
【図2】 図1のA−B断面模式図。
【図3】 図2の要部を拡大した断面模式図。
【図4】 図1のC−D断面模式図。
【図5】 図1のEL表示装置の製造プロセスの一例を
示す説明図。
【図6】 図5に続くEL表示装置の製造プロセスの一
例を示す説明図。
【図7】 図6に続くEL表示装置の製造プロセスの一
例を示す説明図。
【図8】 図7に続くEL表示装置の製造プロセスの一
例を示す説明図。
【図9】 本発明の電子機器の一実施形態を示す模式
図。
【符号の説明】
20 アクティブマトリクス基板 23 陽極層 24 画素用TFT(スイッチング手段) 60 有機EL層(発光層、表示本体層) 80 走査線駆動回路(作動制御手段) 90 データ線駆動回路(作動制御手段) 111 実画素部 112 ダミー画素部 221 バンク部 221a 開口部 222 陰極層 320 走査線側駆動制御信号導通部 350 データ線側駆動制御信号導通部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K007 AB17 BA06 BB07 CC00 DB03 FA01 FA02 GA04 5C094 AA04 AA10 AA15 AA48 AA53 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB02 DB04 EA03 EA04 EA05 EA10 FA01 FA02 FB01 FB20

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、表示に寄与する表示領域と、
    表示に寄与しない非表示領域とを含むとともに、該表示
    領域及び非表示領域には、隔壁部と該隔壁部により区画
    形成された凹状区画領域とが所定のマトリクスパターン
    で配列され、前記表示領域は、前記凹状区画領域の凹状
    底部に前記基板側から少なくとも第1電極層と、表示若
    しくは非表示を切り換え可能な物質を含む表示主体層
    と、第2電極層とを含み、 前記非表示領域は、前記凹状区画領域の凹状底部に前記
    基板側から少なくとも前記表示主体層と、第2電極層と
    を含み、 前記基板上には、前記第1電極層に接続され、該第1電
    極層への通電制御を行うスイッチング手段と、該スイッ
    チング手段に接続され、該スイッチング手段の作動を制
    御する作動制御手段と、該作動制御手段を駆動させるた
    めの駆動制御信号が導通する駆動制御信号導通部とが設
    けられ、 前記駆動制御信号導通部が、少なくとも前記非表示領域
    に配置された部分を含み、前記基板を平面視した場合
    に、前記隔壁部と重畳する部分を含むように配置されて
    いることを特徴とする表示装置。
  2. 【請求項2】 前記基板上には、前記作動制御手段を駆
    動させるための駆動電流を供給する駆動電圧導通部が設
    けられ、該駆動電圧導通部及び前記駆動制御信号導通部
    と前記第2電極層との間には絶縁層が形成され、前記駆
    動制御信号導通部は前記駆動電圧導通部と比して前記第
    2電極側から遠い絶縁層領域に形成されていることを特
    徴とする請求項1に記載の表示装置。
  3. 【請求項3】 前記非表示領域は、前記基板と前記表示
    主体層との間に位置する第1電極層を備え、さらに該第
    1電極層と前記第2電極層との間の導通を遮る遮蔽用絶
    縁層を備えることを特徴とする請求項1又は2に記載の
    表示装置。
  4. 【請求項4】 前記遮蔽用絶縁層の表層面は、前記隔壁
    部の表層面と比して相対的に前記表示主体層との親和性
    が高い材質にて構成されていることを特徴とする請求項
    3に記載の表示装置。
  5. 【請求項5】 前記基板上には、複数の走査線及び複数
    のデータ線が交差するように形成されてなり、前記スイ
    ッチング手段が該走査線とデータ線との交点に対応して
    形成されてなり、前記作動制御手段が前記データ線を導
    通する信号に関する制御を行うデータ制御手段を含むこ
    とを特徴とする請求項1ないし4のいずれか1項に記載
    の表示装置。
  6. 【請求項6】 前記基板上には、複数の走査線及び複数
    のデータ線が交差するように形成されてなり、前記スイ
    ッチング手段が該走査線とデータ線との交点に対応して
    形成されてなり、前記作動制御手段が前記走査線を導通
    する信号に関する制御を行う走査制御手段を含むことを
    特徴とする請求項1ないし5のいずれか1項に記載の表
    示装置。
  7. 【請求項7】 前記基板上には、複数の検査線が形成さ
    れるとともに、前記スイッチング手段が該検査線に接続
    され、前記作動制御手段が前記検査線を導通する信号に
    関する制御を行う検査制御手段を含むことを特徴とする
    請求項1ないし6のいずれか1項に記載の表示装置。
  8. 【請求項8】 前記表示主体層は有機EL物質を具備し
    てなることを特徴とする請求項1ないし7のいずれか1
    項に記載の表示装置。
  9. 【請求項9】 隔壁部によって区画形成された複数の凹
    状領域が形成されてなり、前記複数の凹状領域には、表
    示領域と前記表示領域に隣接して形成されてなる非表示
    領域とが形成されてなり、 前記凹状領域には少なくとも発光層が形成されてなり、
    前記発光層の一方の面側には第1の電極層が形成されて
    なり、他方の面側には第2の電極層が形成されてなる表
    示装置であって、 前記第1電極層に接続され、該第1電極層への通電制御
    を行うスイッチング手段と、該スイッチング手段に接続
    され、そのスイッチング手段の作動を制御する作動制御
    手段と、該作動制御手段を駆動させるための駆動電流を
    供給する駆動電圧導通部とが設けられ、 前記駆動制御信号導通部が、前記隔壁部と平面的に重な
    るように配置されてなることを特徴とする表示装置。
  10. 【請求項10】 表示領域と、前記表示領域に隣接して
    形成されてなる非表示領域と、に発光層が形成されてな
    り、前記発光層の一方の面側には第1の電極層が形成さ
    れてなり、他方の面側には第2の電極層が形成なる表示
    装置であって、 前記第1電極層に接続され、該第1電極層への通電制御
    を行うスイッチング手段と、該スイッチング手段に接続
    され、該スイッチング手段の作動を制御する作動制御手
    段と、該作動制御手段を駆動させるための駆動電流を供
    給する駆動電圧導通部とが設けられ、 前記駆動制御信号導通部が、少なくとも前記非表示領域
    と重なるように配置されてなることを特徴とする表示装
    置。
  11. 【請求項11】 前記表示領域に形成されてなる画素電
    極と同一材料のパターンが前記非表示領域に形成されて
    なり、前記駆動制御信号導通部が前記パターンと重なら
    ないように配置されてなることを特徴とする請求項10
    に記載の表示装置。
  12. 【請求項12】 請求項1ないし11のいずれか1項に
    記載の表示装置を備えたことを特徴とする電子機器。
JP2002359769A 2001-12-11 2002-12-11 表示装置及び電子機器 Expired - Fee Related JP3733947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002359769A JP3733947B2 (ja) 2001-12-11 2002-12-11 表示装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-377299 2001-12-11
JP2001377299 2001-12-11
JP2002359769A JP3733947B2 (ja) 2001-12-11 2002-12-11 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2003241685A true JP2003241685A (ja) 2003-08-29
JP3733947B2 JP3733947B2 (ja) 2006-01-11

Family

ID=27790699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002359769A Expired - Fee Related JP3733947B2 (ja) 2001-12-11 2002-12-11 表示装置及び電子機器

Country Status (1)

Country Link
JP (1) JP3733947B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US9412802B2 (en) 2013-10-02 2016-08-09 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
WO2022214904A1 (ja) * 2021-04-08 2022-10-13 株式会社半導体エネルギー研究所 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JP2000148090A (ja) * 1998-11-16 2000-05-26 Stanley Electric Co Ltd 有機el素子およびその製造方法
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2001188117A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp 電気光学装置部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2000148090A (ja) * 1998-11-16 2000-05-26 Stanley Electric Co Ltd 有機el素子およびその製造方法
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2001188117A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp 電気光学装置部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US7282779B2 (en) 2003-05-30 2007-10-16 Seiko Epson Corporation Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
US9412802B2 (en) 2013-10-02 2016-08-09 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
WO2022214904A1 (ja) * 2021-04-08 2022-10-13 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP3733947B2 (ja) 2006-01-11

Similar Documents

Publication Publication Date Title
JP5545335B2 (ja) 表示装置及び電子機器
KR100498849B1 (ko) 표시 장치 및 전자 기기
JP4366988B2 (ja) 有機el装置および電子機器
KR100702022B1 (ko) 유기 일렉트로루미네선스 장치, 유기 일렉트로루미네선스장치의 제조 방법 및 전자 기기
KR100524279B1 (ko) 발광 장치 및 전자기기
US7795809B2 (en) Electro-optical device and electronic apparatus having partitions for separating a plurality of regions
JP5999218B2 (ja) 電気光学装置及び電子機器
JP3627739B2 (ja) 表示装置及び電子機器
JP4314820B2 (ja) 表示装置及び電子機器
JP3733947B2 (ja) 表示装置及び電子機器
JP2006195317A (ja) 表示装置、表示装置の製造方法及び電子機器
JP2004303644A (ja) 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2003241684A (ja) 表示装置及び電子機器
JP2005063870A (ja) 有機el装置とその製造方法、並びに電子機器
JP2003282273A (ja) 表示装置とその製造方法及び電子機器
JP2003264088A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050113

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051010

R150 Certificate of patent or registration of utility model

Ref document number: 3733947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131028

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees