JP4314820B2 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP4314820B2 JP4314820B2 JP2002359770A JP2002359770A JP4314820B2 JP 4314820 B2 JP4314820 B2 JP 4314820B2 JP 2002359770 A JP2002359770 A JP 2002359770A JP 2002359770 A JP2002359770 A JP 2002359770A JP 4314820 B2 JP4314820 B2 JP 4314820B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display
- electrode
- region
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置、ＥＬ表示装置等の光学表示装置においては、基板上に複数の回路素子、電極、液晶又はＥＬ素子等が積層された構成を具備しているものがある。例えばＥＬ表示装置においては、発光物質を含む発光層を陽極及び陰極の電極層で挟んだ構成を具備しており、陽極側から注入された正孔と、陰極側から注入された電子とを発光能を有する発光層内で再結合し、励起状態から失括する際に発光する現象を利用している。
【０００３】
このようなＥＬ表示装置の駆動方式としては、行方向に走査線及び列方向にデータ線をマトリクス状に配設するとともに、その交差部分にあるＥＬ素子の画素毎に静電容量素子とトランジスタ等を配置して、書き込み走査時に各画素の静電容量素子に充電した電圧に従って、次に書き換えられるまで発光を持続する、いわゆるアクティブマトリクス駆動方式が知られている（例えば、特許文献１）。
【特許文献１】
国際公開第ＷＯ９８／３６４０号パンフレット
【０００４】
【発明が解決しようとする課題】
上記のようなアクティブマトリクス駆動方式の表示装置において、駆動回路として、各走査線毎に走査選択パルスを印加する走査線用の駆動回路、各データ線毎にデータ信号を供給するデータ線用の駆動回路、及びその制御を行うコントロール回路を有するものがある。このような表示装置においては、駆動回路及び／又はコントロール回路を基板上に配設しなければならず基板が大型化するか、これら回路が配設された領域は表示領域として使用し難く、基板上を表示領域として有効に利用できない等の問題が生じる場合がある。また、所定の電源部から上記駆動回路及び／又はコントロール回路への導電線も基板上に配設しなければならない他、コントロール回路から駆動回路への駆動制御信号線も基板上に配設しなければならないため、さらに表示領域が有効に利用できないものとなる場合がある。
【０００５】
一方、上記駆動制御信号は、当該表示装置の作動を司る信号であって、該信号へのノイズ混入、又は信号波形を変化させ得る外的影響は極力回避しなけらばならない。
【０００６】
本発明の課題は、駆動回路等を制御するための駆動制御信号の信号線を基板の所定部位に配設することで、基板面を有効に利用するとともに、駆動制御信号への外的影響を防止ないし抑制することが可能な表示装置、及びそれを備えた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の表示装置は、基板上に、表示に寄与する表示領域と、表示に寄与しない非表示領域とを含むとともに、前記表示領域及び前記非表示領域には、隔壁部と前記隔壁部により区画形成された凹状区画領域を備え、前記表示領域には、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部分毎に設けられた複数のＥＬ素子と、該複数のＥＬ素子の各々に接続され前記走査線及び前記データ線により動作するスイッチング手段とを有し、前記非表示領域には、前記複数の走査線もしくは前記複数のデータ線を駆動する駆動回路と、前記駆動回路に駆動電圧を供給する電源配線と、前記駆動回路を制御する制御信号を供給する制御信号線とを有し、前記表示領域内の前記凹状区画領域は、前記スイッチング手段と電気的に接続されている第１電極及び前記第１電極の上に配置された第２電極と前記第１電極と前記第２電極との間に配置された有機ＥＬ層を有する前記ＥＬ素子を備え、前記非表示領域の前記凹状区画領域は、少なくとも有機ＥＬ層とその上に形成された前記第２電極とを備え、前記電源配線は前記非表示領域の前記凹状区画領域と重畳する部分を有することを特徴とする。
上記課題を解決するために、本発明の表示装置は、基板上に、表示に寄与する表示領域と、表示に寄与しない非表示領域とを含むとともに、該表示領域及び非表示領域には、隔壁部と該隔壁部により区画形成された凹状区画領域とが所定のマトリクスパターンで配列され、
前記表示領域は、前記凹状区画領域の凹状底部に前記基板側から少なくとも第１電極層と、表示若しくは非表示を切り換え可能な物質を含む表示主体層と、第２電極層とを含み、
前記非表示領域は、前記凹状区画領域の凹状底部に前記基板側から少なくとも前記表示主体層と、第２電極層とを含み、
さらに前記基板上には、前記第１電極層に接続され、該第１電極層への通電制御を行うスイッチング手段と、該スイッチング手段に接続され、そのスイッチング手段の作動を制御する作動制御手段と、該作動制御手段を駆動させるための駆動制御信号が導通する駆動制御信号導通部とが設けられ、
前記駆動制御信号導通部が、少なくとも前記非表示領域に配置された部分を含み、さらに前記基板を平面視した場合に、前記隔壁部と重畳する部分を含むように配置されていることを特徴とする。
【０００８】
このような表示装置においては、隔壁部により区画形成された凹状区画領域がマトリクスパターンで配列して画素を形成することとなるが、例えばこのようなマトリクスパターンで画素を配列する場合には、該画素の全てを表示に寄与する表示領域（実画素）とせず、その一部を表示に寄与しない非表示領域（ダミー画素）として形成することがある。これは、製造上の問題で、例えば上記表示本体層を各凹状区画領域に層形成する際、特に基板上の周縁部の凹状区画領域において該表示本体層の層厚を均一に形成することが困難な場合があり、そのような場合においては、上記層厚が不均一となり得る凹状区画領域を含む領域を非表示領域として形成することで、表示本体層の層厚不均一による表示上の不具合を解消している。そのような不具合としては、例えばコントラストの低下、表示むら、画素寿命の低下等が挙げられる。
ところで、上記非表示領域はの通常の表示機能を果たしてはいない。
そこで、本発明者は、該非表示領域を積極的に有効利用するために、上記スイッチング手段の作動制御を行う作動制御手段への駆動制御信号の導通部を少なくとも非表示領域に形成した。したがって、非表示領域と同様、実質的に表示機能を担わない駆動制御信号導通部が該非表示領域に配置されるため、基板上における表示機能を担わない部分の面積が相殺されるものとなり、基板上の表示不能な領域の増大を低減させることが可能となる。
さらに駆動制御信号導通部を基板厚さ方向において隔壁部の下側に位置するように、すなわち表示方向において隔壁部と駆動制御信号導通部とが重畳配置する構成とした。この場合、基板を平面視した場合に、駆動制御信号導通部が隔壁部と重畳配置する部分を含むように配置され、非表示領域の第２電極層と駆動制御信号導通部との間の距離が比較的大きなものとなる。すなわち、第２電極層と駆動制御信号導通部との間の距離が、凹状区画領域よりも相対的に大きな隔壁部の下方に駆動制御信号導通部を設けることで、該第２電極層と駆動制御信号導通部との間のキャパシタンスが、凹状区画部の下方に設けるよりも小さくなり、該キャパシタンスによる駆動制御信号への外的影響が低減される。ここで、凹状区画領域は駆動制御信号導通部側（基板側）に凹んだ底部を具備しており、その底部に第２電極層を含んでいるため、隔壁部と比して静電容量が大きくなる傾向にあり、逆に隔壁部は駆動制御信号導通部側（基板側）から突出した凸部を具備しており、その凸部の頂側に第２電極層を含んでいるため凹状区画領域と比して静電容量が小さくなる傾向にある。
したがって、このような本発明の表示装置は、通常の表示を行わない領域を低減し基板を表示領域として有効に利用できるとともに、駆動制御信号への外的影響、例えばパルス波形変化等に基づく当該表示装置の誤作動発生を防止ないし抑制することが可能となる。なお、上記表示装置において、表示本体層には表示物質として例えば有機ＥＬ物質を用いることができ、その他にも、表示物質として液晶物質を用いることもできる。
【０００９】
また、前記作動制御手段を駆動させるための駆動電圧が印加する駆動電圧導通部が基板上に設けられ、該駆動電圧導通部及び前記駆動制御信号導通部と前記第２電極層との間には絶縁層が形成され、前記駆動制御信号導通部は前記駆動電圧導通部と比して前記第２電極側に遠い絶縁層領域に形成されているものとすることができる。この場合、駆動電圧導通部に対しては上述したキャパシタにより電流値低下が補償されるとともに、駆動制御信号導通部に対しては相対的に上記キャパシタが形成し難くなり、制御信号に対する外的悪影響が生じ難くなる。また、前記非表示領域は、前記基板と前記表示本体層との間に位置する第１電極層を備え、さらに該第１電極層と前記第２電極層との間の導通を遮る絶縁層を備えるものとすることができる。この場合、絶縁層により各電極間の通電が不可能、若しくは表示領域よりも相対的に通電困難となり、非表示領域が形成されるものとされている。なお、製造時において例えば各電極層、表示本体層、絶縁層等をフォトリソグラフィにて形成する場合、該絶縁層を凹状区画領域の全域に形成するか、若しくは絶縁層の一部を開口させて絶縁空乏層を形成するかにより、表示領域、若しくは非表示領域のいずれかを簡便に形成することが可能となる。
【００１０】
さらに、該絶縁層の表層面が、前記隔壁部の表層面と比して相対的に前記表示本体層との親和性が高い材質にて構成されているものとすることができる。この場合、表示本体層の層厚が隔壁部近傍で大きくなる等の不具合が生じにくく、該層厚を一層均一にすることが可能となり、ひいては表示むら等の不具合が生じにくくなる。
【００１１】
次に、前記基板上には、複数の走査線及び複数のデータ線がマトリクス状に形成されるとともに、前記スイッチング手段が該走査線とデータ線に接続され、前記作動制御手段が前記データ線を導通する信号に関する制御を行うデータ制御手段を含むことができる。一方、前記スイッチング手段が前記走査線とデータ線に接続され、前記作動制御手段が前記走査線を導通する信号に関する制御を行う走査制御手段を含むものとすることも可能で、勿論、作動制御手段がデータ制御手段及び走査制御手段のそれぞれを含むものとすることも可能である。
さらに、前記基板上には、複数の検査線が形成されるとともに、前記スイッチング手段が該検査線に接続され、前記作動制御手段が前記検査線を導通する信号に関する制御を行う検査制御手段を含むものとすることも可能で、勿論、作動制御手段がデータ制御手段及び走査制御手段、検査制御手段のそれぞれを含むものとすることも可能である。この場合、作動制御手段により走査線及び／又はデータ線及び／又は検査線を導通する信号に関する制御を確実に行うことが可能となり、さらにこれら走査線及び／又はデータ線及び／又は検査線、スイッチング手段等を基板上に配設するため、基板面積の有効利用が望まれるが、本発明のような作動制御手段への駆動制御信号導通部の構成を採用することにより該有効利用と、駆動制御信号の安定した送信が可能となり得る。
【００１２】
ところで、表示物質として有機ＥＬ物質又は液晶物質等を用いる場合、例えば該表示物質を構成する発光物質又は液晶物質等を各画素（凹状区画領域）に対してインクジェット法にて表示本体層を形成することが可能である。該インクジェット法では上述した表示本体層の層厚の不均一化を抑制するために、非表示領域を所定領域、例えば基板面の周縁部において形成する場合がある。したがって、このようなインクジェット法を用いて表示本体を形成した場合、本発明の構成を採用することで、基板面における非表示領域の有効利用が可能となる。
【００１３】
なお、本発明の電子機器は、上記表示装置を表示部として備えたことを特徴とする。このような電子機器としては、例えば携帯電話、時計や、ワープロ、パソコン等の情報処理装置等を例示することができる。これら電子機器は小型のものが多いが、本発明の表示装置を採用することで表示領域の有効利用が可能となり、機器全体が小型であるにも拘らず比較的大きな表示領域を確保することが可能となる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１５】
まず、表示主体層を構成する電気光学物質の一例としてエレクトロルミネッセンス（以下ＥＬと記す）を用いたＥＬ表示装置に本発明の構成を適用した実施形態について説明する。図１及び図２は、本実施形態に係るＥＬ表示装置の構成を模式的に示す平面図及びＡ−Ｂ断面図である。同図に示すＥＬ表示装置１０１は、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス方式のＥＬ表示装置である。
【００１６】
ＥＬ表示装置１０１は、各画素ににデータ信号を書き込むか否かを制御するスイッチング手段としてのＴＦＴ（図３に示すＴＦＴ２４であって、画素用ＴＦＴとも言う）に加え、走査線駆動回路８０及び検査回路９０を構成するスイッチング手段の駆動手段たるＴＦＴ（駆動回路用ＴＦＴとも言う）を基板２０上に形成している。また、当該表示装置１０１の画素部１１０は、パネル表示に寄与する実画素領域１１１と、画素部１１０から実画素領域１１１を除いた領域に形成され、通常の表示に寄与しないダミー領域１１２とを備えている。
【００１７】
ＥＬ表示装置１０１は、図２に示すように、相互に対向するアクティブマトリクス基板２０と、封止基板（対向基板）３０とが封止樹脂４０を介して貼り合わされるとともに、両基板２０，３０と封止樹脂４０とに囲まれた領域に、乾燥剤４５が挿入された構成となっており、さらに両基板２０，３０間に形成された空間には窒素ガスなどの不活性ガスが充填されたガス充填層４６を形成している。また、アクティブマトリクス基板２０上には陽極（画素電極）２３と、該陽極（画素電極）２３から正孔を注入／輸送可能な正孔／注入輸送層７０（図３参照）と、電気光学物質の一つである有機ＥＬ物質（以下、発光層、または有機ＥＬ層ともいう）６０とを介して陰極２２２が例えば蒸着等により形成されている。アクティブマトリクス基板２０及び封止基板（対向基板）３０は、ガラスや石英、プラスチックといった光透過性を有する絶縁性の板状部材が用いられる。
【００１８】
ここで、画素用ＴＦＴ２４（図３参照）を駆動するための走査線駆動回路８０は、アクティブマトリクス基板２０上に設けられている。一方、データ線駆動回路１００はデータドライバＩＣとして外付けで設けられている。もちろん、同一アクティブマトリクス基板２０にデータ線駆動回路１００を設けることも可能である。
また、検査回路９０は、当該表示装置１０１の作動状況あるいは初期不良等を検査するための回路であって、例えば該検査結果を外部に出力するための検査情報出力手段を備えている。
【００１９】
上記走査線駆動回路８０及びデータ線駆動回路１００は、走査線及びデータ線に導通する信号の出力制御を行う走査制御手段及びデータ制御手段として構成され、これら走査線及びデータ線が上記画素用ＴＦＴ２４（図３参照）に接続されている。すなわち、走査線駆動回路８０及びデータ線駆動回路１００からの作動指令信号に基づいて画素用ＴＦＴ２４（図３参照）が作動し、該画素用ＴＦＴ２４が画素電極２３への通電制御を行っている。
【００２０】
走査線駆動回路８０及びデータ線駆動回路１００の駆動電流または駆動電圧は、所定の電源部から駆動電圧導通部３１０（図２参照）及び駆動電圧導通部３４０（図４参照）を介して供給されている。また、これら走査線駆動回路８０及びデータ線駆動回路１００への駆動制御信号は、当該表示装置１０１の作動制御を司る所定のメインドライバ等から駆動制御信号導通部３２０（図２参照）及び駆動制御信号導通部３５０（図４参照）を介して送信されるようになっている。なお、この場合の駆動制御信号とは、例えば、上記走査線あるいはデータ線への信号出力のタイミングを制御する信号、走査線駆動回路８０及びデータ線駆動回路１００の制御に関連するクロック信号、イネーブル信号等の種々の制御信号等の指令信号のことを言う。
【００２１】
次に、図３は表示領域内において実画素部１１１に対応して設けられたＴＦＴ（画素用ＴＦＴ）２４の近傍の構成を示す断面図である。同図に示すように、アクティブマトリクス基板２０の表面には、酸化シリコンを主体とする下地保護層２８１を下地として、その上層にはシリコン層２４１が形成されている。このシリコン層２４１の表面は、酸化シリコン及び／又は窒化シリコンを主体とするゲート絶縁層２８２によって覆われている。そして、このシリコン層２４１のうち、ゲート絶縁層２８２を挟んでゲート電極２４２と重なる領域がチャネル領域２４１ａとされている。なお、このゲート電極２４２は走査線の一部である。一方、シリコン層２４１を覆い、ゲート電極２４２が形成されたゲート絶縁層２８２の表面は、酸化シリコンを主体とする第１層間絶縁層２８３によって覆われている。なお、本明細書において、「主体」とする成分とは最も含有率の高い成分のことを言うものとする。
【００２２】
また、シリコン層２４１のうち、チャネル領域２４１ａのソース側には低濃度ソース領域２４１ｂ及び高濃度ソース領域２４１Ｓが設けられる一方、チャネル領域２４１ａのドレイン側には低濃度ドレイン領域２４１ｃ及び高濃度ドレイン領域２４１Ｄが設けられて、いわゆるＬＤＤ（Light Doped Drain）構造となっている。このうち、高濃度ソース領域２４１Ｓは、ゲート絶縁層２８２と第１層間絶縁層２８３とに亙って開孔するコンタクトホールを介して、ソース電極２４３に接続されている。このソース電極２４３は、上述したデータ線（図３における紙面垂直方向に延在する）の一部として構成される。一方、高濃度ドレイン領域２４１Ｄは、ゲート絶縁層２８２と第１層間絶縁層２８３とに亙って開孔するコンタクトホールを介して、ソース電極２４３と同一層からなるドレイン電極２４４に接続されている。
【００２３】
ソース電極２４３及びドレイン電極２４４が形成された第１層間絶縁層２８３の上層は、例えばアクリル系の樹脂成分を主体とする第２層間絶縁層２８４によって覆われている。また、アクリル系の絶縁膜以外にも、窒化シリコン、酸化シリコンからなる絶縁膜を形成する事ができる。
そして、ＩＴＯからなる画素電極２３が、この第２層間絶縁層２８４の面上に形成されるとともに、当該第２層間絶縁層２８４に設けられたコンタクトホール２３ａを介してドレイン電極２４４に接続されている。すなわち、画素電極２３は、ドレイン電極２４４を介して、シリコン層２４１の高濃度ドレイン電極２４１Ｄに接続されている。
【００２４】
なお、走査線駆動回路８０及び検査回路９０に含まれるＴＦＴ（駆動回路用ＴＦＴ）、すなわち、例えばこれらの駆動回路のうち、シフトレジスタに含まれるインバータを構成するＮチャネル型又はＰチャネル型のＴＦＴは、画素電極２３と接続されていない点を除いて上記ＴＦＴ２４と同様の構造となっている。
【００２５】
画素電極２３が形成された第２層間絶縁層２８４の表面は、例えば酸化シリコンを主体とする親水性制御層２５と、アクリルやポリイミド等からなる有機バンク層２２１によって覆われている。そして、画素電極２３には親水性制御層２５に設けられた開口部２５ａ、及び有機バンク２２１に設けられた開口部２２１ａ内側に、正孔注入／輸送層７０と、有機ＥＬ層６０とが画素電極２３側からこの順で積層されている。
【００２６】
正孔注入／輸送層７０と、有機ＥＬ層６０との上層は、例えばＣａ２２２、Ａｌを積層して形成した陰極５０によって覆われている。ＥＬ表示装置１０１は、基本的に以上の構成により作成されるが、図２では、封止基板３０を用いて乾燥剤４５を使用することにより高寿命化を図った構成となっている。
【００２７】
図２に戻り、本実施例の表示装置１０１においては、上記走査線側駆動電圧導通部３１０がダミー領域１１２に形成され、特に有機バンク層２２１により区画形成された凹状区画領域２２３の下方に形成されている。すなわち、走査線側駆動電圧導通部３１０が、有機バンク層２２１を回避して配置され、当該表示装置１０１若しくは基板２０を平面視した場合に、ダミー領域１１２の凹状区画領域２２３と重なる位置に少なくとも形成されている。
【００２８】
これはダミー領域１１２が表示に寄与しない非表示領域であって、駆動電圧導通部３１０とを重ねて配置した構造である。すなわち、図２に示すように、表示可能方向においてこれらを重畳配置したものである。これにより、非表示画素部の有効利用が図られている。凹状区画領域２２３に上部から順に陰極５０、２２２、親水性制御層２５、絶縁層２８４、電源配線（駆動電圧導通部）３１０と形成することで、これらを隔壁部に形成するよりも電源配線と陰極との間の距離を小さく出来る。その為、電源配線と陰極との間の静電容量をより多く確保することができることにより、電源配線部における電圧値が低下した場合でも、上記静電容量により電源低下が補償されるものとなり、例えば駆動電圧低下による表示装置の誤作動等の不具合発生を防止ないし抑制することが可能となっている。
【００２９】
また、走査線側駆動制御信号導通部（回路用制御信号線）３２０については、ダミー画素部１１２に形成され、特に有機バンク層２２１の下方に形成されている。すなわち、走査線側駆動制御信号導通部３２０が、有機バンク層２２１に対応して配置され、当該表示装置１０１若しくは基板２０を平面視した場合に、ダミー画素部１１２の有機バンク層２２１と重なる位置に少なくとも形成されている。
【００３０】
これはダミー領域１１２が表示に寄与しない非表示画素部であって、該非表示画素部と、駆動制御信号導通部３２０とを、表示可能方向において重畳配置したものである。これにより、非表示画素部の有効利用が図られている。また、駆動制御信号導通部３２０を有機バンク層２２１の下方に重畳配置して形成することで、上記凹状区画領域２２３と重畳配置して形成したときと比して、該駆動制御信号導通部３２０と陰極２２２との間の距離が相対的に大きくなり、上述のような高い静電容量を具備したキャパシタが形成され難く、駆動制御信号導通部３２０を導通する信号に対する影響を低減することが可能となる。すなわち、駆動制御信号導通部３２０を導通するパルス信号は、上記のようなキャパシタの形成によりパルス波形が鈍ってしまう等の不具合が生じる場合があるが、本実施例のように、高い静電容量を具備し難い位置に駆動制御信号導通部５０を配置することで、該不具合発生を防止ないし抑制することができる。
【００３１】
一方、図４は図１の平面図に示したＣ−Ｄ断面図である。この場合も、検査回路９０を駆動させるための検査回路側駆動電圧導通部３４０が、ダミー領域１１２内であって、更に有機バンク層２２１により区画形成された凹状区画領域２２３の下方に重畳配置して形成されている。また、データ線側駆動制御信号導通部３５０は、ダミー領域１１２内であって、更に有機バンク層２２１の下方に重畳配置して形成されている。これにより、走査線側駆動電圧導通部３１０及び走査線側駆動制御信号導通部３２０の場合と同様、実質的に表示機能を具備しないダミー領域１１２の有効利用が可能となるとともに、検査回路９０への安定した駆動電流の供給及びデータ信号の送信が可能となる。なお、データ線駆動回路１００を同一基板２０上に形成した場合、駆動電圧導通部及び駆動制御信号導通部を、それぞれ上記ダミー領域１１２の凹状区画領域２２３及び有機バンク層２２１の下方に重畳配置させることにより、同様の効果を得ることができる。
【００３２】
次に、本実施形態に係る表示装置１０１の製造プロセスの一例について説明する。
まず、図５ないし図８を参照して、表示装置１０１の製造プロセス、特にアクティブマトリクス基板２０上の各構成要素に関する製造プロセスを説明する。なお、図５ないし図８に示す各断面図は、図１中のＡ−Ｂ線の断面のうち走査線駆動回路８０が形成され、ダミー領域１１２が形成される領域の断面１１５（図５（ａ）参照）と、実画素１１１（ＴＦＴ２４）が形成される領域の断面１１６（図５（ａ）参照）とにそれぞれ対応している。なお、以下の説明において、不純物濃度は、いずれも活性化アニール後の不純物として表される。
【００３３】
まず、図５（ａ）に示すように、石英基板やガラス基板などの絶縁性基板であるアクティブマトリクス基板２０の表面に、シリコン酸化膜などからなる下地保護層２８１を形成する。
次に、ＩＣＶＤ法、プラズマＣＶＤ法などを用いてアモルファスシリコン層５０１を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層とする。
さらに、図５（ｂ）に示すように、当該ポリシリコン層をフォトリソグラフィ法によってパターニングし、島状のシリコン層２４１，２５１及び２６１を形成する。このうちシリコン層２４１は、表示領域内に形成され、画素電極２３に接続されるＴＦＴ（画素用ＴＦＴ）２４を構成するものであり、シリコン層２５１，２６１は、走査線駆動回路８０に含まれるＰチャネル型及びＮチャネル型のＴＦＴ（駆動回路用ＴＦＴ）をそれぞれ構成するものである。
【００３４】
次に、図５（ｂ）に示すように、プラズマＣＶＤ法、熱酸化法などにより、シリコン層の全表面に厚さが約３０ｎｍ〜２００ｎｍのシリコン酸化膜からなるゲート絶縁層２８２を形成する。ここで、熱酸化法を利用してゲート絶縁層２８２を形成する際には、シリコン層２４１，２５１及び２６１の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。チャネルドープを行う場合には、例えば、このタイミングで約１×１０12ｃｍ-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン層２４１，２５１及び２６１は、不純物濃度が約１×１０17ｃｍ-3の低濃度Ｐ型のシリコン層となる。
【００３５】
次に、Ｐチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴのチャネル層の一部にイオン注入選択マスクを形成し、この状態でリンイオンを約１×１０15ｃｍ-2のドーズ量でイオン注入する。その結果、パターニング用マスクに対してセルフアライン的に高濃度不純物が導入されて、図５（ｃ）に示すように、シリコン層２４１及び２６１中に高濃度ソース領域２４１Ｓ及び２６１Ｓ並びに高濃度ドレイン領域２４１Ｄ及び２６１Ｄが形成される。
【００３６】
次に、図５（ｃ）に示すように、ゲート絶縁層２８２の表面全体に、ドープドシリコンやシリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜といった金属膜からなるゲート電極形成用導電層５０２を形成する。当該導電層５０２の厚さは概ね５００ｎｍ程度である。その後、パターニング法により、図５（ｄ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴを形成するゲート電極２５２、画素用ＴＦＴを形成するゲート電極２４２、Ｎチャネル型の駆動回路用ＴＦＴを形成するゲート電極２６２を形成する。また、駆動制御信号導通部３２０（３５０）、陰極電源配線の第１層１２１も同時に形成する。なお、この場合、駆動制御信号導通部３２０（３５０）はダミー領域１１２に配設するものとされている。
【００３７】
続いて、図５（ｄ）に示すように、ゲート電極２４２，２５２及び２６２をマスクとして用い、シリコン層２４１，２５１及び２６１に対してリンイオンを約４×１０13ｃｍ-2のドーズ量でイオン注入する。その結果、ゲート電極２４２，２５２及び２６２に対してセルフアライン的に低濃度不純物が導入されて、図５（ｃ）及び（ｄ）に示すように、シリコン層２４１及び２６１中に低濃度ソース領域２４１ｂ及び２６１ｂ、並びに低濃度ドレイン領域２４１ｃ及び２６１ｃが形成される。また、シリコン層２５１中に低濃度不純物領域２５１Ｓ及び２５１Ｄが形成される。
【００３８】
次に、図６（ｅ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴ２５２以外を覆うイオン注入選択マスク５０３を形成する。このイオン注入選択マスク５０３を用いて、シリコン層２５１に対してボロンイオンを約１．５×１０15ｃｍ-2のドーズ量でイオン注入する。結果として、Ｐチャネル型駆動回路用ＴＦＴを構成するゲート電極２５２もマスクとして機能するため、シリコン層２５２中にセルフアライン的に高濃度不純物がドープされる。従って、２５１Ｓ及び２５１Ｄはカウンタードープされ、Ｐ型チャネル型の駆動回路用ＴＦＴのソース領域及びドレイン領域となる。
【００３９】
次いで、図６（ｆ）に示すように、アクティブマトリクス基板２０の全面に亙って第１層間絶縁層２８３を形成するとともに、フォトリソグラフィ法を用いて当該第１層間絶縁層２８３をパターニングすることによって、各ＴＦＴのソース電極及びドレイン電極に対応する位置にコンタクトホールＣを形成する。
【００４０】
次に、図６（ｇ）に示すように、第１層間絶縁層２８３を覆うように、アルミニウムやクロム、タンタル等の金属からなる導電層５０４を形成する。この導電層５０４の厚さは概ね２００ｎｍないし８００ｎｍ程度である。この後、導電層５０４のうち、各ＴＦＴのソース電極及びドレイン電極が形成されるべき領域２４０ａ、駆動電圧導通部３１０（３４０）が形成されるべき領域３１０ａ、陰極電源配線の第２層が形成されるべき領域１２２ａを覆うようにパターニング用マスク５０５を形成するとともに、当該導電層５０４をパターニングして、図７（ｈ）に示すソース電極２４３，２５３，２６３、ドレイン電極２４４，２５４，２６４を形成する。
【００４１】
次いで、図７（ｉ）に示すように、これらが形成された第１層間絶縁層２８３を覆う第２層間絶縁層２８４を、例えばアクリル系などの樹脂材料によって形成する。この第２層間絶縁層２８４は、約１〜２μｍ程度の厚さに形成されることが望ましい。なお、窒化シリコンあるいは酸化シリコンにより第２層間絶縁膜を形成する事も可能であり、窒化シリコンの膜厚としては２００ｎｍ、酸化シリコンの膜厚としては８００ｎｍに形成することが望ましい。
続いて、図７（ｊ）に示すように、第２層間絶縁層２８４のうち、画素用ＴＦＴのドレイン電極２４４に対応する部分をエッチングにより除去してコンタクトホール２３ａを形成する。
【００４２】
この後、アクティブマトリクス基板２０の全面を覆うようにＩＴＯ等の透明電極材料からなる薄膜を形成する。そして、当該薄膜をパターニングすることにより、図８（ｋ）に示すように、第２層間絶縁層２８４のコンタクトホール２３ａを介してドレイン電極２４４と導通する画素電極２３を形成すると同時に、ダミー領域のダミーパターン２６も形成する（図２では、これら画素電極２３、ダミーパターン２６を総称して画素電極２３としている）。ダミーパターン２６は、第２層間絶縁層２８４を介して下層のメタル配線へ接続しない構成とされている。すなわち、ダミーパターン２６は、島状に配置され、表示領域に形成されている画素電極２３の形状とほぼ同一の形状を有している。もちろん、表示領域に形成されている画素電極２３の形状とは異なる構造で有っても良い。なお、この場合、ダミーパターン２６は少なくとも上記駆動電圧導通部３１０（３４０）の上方に位置するものを含むものとされている。
【００４３】
次に、図８（ｌ）に示すように、画素電極２３、ダミーパターン２６上、及び第２層間絶縁膜上に絶縁層たる親水性制御層２５を形成する。なお、画素電極２３においては一部が開口する態様にて絶縁層（親水性制御層）２５を形成し、該開口部２５ａ（図３も参照）において画素電極２３からの正孔移動が可能とされている。逆に、開口部２５ａを設けないダミーパターン２６においては、絶縁層（親水性制御層）２５が正孔移動遮蔽層となって正孔移動が生じないものとされている。
【００４４】
次に、絶縁層（親水性制御層）２５の所定位置を覆うように有機バンク層２２１を形成する。具体的な有機バンク層の形成方法としては、例えばアクリル樹脂、ポリイミド樹脂等のレジストを溶媒に溶かしたものを、スピンコート、ディップコート等により塗布して有機質層を形成する。なお、有機質層の構成材料は、後述するインクの溶媒に溶解せず、しかもエッチング等によってパターニングしやすいものであればどのようなものでもよい。さらに、有機質層をフォトリソグラフィ技術等により同時にエッチングして、有機質物のバンク開口部２２１ａを形成し、開口部２２１ａに壁面を備えた有機バンク層（隔壁部）２２１が形成される。なお、この場合、有機バンク層２２１は少なくとも上記駆動制御信号導通部３２０（３５０）の上方に位置するものを含むものとされている。
【００４５】
続いて、有機バンク層２２１の表面に、親インク性を示す領域と、撥インク性を示す領域とを形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的に該プラズマ処理工程は、予備加熱工程と、バンク部２２１の上面及び開口部２２１ａの壁面並びに画素電極２３の電極面（画素電極の表面）２３ｃ、絶縁層（親水性制御層）２５の上面を親インク性にする親インク化工程と、有機バンク層の上面及び開口部の壁面を撥インク性にする撥インク化工程と、冷却工程とを具備している。
【００４６】
すなわち、基材（バンク等を含む基板２０）を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親インク化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理（酸素プラズマ処理）を行う。続いて、撥インク化工程として大気雰囲気中で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ4プラズマ処理）を行い、プラズマ処理のために加熱された基材を室温まで冷却することで、親インク性及び撥インク性が所定箇所に付与されることとなる。なお、画素電極２３の電極面２３ｃ及び絶縁層（親水性制御層）２５についても、このＣＦ4プラズマ処理の影響を多少受けるが、画素電極２３の材料であるＩＴＯ（Indium Tin Oxide）及び絶縁層（親水性制御層）２５の構成材料である酸化シリコンあるいは酸化チタン等は結果として親インク性を保つ。
【００４７】
続いて図８（ｌ）に示す正孔注入／輸送層７０（図３も参照）を形成するべく正孔注入／輸送層形成工程が行われる。正孔注入／輸送層形成工程では、インクジェット法により、正孔注入／輸送層材料を含む組成物インクを電極面２３ｃ上に吐出した後に、乾燥処理及び熱処理を行い、電極２３上に正孔注入／輸送層７０を形成する。なお、この正孔注入／輸送層形成工程以降は、正孔注入／輸送層７０及び発光層（有機ＥＬ層）６０の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等の不活性ガス雰囲気で行うことが好ましい。例えば、インクジェットヘッド（図示略）に正孔注入／輸送層材料を含む組成物インクを充填し、インクジェットヘッドの吐出ノズルを絶縁層（親水性制御層）２５に形成された上記開口部２５ａ内に位置する電極面２３ｃに対向させ、インクジェットヘッドと基材（基板２０）とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御されたインク滴を電極面２３ｃに吐出する。次に、吐出後のインク滴を乾燥処理して組成物インクに含まれる極性溶媒を蒸発させることにより、正孔注入／輸送層７０が形成される（図８（ｌ）及び図３参照）。
【００４８】
なお、組成物インクとしては、例えば、ポリエチレンジオキシチオフェン等のポリチオフェン誘導体と、ポリスチレンスルホン酸等の混合物を、イソプロピルアルコール等の極性溶媒に溶解させたものを用いるこいとができる。ここで、吐出されたインク滴は、親インク処理された電極面２３ｃ上に広がり、絶縁層（親水性制御層）２５の開口部２５ａ内に満たされる。その一方で、撥インク処理された有機バンク層２２１の上面では、インク滴がはじかれて付着しない。従って、インク滴が所定の吐出位置からはずれて有機バンク層２２１の上面に吐出されたとしても、該上面がインク滴で濡れることがなく、弾かれたインク滴が絶縁層（親水性制御層）２５の開口部２５ａ内に転がり込むものとされている。
【００４９】
続いて図８（ｌ）に示す発光層（有機ＥＬ層）６０（図３も参照）を形成するべく発光層形成工程が行われる。発光層形成工程では、上記と同様なインクジェット法により、発光層用材料を含む組成物インクを正孔注入／輸送層７０上に吐出した後に乾燥処理及び熱処理して、有機バンク層２２１に形成された開口部２２１ａ内に発光層６０を形成する。
【００５０】
発光層形成工程では、正孔注入／輸送層７０の再溶解を防止するために、発光層形成の際に用いる組成物インクの溶媒として、正孔注入／輸送層７０に対して不溶な無極性溶媒を用いる。しかし、その一方で正孔注入／輸送層７０は、無極性溶媒に対する濡れ性が低いため、無極性溶媒を含む組成物インクを正孔注入／輸送層７０上に吐出しても、正孔注入／輸送層７０により発光層用の組成物インクが弾かれ、正孔注入／輸送層７０と発光層６０とを密着させることができなくなる場合がある他、発光層６０を均一に塗布できない惧れがある。そこで、無極性溶媒に対する正孔注入／輸送層７０の表面の濡れ性を高めるために、発光層形成の前に表面改質工程を行うことが好ましい。その表面改質工程は、例えば上記無極性溶媒と同一溶媒又はこれに類する溶媒をインクジェット法、スピンコート法又はディップ法等により正孔注入／輸送層７０上に塗布した後に乾燥することにより行うものとすることができる。なお、ここで用いる表面改質用溶媒としては、組成物インクの無極性溶媒と同一なものとして例えば、シクロヘキシルベンゼン、ジハイドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン等を例示でき、組成物インクの無極性溶媒に類するものとしては、例えばトルエン、キシレン等を例示することができる。
【００５１】
表面改質工程に続く上記インクジェット法による発光層形成工程としては、例えばインクジェットヘッド（図示略）に、青色（Ｂ）発光層の材料を含有する組成物インクを充填し、インクジェットヘッドの吐出ノズルを絶縁層（親水性制御層）２５の開口部２５ａ内に位置する正孔注入／輸送層７０に対向させ、インクジェットヘッドと基材とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御されたインク滴として吐出し、このインク滴を正孔注入／輸送層７０上に吐出する。
【００５２】
発光層６０を構成する発光材料としては、フルオレン系高分子や、（ポリ）パラフェニレンビニレン誘導体、ポリフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、ペリレン系色素、クマリン系色素、ローダミン系色素、その他ベンゼン誘導体に可溶な低分子有機ＥＬ材料、高分子有機ＥＬ材料等も用いることができる。例えば、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等を用いることができる。一方、無極性溶媒としては、正孔注入／輸送層７０に対して不溶なものが好ましく、例えば、シクロヘキシルベンゼン、ジハイドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン等を用いることができる。
【００５３】
吐出されたインク滴は、正孔注入／輸送層７０上に広がって親水性制御層２５の開口部２５ａ内に満たされる。その一方で、撥インク処理された有機バンク層２２１上面では、インク滴が弾かれて付着しない。これにより、インク滴が所定の吐出位置からはずれて有機バンク層２２１上面に吐出されたとしても、該上面がインク滴で濡れることがなく、インク滴が上記親水性制御層２５の開口部２５ａ内に転がり込み、さらに有機バンク層２２１の開口部２２１ａ内に吐出・充填される。続いて、吐出後のインク滴を乾燥処理することにより組成物インクに含まれる無極性溶媒を蒸発させ、青色発光層（発光層６０）が形成される。
【００５４】
さらに、青色発光層の場合と同様にして、例えば赤色発光層（発光層６０）を形成し、最後に緑色発光層（発光層６０）を形成する。なお、各色の発光層６０の形成順序は、発光層材料の構成成分数が少ないものから順に行うことが好ましい。成分数の多い色の発光層を先に形成すると、後から形成した別の色の発光層の組成物インクから蒸発した溶媒蒸気によって、先に形成した発光層が再溶解して成分分離を起こす惧れがあるので好ましくない。
なお、正孔注入／輸送層、発光層をそれぞれインクジェットプロセスにより形成するが、この際、インクジェットヘッドは発光ドット間のピッチにより傾き方向を制御している。すなわち、インクジェットヘッドに形成されているノズルのピッチと、発光ドットのピッチとは必ずしも一致しないため、ヘッドの傾けて配置することにより発光ドットのピッチに合うように調整するのである。
【００５５】
続いて図８（ｍ）に示す陰極２２２、５０を形成するべく陰極形成工程が行われる。該陰極形成工程においては、発光層６０及び有機バンク層２２１の全面に、陰極２２２、５０となる下部陰極層及び上部陰極層を順次積層する。下部陰極層は仕事関数が上部陰極層よりも相対的に小さいもので構成することが好ましく、例えばフッ化リチウム、カルシウム、アルミニウム等を用いることができる。また、上部陰極層は下部陰極層を保護するもので、下部陰極層よりも仕事関数が相対的に大きいもので構成することが好ましく、製法としては例えば蒸着法、スパッタ法、ＣＶＤ法等で形成することが好ましく、特に蒸着法で形成することが、発光層６０の熱による損傷を防止できる点で好ましい。なお、ここでは図８の２２２がカルシウム（下部陰極層）、５０がアルミニウム（上部陰極層）に対応する。更に、Ａｌ以外にもＡｇ膜、Ｍｇ／Ａｇ積層膜等を用いることができる。
【００５６】
最後に、図８（ｍ）に示す封止基板３０を形成するべく封止工程を行う。この封止工程では、封止基板３０の内側に乾燥剤４５を挿入しつつ、該封止基板３０とアクティブマトリクス基板２０とを接着剤４０にて封止する。なお、この封止工程は、窒素、アルゴン、ヘリウム等の不活性ガス雰囲気で行うことが好ましい。大気中で行うと、反射層５０にピンホール等の欠陥が生じていた場合に、この欠陥部分から水や酸素等が陰極２２２に侵入して陰極２２２が酸化される惧れがある。
【００５７】
以上のような製造プロセスにより、図１〜図３に示すような表示装置１０１が得られる。
【００５８】
以下、本発明の表示装置を備えた電子機器について幾つかの例を示す。
図９（ａ）は、携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の表示装置を用いた表示部である。
図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の表示装置を用いた表示部である。
【００５９】
図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の表示装置を用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、本発明の構成を採用することで、安定した電力供給を実現することが可能となる。また、これら電子機器は小型のものが多いなか、本発明の表示装置を採用することで機器全体が小型であるにも拘らず比較的大きな表示領域を確保することが可能となる。
【００６０】
【発明の効果】
本発明の表示装置によると、基板上において表示を行うことが不可能な領域（駆動制御信号導通部とダミー画素領域）を相殺させ、該基板上の表示不可能な領域の増大を低減可能となり、有効な表示領域を増大することが可能となる。さらに、駆動制御信号導通部を隔壁部と重畳配置したため、陰極層と駆動制御信号導通部との間の距離が凹状区画部と重畳配置した場合に比して相対的に大きくなるため、陰極層と駆動制御信号導通部との間のキャパシタンスが小さくなり、該キャパシタンスによる駆動制御信号への外的影響、具体的にはパルス信号の波形鈍り等の発生が低減される。
【図面の簡単な説明】
【図１】 本発明の表示装置の一実施形態たるＥＬ表示装置の平面模式図。
【図２】 図１のＡ−Ｂ断面模式図。
【図３】 図２の要部を拡大した断面模式図。
【図４】 図１のＣ−Ｄ断面模式図。
【図５】 図１のＥＬ表示装置の製造プロセスの一例を示す説明図。
【図６】 図５に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図７】 図６に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図８】 図７に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図９】 本発明の電子機器の一実施形態を示す模式図。
【符号の説明】
２０ アクティブマトリクス基板
２３ 陽極層
２４ 画素用ＴＦＴ（スイッチング手段）
６０ 有機ＥＬ層（発光層、表示本体層）
８０ 走査線駆動回路（作動制御手段）
９０ データ線駆動回路（作動制御手段）
１１１ 実画素部
１１２ ダミー画素部
２２１ バンク部
２２１ａ 開口部
２２２ 陰極層
３２０ 走査線側駆動制御信号導通部
３５０ データ線側駆動制御信号導通部
【発明の属する技術分野】
本発明は、表示装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置、ＥＬ表示装置等の光学表示装置においては、基板上に複数の回路素子、電極、液晶又はＥＬ素子等が積層された構成を具備しているものがある。例えばＥＬ表示装置においては、発光物質を含む発光層を陽極及び陰極の電極層で挟んだ構成を具備しており、陽極側から注入された正孔と、陰極側から注入された電子とを発光能を有する発光層内で再結合し、励起状態から失括する際に発光する現象を利用している。
【０００３】
このようなＥＬ表示装置の駆動方式としては、行方向に走査線及び列方向にデータ線をマトリクス状に配設するとともに、その交差部分にあるＥＬ素子の画素毎に静電容量素子とトランジスタ等を配置して、書き込み走査時に各画素の静電容量素子に充電した電圧に従って、次に書き換えられるまで発光を持続する、いわゆるアクティブマトリクス駆動方式が知られている（例えば、特許文献１）。
【特許文献１】
国際公開第ＷＯ９８／３６４０号パンフレット
【０００４】
【発明が解決しようとする課題】
上記のようなアクティブマトリクス駆動方式の表示装置において、駆動回路として、各走査線毎に走査選択パルスを印加する走査線用の駆動回路、各データ線毎にデータ信号を供給するデータ線用の駆動回路、及びその制御を行うコントロール回路を有するものがある。このような表示装置においては、駆動回路及び／又はコントロール回路を基板上に配設しなければならず基板が大型化するか、これら回路が配設された領域は表示領域として使用し難く、基板上を表示領域として有効に利用できない等の問題が生じる場合がある。また、所定の電源部から上記駆動回路及び／又はコントロール回路への導電線も基板上に配設しなければならない他、コントロール回路から駆動回路への駆動制御信号線も基板上に配設しなければならないため、さらに表示領域が有効に利用できないものとなる場合がある。
【０００５】
一方、上記駆動制御信号は、当該表示装置の作動を司る信号であって、該信号へのノイズ混入、又は信号波形を変化させ得る外的影響は極力回避しなけらばならない。
【０００６】
本発明の課題は、駆動回路等を制御するための駆動制御信号の信号線を基板の所定部位に配設することで、基板面を有効に利用するとともに、駆動制御信号への外的影響を防止ないし抑制することが可能な表示装置、及びそれを備えた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の表示装置は、基板上に、表示に寄与する表示領域と、表示に寄与しない非表示領域とを含むとともに、前記表示領域及び前記非表示領域には、隔壁部と前記隔壁部により区画形成された凹状区画領域を備え、前記表示領域には、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部分毎に設けられた複数のＥＬ素子と、該複数のＥＬ素子の各々に接続され前記走査線及び前記データ線により動作するスイッチング手段とを有し、前記非表示領域には、前記複数の走査線もしくは前記複数のデータ線を駆動する駆動回路と、前記駆動回路に駆動電圧を供給する電源配線と、前記駆動回路を制御する制御信号を供給する制御信号線とを有し、前記表示領域内の前記凹状区画領域は、前記スイッチング手段と電気的に接続されている第１電極及び前記第１電極の上に配置された第２電極と前記第１電極と前記第２電極との間に配置された有機ＥＬ層を有する前記ＥＬ素子を備え、前記非表示領域の前記凹状区画領域は、少なくとも有機ＥＬ層とその上に形成された前記第２電極とを備え、前記電源配線は前記非表示領域の前記凹状区画領域と重畳する部分を有することを特徴とする。
上記課題を解決するために、本発明の表示装置は、基板上に、表示に寄与する表示領域と、表示に寄与しない非表示領域とを含むとともに、該表示領域及び非表示領域には、隔壁部と該隔壁部により区画形成された凹状区画領域とが所定のマトリクスパターンで配列され、
前記表示領域は、前記凹状区画領域の凹状底部に前記基板側から少なくとも第１電極層と、表示若しくは非表示を切り換え可能な物質を含む表示主体層と、第２電極層とを含み、
前記非表示領域は、前記凹状区画領域の凹状底部に前記基板側から少なくとも前記表示主体層と、第２電極層とを含み、
さらに前記基板上には、前記第１電極層に接続され、該第１電極層への通電制御を行うスイッチング手段と、該スイッチング手段に接続され、そのスイッチング手段の作動を制御する作動制御手段と、該作動制御手段を駆動させるための駆動制御信号が導通する駆動制御信号導通部とが設けられ、
前記駆動制御信号導通部が、少なくとも前記非表示領域に配置された部分を含み、さらに前記基板を平面視した場合に、前記隔壁部と重畳する部分を含むように配置されていることを特徴とする。
【０００８】
このような表示装置においては、隔壁部により区画形成された凹状区画領域がマトリクスパターンで配列して画素を形成することとなるが、例えばこのようなマトリクスパターンで画素を配列する場合には、該画素の全てを表示に寄与する表示領域（実画素）とせず、その一部を表示に寄与しない非表示領域（ダミー画素）として形成することがある。これは、製造上の問題で、例えば上記表示本体層を各凹状区画領域に層形成する際、特に基板上の周縁部の凹状区画領域において該表示本体層の層厚を均一に形成することが困難な場合があり、そのような場合においては、上記層厚が不均一となり得る凹状区画領域を含む領域を非表示領域として形成することで、表示本体層の層厚不均一による表示上の不具合を解消している。そのような不具合としては、例えばコントラストの低下、表示むら、画素寿命の低下等が挙げられる。
ところで、上記非表示領域はの通常の表示機能を果たしてはいない。
そこで、本発明者は、該非表示領域を積極的に有効利用するために、上記スイッチング手段の作動制御を行う作動制御手段への駆動制御信号の導通部を少なくとも非表示領域に形成した。したがって、非表示領域と同様、実質的に表示機能を担わない駆動制御信号導通部が該非表示領域に配置されるため、基板上における表示機能を担わない部分の面積が相殺されるものとなり、基板上の表示不能な領域の増大を低減させることが可能となる。
さらに駆動制御信号導通部を基板厚さ方向において隔壁部の下側に位置するように、すなわち表示方向において隔壁部と駆動制御信号導通部とが重畳配置する構成とした。この場合、基板を平面視した場合に、駆動制御信号導通部が隔壁部と重畳配置する部分を含むように配置され、非表示領域の第２電極層と駆動制御信号導通部との間の距離が比較的大きなものとなる。すなわち、第２電極層と駆動制御信号導通部との間の距離が、凹状区画領域よりも相対的に大きな隔壁部の下方に駆動制御信号導通部を設けることで、該第２電極層と駆動制御信号導通部との間のキャパシタンスが、凹状区画部の下方に設けるよりも小さくなり、該キャパシタンスによる駆動制御信号への外的影響が低減される。ここで、凹状区画領域は駆動制御信号導通部側（基板側）に凹んだ底部を具備しており、その底部に第２電極層を含んでいるため、隔壁部と比して静電容量が大きくなる傾向にあり、逆に隔壁部は駆動制御信号導通部側（基板側）から突出した凸部を具備しており、その凸部の頂側に第２電極層を含んでいるため凹状区画領域と比して静電容量が小さくなる傾向にある。
したがって、このような本発明の表示装置は、通常の表示を行わない領域を低減し基板を表示領域として有効に利用できるとともに、駆動制御信号への外的影響、例えばパルス波形変化等に基づく当該表示装置の誤作動発生を防止ないし抑制することが可能となる。なお、上記表示装置において、表示本体層には表示物質として例えば有機ＥＬ物質を用いることができ、その他にも、表示物質として液晶物質を用いることもできる。
【０００９】
また、前記作動制御手段を駆動させるための駆動電圧が印加する駆動電圧導通部が基板上に設けられ、該駆動電圧導通部及び前記駆動制御信号導通部と前記第２電極層との間には絶縁層が形成され、前記駆動制御信号導通部は前記駆動電圧導通部と比して前記第２電極側に遠い絶縁層領域に形成されているものとすることができる。この場合、駆動電圧導通部に対しては上述したキャパシタにより電流値低下が補償されるとともに、駆動制御信号導通部に対しては相対的に上記キャパシタが形成し難くなり、制御信号に対する外的悪影響が生じ難くなる。また、前記非表示領域は、前記基板と前記表示本体層との間に位置する第１電極層を備え、さらに該第１電極層と前記第２電極層との間の導通を遮る絶縁層を備えるものとすることができる。この場合、絶縁層により各電極間の通電が不可能、若しくは表示領域よりも相対的に通電困難となり、非表示領域が形成されるものとされている。なお、製造時において例えば各電極層、表示本体層、絶縁層等をフォトリソグラフィにて形成する場合、該絶縁層を凹状区画領域の全域に形成するか、若しくは絶縁層の一部を開口させて絶縁空乏層を形成するかにより、表示領域、若しくは非表示領域のいずれかを簡便に形成することが可能となる。
【００１０】
さらに、該絶縁層の表層面が、前記隔壁部の表層面と比して相対的に前記表示本体層との親和性が高い材質にて構成されているものとすることができる。この場合、表示本体層の層厚が隔壁部近傍で大きくなる等の不具合が生じにくく、該層厚を一層均一にすることが可能となり、ひいては表示むら等の不具合が生じにくくなる。
【００１１】
次に、前記基板上には、複数の走査線及び複数のデータ線がマトリクス状に形成されるとともに、前記スイッチング手段が該走査線とデータ線に接続され、前記作動制御手段が前記データ線を導通する信号に関する制御を行うデータ制御手段を含むことができる。一方、前記スイッチング手段が前記走査線とデータ線に接続され、前記作動制御手段が前記走査線を導通する信号に関する制御を行う走査制御手段を含むものとすることも可能で、勿論、作動制御手段がデータ制御手段及び走査制御手段のそれぞれを含むものとすることも可能である。
さらに、前記基板上には、複数の検査線が形成されるとともに、前記スイッチング手段が該検査線に接続され、前記作動制御手段が前記検査線を導通する信号に関する制御を行う検査制御手段を含むものとすることも可能で、勿論、作動制御手段がデータ制御手段及び走査制御手段、検査制御手段のそれぞれを含むものとすることも可能である。この場合、作動制御手段により走査線及び／又はデータ線及び／又は検査線を導通する信号に関する制御を確実に行うことが可能となり、さらにこれら走査線及び／又はデータ線及び／又は検査線、スイッチング手段等を基板上に配設するため、基板面積の有効利用が望まれるが、本発明のような作動制御手段への駆動制御信号導通部の構成を採用することにより該有効利用と、駆動制御信号の安定した送信が可能となり得る。
【００１２】
ところで、表示物質として有機ＥＬ物質又は液晶物質等を用いる場合、例えば該表示物質を構成する発光物質又は液晶物質等を各画素（凹状区画領域）に対してインクジェット法にて表示本体層を形成することが可能である。該インクジェット法では上述した表示本体層の層厚の不均一化を抑制するために、非表示領域を所定領域、例えば基板面の周縁部において形成する場合がある。したがって、このようなインクジェット法を用いて表示本体を形成した場合、本発明の構成を採用することで、基板面における非表示領域の有効利用が可能となる。
【００１３】
なお、本発明の電子機器は、上記表示装置を表示部として備えたことを特徴とする。このような電子機器としては、例えば携帯電話、時計や、ワープロ、パソコン等の情報処理装置等を例示することができる。これら電子機器は小型のものが多いが、本発明の表示装置を採用することで表示領域の有効利用が可能となり、機器全体が小型であるにも拘らず比較的大きな表示領域を確保することが可能となる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１５】
まず、表示主体層を構成する電気光学物質の一例としてエレクトロルミネッセンス（以下ＥＬと記す）を用いたＥＬ表示装置に本発明の構成を適用した実施形態について説明する。図１及び図２は、本実施形態に係るＥＬ表示装置の構成を模式的に示す平面図及びＡ−Ｂ断面図である。同図に示すＥＬ表示装置１０１は、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス方式のＥＬ表示装置である。
【００１６】
ＥＬ表示装置１０１は、各画素ににデータ信号を書き込むか否かを制御するスイッチング手段としてのＴＦＴ（図３に示すＴＦＴ２４であって、画素用ＴＦＴとも言う）に加え、走査線駆動回路８０及び検査回路９０を構成するスイッチング手段の駆動手段たるＴＦＴ（駆動回路用ＴＦＴとも言う）を基板２０上に形成している。また、当該表示装置１０１の画素部１１０は、パネル表示に寄与する実画素領域１１１と、画素部１１０から実画素領域１１１を除いた領域に形成され、通常の表示に寄与しないダミー領域１１２とを備えている。
【００１７】
ＥＬ表示装置１０１は、図２に示すように、相互に対向するアクティブマトリクス基板２０と、封止基板（対向基板）３０とが封止樹脂４０を介して貼り合わされるとともに、両基板２０，３０と封止樹脂４０とに囲まれた領域に、乾燥剤４５が挿入された構成となっており、さらに両基板２０，３０間に形成された空間には窒素ガスなどの不活性ガスが充填されたガス充填層４６を形成している。また、アクティブマトリクス基板２０上には陽極（画素電極）２３と、該陽極（画素電極）２３から正孔を注入／輸送可能な正孔／注入輸送層７０（図３参照）と、電気光学物質の一つである有機ＥＬ物質（以下、発光層、または有機ＥＬ層ともいう）６０とを介して陰極２２２が例えば蒸着等により形成されている。アクティブマトリクス基板２０及び封止基板（対向基板）３０は、ガラスや石英、プラスチックといった光透過性を有する絶縁性の板状部材が用いられる。
【００１８】
ここで、画素用ＴＦＴ２４（図３参照）を駆動するための走査線駆動回路８０は、アクティブマトリクス基板２０上に設けられている。一方、データ線駆動回路１００はデータドライバＩＣとして外付けで設けられている。もちろん、同一アクティブマトリクス基板２０にデータ線駆動回路１００を設けることも可能である。
また、検査回路９０は、当該表示装置１０１の作動状況あるいは初期不良等を検査するための回路であって、例えば該検査結果を外部に出力するための検査情報出力手段を備えている。
【００１９】
上記走査線駆動回路８０及びデータ線駆動回路１００は、走査線及びデータ線に導通する信号の出力制御を行う走査制御手段及びデータ制御手段として構成され、これら走査線及びデータ線が上記画素用ＴＦＴ２４（図３参照）に接続されている。すなわち、走査線駆動回路８０及びデータ線駆動回路１００からの作動指令信号に基づいて画素用ＴＦＴ２４（図３参照）が作動し、該画素用ＴＦＴ２４が画素電極２３への通電制御を行っている。
【００２０】
走査線駆動回路８０及びデータ線駆動回路１００の駆動電流または駆動電圧は、所定の電源部から駆動電圧導通部３１０（図２参照）及び駆動電圧導通部３４０（図４参照）を介して供給されている。また、これら走査線駆動回路８０及びデータ線駆動回路１００への駆動制御信号は、当該表示装置１０１の作動制御を司る所定のメインドライバ等から駆動制御信号導通部３２０（図２参照）及び駆動制御信号導通部３５０（図４参照）を介して送信されるようになっている。なお、この場合の駆動制御信号とは、例えば、上記走査線あるいはデータ線への信号出力のタイミングを制御する信号、走査線駆動回路８０及びデータ線駆動回路１００の制御に関連するクロック信号、イネーブル信号等の種々の制御信号等の指令信号のことを言う。
【００２１】
次に、図３は表示領域内において実画素部１１１に対応して設けられたＴＦＴ（画素用ＴＦＴ）２４の近傍の構成を示す断面図である。同図に示すように、アクティブマトリクス基板２０の表面には、酸化シリコンを主体とする下地保護層２８１を下地として、その上層にはシリコン層２４１が形成されている。このシリコン層２４１の表面は、酸化シリコン及び／又は窒化シリコンを主体とするゲート絶縁層２８２によって覆われている。そして、このシリコン層２４１のうち、ゲート絶縁層２８２を挟んでゲート電極２４２と重なる領域がチャネル領域２４１ａとされている。なお、このゲート電極２４２は走査線の一部である。一方、シリコン層２４１を覆い、ゲート電極２４２が形成されたゲート絶縁層２８２の表面は、酸化シリコンを主体とする第１層間絶縁層２８３によって覆われている。なお、本明細書において、「主体」とする成分とは最も含有率の高い成分のことを言うものとする。
【００２２】
また、シリコン層２４１のうち、チャネル領域２４１ａのソース側には低濃度ソース領域２４１ｂ及び高濃度ソース領域２４１Ｓが設けられる一方、チャネル領域２４１ａのドレイン側には低濃度ドレイン領域２４１ｃ及び高濃度ドレイン領域２４１Ｄが設けられて、いわゆるＬＤＤ（Light Doped Drain）構造となっている。このうち、高濃度ソース領域２４１Ｓは、ゲート絶縁層２８２と第１層間絶縁層２８３とに亙って開孔するコンタクトホールを介して、ソース電極２４３に接続されている。このソース電極２４３は、上述したデータ線（図３における紙面垂直方向に延在する）の一部として構成される。一方、高濃度ドレイン領域２４１Ｄは、ゲート絶縁層２８２と第１層間絶縁層２８３とに亙って開孔するコンタクトホールを介して、ソース電極２４３と同一層からなるドレイン電極２４４に接続されている。
【００２３】
ソース電極２４３及びドレイン電極２４４が形成された第１層間絶縁層２８３の上層は、例えばアクリル系の樹脂成分を主体とする第２層間絶縁層２８４によって覆われている。また、アクリル系の絶縁膜以外にも、窒化シリコン、酸化シリコンからなる絶縁膜を形成する事ができる。
そして、ＩＴＯからなる画素電極２３が、この第２層間絶縁層２８４の面上に形成されるとともに、当該第２層間絶縁層２８４に設けられたコンタクトホール２３ａを介してドレイン電極２４４に接続されている。すなわち、画素電極２３は、ドレイン電極２４４を介して、シリコン層２４１の高濃度ドレイン電極２４１Ｄに接続されている。
【００２４】
なお、走査線駆動回路８０及び検査回路９０に含まれるＴＦＴ（駆動回路用ＴＦＴ）、すなわち、例えばこれらの駆動回路のうち、シフトレジスタに含まれるインバータを構成するＮチャネル型又はＰチャネル型のＴＦＴは、画素電極２３と接続されていない点を除いて上記ＴＦＴ２４と同様の構造となっている。
【００２５】
画素電極２３が形成された第２層間絶縁層２８４の表面は、例えば酸化シリコンを主体とする親水性制御層２５と、アクリルやポリイミド等からなる有機バンク層２２１によって覆われている。そして、画素電極２３には親水性制御層２５に設けられた開口部２５ａ、及び有機バンク２２１に設けられた開口部２２１ａ内側に、正孔注入／輸送層７０と、有機ＥＬ層６０とが画素電極２３側からこの順で積層されている。
【００２６】
正孔注入／輸送層７０と、有機ＥＬ層６０との上層は、例えばＣａ２２２、Ａｌを積層して形成した陰極５０によって覆われている。ＥＬ表示装置１０１は、基本的に以上の構成により作成されるが、図２では、封止基板３０を用いて乾燥剤４５を使用することにより高寿命化を図った構成となっている。
【００２７】
図２に戻り、本実施例の表示装置１０１においては、上記走査線側駆動電圧導通部３１０がダミー領域１１２に形成され、特に有機バンク層２２１により区画形成された凹状区画領域２２３の下方に形成されている。すなわち、走査線側駆動電圧導通部３１０が、有機バンク層２２１を回避して配置され、当該表示装置１０１若しくは基板２０を平面視した場合に、ダミー領域１１２の凹状区画領域２２３と重なる位置に少なくとも形成されている。
【００２８】
これはダミー領域１１２が表示に寄与しない非表示領域であって、駆動電圧導通部３１０とを重ねて配置した構造である。すなわち、図２に示すように、表示可能方向においてこれらを重畳配置したものである。これにより、非表示画素部の有効利用が図られている。凹状区画領域２２３に上部から順に陰極５０、２２２、親水性制御層２５、絶縁層２８４、電源配線（駆動電圧導通部）３１０と形成することで、これらを隔壁部に形成するよりも電源配線と陰極との間の距離を小さく出来る。その為、電源配線と陰極との間の静電容量をより多く確保することができることにより、電源配線部における電圧値が低下した場合でも、上記静電容量により電源低下が補償されるものとなり、例えば駆動電圧低下による表示装置の誤作動等の不具合発生を防止ないし抑制することが可能となっている。
【００２９】
また、走査線側駆動制御信号導通部（回路用制御信号線）３２０については、ダミー画素部１１２に形成され、特に有機バンク層２２１の下方に形成されている。すなわち、走査線側駆動制御信号導通部３２０が、有機バンク層２２１に対応して配置され、当該表示装置１０１若しくは基板２０を平面視した場合に、ダミー画素部１１２の有機バンク層２２１と重なる位置に少なくとも形成されている。
【００３０】
これはダミー領域１１２が表示に寄与しない非表示画素部であって、該非表示画素部と、駆動制御信号導通部３２０とを、表示可能方向において重畳配置したものである。これにより、非表示画素部の有効利用が図られている。また、駆動制御信号導通部３２０を有機バンク層２２１の下方に重畳配置して形成することで、上記凹状区画領域２２３と重畳配置して形成したときと比して、該駆動制御信号導通部３２０と陰極２２２との間の距離が相対的に大きくなり、上述のような高い静電容量を具備したキャパシタが形成され難く、駆動制御信号導通部３２０を導通する信号に対する影響を低減することが可能となる。すなわち、駆動制御信号導通部３２０を導通するパルス信号は、上記のようなキャパシタの形成によりパルス波形が鈍ってしまう等の不具合が生じる場合があるが、本実施例のように、高い静電容量を具備し難い位置に駆動制御信号導通部５０を配置することで、該不具合発生を防止ないし抑制することができる。
【００３１】
一方、図４は図１の平面図に示したＣ−Ｄ断面図である。この場合も、検査回路９０を駆動させるための検査回路側駆動電圧導通部３４０が、ダミー領域１１２内であって、更に有機バンク層２２１により区画形成された凹状区画領域２２３の下方に重畳配置して形成されている。また、データ線側駆動制御信号導通部３５０は、ダミー領域１１２内であって、更に有機バンク層２２１の下方に重畳配置して形成されている。これにより、走査線側駆動電圧導通部３１０及び走査線側駆動制御信号導通部３２０の場合と同様、実質的に表示機能を具備しないダミー領域１１２の有効利用が可能となるとともに、検査回路９０への安定した駆動電流の供給及びデータ信号の送信が可能となる。なお、データ線駆動回路１００を同一基板２０上に形成した場合、駆動電圧導通部及び駆動制御信号導通部を、それぞれ上記ダミー領域１１２の凹状区画領域２２３及び有機バンク層２２１の下方に重畳配置させることにより、同様の効果を得ることができる。
【００３２】
次に、本実施形態に係る表示装置１０１の製造プロセスの一例について説明する。
まず、図５ないし図８を参照して、表示装置１０１の製造プロセス、特にアクティブマトリクス基板２０上の各構成要素に関する製造プロセスを説明する。なお、図５ないし図８に示す各断面図は、図１中のＡ−Ｂ線の断面のうち走査線駆動回路８０が形成され、ダミー領域１１２が形成される領域の断面１１５（図５（ａ）参照）と、実画素１１１（ＴＦＴ２４）が形成される領域の断面１１６（図５（ａ）参照）とにそれぞれ対応している。なお、以下の説明において、不純物濃度は、いずれも活性化アニール後の不純物として表される。
【００３３】
まず、図５（ａ）に示すように、石英基板やガラス基板などの絶縁性基板であるアクティブマトリクス基板２０の表面に、シリコン酸化膜などからなる下地保護層２８１を形成する。
次に、ＩＣＶＤ法、プラズマＣＶＤ法などを用いてアモルファスシリコン層５０１を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層とする。
さらに、図５（ｂ）に示すように、当該ポリシリコン層をフォトリソグラフィ法によってパターニングし、島状のシリコン層２４１，２５１及び２６１を形成する。このうちシリコン層２４１は、表示領域内に形成され、画素電極２３に接続されるＴＦＴ（画素用ＴＦＴ）２４を構成するものであり、シリコン層２５１，２６１は、走査線駆動回路８０に含まれるＰチャネル型及びＮチャネル型のＴＦＴ（駆動回路用ＴＦＴ）をそれぞれ構成するものである。
【００３４】
次に、図５（ｂ）に示すように、プラズマＣＶＤ法、熱酸化法などにより、シリコン層の全表面に厚さが約３０ｎｍ〜２００ｎｍのシリコン酸化膜からなるゲート絶縁層２８２を形成する。ここで、熱酸化法を利用してゲート絶縁層２８２を形成する際には、シリコン層２４１，２５１及び２６１の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。チャネルドープを行う場合には、例えば、このタイミングで約１×１０12ｃｍ-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン層２４１，２５１及び２６１は、不純物濃度が約１×１０17ｃｍ-3の低濃度Ｐ型のシリコン層となる。
【００３５】
次に、Ｐチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴのチャネル層の一部にイオン注入選択マスクを形成し、この状態でリンイオンを約１×１０15ｃｍ-2のドーズ量でイオン注入する。その結果、パターニング用マスクに対してセルフアライン的に高濃度不純物が導入されて、図５（ｃ）に示すように、シリコン層２４１及び２６１中に高濃度ソース領域２４１Ｓ及び２６１Ｓ並びに高濃度ドレイン領域２４１Ｄ及び２６１Ｄが形成される。
【００３６】
次に、図５（ｃ）に示すように、ゲート絶縁層２８２の表面全体に、ドープドシリコンやシリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜といった金属膜からなるゲート電極形成用導電層５０２を形成する。当該導電層５０２の厚さは概ね５００ｎｍ程度である。その後、パターニング法により、図５（ｄ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴを形成するゲート電極２５２、画素用ＴＦＴを形成するゲート電極２４２、Ｎチャネル型の駆動回路用ＴＦＴを形成するゲート電極２６２を形成する。また、駆動制御信号導通部３２０（３５０）、陰極電源配線の第１層１２１も同時に形成する。なお、この場合、駆動制御信号導通部３２０（３５０）はダミー領域１１２に配設するものとされている。
【００３７】
続いて、図５（ｄ）に示すように、ゲート電極２４２，２５２及び２６２をマスクとして用い、シリコン層２４１，２５１及び２６１に対してリンイオンを約４×１０13ｃｍ-2のドーズ量でイオン注入する。その結果、ゲート電極２４２，２５２及び２６２に対してセルフアライン的に低濃度不純物が導入されて、図５（ｃ）及び（ｄ）に示すように、シリコン層２４１及び２６１中に低濃度ソース領域２４１ｂ及び２６１ｂ、並びに低濃度ドレイン領域２４１ｃ及び２６１ｃが形成される。また、シリコン層２５１中に低濃度不純物領域２５１Ｓ及び２５１Ｄが形成される。
【００３８】
次に、図６（ｅ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴ２５２以外を覆うイオン注入選択マスク５０３を形成する。このイオン注入選択マスク５０３を用いて、シリコン層２５１に対してボロンイオンを約１．５×１０15ｃｍ-2のドーズ量でイオン注入する。結果として、Ｐチャネル型駆動回路用ＴＦＴを構成するゲート電極２５２もマスクとして機能するため、シリコン層２５２中にセルフアライン的に高濃度不純物がドープされる。従って、２５１Ｓ及び２５１Ｄはカウンタードープされ、Ｐ型チャネル型の駆動回路用ＴＦＴのソース領域及びドレイン領域となる。
【００３９】
次いで、図６（ｆ）に示すように、アクティブマトリクス基板２０の全面に亙って第１層間絶縁層２８３を形成するとともに、フォトリソグラフィ法を用いて当該第１層間絶縁層２８３をパターニングすることによって、各ＴＦＴのソース電極及びドレイン電極に対応する位置にコンタクトホールＣを形成する。
【００４０】
次に、図６（ｇ）に示すように、第１層間絶縁層２８３を覆うように、アルミニウムやクロム、タンタル等の金属からなる導電層５０４を形成する。この導電層５０４の厚さは概ね２００ｎｍないし８００ｎｍ程度である。この後、導電層５０４のうち、各ＴＦＴのソース電極及びドレイン電極が形成されるべき領域２４０ａ、駆動電圧導通部３１０（３４０）が形成されるべき領域３１０ａ、陰極電源配線の第２層が形成されるべき領域１２２ａを覆うようにパターニング用マスク５０５を形成するとともに、当該導電層５０４をパターニングして、図７（ｈ）に示すソース電極２４３，２５３，２６３、ドレイン電極２４４，２５４，２６４を形成する。
【００４１】
次いで、図７（ｉ）に示すように、これらが形成された第１層間絶縁層２８３を覆う第２層間絶縁層２８４を、例えばアクリル系などの樹脂材料によって形成する。この第２層間絶縁層２８４は、約１〜２μｍ程度の厚さに形成されることが望ましい。なお、窒化シリコンあるいは酸化シリコンにより第２層間絶縁膜を形成する事も可能であり、窒化シリコンの膜厚としては２００ｎｍ、酸化シリコンの膜厚としては８００ｎｍに形成することが望ましい。
続いて、図７（ｊ）に示すように、第２層間絶縁層２８４のうち、画素用ＴＦＴのドレイン電極２４４に対応する部分をエッチングにより除去してコンタクトホール２３ａを形成する。
【００４２】
この後、アクティブマトリクス基板２０の全面を覆うようにＩＴＯ等の透明電極材料からなる薄膜を形成する。そして、当該薄膜をパターニングすることにより、図８（ｋ）に示すように、第２層間絶縁層２８４のコンタクトホール２３ａを介してドレイン電極２４４と導通する画素電極２３を形成すると同時に、ダミー領域のダミーパターン２６も形成する（図２では、これら画素電極２３、ダミーパターン２６を総称して画素電極２３としている）。ダミーパターン２６は、第２層間絶縁層２８４を介して下層のメタル配線へ接続しない構成とされている。すなわち、ダミーパターン２６は、島状に配置され、表示領域に形成されている画素電極２３の形状とほぼ同一の形状を有している。もちろん、表示領域に形成されている画素電極２３の形状とは異なる構造で有っても良い。なお、この場合、ダミーパターン２６は少なくとも上記駆動電圧導通部３１０（３４０）の上方に位置するものを含むものとされている。
【００４３】
次に、図８（ｌ）に示すように、画素電極２３、ダミーパターン２６上、及び第２層間絶縁膜上に絶縁層たる親水性制御層２５を形成する。なお、画素電極２３においては一部が開口する態様にて絶縁層（親水性制御層）２５を形成し、該開口部２５ａ（図３も参照）において画素電極２３からの正孔移動が可能とされている。逆に、開口部２５ａを設けないダミーパターン２６においては、絶縁層（親水性制御層）２５が正孔移動遮蔽層となって正孔移動が生じないものとされている。
【００４４】
次に、絶縁層（親水性制御層）２５の所定位置を覆うように有機バンク層２２１を形成する。具体的な有機バンク層の形成方法としては、例えばアクリル樹脂、ポリイミド樹脂等のレジストを溶媒に溶かしたものを、スピンコート、ディップコート等により塗布して有機質層を形成する。なお、有機質層の構成材料は、後述するインクの溶媒に溶解せず、しかもエッチング等によってパターニングしやすいものであればどのようなものでもよい。さらに、有機質層をフォトリソグラフィ技術等により同時にエッチングして、有機質物のバンク開口部２２１ａを形成し、開口部２２１ａに壁面を備えた有機バンク層（隔壁部）２２１が形成される。なお、この場合、有機バンク層２２１は少なくとも上記駆動制御信号導通部３２０（３５０）の上方に位置するものを含むものとされている。
【００４５】
続いて、有機バンク層２２１の表面に、親インク性を示す領域と、撥インク性を示す領域とを形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的に該プラズマ処理工程は、予備加熱工程と、バンク部２２１の上面及び開口部２２１ａの壁面並びに画素電極２３の電極面（画素電極の表面）２３ｃ、絶縁層（親水性制御層）２５の上面を親インク性にする親インク化工程と、有機バンク層の上面及び開口部の壁面を撥インク性にする撥インク化工程と、冷却工程とを具備している。
【００４６】
すなわち、基材（バンク等を含む基板２０）を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親インク化工程として大気雰囲気中で酸素を反応ガスとするプラズマ処理（酸素プラズマ処理）を行う。続いて、撥インク化工程として大気雰囲気中で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ4プラズマ処理）を行い、プラズマ処理のために加熱された基材を室温まで冷却することで、親インク性及び撥インク性が所定箇所に付与されることとなる。なお、画素電極２３の電極面２３ｃ及び絶縁層（親水性制御層）２５についても、このＣＦ4プラズマ処理の影響を多少受けるが、画素電極２３の材料であるＩＴＯ（Indium Tin Oxide）及び絶縁層（親水性制御層）２５の構成材料である酸化シリコンあるいは酸化チタン等は結果として親インク性を保つ。
【００４７】
続いて図８（ｌ）に示す正孔注入／輸送層７０（図３も参照）を形成するべく正孔注入／輸送層形成工程が行われる。正孔注入／輸送層形成工程では、インクジェット法により、正孔注入／輸送層材料を含む組成物インクを電極面２３ｃ上に吐出した後に、乾燥処理及び熱処理を行い、電極２３上に正孔注入／輸送層７０を形成する。なお、この正孔注入／輸送層形成工程以降は、正孔注入／輸送層７０及び発光層（有機ＥＬ層）６０の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気等の不活性ガス雰囲気で行うことが好ましい。例えば、インクジェットヘッド（図示略）に正孔注入／輸送層材料を含む組成物インクを充填し、インクジェットヘッドの吐出ノズルを絶縁層（親水性制御層）２５に形成された上記開口部２５ａ内に位置する電極面２３ｃに対向させ、インクジェットヘッドと基材（基板２０）とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御されたインク滴を電極面２３ｃに吐出する。次に、吐出後のインク滴を乾燥処理して組成物インクに含まれる極性溶媒を蒸発させることにより、正孔注入／輸送層７０が形成される（図８（ｌ）及び図３参照）。
【００４８】
なお、組成物インクとしては、例えば、ポリエチレンジオキシチオフェン等のポリチオフェン誘導体と、ポリスチレンスルホン酸等の混合物を、イソプロピルアルコール等の極性溶媒に溶解させたものを用いるこいとができる。ここで、吐出されたインク滴は、親インク処理された電極面２３ｃ上に広がり、絶縁層（親水性制御層）２５の開口部２５ａ内に満たされる。その一方で、撥インク処理された有機バンク層２２１の上面では、インク滴がはじかれて付着しない。従って、インク滴が所定の吐出位置からはずれて有機バンク層２２１の上面に吐出されたとしても、該上面がインク滴で濡れることがなく、弾かれたインク滴が絶縁層（親水性制御層）２５の開口部２５ａ内に転がり込むものとされている。
【００４９】
続いて図８（ｌ）に示す発光層（有機ＥＬ層）６０（図３も参照）を形成するべく発光層形成工程が行われる。発光層形成工程では、上記と同様なインクジェット法により、発光層用材料を含む組成物インクを正孔注入／輸送層７０上に吐出した後に乾燥処理及び熱処理して、有機バンク層２２１に形成された開口部２２１ａ内に発光層６０を形成する。
【００５０】
発光層形成工程では、正孔注入／輸送層７０の再溶解を防止するために、発光層形成の際に用いる組成物インクの溶媒として、正孔注入／輸送層７０に対して不溶な無極性溶媒を用いる。しかし、その一方で正孔注入／輸送層７０は、無極性溶媒に対する濡れ性が低いため、無極性溶媒を含む組成物インクを正孔注入／輸送層７０上に吐出しても、正孔注入／輸送層７０により発光層用の組成物インクが弾かれ、正孔注入／輸送層７０と発光層６０とを密着させることができなくなる場合がある他、発光層６０を均一に塗布できない惧れがある。そこで、無極性溶媒に対する正孔注入／輸送層７０の表面の濡れ性を高めるために、発光層形成の前に表面改質工程を行うことが好ましい。その表面改質工程は、例えば上記無極性溶媒と同一溶媒又はこれに類する溶媒をインクジェット法、スピンコート法又はディップ法等により正孔注入／輸送層７０上に塗布した後に乾燥することにより行うものとすることができる。なお、ここで用いる表面改質用溶媒としては、組成物インクの無極性溶媒と同一なものとして例えば、シクロヘキシルベンゼン、ジハイドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン等を例示でき、組成物インクの無極性溶媒に類するものとしては、例えばトルエン、キシレン等を例示することができる。
【００５１】
表面改質工程に続く上記インクジェット法による発光層形成工程としては、例えばインクジェットヘッド（図示略）に、青色（Ｂ）発光層の材料を含有する組成物インクを充填し、インクジェットヘッドの吐出ノズルを絶縁層（親水性制御層）２５の開口部２５ａ内に位置する正孔注入／輸送層７０に対向させ、インクジェットヘッドと基材とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御されたインク滴として吐出し、このインク滴を正孔注入／輸送層７０上に吐出する。
【００５２】
発光層６０を構成する発光材料としては、フルオレン系高分子や、（ポリ）パラフェニレンビニレン誘導体、ポリフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、ペリレン系色素、クマリン系色素、ローダミン系色素、その他ベンゼン誘導体に可溶な低分子有機ＥＬ材料、高分子有機ＥＬ材料等も用いることができる。例えば、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等を用いることができる。一方、無極性溶媒としては、正孔注入／輸送層７０に対して不溶なものが好ましく、例えば、シクロヘキシルベンゼン、ジハイドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン等を用いることができる。
【００５３】
吐出されたインク滴は、正孔注入／輸送層７０上に広がって親水性制御層２５の開口部２５ａ内に満たされる。その一方で、撥インク処理された有機バンク層２２１上面では、インク滴が弾かれて付着しない。これにより、インク滴が所定の吐出位置からはずれて有機バンク層２２１上面に吐出されたとしても、該上面がインク滴で濡れることがなく、インク滴が上記親水性制御層２５の開口部２５ａ内に転がり込み、さらに有機バンク層２２１の開口部２２１ａ内に吐出・充填される。続いて、吐出後のインク滴を乾燥処理することにより組成物インクに含まれる無極性溶媒を蒸発させ、青色発光層（発光層６０）が形成される。
【００５４】
さらに、青色発光層の場合と同様にして、例えば赤色発光層（発光層６０）を形成し、最後に緑色発光層（発光層６０）を形成する。なお、各色の発光層６０の形成順序は、発光層材料の構成成分数が少ないものから順に行うことが好ましい。成分数の多い色の発光層を先に形成すると、後から形成した別の色の発光層の組成物インクから蒸発した溶媒蒸気によって、先に形成した発光層が再溶解して成分分離を起こす惧れがあるので好ましくない。
なお、正孔注入／輸送層、発光層をそれぞれインクジェットプロセスにより形成するが、この際、インクジェットヘッドは発光ドット間のピッチにより傾き方向を制御している。すなわち、インクジェットヘッドに形成されているノズルのピッチと、発光ドットのピッチとは必ずしも一致しないため、ヘッドの傾けて配置することにより発光ドットのピッチに合うように調整するのである。
【００５５】
続いて図８（ｍ）に示す陰極２２２、５０を形成するべく陰極形成工程が行われる。該陰極形成工程においては、発光層６０及び有機バンク層２２１の全面に、陰極２２２、５０となる下部陰極層及び上部陰極層を順次積層する。下部陰極層は仕事関数が上部陰極層よりも相対的に小さいもので構成することが好ましく、例えばフッ化リチウム、カルシウム、アルミニウム等を用いることができる。また、上部陰極層は下部陰極層を保護するもので、下部陰極層よりも仕事関数が相対的に大きいもので構成することが好ましく、製法としては例えば蒸着法、スパッタ法、ＣＶＤ法等で形成することが好ましく、特に蒸着法で形成することが、発光層６０の熱による損傷を防止できる点で好ましい。なお、ここでは図８の２２２がカルシウム（下部陰極層）、５０がアルミニウム（上部陰極層）に対応する。更に、Ａｌ以外にもＡｇ膜、Ｍｇ／Ａｇ積層膜等を用いることができる。
【００５６】
最後に、図８（ｍ）に示す封止基板３０を形成するべく封止工程を行う。この封止工程では、封止基板３０の内側に乾燥剤４５を挿入しつつ、該封止基板３０とアクティブマトリクス基板２０とを接着剤４０にて封止する。なお、この封止工程は、窒素、アルゴン、ヘリウム等の不活性ガス雰囲気で行うことが好ましい。大気中で行うと、反射層５０にピンホール等の欠陥が生じていた場合に、この欠陥部分から水や酸素等が陰極２２２に侵入して陰極２２２が酸化される惧れがある。
【００５７】
以上のような製造プロセスにより、図１〜図３に示すような表示装置１０１が得られる。
【００５８】
以下、本発明の表示装置を備えた電子機器について幾つかの例を示す。
図９（ａ）は、携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の表示装置を用いた表示部である。
図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の表示装置を用いた表示部である。
【００５９】
図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の表示装置を用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、本発明の構成を採用することで、安定した電力供給を実現することが可能となる。また、これら電子機器は小型のものが多いなか、本発明の表示装置を採用することで機器全体が小型であるにも拘らず比較的大きな表示領域を確保することが可能となる。
【００６０】
【発明の効果】
本発明の表示装置によると、基板上において表示を行うことが不可能な領域（駆動制御信号導通部とダミー画素領域）を相殺させ、該基板上の表示不可能な領域の増大を低減可能となり、有効な表示領域を増大することが可能となる。さらに、駆動制御信号導通部を隔壁部と重畳配置したため、陰極層と駆動制御信号導通部との間の距離が凹状区画部と重畳配置した場合に比して相対的に大きくなるため、陰極層と駆動制御信号導通部との間のキャパシタンスが小さくなり、該キャパシタンスによる駆動制御信号への外的影響、具体的にはパルス信号の波形鈍り等の発生が低減される。
【図面の簡単な説明】
【図１】 本発明の表示装置の一実施形態たるＥＬ表示装置の平面模式図。
【図２】 図１のＡ−Ｂ断面模式図。
【図３】 図２の要部を拡大した断面模式図。
【図４】 図１のＣ−Ｄ断面模式図。
【図５】 図１のＥＬ表示装置の製造プロセスの一例を示す説明図。
【図６】 図５に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図７】 図６に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図８】 図７に続くＥＬ表示装置の製造プロセスの一例を示す説明図。
【図９】 本発明の電子機器の一実施形態を示す模式図。
【符号の説明】
２０ アクティブマトリクス基板
２３ 陽極層
２４ 画素用ＴＦＴ（スイッチング手段）
６０ 有機ＥＬ層（発光層、表示本体層）
８０ 走査線駆動回路（作動制御手段）
９０ データ線駆動回路（作動制御手段）
１１１ 実画素部
１１２ ダミー画素部
２２１ バンク部
２２１ａ 開口部
２２２ 陰極層
３２０ 走査線側駆動制御信号導通部
３５０ データ線側駆動制御信号導通部
Claims (3)
- 基板上に、表示に寄与する表示領域と、表示に寄与しない非表示領域とを含むとともに、前記表示領域及び前記非表示領域には、隔壁部と前記隔壁部により区画形成された凹状区画領域を備え、
前記表示領域には、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部分毎に設けられた複数のＥＬ素子と、該複数のＥＬ素子の各々に接続され前記走査線及び前記データ線により動作するスイッチング手段とを有し、
前記非表示領域には、前記複数の走査線もしくは前記複数のデータ線を駆動する駆動回路と、前記駆動回路に駆動電圧を供給する電源配線と、前記駆動回路を制御する制御信号を供給する制御信号線とを有し、
前記表示領域内の前記凹状区画領域は、前記スイッチング手段と電気的に接続されている第１電極及び前記第１電極の上に配置された第２電極と前記第１電極と前記第２電極との間に配置された有機ＥＬ層を有する前記ＥＬ素子を備え、
前記非表示領域の前記凹状区画領域は、少なくとも有機ＥＬ層とその上に形成された前記第２電極とを備え、
前記電源配線は前記非表示領域の前記凹状区画領域と重畳する部分を有することを特徴とする表示装置。 - 前記スイッチング手段は、薄膜トランジスタにより構成されており、
前記制御信号線は、前記薄膜トランジスタのゲート電極と同時に形成されており、
前記電源配線は、前記薄膜トランジスタのソース電極及びドレイン電極と同時に形成されていることを特徴とする請求項１に記載の表示装置。 - 請求項１または２に記載の表示装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359770A JP4314820B2 (ja) | 2001-12-11 | 2002-12-11 | 表示装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377299 | 2001-12-11 | ||
| JP2001-377299 | 2001-12-11 | ||
| JP2002359770A JP4314820B2 (ja) | 2001-12-11 | 2002-12-11 | 表示装置及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009075713A Division JP5123877B2 (ja) | 2001-12-11 | 2009-03-26 | 表示装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003241686A JP2003241686A (ja) | 2003-08-29 |
| JP2003241686A5 JP2003241686A5 (ja) | 2006-01-12 |
| JP4314820B2 true JP4314820B2 (ja) | 2009-08-19 |
Family
ID=27790700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002359770A Expired - Fee Related JP4314820B2 (ja) | 2001-12-11 | 2002-12-11 | 表示装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4314820B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1245703C (zh) * | 2001-12-11 | 2006-03-15 | 精工爱普生株式会社 | 显示装置及其电子机器 |
| JP4396272B2 (ja) * | 2003-12-26 | 2010-01-13 | ソニー株式会社 | ディスプレイ装置 |
| JP4599840B2 (ja) * | 2003-12-26 | 2010-12-15 | ソニー株式会社 | ディスプレイ装置 |
| EP2246734A1 (en) * | 2006-05-19 | 2010-11-03 | Sharp Kabushiki Kaisha | Display device |
| JP4748265B2 (ja) * | 2009-11-16 | 2011-08-17 | ソニー株式会社 | ディスプレイ装置 |
| KR102493858B1 (ko) * | 2017-12-29 | 2023-01-30 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100533528C (zh) * | 1997-02-17 | 2009-08-26 | 精工爱普生株式会社 | 显示装置 |
| EP1505648A3 (en) * | 1997-08-21 | 2005-08-10 | Seiko Epson Corporation | Active matrix display device |
| JP4402202B2 (ja) * | 1999-06-29 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
| JP4397463B2 (ja) * | 1999-06-29 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
-
2002
- 2002-12-11 JP JP2002359770A patent/JP4314820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003241686A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5545335B2 (ja) | 表示装置及び電子機器 | |
| KR100498849B1 (ko) | 표시 장치 및 전자 기기 | |
| JP4366988B2 (ja) | 有機ｅｌ装置および電子機器 | |
| JP3901127B2 (ja) | 電気光学装置及び電子機器 | |
| KR100702022B1 (ko) | 유기 일렉트로루미네선스 장치, 유기 일렉트로루미네선스장치의 제조 방법 및 전자 기기 | |
| KR20030064322A (ko) | 발광 장치 및 전자기기 | |
| JP5999218B2 (ja) | 電気光学装置及び電子機器 | |
| JP3627739B2 (ja) | 表示装置及び電子機器 | |
| JP4314820B2 (ja) | 表示装置及び電子機器 | |
| JP3733947B2 (ja) | 表示装置及び電子機器 | |
| JP2006195317A (ja) | 表示装置、表示装置の製造方法及び電子機器 | |
| JP2004303644A (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに電子機器 | |
| JP2003241684A (ja) | 表示装置及び電子機器 | |
| JP4297094B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003282273A (ja) | 表示装置とその製造方法及び電子機器 | |
| JP4301217B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4314820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |