JP4599840B2 - ディスプレイ装置 - Google Patents

ディスプレイ装置 Download PDF

Info

Publication number
JP4599840B2
JP4599840B2 JP2003433395A JP2003433395A JP4599840B2 JP 4599840 B2 JP4599840 B2 JP 4599840B2 JP 2003433395 A JP2003433395 A JP 2003433395A JP 2003433395 A JP2003433395 A JP 2003433395A JP 4599840 B2 JP4599840 B2 JP 4599840B2
Authority
JP
Japan
Prior art keywords
display device
wiring
layer
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003433395A
Other languages
English (en)
Other versions
JP2005189671A (ja
Inventor
淳一 山下
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003433395A priority Critical patent/JP4599840B2/ja
Publication of JP2005189671A publication Critical patent/JP2005189671A/ja
Application granted granted Critical
Publication of JP4599840B2 publication Critical patent/JP4599840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、ディスプレイ装置に関し、例えば有機EL(Electro Luminescence)素子によるディスプレイ装置に適用することができる。本発明は、発光素子の一端の電極に接続されてなる配線パターンを中間配線層の配線パターンを介して引き出すようにして、この中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部を形成することにより、自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
従来、有機EL素子においては、例えばUSP5,684,365、特開平8−234683号公報等にディスプレイ装置への応用が種々に提案されるようになされている。
このようなディスプレイ装置1においては、図6に示すように、例えばガラスによる基板2上に、マトリックス状に画素を配置してなる画素部3が形成されると共に、垂直スキャナー(SCAN)の集積回路4A、4B、セレクタ(SEL)の集積回路5がこの基板2上に実装されて形成される。ここで画素部3は、走査線SCN1、SCN2がライン単位で水平方向に延長するように設けられ、またこの走査線SCN1、SCN2と直交するように信号線SIGが各列毎に垂直方向に延長するように設けられる。このようにして形成されてなる画素部3に対して、ディスプレイ装置1は、垂直スキャナーにより走査線SCN1、SCN2を駆動して順次ライン単位で画素部3の画素を駆動すると共に、この画素の駆動に対応するようにセレクタにより信号線SIGを駆動して各画素の階調を設定するようになされている。
このようなディスプレイ装置においては、各画素を構成する有機EL素子が電流駆動による自発光素子であることにより、画素部に電源を供給する電源の配線パターン等に大きな電流が流れる。これによりこの種のディスプレイ装置1においては、このような駆動電流に係る配線パターンを極力、低抵抗化することが求められる。
図7は、この駆動電流に係る配線パターンを低抵抗化し得ると考えられるディスプレイ装置11の構成を示す分解斜視図である。このディスプレイ装置11においては、ガラス基板12上の画素部となる領域ARにアモルファスシリコンのTFTにより各画素の画素回路、この画素回路に係る走査線SCAN1、SCAN2、信号線SIG等が形成された後、垂直スキャナーの集積回路4A、4B、セレクタの集積回路5が実装される。ディスプレイ装置11は、続いて絶縁層による平坦化膜14、アノードレイヤーの配線層15が形成される。ディスプレイ装置11では、このアノードレイヤーの配線層15により有機EL素子を駆動する画素回路のトランジスタを有機EL素子のアノードに接続する電極16が形成される。ディスプレイ装置11は、続いて有機EL素子の材料層が蒸着により形成された後、有機EL素子のカソード電極の電極パターン17、ガラス基板18が積層される。
しかしてこのようにして形成されるディスプレイ装置11において、カソード電極の電極パターン17にあっては、有機EL素子の光を透過して出射することが必要なことにより、透明電極により形成され、これにより低抵抗化が困難な欠点がある。これに対して平坦化膜14の下層側にあっては、アルミニウムによる配線材料を適用し得ることにより、カソード電極の電極パターン17に比して低抵抗化し得るものの限度がある。これに対してアノードレイヤーの配線層15は、平坦化膜14上に下層の配線パターンと絶縁されて設けられることにより、低抵抗化が比較的容易な特徴がある。
これによりディスプレイ装置11では、アノードレイヤーの配線層15を利用して、カソード電極17の電極パターンと電源の配線パターンとが外部に引き出される。すなわちアノードレイヤーの配線層15は、画素部となる矩形の領域を囲むように、幅広の配線パターン19が形成され、破線により示すように、カソード電極の電極パターン17が画素部の周囲でこの幅広の配線パターン19に接続される。またこの配線パターン19がこのディスプレイ装置11の短辺側、対向する2辺よりそれぞれ飛び出すように形成されたカソード用のパッド20A〜20Dに接続され、これらにより低抵抗であるアノードレイヤーの配線層15を介してカソード電極の電極パターン17が引き出される。
またアノードレイヤーの配線層15は、このカソード電極の電極パターン17に係る配線パターン19の上下、このディスプレイ装置11の長辺に沿って、1組の幅広による配線パターン21A、21Bが形成され、この幅広の配線パターン21A、21Bがディスプレイ装置11の上下の長辺より飛び出すように形成された外部接続用の電極である電源用のパッド22A及び22B、22C及び22Dに接続される。ディスプレイ装置11は、この幅広の配線パターン21A、21Bに、平坦化膜14の下層に形成された電源の配線パターンが接続され、これにより電源の配線パターンについても、中間層であるアノードレイヤーの配線層15を有効に利用して、外部に引き出されるようになされている。なおガラス基板12には、垂直スキャナーの集積回路4A、4B、セレクタの集積回路5の駆動に係る信号入力用のパッド24A〜24Dが設けられる。
これらによりこのディスプレイ装置11において、各画素は、図8に示すように、ガラス基板12上に、画素回路が形成されてなる部位32、平坦化膜14、アノードレイヤーの配線層15の配線パターン16、有機EL素子材料層31、カソード電極の電極パターン17、ガラス基板18の積層構造により形成されるようになされている。これに対して画素部以外の信号線SIG、走査線SCN1、SCN2の部位においては、図9に示すように、ガラス基板12上に、信号線SIG、走査線SCN1、SCN2による配線パターン、平坦化膜14、アノードレイヤーの配線層15の配線パターン19、21A、21Bが積層される。また有機EL素子材料層31、カソード電極の電極パターン17をガラス基板12の全面に形成する場合には、続いて有機EL素子材料層31、カソード電極の電極パターン17が積層された後、ガラス基板18が積層されて形成されるようになされている。
ところで同様のディスプレイ装置である液晶表示装置においては、ディスプレイ装置11と同様にアモルファスシリコンによるTFTにより作成され、ガラス基板上に画素部を形成した時点で、いわゆるプローバーによる針立て測定が実行される。ここでプローバーによる針立て測定とは、測定対象に設けられた測定用のポイントにプローバーを押し付け、このプローバーを介して測定用のポイントの電圧等を測定する方法であり、TFTによるディスプレイ装置においては、動作特性、各配線パターンの容量等が測定されるようになされている。
有機EL素子のディスプレイ装置においても、同様のプローバーによる針立て測定を実行することができれば、便利であると考えられる。すなわち製造工程においては、プローバーによる針立て測定を実行することにより、早期に不良品を発見することができ、これにより無駄な製品加工を防止することができる。また設計工程においては、走査線、信号線の容量の測定により、画素回路、垂直スキャナー、セレクタの設計、改良等に有効に役立てることができる。
しかしながら図7について上述した構成によるディスプレイ装置11においては、走査線SCAN1、SCAN2、信号線SIGの配線の上層に、アノードレイヤーの配線層15に係る配線パターン19、21A、21Bが設けられていることにより、結局、アノードレイヤーの配線層15を設ける前でしか、走査線SCAN1、SCAN2、信号線SIGに対してはプローバーによる針立て測定を実行することができない。
これに対してアノードレイヤーの配線層15にあっては、殆どの部位を覆ってしまうことにより、走査線SCAN1、SCAN2、信号線SIGの容量を大きく増大させる。これにより図7のディスプレイ装置11において、アノードレイヤーの配線層15を設ける前に、走査線SCAN1、SCAN2、信号線SIGに対してプローバーによる針立て測定を実行したのでは、正確に容量を測定できない問題がある。
この問題を解決する1つの方法として、例えば設計工程においては、レーザービームの照射によりレイアウトの一部を切り取った後、プローバーによる針立て測定を実行する方法も考えられるが、図7に係るディスプレイ装置11においては、このようにしてレーザービームの照射によりレイアウトの一部を切り取ると、ガラス基板12上の配線パターン等がアノードレイヤーの配線層15との間で短絡することになり、結局、正確に容量を測定できない。
USP5,684,365 特開平8−234683号
本発明は以上の点を考慮してなされたもので、自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができるディスプレイ装置を提案しようとするものである。
かかる課題を解決するため請求項1の発明においては、電流駆動による発光素子と発光素子を駆動する画素回路とによる画素をマトリックス状に配置してなるディスプレイ装置に適用して、基板上の略長方形形状による領域にマトリックス状に画素回路が配置されると共に、画素回路の信号線及び又は走査線に接続されてなる駆動用の配線に画素回路の駆動用の信号を出力する駆動回路が配置され、画素回路の上層に形成された中間配線層による電極を介して、中間配線層の上層に形成された発光素子の一端が対応する画素回路に接続され、発光素子の他端が、発光素子の上層に形成された電極パターンに接続され、中間配線層に形成された引き出し用の配線パターンを介して、電極パターンが外部接続用の電極に接続され中間配線層は、略長方形形状による領域を囲む形状により、駆動用の配線を覆うように引き出し用の配線パターンが形成され、駆動用の配線のそれぞれに対応する部位に、引き出し用の配線パターンから絶縁されて、下層の前記駆動用の配線に測定用のプローブを接続可能なコンタクト部が形成されてなるようにする。
請求項1の構成により、電流駆動による発光素子と発光素子を駆動する画素回路とによる画素をマトリックス状に配置してなるディスプレイ装置に適用して、基板上の略長方形形状による領域にマトリックス状に画素回路が配置されると共に、画素回路の信号線及び又は走査線に接続されてなる駆動用の配線に画素回路の駆動用の信号を出力する駆動回路が配置され、画素回路の上層に形成された中間配線層による電極を介して、中間配線層の上層に形成された発光素子の一端が対応する画素回路に接続され、発光素子の他端が、発光素子の上層に形成された電極パターンに接続され、中間配線層に形成された引き出し用の配線パターンを介して、電極パターンが外部接続用の電極に接続されてなるようにすれば、中間配線層を介して発光素子の他端を引き出し得ることにより、この種のディスプレイ装置に求められる配線パターンの低抵抗化を図ることができる。このとき中間配線層は、略長方形形状による領域を囲む形状により、駆動用の配線を覆うように引き出し用の配線パターンが形成され、駆動用の配線のそれぞれに対応する部位に、引き出し用の配線パターンから絶縁されて、下層の前記駆動用の配線に測定用のプローブを接続可能なコンタクト部が形成されてなるようにすれば、このように低抵抗化により中間配線層を介して発光素子の他端を引き出すようにしても、中間配線層を設けた状態でこのプローブを接続可能な部位を介して下層の駆動用の配線に係る容量を測定することができ、これにより自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
本発明によれば、自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
(1)実施例の構成
図2は、図7との対比により本発明の実施例1に係るディスプレイ装置を示す分解斜視図である。このディスプレイ装置31は、ガラス基板12上の矩形の領域ARに画素回路が形成されると共に、この画素回路による走査線SCAN1、SCAN2、信号線SIGに駆動用の信号を出力する垂直スキャナーの集積回路4A、4B、セレクタの集積回路5がこのガラス基板12に設けられ、これら集積回路4A、4B、5による駆動回路が走査線SCAN1、SCAN2、信号線SIGにそれぞれ接続されてなる駆動信号用の配線に接続される。さらにこの上層に、中間配線層であるアノードレイヤーの配線層15が形成された後、有機EL素子の材料層、カソード電極の配線パターン17、ガラス基板18が順次積層され、カソード電極の配線パターン17が中間配線層に設けられた引き出し用の配線パターン19を介して外部接続用の電極であるパッド20A〜20Dに接続される。
ディスプレイ装置31は、このようにして形成されてなる中間配線層による引き出し用の配線パターン19において、走査線SCAN1、SCAN2、信号線SIGにそれぞれ接続されてなる駆動信号用の配線に対応する部位に、周囲より絶縁されて、下層の駆動信号用の配線にプローブを接続可能な部位32(以下、コンタクト部と呼ぶ)がそれぞれ形成される。このディスプレイ装置31は、このコンタクト部32に係る構成を除いて、図7について上述したディスプレイ装置11と同一に形成されることにより、重複した説明は省略する。
(1)実施例の構成
図2は、図7との対比により本発明の実施例1に係るディスプレイ装置を示す分解斜視図である。このディスプレイ装置31は、ガラス基板12上の矩形の領域ARに画素回路が形成されると共に、この画素回路による走査線SCAN1、SCAN2、信号線SIGに駆動用の信号を出力する垂直スキャナーの集積回路4A、4B、セレクタの集積回路5がこのガラス基板12に設けられ、これら集積回路4A、4B、5による駆動回路が走査線SCAN1、SCAN2、信号線SIGにそれぞれ接続されてなる駆動信号用の配線に接続される。さらにこの上層に、中間配線層であるアノードレイヤーの配線層15が形成された後、有機EL素子の材料層、カソード電極の電極パターン17、ガラス基板18が順次積層され、カソード電極の電極パターン17が中間配線層に設けられた引き出し用の配線パターン19を介して外部接続用の電極であるパッド20A〜20Dに接続される。
これによりこのディスプレイ装置31では、アノードレイヤーの配線層15を形成した後、このランド33にプローバーの先端を接触させることにより、プローバーによる針立て測定を実行して、各走査線SCAN1、SCAN2、信号線SIGの容量を正確に測定できるようになされている。
ところでこのようにしてランド33を形成した場合、ランド33においては、対応する走査線SCAN1、SCAN2、信号線SIGと同電位に保持されることになる。これによりアノードレイヤーの配線層15の上層に、全面により有機EL素子の材料層を設け、さらにはカソード電極の配線パターン17を設けた場合、このランド33の上層で有機EL素子の材料層が発光する場合も考えられる。このためこのディスプレイ装置31では、少なくともランド33の上層側には、有機EL素子材料を設けないようになされ、これにより画素部以外の領域ではディスプレイ装置31が発光しないようになされている。
(2)実施例の動作
以上の構成において、このディスプレイ装置31では、周囲に形成されたパッド20A〜20D、22A〜22D、24A〜24Dが電源、駆動回路等に接続されて所望の画像が画素部で表示される。すなわちディスプレイ装置31では、これらパッド20A〜20D、22A〜22D、24A〜24Dのうち、長辺側の両端に設けられたパッド22A〜22Dが電源Vcc用に割り当てられ、また短辺側の両端に設けられたパッド20A〜20Dがカソード用に割り当てられ、残る信号線用のパッド22A〜22Dを介して各画素の階調が設定されて所望の画像が表示される。
ところでこのようにしてランド33を形成した場合、ランド33においては、対応する走査線SCAN1、SCAN2、信号線SIGと同電位に保持されることになる。これによりアノードレイヤーの配線層15の上層に、全面により有機EL素子の材料層を設け、さらにはカソード電極の電極パターン17を設けた場合、このランド33の上層で有機EL素子の材料層が発光する場合も考えられる。このためこのディスプレイ装置31では、少なくともランド33の上層側には、有機EL素子材料を設けないようになされ、これにより画素部以外の領域ではディスプレイ装置31が発光しないようになされている。
またこのようにして各画素に電源を供給して、ディスプレイ装置31では、各画素に設けられた画素回路が、アノードレイヤーの配線層15に形成された電極16により上層の有機EL素子に接続され、この画素回路による有機EL素子の駆動電流がさらに上層のカソード電極の配線パターン17により画素部でまとめられる。ディスプレイ装置31では、このカソード電極の配線パターン17にまとめられた有機EL素子の駆動電流が、画素部を囲むようにアノードレイヤーの配線層15に形成された配線パターン19に導かれ、この配線パターン19に接続されてなる短辺側のカソード用のパッド20A〜20Dより流出する。
これによりディスプレイ装置31では、多数の配線パターン層の中で最も抵抗値の低い中間配線層であるアノードレイヤーの配線層15を有効に利用して、有機EL素子の駆動電流の経路を低抵抗化し、消費電力を低減すると共に、配線パターンの抵抗による画質劣化を有効に回避するようになされている。
またこのようにして各画素に電源を供給して、ディスプレイ装置31では、各画素に設けられた画素回路が、アノードレイヤーの配線層15に形成された電極16により上層の有機EL素子に接続され、この画素回路による有機EL素子の駆動電流がさらに上層のカソード電極の電極パターン17により画素部でまとめられる。ディスプレイ装置31では、このカソード電極の電極パターン17にまとめられた有機EL素子の駆動電流が、画素部を囲むようにアノードレイヤーの配線層15に形成された配線パターン19に導かれ、この配線パターン19に接続されてなる短辺側のカソード用のパッド20A〜20Dより流出する。
ディスプレイ装置31では、これによりアノードレイヤーの配線層15において、走査線SCN1、SCN2、信号線SIGを対応する駆動回路4A、4B、5に接続する配線に対応する部位に、周囲より絶縁されて、下層のこれら駆動信号に係る配線に測定用のプローバーを接続可能なコンタクト部32が形成される。これによりディスプレイ装置31では、このコンタクト部32により走査線SCN1、SCN2、信号線SIGの容量をアノードレイヤーの配線層15を形成した後に測定し得、これにより自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
またこのようにして中間配線層であるアノードレイヤーの配線層15を介してカソード電極の電極パターン、電源の配線パターンを引き出して、これらの配線パターンに係る抵抗値を小さくすることにより、ディスプレイ装置31では、このアノードレイヤーの配線層15が信号線SIG、走査線SCN1、SCN2、駆動回路4A、4B、5を覆うように形成され、信号線SIG、走査線SCN1、SCN2においては、アノードレイヤーの配線層15により容量が著しく増大する。
またこのようにしてランド33により測定用のプローバーを接続可能なコンタクト部32を形成して、少なくともこのランド33の部分には有機EL材料が堆積しないようになされ、これにより画素部以外の領域における発光が有効に回避される。
(3)実施例の効果
以上の構成によれば、発光素子の一端の電極であるカソード電極に接続されてなる配線パターンを中間配線層の配線パターンを介して引き出すようにして、この中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部32を形成することにより、自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
またこのような測定用のプローブを接触可能なコンタクト部を、下層の配線に接続されたランドにより形成することにより、単にプローバーの先端を各ランドに接触させるだけで、走査線、信号線の容量を正確に測定することができる。
(3)実施例の効果
以上の構成によれば、発光素子の一端の電極であるカソード電極に接続されてなる電極パターンを中間配線層の配線パターンを介して引き出すようにして、この中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部32を形成することにより、自発光に係る画素によるディスプレイ装置について、走査線、信号線の容量を正確に測定することができる。
図3は、図1との対比により本発明の実施例2に係るディスプレイ装置を部分的に示す平面図及び断面図である。この実施例においては、実施例1に係るディスプレイ装置31と同様に、中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部42が形成される。このディスプレイ装置では、このコンタクト部42が、実施例1と同様に、下層の配線に接続されたランド43により形成され、これにより実施例1について上述したディスプレイ装置31と同様に、簡易かつ正確に、走査線、信号線の容量を測定することができるようになされている。なおこのディスプレイ装置においては、これらコンタクト部42に関する構成が異なる点を除いて、実施例1について上述したディスプレイ装置31と同一に作成される。
このディスプレイ装置では、このような中間配線層に係るアノードレイヤーの配線層15を作成した後の平坦化膜の作成工程において、このランド43の部分にも絶縁層による平坦化膜44が形成され、上層の有機EL素子材料膜との間についても、この平坦化膜44によりこのコンタクト部42が絶縁されるようになされている。
またこれに対応してディスプレイ装置では、アノードレイヤーの配線層15の上層側全面に、有機EL素子の材料層が形成され、これによりこの材料膜の作成工程を簡略化するようになされている。
この実施例においては、アノードレイヤーの配線層を作成した後の平坦化膜により上層の有機EL素子の材料層との間についてもコンタクト部42を絶縁することにより、簡易な工程により画素部以外の領域における発光を有効に回避して、実施例1と同様の効果を得ることができる。
図4は、図1との対比により本発明の実施例3に係るディスプレイ装置を部分的に示す平面図及び断面図である。この実施例においては、実施例2に係るディスプレイ装置と同様に、中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部52が形成される。このディスプレイ装置においては、コンタクト部52に関する構成が異なる点を除いて、実施例2について上述したディスプレイ装置と同一に作成される。
このディスプレイ装置では、このコンタクト部52が、平坦化膜14により下層の配線より絶縁されたランド53により形成される。これによりこのディスプレイ装置では、このランド53を目標にしたレーザービームの照射により、平坦化膜14を部分的に除去した後、測定用のプローブをランド53又は下層の配線に接触させて走査線等の容量を測定するようになされている。
この実施例のように、下層の配線と絶縁してランドを設けて測定用のプローブを接触可能なコンタクト部を形成するようにしても、実施例1との同様の効果を得ることができる。またこのように下層の配線と絶縁してランドを設けることにより、有機EL素子の材料層を全面に作成する場合にあっても、このランドの部分における発光を有効に回避し得、これにより簡易な工程により実施例1との同様の効果を得ることができる。
図5は、図1との対比により本発明の実施例4に係るディスプレイ装置を部分的に示す平面図及び断面図である。この実施例においては、実施例1に係るディスプレイ装置と同様に、中間配線層の信号線、走査線の配線に対応する部位に、周囲より絶縁して下層の信号線、走査線の配線に測定用のプローブを接触可能なコンタクト部62が形成される。このディスプレイ装置においては、コンタクト部62に関する構成が異なる点を除いて、実施例3について上述したディスプレイ装置と同一に作成される。
このディスプレイ装置では、このコンタクト部62が、アノードレイヤーの配線層15に島状に形成された開口により形成され、これによりこの開口の部位では下層の平坦化膜14が露出するようになされている。このディスプレイ装置では、これによりこの開口を目標にしたレーザービームの照射により、平坦化膜14を部分的に除去した後、測定用のプローブを下層の配線に接触させて走査線等の容量を測定するようになされている。
この実施例のように、下層の平坦化膜を露出させる開口により測定用のプローブを接触可能なコンタクト部を形成するようにしても、実施例1との同様の効果を得ることができる。またこのようにしてプローブを接触可能な部位を形成する場合にあっては、有機EL素子材料を全面に作成する場合にあっても、この部位における発光を有効に回避し得、これにより簡易な工程により実施例1との同様の効果を得ることができる。
なお上述の実施例においては、発光素子のアノードを中間配線層側にしてなるディスプレイ装置に本発明を適用する場合について述べたが、本発明はこれに限らず、発光素子のカソードを中間配線層側にしてなるディスプレイ装置にも広く適用することができる。
また上述の実施例においては、電源の配線パターンを中間配線層の下層側にしてなるディスプレイ装置に本発明を適用する場合について述べたが、本発明はこれに限らず、電源側を最上層側にしてなるディスプレイ装置にも広く適用することができる。
また上述の実施例においては、信号線及び走査線の双方について、容量を測定する場合について述べたが、本発明はこれに限らず、何れか一方についてのみ容量を測定する場合にも広く適用することができる。
また上述の実施例においては、有機EL素子によるディスプレイ装置に本発明を適用する場合について述べたが、本発明はこれに限らず、電流駆動に係る自発光素子によるディスプレイ装置に広く適用することができる。
本発明は、例えば有機EL素子によるディスプレイ装置に適用することができる。
本発明の実施例1に係るディスプレイ装置を部分的に示す平面図及び断面図である。 本発明の実施例1に係るディスプレイ装置を示す分解斜視図である。 本発明の実施例2に係るディスプレイ装置を部分的に示す平面図及び断面図である。 本発明の実施例3に係るディスプレイ装置を部分的に示す平面図及び断面図である。 本発明の実施例4に係るディスプレイ装置を部分的に示す平面図及び断面図である。 従来のディスプレイ装置を示す平面図である。 配線パターンの抵抗値を小さくし得ると考えられるディスプレイ装置を示す分解斜視図である。 図7のディスプレイ装置における画素の部分の断面図である。 図7のディスプレイ装置の画素以外の部位における断面図である。
符号の説明
1、11、31……ディスプレイ装置、2、12……ガラス基板、3……画素部、4A、4B、5……集積回路、14、44……平坦化膜、15……配線層、17……電極パターン、19、21A、21B……配線パターン、33、43、53……ランド

Claims (1)

  1. 電流駆動発光素子と前記発光素子を駆動する画素回路とから構成された画素をマトリックス状に配置して成るディスプレイ装置において、
    板の略長方形形状を有する領域にマトリックス状に前記画素回路が配置されると共に、前記画素回路の信号線及び又は走査線に駆動信号用の配線を介して接続され前記画素回路の駆動用の信号を出力する駆動回路が配置されており
    前記画素回路上に設けられた平坦化膜上に、電極、前記発光素子を構成する材料層、電極パターンが順次形成されており、
    前記発光素子の一端は、前記電極を介して、対応する前記画素回路に接続されており、
    前記発光素子の他端は、前記電極パターンに接続されており
    前記平坦化膜上に形成され、前記電極を囲んだ引き出し用の配線パターンを介して、前記電極パターン外部接続用の電極に接続されており
    前記引き出し用の配線パターン内には、前記引き出し用の配線パターンから絶縁され、下方の前記駆動信号用の配線に測定用のプローブを接続可能なコンタクト部が形成されており、
    前記コンタクト部は、前記平坦化膜上に島状に形成され、前記駆動信号用の配線に接続されたランドであり、
    前記コンタクト部の上方に、絶縁層を介して、発光素子を構成する前記材料層が形成されていることを特徴とするディスプレイ装置。
JP2003433395A 2003-12-26 2003-12-26 ディスプレイ装置 Expired - Fee Related JP4599840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003433395A JP4599840B2 (ja) 2003-12-26 2003-12-26 ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003433395A JP4599840B2 (ja) 2003-12-26 2003-12-26 ディスプレイ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009261181A Division JP4748265B2 (ja) 2009-11-16 2009-11-16 ディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2005189671A JP2005189671A (ja) 2005-07-14
JP4599840B2 true JP4599840B2 (ja) 2010-12-15

Family

ID=34790791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433395A Expired - Fee Related JP4599840B2 (ja) 2003-12-26 2003-12-26 ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP4599840B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705800B1 (ko) 2005-12-26 2007-04-09 엘지전자 주식회사 전계발광표시 장치와 전계발광표시 장치용 스페이서 필름
CN110534050B (zh) * 2019-09-19 2023-04-21 京东方科技集团股份有限公司 显示面板和显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251524A (ja) * 1991-12-09 1993-09-28 Fujitsu Ltd プローブ装置および集積回路検査装置
JPH11242238A (ja) * 1997-12-26 1999-09-07 Sharp Corp 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP2003241686A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251524A (ja) * 1991-12-09 1993-09-28 Fujitsu Ltd プローブ装置および集積回路検査装置
JPH11242238A (ja) * 1997-12-26 1999-09-07 Sharp Corp 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP2003241686A (ja) * 2001-12-11 2003-08-29 Seiko Epson Corp 表示装置及び電子機器

Also Published As

Publication number Publication date
JP2005189671A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
US10461141B2 (en) Display device and method of manufacturing the same
US20210272860A1 (en) Display device
US9806141B2 (en) Organic light emitting display device having light blocking layer connecting adjacent subpixels and method for manufacturing the same
KR102054851B1 (ko) 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
JP6431969B1 (ja) Ledディスプレイ装置
TWI409945B (zh) 用於修補有機發光顯示器的線缺陷之結構以及修補缺陷的方法
EP3232489B1 (en) Organic light emitting diode display device
US10909914B2 (en) Display device and driving method thereof having a display area in a peripheral region
KR102615707B1 (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN110737348A (zh) 具有触摸传感器的显示设备
KR20170082687A (ko) 유기 발광 표시 장치
JP6552161B2 (ja) 薄膜トランジスタアレイ基板、それを含む表示装置
JP6258047B2 (ja) 発光素子表示装置
US20210296293A1 (en) Display panel, method of manufacturing the display panel, and substrate
JP4599840B2 (ja) ディスプレイ装置
JP2014106507A (ja) Oled表示装置
JP4748265B2 (ja) ディスプレイ装置
KR102028052B1 (ko) 유기발광 다이오드 디스플레이 장치
JP6500443B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器
WO2019187101A1 (ja) 表示デバイス及びその製造方法
JP2010145712A (ja) マトリックス型表示装置及びマトリックス型表示装置の検査方法
KR20190038150A (ko) 유기발광 다이오드 표시장치
JP2021012282A (ja) 表示装置
CN220653917U (zh) 显示装置
KR101294847B1 (ko) 전계발광표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090326

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

LAPS Cancellation because of no payment of annual fees