JP6552161B2 - 薄膜トランジスタアレイ基板、それを含む表示装置 - Google Patents

薄膜トランジスタアレイ基板、それを含む表示装置 Download PDF

Info

Publication number
JP6552161B2
JP6552161B2 JP2014090585A JP2014090585A JP6552161B2 JP 6552161 B2 JP6552161 B2 JP 6552161B2 JP 2014090585 A JP2014090585 A JP 2014090585A JP 2014090585 A JP2014090585 A JP 2014090585A JP 6552161 B2 JP6552161 B2 JP 6552161B2
Authority
JP
Japan
Prior art keywords
contact hole
hole portion
conductive layer
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014090585A
Other languages
English (en)
Other versions
JP2015041102A (ja
Inventor
▲げん▼ 兌 金
▲げん▼ 兌 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015041102A publication Critical patent/JP2015041102A/ja
Application granted granted Critical
Publication of JP6552161B2 publication Critical patent/JP6552161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタアレイ基板、それを含む表示装置に関する。
有機発光表示装置、液晶表示装置のような表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、キャパシタ及び複数の配線を含む。
表示装置が製作される基板は、ＴＦＴ、キャパシタ及び配線などの微細パターンで形成され、前記ＴＦＴ、キャパシタ及び配線間の複雑な連結によって、表示装置が作動する。
最近、コンパクトかつ解像度の高いディスプレイへの要求が高まるにつれて、表示装置に含まれたＴＦＴ、キャパシタ及び配線間の効率的な空間配置と連結構造を求める要求が高くなっている。
特開２００７−２０１３９９号公報
本発明の目的は、前記のような問題点を解決するためのものであって、空間配置及び連結構造が効率的な薄膜トランジスタアレイ基板、それを含む表示装置を提供することにある。
本発明の一側面によれば、アクティブ層、ゲート電極、ソース電極及びドレイン電極を含む薄膜トランジスタと、前記アクティブ層、前記ゲート電極、前記ソース電極及び前記ドレイン電極のうち選択されたいずれか一つの電極と同じ層に同じ材料で形成された第１導電層と、前記第１導電層と異なる層に配置された第２導電層と、前記第１導電層を露出させる第１コンタクトホール部、前記第２導電層を露出させる第２コンタクトホール部、及び前記第１コンタクトホール部と前記第２コンタクトホール部とを連結し、前記第１コンタクトホール部の幅、及び前記第２コンタクトホール部の幅よりも狭い幅を有する連結部を含むノードコンタクトホールと、前記ノードコンタクトホールに形成され、前記第１導電層と前記第２導電層とを連結する連結ノードと、を備える薄膜トランジスタアレイ基板が提供される。
前記連結部の前記第１コンタクトホール部から、前記第２コンタクトホール部に延びる方向の長さは、１．５μｍ以下であってもよい。
前記第１導電層と前記第２導電層との間に配置された第１絶縁層をさらに備え、前記第１導電層と前記第２導電層は、前記第１絶縁層により分離されてもよい。
前記第２導電層上に配置された第２絶縁層をさらに備え、前記第２絶縁層の一領域は、前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置されてもよい。
前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置された前記第２絶縁層上には、前記第１コンタクトホール部と、前記第２コンタクトホール部とを連結する前記連結部が配置されてもよい。
前記薄膜トランジスタは、第１アクティブ層、第１ゲート電極、第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、第２アクティブ層、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを備え、前記第１ゲート電極と前記第２ゲート電極は、異なる層に配置されてもよい。
キャパシタを含み、前記キャパシタの下部電極は、前記第１ゲート電極と同じ層に配置され、前記キャパシタの上部電極は、前記第２ゲート電極と同じ層に配置され、前記第１導電層は、前記第１アクティブ層及び前記第２アクティブ層と同じ層に配置され、前記第２導電層は、前記キャパシタの前記下部電極または前記上部電極と同じ層に配置されてもよい。
また、本発明のさらに他の側面によれば、一つ以上の薄膜トランジスタと、一つ以上のキャパシタとを含み、複数の配線に連結された画素回路、及び前記画素回路と連結された表示素子を含む複数の画素と、前記画素に位置し、前記薄膜トランジスタに含まれたアクティブ層、ゲート電極、ソース電極及びドレイン電極のうち選択されたいずれか一つの電極と同じ層に同じ材料で形成された第１導電層と、前記第１導電層と異なる層に配置された第２導電層と、前記第１導電層を露出させる第１コンタクトホール部、前記第２導電層を露出させる第２コンタクトホール部、及び前記第１コンタクトホール部と前記第２コンタクトホール部とを連結し、前記第１コンタクトホール部の幅、及び前記第２コンタクトホール部の幅よりも狭い幅を有する連結部を含むノードコンタクトホールと、前記ノードコンタクトホールに形成され、前記第１導電層と第２導電層とを連結する連結ノードと、を備える表示装置が提供される。
前記連結部の前記第１コンタクトホール部から、前記第２コンタクトホール部に延びる方向の長さは、１．５μｍ以下であってもよい。
前記第１導電層と前記第２導電層との間に配置された第１絶縁層をさらに備え、前記第１導電層と前記第２導電層は、前記第１絶縁層により分離されてもよい。
前記第２導電層上に配置された第２絶縁層をさらに備え、前記第２絶縁層の一領域は、前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置されてもよい。
前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置された前記第２絶縁層上には、前記第１コンタクトホール部と、前記第２コンタクトホール部とを連結する前記連結部が配置されてもよい。
前記薄膜トランジスタは、第１アクティブ層、第１ゲート電極、第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、第２アクティブ層、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを備え、前記第１ゲート電極と前記第２ゲート電極は、異なる層に配置されてもよい。
キャパシタを含み、前記キャパシタの下部電極は、前記第１ゲート電極と同じ層に配置され、前記キャパシタの上部電極は、前記第２ゲート電極と同じ層に配置され、前記第１導電層は、前記第１アクティブ層及び前記第２アクティブ層と同じ層に配置され、前記第２導電層は、前記キャパシタの前記下部電極または前記上部電極と同じ層に配置されてもよい。
前記表示素子は、第１電極、第２電極、及び前記第１電極と第２電極との間に配置された有機発光層を備える有機発光素子であってもよい。
前述したところ以外の他の側面、特徴及び利点は、以下の図面、特許請求の範囲及び発明の詳細な説明から明確になる。
本発明によれば、ノードコンタクトホールに含まれた第１コンタクトホール部と第２コンタクトホール部との間隔を最適化することによって、設計マージンを減らし、ノードコンタクトホールと金属配線の短絡不良を改善した薄膜トランジスタアレイ基板、それを含む表示装置を提供できる。また、解像度の高い表示装置を提供できる。
本発明の一実施形態による表示装置を概略的に示すブロック図である。 本発明の一実施形態による表示装置の一つの画素の等価回路図である。 本発明の一実施形態による図２の画素を概略的に示す平面図である。 図３の領域ＩＶを拡大して示す平面図である。 図４のＡ−Ａ’に沿って取った断面図である。 図４のＢ−Ｂ’に沿って取った断面図である。 本発明の他の実施形態による表示装置に含まれたノードコンタクトホールを示す断面図である。 本発明のさらに他の実施形態による表示装置に含まれたノードコンタクトホールを示す断面図である。 本発明の一実施形態による表示装置を製造する方法を示す断面図である。 本発明の一実施形態による表示装置を製造する方法を示す断面図である。 図１０のマスクＭを示す平面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＡ−Ａ’に対応する領域を示す断面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＡ−Ａ’に対応する領域を示す断面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＡ−Ａ’に対応する領域を示す断面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＢ−Ｂ’に対応する領域を示す断面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＢ−Ｂ’に対応する領域を示す断面図である。 本発明の一実施形態による表示装置を製造する方法において、図４のＢ−Ｂ’に対応する領域を示す断面図である。
本発明は、多様な変換が可能であり、色々な実施形態を有するところ、特定の実施形態を図面に例示し、詳細な説明で詳細に説明する。本発明の効果及び特徴、それらを達成する方法は、図面と共に詳細に説明している実施形態を参照すれば明確になる。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、多様な形態に具現可能である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。図面を参照して説明する時、同一のまたは対応する構成要素は、同じ図面符号を付与し、それについての重複説明は省略する。
以下の実施形態において、第１、第２などの用語は、限定的な意味ではなく、一つの構成要素を他の構成要素と区別する目的に使われ、単数の表現は、文脈上明白に取り立てて意味しない限り、複数の表現を含む。また、「含む」または「有する」などの用語は、明細書上に記載された特徴または構成要素が存在することを意味するものであり、一つ以上の他の特徴または構成要素が付加される可能性を予め排除するものではない。以下の実施形態において、膜、領域、構成要素などの部分が他の部分上にあるという時、他の部分の真上にある場合だけでなく、その中間に他の膜、領域、構成要素などが介在されている場合も含む。
図面では、説明の便宜上、構成要素の大きさが誇張されたり縮小されたりしている。例えば、図面に示された各構成要素の大きさ及び厚さは、説明の便宜上、任意に表しているので、本発明が必ずしも図示されたところに限定されない。
また、図面では、一つの画素に、六つの薄膜トランジスタと一つのキャパシタとを備える６Ｔｒ−１Ｃａｐ構造の能動駆動（Ａｃｔｉｖｅ Ｍａｔｒｉｘ：ＡＭ）型の有機発光表示装置を示しているが、本発明がそれに限定されるものではない。したがって、表示装置は、一つの画素に、複数個の薄膜トランジスタと一つ以上のキャパシタとを備えてもよく、別途の配線がさらに形成されるか、または既存の配線が省略され、多様な構造を有するように形成してもよい。ここで、画素は、画像を表示する最小単位をいい、表示装置は、複数の画素を通じて画像を表示する。
図１は、本発明の一実施形態による表示装置を概略的に示すブロック図であり、図２は、本発明の一実施形態による表示装置の一つの画素の等価回路図である。
本発明の一実施形態による表示装置１００は、複数の画素を含む表示部１０、走査駆動部２０、データ駆動部３０、発光制御駆動部４０、制御部５０、及び表示装置に外部電圧を供給する電源供給部６０を備える。
表示部１０は、複数の走査線ＳＬ０ないしＳＬｎ、複数のデータ線ＤＬ１ないしＤＬｍ、及び複数の発光制御線ＥＭＬ１ないしＥＭＬｎの交差部に位置して、行列形態のように配列された複数の画素を含む。複数の画素は、電源供給部６０から、第１電源電圧ＥＬＶＤＤ、第２電源電圧ＥＬＶＳＳ、初期化電圧ＶＩＮＴなどの外部電圧を供給される。第１電源電圧ＥＬＶＤＤは、所定のハイレベル電圧であり、第２電源電圧ＥＬＶＳＳは、前記第１電源電圧ＥＬＶＤＤよりも低い電圧、または接地電圧である。
各画素は、表示部１０に伝達される複数の走査線ＳＬ０ないしＳＬｎのうち、二本の走査線に連結されている。図１において、画素は、当該画素ラインに対応する走査線と、その前のラインの走査線とに連結されているが、これに必ずしも制限されるものではない。
また、各画素は、表示部１０に伝達される複数のデータ線ＤＬ１ないしＤＬｍのうち、一本のデータ線と、表示部１０に伝達される複数の発光制御線ＥＭＬ１ないしＥＭＬｎのうち、一本の発光制御線とに連結されている。
走査駆動部２０は、複数の走査線ＳＬ０ないしＳＬｎを通じて、各画素に二つの対応する走査信号を生成して伝達する。すなわち、走査駆動部２０は、各画素が含まれる画素ラインに対応する走査線を通じて、第１走査信号を伝達し、当該画素ラインの前の画素ラインに対応する走査線を通じて、第２走査信号を伝達する。例えば、走査駆動部２０は、ｎ番目の画素ラインのｍ番目の列に配置された画素に、ｎ番目の走査線ＳＬｎを通じて、第１走査信号Ｓｎを伝達し、ｎ−１番目の走査線ＳＬｎ−１を通じて、第２走査信号Ｓｎ−１を伝達する。
データ駆動部３０は、複数のデータ線ＤＬ１ないしＤＬｍを通じて、各画素に、データ信号Ｄ１ないしＤｍを伝達する。
発光駆動部４０は、複数の発光制御線ＥＭＬ１ないしＥＭＬｎを通じて、各画素に、発光制御信号ＥＭ１ないしＥＭｎを生成して伝達する。
制御部５０は、外部から伝達される複数の映像信号Ｒ，Ｇ，Ｂを、複数の映像データ信号ＤＲ，ＤＧ，ＤＢに変更して、データ駆動部３０に伝達する。また、制御部５０は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ及びクロック信号ＭＣＬＫを伝達されて、前記走査駆動部２０、データ駆動部３０及び発光制御駆動部４０の駆動を制御するための制御信号を生成して、それぞれに伝達する。すなわち、制御部５０は、走査駆動部２０を制御する走査駆動制御信号ＳＣＳ、データ駆動部３０を制御するデータ駆動制御信号ＤＣＳ、及び発光制御駆動部４０を制御する発光駆動制御信号ＥＣＳをそれぞれ生成して伝達する。
複数の画素それぞれは、複数のデータ線ＤＬ１ないしＤＬｍを通じて伝達されたデータ信号Ｄ０ないしＤｍによって、有機発光素子（ＯＬＥＤ）に供給される駆動電流Ｉｏｌｅｄにより、所定の輝度の光を発光する。
図２に示した画素１は、ｎ番目の画素ラインに含まれた複数の画素のうち一つであって、ｎ番目の画素ラインに対応する走査線ＳＬｎと、ｎ番目の画素ラインの前のｎ−１番目の画素ラインに対応する走査線ＳＬｎ−１とにそれぞれ連結されている。
本発明の一実施形態による表示装置の一つの画素１は、複数の薄膜トランジスタＴ１ないしＴ６と、ストレージキャパシタＣｓｔとを含む画素回路２を備える。そして、画素１は、画素回路２を通じて、駆動電圧を伝達されて発光するＯＬＥＤを含む。
なお、複数の薄膜トランジスタＴ１ないしＴ６を含む画素回路２は、表示装置全体としては、複数の画素それぞれに対応して複数存在する。したがって、この複数の画素回路２が薄膜トランジスタアレイ基板として提供され得る。以下では表示装置の一つの画素１に着目して説明するが他の画素においても同様である。
薄膜トランジスタは、駆動薄膜トランジスタＴ１、スイッチング薄膜トランジスタＴ２、補償薄膜トランジスタＴ３、初期化薄膜トランジスタＴ４、動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６を含む。
画素１は、スイッチング薄膜トランジスタＴ２及び補償薄膜トランジスタＴ３に、第１走査信号Ｓｎを伝達する第１走査線ＳＬｎ、初期化薄膜トランジスタＴ４に、前の走査信号である第２走査信号Ｓｎ−１を伝達する第２走査線ＳＬｎ−１、動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６に、発光制御信号ＥＭｎを伝達する発光制御線ＥＭＬｎ、第１走査線ＳＬｎと交差し、データ信号Ｄｍを伝達するデータ線ＤＬｍ、第１電源電圧ＥＬＶＤＤを伝達し、データ線ＤＬｍとほぼ平行に形成されている駆動電圧線ＰＬ、及び駆動薄膜トランジスタＴ１を初期化する初期化電圧ＶＩＮＴを伝達する初期化電圧線ＶＬを含む。
駆動薄膜トランジスタＴ１のゲート電極Ｇ１は、ストレージキャパシタＣｓｔの下部電極Ｃｓｔ１と連結されている。駆動薄膜トランジスタＴ１のソース電極Ｓ１は、動作制御薄膜トランジスタＴ５を経由して、駆動電圧線ＰＬと連結されている。駆動薄膜トランジスタＴ１のドレイン電極Ｄ１は、発光制御薄膜トランジスタＴ６を経由して、ＯＬＥＤのアノード電極と電気的に連結されている。駆動薄膜トランジスタＴ１は、スイッチング薄膜トランジスタＴ２のスイッチング動作によって、データ信号Ｄｍを伝達されて、ＯＬＥＤに駆動電流Ｉｏｌｅｄを供給する。
スイッチング薄膜トランジスタＴ２のゲート電極Ｇ２は、第１走査線ＳＬｎと連結されている。スイッチング薄膜トランジスタＴ２のソース電極Ｓ２は、データ線ＤＬｍと連結されている。スイッチング薄膜トランジスタＴ２のドレイン電極Ｄ２は、駆動薄膜トランジスタＴ１のソース電極Ｓ１と連結されており、動作制御薄膜トランジスタＴ５を経由して、駆動電圧線ＰＬと連結されている。かかるスイッチング薄膜トランジスタＴ２は、第１走査線ＳＬｎを通じて伝達された第１走査信号Ｓｎによってターンオンされ、データ線ＤＬｍに伝達されたデータ信号Ｄｍを、駆動薄膜トランジスタＴ１のソース電極Ｓ１に伝達するスイッチング動作を行う。
補償薄膜トランジスタＴ３のゲート電極Ｇ３は、第１走査線ＳＬｎと連結されている。補償薄膜トランジスタＴ３のソース電極Ｓ３は、駆動薄膜トランジスタＴ１のドレイン電極Ｄ１と連結されており、発光制御薄膜トランジスタＴ６を経由して、ＯＬＥＤのアノード電極と連結されている。補償薄膜トランジスタＴ３のドレイン電極Ｄ３は、ストレージキャパシタＣｓｔの下部電極Ｃｓｔ１、初期化薄膜トランジスタＴ４のドレイン電極Ｄ４、及び駆動薄膜トランジスタＴ１のゲート電極Ｇ１と共に連結されている。補償薄膜トランジスタＴ３は、第１走査線ＳＬｎを通じて伝達された第１走査信号Ｓｎによってターンオンされ、駆動薄膜トランジスタＴ１のゲート電極Ｇ１とドレイン電極Ｄ１とを互いに連結して、駆動薄膜トランジスタＴ１をダイオード連結させる。
初期化薄膜トランジスタＴ４のゲート電極Ｇ４は、第２走査線ＳＬｎ−１と連結されている。初期化薄膜トランジスタＴ４のソース電極Ｓ４は、初期化電圧線ＶＬと連結されている。初期化薄膜トランジスタＴ４のドレイン電極Ｄ４は、ストレージキャパシタＣｓｔの下部電極Ｃｓｔ１、補償薄膜トランジスタＴ３のドレイン電極Ｄ３、及び駆動薄膜トランジスタＴ１のゲート電極Ｇ１と共に連結されている。初期化薄膜トランジスタＴ４は、第２走査線ＳＬｎ−１を通じて伝達された第２走査信号Ｓｎ−１によってターンオンされ、初期化電圧ＶＩＮＴを駆動薄膜トランジスタＴ１のゲート電極Ｇ１に伝達して、駆動薄膜トランジスタＴ１のゲート電極Ｇ１の電圧を初期化させる初期化動作を行う。
動作制御薄膜トランジスタＴ５のゲート電極Ｇ５は、発光制御線ＥＬｎと連結されている。動作制御薄膜トランジスタＴ５のソース電極Ｓ５は、駆動電圧線ＰＬと連結されている。動作制御薄膜トランジスタＴ５のドレイン電極Ｄ５は、駆動薄膜トランジスタＴ１のソース電極Ｓ１、及びスイッチング薄膜トランジスタＴ２のドレイン電極Ｄ２と連結されている。
発光制御薄膜トランジスタＴ６のゲート電極Ｇ６は、発光制御線ＥＭＬｎと連結されている。発光制御薄膜トランジスタＴ６のソース電極Ｓ６は、駆動薄膜トランジスタＴ１のドレイン電極Ｄ１、及び補償薄膜トランジスタＴ３のソース電極Ｓ３と連結されている。発光制御薄膜トランジスタＴ６のドレイン電極Ｄ６は、ＯＬＥＤのアノード電極と電気的に連結されている。動作制御薄膜トランジスタＴ５及び発光制御薄膜トランジスタＴ６は、発光制御線ＥＭＬｎを通じて伝達された発光制御信号ＥＭｎによって同時にターンオンされ、第１電源電圧ＥＬＶＤＤがＯＬＥＤに伝達されて、ＯＬＥＤに駆動電流Ｉｏｌｅｄが流れることになる。
ストレージキャパシタＣｓｔの上部電極Ｃｓｔ２は、駆動電圧線ＰＬと連結されている。ストレージキャパシタＣｓｔの下部電極Ｃｓｔ１は、駆動薄膜トランジスタＴ１のゲート電極Ｇ１、補償薄膜トランジスタＴ３のドレイン電極Ｄ３、及び初期化薄膜トランジスタＴ４のドレイン電極Ｄ４に共に連結されている。
ＯＬＥＤのカソード電極は、第２電源電圧ＥＬＶＳＳと連結されている。ＯＬＥＤは、駆動薄膜トランジスタＴ１から駆動電流Ｉｏｌｅｄを伝達されて発光することによって、画像を表示する。
図３は、本発明の一実施形態による図２の画素を概略的に示す平面図であり、図４は、図３の領域ＩＶを拡大して示す平面図であり、図５は、図３のＡ−Ａ’に沿って取った断面図であり、図６は、図３のＢ−Ｂ’に沿って取った断面図である。
図３を参照すれば、本発明の一実施形態による表示装置の画素１は、第１走査信号Ｓｎ、第２走査信号Ｓｎ−１、発光制御信号ＥＭｎ及び初期化電圧ＶＩＮＴをそれぞれ印加し、行方向に沿って形成されている第１走査線ＳＬｎ、第２走査線ＳＬｎ−１、発光制御線ＥＭＬｎ及び初期化電圧線ＶＬを含み、第１走査線ＳＬｎ、第２走査線ＳＬｎ−１、発光制御線ＥＭＬｎ及び初期化電圧線ＶＬといずれも交差しており、画素にデータ信号Ｄｍ及び第１電源電圧ＥＬＶＤＤをそれぞれ印加するデータ線ＤＬｍ及び駆動電圧線ＰＬを含む。
第１走査線ＳＬｎ、第２走査線ＳＬｎ−１及び発光制御線ＥＭＬｎは、第１ゲート配線に含まれ、初期化電圧線ＶＬは、第２ゲート配線に含まれる。
第１ゲート配線と第２ゲート配線は、異なる層に位置することによって、異なる層に位置する隣接するゲート配線間の距離を狭く形成できるので、同じ面積にさらに多くの画素を形成できる。すなわち、高解像度の表示装置を形成できる。
データ線ＤＬｍ及び駆動電圧線ＰＬは、第２ゲート配線上に位置する第２信号配線である。第２信号配線は、第１ゲート配線と第２ゲート配線とを含む第１信号配線と互いに交差する。第２信号配線は、低抵抗の配線として形成する。
また、本発明の一実施形態による表示装置の画素１には、駆動薄膜トランジスタＴ１、スイッチング薄膜トランジスタＴ２、補償薄膜トランジスタＴ３、初期化薄膜トランジスタＴ４、動作制御薄膜トランジスタＴ５、発光制御薄膜トランジスタＴ６、及びストレージキャパシタＣｓｔが形成されており、図示していないが、ビアホールＶＩＡに対応する領域に、第１電極（アノード電極）、有機発光層、及び第２電極（カソード電極）を含むＯＬＥＤが形成される。
一方、ＯＬＥＤがフルカラーのＯＬＥＤである場合、有機発光層は、赤色副画素、緑色副画素及び青色副画素によって、それぞれ赤色発光層、緑色発光層及び青色発光層としてパターニングされる。
一方、有機発光層は、白色光を放出するように、赤色発光層、緑色発光層及び青色発光層が積層された多層構造を有するか、または赤色発光物質、緑色発光物質及び青色発光物質を含む単一層構造を有する。かかる有機発光層を備えるＯＬＥＤは、赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタをさらに備えることによって、フルカラーを放出する。
駆動薄膜トランジスタＴ１は、駆動アクティブ層Ａ１、駆動ゲート電極Ｇ１、駆動ソース電極Ｓ１、及び駆動ドレイン電極Ｄ１を含む。その時、駆動ゲート電極Ｇ１は、第２ゲート配線に含まれる。
スイッチング薄膜トランジスタＴ２は、スイッチングアクティブ層Ａ２、スイッチングゲート電極Ｇ２、スイッチングソース電極Ｓ２、及びスイッチングドレイン電極Ｄ２を含む。その時、スイッチングゲート電極Ｇ２は、第１ゲート配線に含まれる。
すなわち、駆動ゲート電極Ｇ１とスイッチングゲート電極Ｇ２は、異なる層に配置される。
補償薄膜トランジスタＴ３は、補償アクティブ層Ａ３、補償ゲート電極Ｇ３、補償ソース電極Ｓ３及び補償ドレイン電極Ｄ３を含む。補償ゲート電極Ｇ３は、第１ゲート配線に含まれ、補償ソース電極Ｓ３は、補償アクティブ層Ａ３で、不純物がドーピングされた補償ソース領域に該当し、補償ドレイン電極Ｄ３は、補償アクティブ層Ａ３で、不純物がドーピングされた補償ドレイン領域に該当する。補償薄膜トランジスタＴ３は、デュアルゲート電極を形成して、漏れ電流を防止する。
その他の薄膜トランジスタＴ４ないしＴ６のゲート電極Ｇ４ないしＧ６は、第１ゲート配線または第２ゲート配線に含まれる。また、ストレージキャパシタＣｓｔの下部電極Ｃｓｔ１は、第１ゲート配線に含まれ、上部電極Ｃｓｔ２は、第２ゲート配線に含まれる。
図４を参照すれば、補償アクティブ層Ａ３から延びた第１導電層１１０と、キャパシタＣｓｔの下部電極Ｃｓｔ１から延びた第２導電層１２０とを、ノードコンタクトホール１３０及び連結ノード１４０を利用して電気的に連結する。
前記第１導電層１１０と第２導電層１２０は、第１絶縁層１０２（図５）により分離されて、異なる層に配置され、ノードコンタクトホール１３０は、第１導電層１１０を露出させる第１コンタクトホール部１３１、第２導電層１２０を露出させる第２コンタクトホール部１３２、及び第１コンタクトホール部１３１と、第２コンタクトホール部１３２とを連結する連結部１３３を備える。
その時、連結部１３３の幅Ｗ３は、第１コンタクトホール部１３１の幅Ｗ１と、第２コンタクトホール部１３２の幅Ｗ２に比べて狭い値を有する。結果として、ノードコンタクトホール１３０は、平面視でダンベル（ピーナッツ）の形状を有する。
しかし、本発明のノードコンタクトホール１３０の形状は、これに制限されず、第１導電層１１０に対応する第１コンタクトホール部１３１の幅と、第２導電層１２０に対応する第２コンタクトホール部１３２の幅よりも、第１コンタクトホール部１３１と第２コンタクトホール部１３２とを連結する連結部１３３の幅が狭い形態ならば、いずれの形態でも構わない。すなわち、ノードコンタクトホール１３０の平面形状は、Ｉ状、リボン状など多様な形状を有する。
また、前記連結部１３３の第１コンタクトホール部１３１から、第２コンタクトホール部１３２に延びる方向の長さは、１．５μｍ以下である。
ノードコンタクトホール１３０の形状及び連結部１３３の長さについては、図９及び図１０の製造方法についての説明において、具体的に説明する。
図４のＡ−Ａ’の断面を示す図５、及び図４のＢ−Ｂ’の断面を示す図６を参照すれば、基板１０１上に、第１導電層１１０が配置され、第１導電層１１０上に、第１絶縁層１０２が配置される。その時、第１導電層１１０は、薄膜トランジスタのアクティブ層と同じ層に形成され、特に、アクティブ層を構成する半導体物質に不純物がドーピングされて、導電性を有するソース領域及びドレイン領域と同じ物質で構成される。また、前記半導体物質は、ポリシリコンであるが、必ずしもそれに限定されるものではなく、酸化物半導体で形成されてもよい。
本実施形態において、第１導電層１１０は、補償薄膜トランジスタＴ３のドレイン領域に対応するが、本発明はそれに制限されるものではない。
第１絶縁層１０２上には、第２導電層１２０が配置される。すなわち、第１導電層１１０と第２導電層１２０は、第１絶縁層１０２により絶縁されている。その時、第２導電層１２０は、キャパシタの下部電極Ｃｓｔ１が延びた領域に対応する。
本実施形態において、キャパシタＣｓｔの下部電極Ｃｓｔ１は、第１ゲート配線に含まれ、スイッチング薄膜トランジスタＴ２のゲート電極Ｇ２と同じ層に同じ物質で形成される。しかし、本発明はそれに制限されるものではなく、第２導電層１２０は、第１導電層１１０と異なる層に配置され、導電性を有するいずれの層でもよく、キャパシタＣｓｔの下部電極Ｃｓｔ１も、必ずしも第１ゲート配線に含まれなくともよい。
また、本実施形態において、第１導電層１１０と第２導電層１２０は、平面視で互いに重畳されて配置されてもよい。
その場合、表示装置の設計マージンを減らし、空間利用を極大化できるという長所があるので、高解像度の画素設計に適している。
第２導電層１２０上には、第２絶縁層１０３が配置される。
すなわち、第１導電層１１０上には、第１絶縁層１０２及び第２絶縁層１０３が配置され、第１絶縁層１０２及び第２絶縁層１０３を貫通して、第１導電層１１０を露出させる第１コンタクトホール部１３１が配置される。また、第２絶縁層１０３の第２導電層１２０に対応する領域には、第２絶縁層１０３を貫通して、第２導電層１２０を露出させる第２コンタクトホール部１３２が配置される。
したがって、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間には、第２絶縁層１０３の一部の領域が配置される。
図６を参照すれば、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間に配置された第２絶縁層１０３上に、第１コンタクトホール部１３１と第２コンタクトホール部１３２とを連結する連結部１３３が配置される。連結部１３３の幅Ｗ３は、第１コンタクトホール部１３１の幅Ｗ１と、第２コンタクトホール部１３２の幅Ｗ１よりも狭いので、Ａ−Ａ’の断面図には、連結部１３３が示されていない。
すなわち、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間に配置され、第１コンタクトホール部１３１と第２コンタクトホール部１３２の中心を連結する領域に対応する第２絶縁層１０３は、他の領域の第２絶縁層１０３よりも高さが低く、すなわち、厚さが薄く形成され、これに対応する領域に、連結部１３３が配置される。
ノードコンタクトホール１３０には、第１導電層１１０と第２導電層１２０とを電気的に連結する連結ノード１４０が配置される。
連結ノード１４０は、導電性を有するいずれの材料でも形成可能であり、連結ノード１４０の平面形状も、ダンベル状（ピーナッツ状）などであってもよい。
連結ノード１４０上には、薄膜トランジスタのソース電極及びドレイン電極と同じ層に同じ物質で形成された第３導電層１５０が配置される。
図７は、本発明の他の実施形態による表示装置に含まれたノードコンタクトホールを示す断面図である。
図７を参照すれば、一実施形態による表示装置は、基板２０１上に、薄膜トランジスタのアクティブ層と同じ層に配置された第１導電層２１０、第１導電層２１０上に配置された第１絶縁層２０２、第１絶縁層２０２上に配置された第２導電層２２０、第２導電層２２０上に配置された第２絶縁層２０３、第１導電層２１０と第２導電層２２０とを電気的に連結させるノードコンタクトホール２３０及び連結ノード２４０を含む。
第２絶縁層２０３及び連結ノード２４０上には、第３導電層２５０が配置される。
その時、第１導電層２１０と第２導電層２２０は、第１絶縁層２０２により分離されており、平面視で互いに重畳されることはない。すなわち、本発明のノードコンタクトホール２３０は、異なる層に配置された二つの導電層が平面視で重畳されている場合だけでなく、重畳されていない場合にも適用される。
図８は、本発明のさらに他の実施形態による表示装置に含まれたノードコンタクトホールを示す断面図である。
図８を参照すれば、一実施形態による表示装置は、基板３０１上に薄膜トランジスタのアクティブ層と同じ層に配置された第１導電層３１０、第１導電層３１０上に配置された第１絶縁層３０２及び第２絶縁層３０３、第２絶縁層３０３上に配置された第２導電層３２０、及び第２導電層３２０上に配置された第３絶縁層３０４を含む。
すなわち、第２導電層３２０は、図６の第２導電層１２０と異なる層に配置され、第２ゲート配線に含まれる。この時、第２導電層３２０は、表示装置に含まれたキャパシタＣｓｔの上部電極Ｃｓｔ２と同じ層に形成される。
第１導電層３１０及び第２導電層３２０は、ノードコンタクトホール３３０及び連結ノード３４０により電気的に連結され、第３絶縁層３０４及び連結ノード３４０上には、第３導電層３５０が配置される。
また、第１絶縁層３０２と第２絶縁層３０３との間には、第１ゲート配線に含まれる追加的な導電層が配置される。
前述した実施形態では、アクティブ層と同じ層に形成された第１導電層１１０，２１０，３１０と、キャパシタＣｓｔの下部電極Ｃｓｔ１または上部電極Ｃｓｔ２と同じ層に形成された第２導電層１２０，２２０，３２０とを電気的に連結するノードコンタクトホール１３０，２３０，３３０について説明したが、それは、実施形態の一部であって、本発明はこれに限定されるものではない。
したがって、隣接した素子や配線の間で異なる層に形成された導電層を、前述した実施形態のようにノードコンタクトホールを形成して連結する場合には、本発明が適用されることはいうまでもない。
図９及び図１０は、本発明の一実施形態による表示装置を製造する方法を示す断面図であり、図１１は、図１０のマスクＭを示す平面図である。
図９を参照すれば、基板１０１上に、第１導電層１１０、第１絶縁層１０２、第２導電層１２０及び第２絶縁層１０３を順次に形成する。
図１０及び図１１を参照すれば、第２絶縁層１０３上に、フォトレジストＰＲを塗布した後、マスクＭに露光装置により光を照射する。
その時、マスクＭは、第１コンタクトホール部１３１及び第２コンタクトホール部１３２にそれぞれ対応する第１開口Ｍａ及び第２開口Ｍｂを含み、第１開口Ｍａと第２開口Ｍｂとの間の離隔距離は、１．５μｍ以下である。
前記第１開口Ｍａと第２開口Ｍｂとの間の離隔距離が１．５μｍ以下である場合、マスクＭに光が照射された時に回折現象が起こる。すなわち、第１開口Ｍａと第２開口Ｍｂとの間には、連結部１３３に対応し、オープンされない領域Ｍｃが配置されるが、回折現象によって、連結部１３３に対応する第１コンタクトホール部１３１と第２コンタクトホール部１３２との間にも、光の一部が照射される現象が発生する。
回折現象によって、第２絶縁層１０３に照射される光の強度は、位置によって異なり、平面視で第１コンタクトホール部１３１の中心と、第２コンタクトホール部１３２の中心とを連結する線に対応する領域に照射される光の強度は、周辺部に照射される光の強度よりも高い。
第１開口Ｍａと第２開口Ｍｂとの間の離隔距離は、高解像度の画素設計に適するように、０．５μｍ以下の値を有する。
図１２ないし図１４は、本発明の一実施形態による表示装置を製造する方法において、図４のＡ−Ａ’に対応する領域を示す断面図である。
図１２を参照すれば、図１０のマスクＭを利用して光を照射した後、エッチング工程を通じて、第１コンタクトホール部１３１及び第２コンタクトホール部１３２を形成する。その時、前記エッチングは、ドライエッチングである。
図１２は、平面視で第１コンタクトホール部１３１及び第２コンタクトホール部１３２の周辺部に対応する断面図であり、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間には、連結部１３３が形成されていない。
すなわち、第１コンタクトホール部１３１及び第２コンタクトホール部１３２の周辺部に対応する領域に照射される光の強度は、第２絶縁層１０３をエッチングするほど十分に高くなく、図１２のように、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間に配置された第２絶縁層１０３上には、フォトレジストＰＲの一部が残る。
かかるフォトレジストＰＲは、第１コンタクトホール部１３１と、第２コンタクトホール部１３２とをエッチングにより形成する過程において、第１コンタクトホール部１３１と第２コンタクトホール部１３２のサイズが大きくなる現象を防止する役割を行う。
したがって、本発明の実施形態によれば、第１コンタクトホール部１３１と第２コンタクトホール部１３２のサイズが過度に大きくなり、周辺の導電層との短絡が起こる現象を改善できる。
図１３及び図１４を参照すれば、ストリッピング工程によりフォトレジストを除去した後、第１導電層１１０と第２導電層１２０とを連結する連結ノード１４０を形成する。
連結ノード１４０を形成した後、第２絶縁層１０３及び連結ノード１４０上に、第３導電層１５０（図５）を形成し、第３導電層１５０を覆う追加的な絶縁層をさらに形成する。
図１５ないし図１７は、本発明の一実施形態による表示装置を製造する方法において、図４のＢ−Ｂ’に対応する領域を示す断面図である。
図１５を参照すれば、図１０のマスクＭを利用して光を照射した後、エッチング工程を通じて、第１コンタクトホール部１３１、第２コンタクトホール部１３２及び連結部１３３を形成する。
図１５は、平面視で第１コンタクトホール部１３１及び第２コンタクトホール部１３２の中心部に対応する断面図であり、第１コンタクトホール部１３１と第２コンタクトホール部１３２との間には、連結部１３３が形成される。
すなわち、第１コンタクトホール部１３１及び第２コンタクトホール部１３２の中心部に対応する領域に照射される光の強度は、第２絶縁層１０３の一部をエッチングするほど十分に高いので、第２絶縁層１０３の一部がエッチングされて、連結部１３３が形成される。
したがって、第１コンタクトホール部１３１、第２コンタクトホール部１３２及び連結部１３３を含むノードコンタクトホール１３０は、ダンベル状（ピーナッツ状）に形成される。
図１６及び図１７を参照すれば、ストリッピング工程によりフォトレジストを除去した後、第１導電層１１０と第２導電層１２０とを連結する連結ノード１４０を形成する。
連結ノード１４０を形成した後、第２絶縁層１０３及び連結ノード１４０上に、第３導電層１５０（図６）を形成し、第３導電層１５０を覆う追加的な絶縁層をさらに形成する。
前述したように、本発明の実施形態による表示装置は、第１導電層と第２導電層とを電気的に連結するノードコンタクトホールに含まれた第１コンタクトホール部と第２コンタクトホール部との間隔を最適化することによって、設計マージンを減らし、ノードコンタクトホールと金属配線の短絡不良を改善でき、高解像度を具現できる。
このように、本発明は、図面に示した一実施形態を参考にして説明したが、それは、例示的なものに過ぎず、当業者ならば、それらから多様な変形及び実施形態の変形が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。
本発明は、例えば、表示装置関連の技術分野に適用可能である。
１０ 表示部、
２０ 走査駆動部、
３０ データ駆動部、
４０ 発光制御駆動部、
５０ 制御部、
６０ 電源供給部、
１００ 表示装置、
１０１ 基板、
１０２ 第１絶縁層、
１０３ 第２絶縁層、
１１０ 第１導電層、
１２０ 第２導電層、
１３０ ノードコンタクトホール、
１３１ 第１コンタクトホール部、
１３２ 第２コンタクトホール部、
１３３ 連結部、
１４０ 連結ノード、
１５０ 第３導電層。

Claims (12)

  1. アクティブ層、ゲート電極、ソース電極及びドレイン電極を含む薄膜トランジスタと、
    前記アクティブ層、前記ゲート電極、前記ソース電極及び前記ドレイン電極のうち選択されたいずれか一つの電極と同じ層に配置された第１導電層と、
    前記第１導電層と異なる層に配置された第２導電層と、
    前記第１導電層を露出させる第１コンタクトホール部、前記第２導電層を露出させる第２コンタクトホール部、及び前記第１コンタクトホール部と前記第２コンタクトホール部とを連結し、前記第１コンタクトホール部の幅、及び前記第２コンタクトホール部の幅よりも狭い幅を有する連結ホール部を含むノードコンタクトホールと、
    前記ノードコンタクトホールに形成され、前記第１導電層と前記第２導電層とを電気的に連結する連結ノードと、を備え、
    前記第１コンタクトホール部および前記第２コンタクトホール部は、前記連結ホール部よりも深いことを特徴とする薄膜トランジスタアレイ基板。
  2. 前記第１導電層と、前記第２導電層とが重畳する部分の少なくとも一部は、前記連結ホール部と重畳することを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記連結ホール部の前記第１コンタクトホール部から、前記第２コンタクトホール部に延びる方向の長さは、１．５μｍ以下であることを特徴とする請求項１または２に記載の薄膜トランジスタアレイ基板。
  4. 一つ以上の薄膜トランジスタと、一つ以上のキャパシタとを含み、複数の配線に連結された画素回路、及び前記画素回路と連結された表示素子を含む複数の画素と、
    前記画素に位置し、前記薄膜トランジスタに含まれたアクティブ層、ゲート電極、ソース電極及びドレイン電極のうち選択されたいずれか一つの電極と同じ層に配置された第１導電層と、
    前記第１導電層と異なる層に配置された第２導電層と、
    前記第１導電層を露出させる第１コンタクトホール部、前記第２導電層を露出させる第２コンタクトホール部、及び前記第１コンタクトホール部と前記第２コンタクトホール部とを連結し、前記第１コンタクトホール部の幅、及び前記第２コンタクトホール部の幅よりも狭い幅を有する連結ホール部を含むノードコンタクトホールと、
    前記ノードコンタクトホールに形成され、前記第１導電層と前記第２導電層とを電気的に連結する連結ノードと、を備え、
    前記第１コンタクトホール部および前記第２コンタクトホール部は、前記連結ホール部よりも深いことを特徴とする表示装置。
  5. 前記第１導電層と、前記第２導電層とが重畳する部分の少なくとも一部は、前記連結ホール部と重畳することを特徴とする請求項４に記載の表示装置。
  6. 前記連結ホール部の前記第１コンタクトホール部から、前記第２コンタクトホール部に延びる方向の長さは、１．５μｍ以下であることを特徴とする請求項４または５に記載の表示装置。
  7. 前記第１導電層と前記第２導電層との間に配置された第１絶縁層をさらに備え、前記第１導電層と前記第２導電層は、前記第１絶縁層により分離されていることを特徴とする請求項４〜６のいずれか一つに記載の表示装置。
  8. 前記第２導電層上に配置された第２絶縁層をさらに備え、前記第２絶縁層の一領域は、前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置されたことを特徴とする請求項４〜７のいずれか一つに記載の表示装置。
  9. 前記第１コンタクトホール部と、前記第２コンタクトホール部との間に配置された前記第２絶縁層上には、前記第１コンタクトホール部と、前記第２コンタクトホール部とを連結する前記連結ホール部が配置されることを特徴とする請求項８に記載の表示装置。
  10. 前記薄膜トランジスタは、第１アクティブ層、第１ゲート電極、第１ソース電極及び第１ドレイン電極を含む駆動薄膜トランジスタと、第２アクティブ層、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含むスイッチング薄膜トランジスタとを備え、前記第１ゲート電極と前記第２ゲート電極は、異なる層に配置されたことを特徴とする請求項４〜９のいずれか一つに記載の表示装置。
  11. 前記キャパシタの下部電極は、前記第２ゲート電極と同じ層に配置され、前記キャパシタの上部電極は、前記第１ゲート電極と同じ層に配置され、前記第１導電層は、前記第１アクティブ層及び前記第２アクティブ層と同じ層に配置され、前記第２導電層は、前記キャパシタの前記下部電極または前記上部電極と同じ層に配置されたことを特徴とする請求項１０に記載の表示装置。
  12. 前記表示素子は、第１電極、第２電極、及び前記第１電極と第２電極との間に配置された有機発光層を備える有機発光素子であることを特徴とする請求項４〜１１のいずれか一つに記載の表示装置。

JP2014090585A 2013-08-21 2014-04-24 薄膜トランジスタアレイ基板、それを含む表示装置 Active JP6552161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130099243A KR102114315B1 (ko) 2013-08-21 2013-08-21 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR10-2013-0099243 2013-08-21

Publications (2)

Publication Number Publication Date
JP2015041102A JP2015041102A (ja) 2015-03-02
JP6552161B2 true JP6552161B2 (ja) 2019-07-31

Family

ID=52479537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014090585A Active JP6552161B2 (ja) 2013-08-21 2014-04-24 薄膜トランジスタアレイ基板、それを含む表示装置

Country Status (3)

Country Link
US (1) US9293482B2 (ja)
JP (1) JP6552161B2 (ja)
KR (1) KR102114315B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472605B2 (en) * 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
JP6855004B2 (ja) * 2015-12-25 2021-04-07 天馬微電子有限公司 表示装置及び表示装置の製造方法
KR20210002287A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210079468A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 표시 장치
WO2024031240A1 (zh) * 2022-08-08 2024-02-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306774A (ja) * 1995-05-01 1996-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100273703B1 (ko) * 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
JP3666305B2 (ja) 1999-06-14 2005-06-29 セイコーエプソン株式会社 半導体装置、電気光学装置及び半導体装置の製造方法
JP2002176179A (ja) 2000-12-08 2002-06-21 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに半導体装置
JP4102734B2 (ja) * 2003-10-03 2008-06-18 エルピーダメモリ株式会社 半導体装置の製造方法
JP5078288B2 (ja) 2005-06-28 2012-11-21 株式会社半導体エネルギー研究所 発光装置
US7737442B2 (en) 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5286992B2 (ja) * 2008-07-09 2013-09-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR20120079351A (ko) * 2011-01-04 2012-07-12 삼성모바일디스플레이주식회사 유기발광 표시장치 및 그 제조방법
CN103003861B (zh) * 2011-07-19 2015-07-01 株式会社日本有机雷特显示器 显示装置以及显示装置的制造方法
KR101846411B1 (ko) * 2011-11-03 2018-04-09 삼성디스플레이 주식회사 액정 표시 장치
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20150053931A1 (en) 2015-02-26
US9293482B2 (en) 2016-03-22
KR102114315B1 (ko) 2020-05-25
KR20150021818A (ko) 2015-03-03
JP2015041102A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
KR102103960B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
USRE49405E1 (en) Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
KR20230068375A (ko) 표시장치
JP6309723B2 (ja) 薄膜トランジスタアレイ基板及びそれを含む表示装置
JP6457086B2 (ja) 口径比を大きくした有機発光ダイオードディスプレイ
US20190131369A1 (en) Display Device and Method of Manufacturing the Same
KR101142752B1 (ko) 평판표시장치
JP6552161B2 (ja) 薄膜トランジスタアレイ基板、それを含む表示装置
KR102688600B1 (ko) 유기 발광 표시 장치
KR102654918B1 (ko) 표시장치
KR101973164B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20170001881A (ko) 유기전계발광표시장치와 이의 제조방법
KR20140029992A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR20150055377A (ko) 유기발광다이오드 표시장치의 제조방법
KR20130141189A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
US11538869B2 (en) Display device
WO2022160255A1 (en) Array substrate and display apparatus
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
JP2008058468A (ja) ディスプレイ基板およびディスプレイ基板の製造方法
JP4715197B2 (ja) 電気光学装置及び電子機器
CN113130558B (zh) 显示面板
KR100669766B1 (ko) 유기전계 발광표시장치
KR102129036B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR102096057B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190702

R150 Certificate of patent or registration of utility model

Ref document number: 6552161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250