JP4123172B2 - 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 - Google Patents

薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4123172B2
JP4123172B2 JP2004070834A JP2004070834A JP4123172B2 JP 4123172 B2 JP4123172 B2 JP 4123172B2 JP 2004070834 A JP2004070834 A JP 2004070834A JP 2004070834 A JP2004070834 A JP 2004070834A JP 4123172 B2 JP4123172 B2 JP 4123172B2
Authority
JP
Japan
Prior art keywords
residue
substrate
forming
treatment
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004070834A
Other languages
English (en)
Other versions
JP2004314056A (ja
Inventor
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004070834A priority Critical patent/JP4123172B2/ja
Priority to US10/803,027 priority patent/US7214617B2/en
Priority to TW093107944A priority patent/TWI245596B/zh
Priority to KR1020040021165A priority patent/KR100606948B1/ko
Priority to CNB2004100318330A priority patent/CN1298019C/zh
Publication of JP2004314056A publication Critical patent/JP2004314056A/ja
Application granted granted Critical
Publication of JP4123172B2 publication Critical patent/JP4123172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器に関するものである。
電子回路や集積回路等の配線を有するデバイスの製造には例えばフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光性材料を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このフォトリソグラフィ法は真空装置などの大掛かりな設備や複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
これに対して、液滴吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、所謂インクジェット法を用いて基板上に配線パターンを形成する方法が提案されている（例えば、特許文献１参照）。この方法では、金属微粒子等の導電性微粒子を分散した機能液である配線パターン形成用インクを基板に直接パターン塗布し、その後熱処理やレーザ照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィーが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
米国特許第５１３２２４８号明細書
しかしながら、上述したような従来技術には以下のような問題が存在する。
配線パターンを形成するために基板上に機能液を配置する際、基板上に残渣があると、基板上に機能液を均一に配置できなくなる場合があり、液溜まり（バルジ）や断線等の不都合の発生の原因となる。
本発明は以上のような点を考慮してなされたもので、断線等の不都合の発生を抑制できる薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の薄膜パターンの形成方法は、機能液を基板上に配置することにより薄膜パターンを形成する方法であって、前記基板上に前記薄膜パターンに応じたバンクを形成するバンク形成工程と、前記バンク間の残渣を除去する残渣処理工程と、前記残渣が除去された前記バンク間に前記機能液を配置する材料配置工程とを有することを特徴とする。この場合において、前記残渣処理工程は、前記バンク間の底部の残渣を除去する工程を有することを特徴とする。
本発明によれば、残渣を除去する残渣処理工程を設けたので、基板上に機能液を均一に配置することができる。したがって、バルジの発生が抑えられ、形成される薄膜パターンは断線等の不都合の発生を回避できる。しかも、薄膜パターンを形成するための機能液を基板上に形成したバンク間に配置する構成であるので、機能液の液滴の周囲への飛散が防止されるとともに、バンク形状に沿って薄膜パターンを所定形状に円滑にパターニングすることができる。そして、残渣処理工程では、特にバンク間の底部の残渣を除去することで基板に対する薄膜パターンの密着性を向上することができる。
この場合において、前記残渣処理工程は、光照射処理工程を有することを特徴とする。本発明によれば、例えば紫外線（ＵＶ）等の光を照射することにより、光励起により特に有機系の残渣を良好に除去することができる。
また、前記残渣処理工程は、所定の処理ガスを用いたプラズマ処理工程を有する構成であってもよい。本発明によれば、所定の処理ガスとして例えば酸素（Ｏ２）を含む処理ガスを用いたＯ２プラズマ処理により、特に有機系の残渣を良好に除去できる。
また、前記残渣処理工程は所定の処理ガスを用いたプラズマ処理工程と光照射処理工程とを有する構成とすることもできる。すなわち、処理ガスとして例えば酸素（Ｏ２）を用いたＯ２プラズマ処理と、紫外線（ＵＶ）等の光照射処理とを組み合わせることで残渣を除去するようにしてもよい。あるいは、酸によりエッチングすることで残渣を除去することもできる。
本発明の薄膜パターンの形成方法において、前記バンクを所定方向に延在するように形成し、前記プラズマ処理工程は、前記処理ガスに対して前記基板を前記所定方向に相対移動しつつ該処理ガスを供給することを特徴とする。本発明によれば、処理ガス供給部と基板とを相対移動しながらプラズマ処理する際、基板の移動方向をバンク間に設けられた溝部延在方向に一致させつつ処理ガスを供給することで、バンク間の溝部の全域に処理ガスを良好に行き渡らせることができる。したがって、残渣除去を良好に行うことができる。
本発明の薄膜パターンの形成方法において、前記バンクに撥液性を付与する撥液化処理工程の前後に前記残渣処理工程を有することを特徴とする。本発明によれば、残渣処理の後に行われる撥液化処理によりバンクに撥液性が付与され、これにより吐出された液滴の一部がバンク上に乗っても、バンク表面が撥液性となっていることによりバンクからはじかれ、バンク間の溝部に流れ落ちるようになる。したがって、吐出された機能液は基板上のバンク間に良好に配置される。
本発明の薄膜パターンの形成方法において、前記材料配置工程の後に前記残渣処理工程を再度行うことを特徴とする。本発明によれば、例えば薄膜パターンの厚膜化のために、基板上に機能液の液滴を複数回重ねるように配置する場合があるが、機能液の液滴を基板上に配置した後、次の液滴を重ねる前に残渣処理を行うことにより、前記バンクに付着した機能液の残渣を除去し、機能液がバンクに付着してバンクの撥液性が低下した場合であっても、バンクの撥液性を低下させる原因となる機能層の残渣が除去される。したがって、次の液滴を重ねる前のバンクと同様な性能を発揮できる。
本発明の薄膜パターンの形成方法は、前記機能液には熱処理又は光処理により導電性を発現する材料が含まれることを特徴とする。あるいは、本発明の薄膜パターンの形成方法は、前記機能液には導電性微粒子が含まれることを特徴とする。本発明によれば、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。また、導電性微粒子、有機銀化合物の他に有機ＥＬ等の発光素子形成材料やＲ・Ｇ・Ｂのインク材料を用いることで、有機ＥＬ装置やカラーフィルタを有する液晶表示装置等の製造にも適用することができる。
本発明のデバイスの製造方法は、基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、上記記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とする。本発明によれば、基板に対して良好に密着し、断線等の不都合の発生を抑えられた薄膜パターンを有するデバイスを得ることができる。
本発明の電気光学装置は、上記記載のデバイスの製造方法を用いて製造されたデバイスを備えることを特徴とする。また、本発明の電子機器は、上記記載の電気光学装置を備えることを特徴とする。本発明によれば、断線等の不都合の発生を抑えられた配線パターンを有する電気光学装置及び電子機器を得ることができる。
本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、形成パターンに応じたバンクを形成するバンク形成工程と、前記バンク間の残渣を除去する残渣処理工程と、前記残渣が除去された前記バンク間に前記機能液を液滴吐出装置によって吐出することによって配置される材料配置工程と、を有することを特徴とする。
本発明によれば、残渣を除去する残渣処理工程を設けたので、基板上に機能液を均一に配置することができる。したがって、バルジの発生が抑えられ、形成される配線パターンは断線等の不都合の発生を回避できる。したがって、所望性能を有するアクティブマトリクス基板を製造することができる。
以下、本発明の薄膜パターンの形成方法及びデバイスの製造方法の一実施形態について図面を参照しながら説明する。本実施形態では、液滴吐出法により液滴吐出ヘッドの吐出ノズルから熱処理等により導電性を発現する材料を含む配線パターン（薄膜パターン）形成用インク（機能液）を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
まず、使用するインク（機能液）について説明する。液体材料である配線パターン形成用インクは導電性微粒子を分散媒に分散した分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか１つを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと後述する液滴吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体材料を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インクのノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いてインクを液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
配線パターンが形成される基板としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液体材料の一滴の量は例えば１〜３００ナノグラムである。
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造する液滴吐出装置（インクジェット装置）が用いられる。
図１は液滴吐出装置ＩＪの概略構成を示す斜視図である。図１において、液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７はこの液滴吐出装置ＩＪによりインク（液体材料）を配置される基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４にはＸ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。更に、制御装置ＣＯＮＴは、Ｘ軸方向駆動モータ２に対して液滴吐出ヘッド１のＸ軸方向への移動を制御する駆動パルス信号を供給するとともに、Ｙ軸方向駆動モータ３に対してステージ７のＹ軸方向への移動を制御する駆動パルス信号を供給する。
クリーニング機構８は液滴吐出ヘッド１をクリーニングするものであって、図示しないＹ軸方向駆動モータを備えている。このＹ軸方向駆動モータの駆動により、クリーニング機構８はＹ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５はここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布されたインクに含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｙ軸方向を走査方向、Ｙ軸方向と直交するＸ軸方向を非走査方向とする。したがって、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＸ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド１の角度を調整することでノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節可能としてもよい。
図２はピエゾ方式による液体材料の吐出原理を説明するための図である。図２において、液体材料（配線パターン形成用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、吐出ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることによりピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることによりピエゾ素子２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、本発明の配線パターンの形成方法の一実施形態について図３、図４及び図５を参照しながら説明する。図３は本実施形態に係る配線パターンの形成方法の一例を示すフローチャート図、図４及び図５は形成手順を示す模式図である。
図３に示すように、本実施形態に係る配線パターンの形成方法は、上述した配線パターン形成用インクを基板上に配置し、基板上に導電膜配線パターンを形成するものであって、基板上に配線パターンに応じたバンクを形成するバンク形成工程Ｓ１と、バンク間の残渣を除去する残渣処理工程Ｓ２（Ｓ２−１、Ｓ２−２）と、バンクに撥液性を付与する撥液化処理工程Ｓ３と、残渣を除去されたバンク間にインクを配置する材料配置工程Ｓ４と、インクの液体成分の少なくとも一部を除去する中間乾燥工程Ｓ５と、焼成工程Ｓ６とを有している。
以下、各工程毎に詳細に説明する。本実施形態では基板Ｐとしてガラス基板が用いられる。
＜バンク形成工程＞
まず、図４（ａ）に示すように、有機材料塗布前に表面改質処理として、基板Ｐに対してＨＭＤＳ処理が施される。ＨＭＤＳ処理は、ヘキサメチルジシラサン（(ＣＨ３)３ＳｉＮＨＳｉ(ＣＨ３)３）を蒸気状にして塗布する方法である。これにより、バンクと基板Ｐとの密着性を向上する密着層としてのＨＭＤＳ層３２が基板Ｐ上に形成される。
バンクは仕切部材として機能する部材であり、バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、図４（ｂ）に示すように、基板ＰのＨＭＤＳ層３２上にバンクの高さに合わせて有機系感光性材料３１を塗布し、その上にレジスト層を塗布する。そして、バンク形状（配線パターン）に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物又は有機物で機能液に対し親液性を示す材料で上層が有機物で撥液性を示す材料で構成された２層以上でバンク（凸部）を形成してもよい。これにより、図４（ｃ）に示されるように、配線パターン形成予定領域の周辺を囲むようにバンクＢ、Ｂが形成される。
バンクを形成する有機材料としては、液体材料に対してもともと撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化（フッ素化）が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。
＜残渣処理工程−１＞
基板Ｐ上にバンクＢ、Ｂが形成されると、フッ酸処理が施される。フッ酸処理は、例えば２．５％フッ酸水溶液でエッチングを施すことでバンクＢ、Ｂ間のＨＭＤＳ層３２を除去する処理である。フッ酸処理では、バンクＢ、Ｂがマスクとして機能し、バンクＢ、Ｂ間に形成された溝部３４の底部３５にある有機物であるＨＭＤＳ層３２が除去される。これにより、図４（ｄ）に示すように、残渣であるＨＭＤＳが除去される。
＜撥液化処理工程＞
続いて、バンクＢに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが１００〜８００Ｗ、４フッ化炭素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、バンクＢ、Ｂに対して高い撥液性が付与される。なお、上述した親液化処理としてのＯ２プラズマ処理は、バンクＢの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Ｏ２プラズマによる前処理がなされた方がよりフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２プラズマ処理することが好ましい。
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理したバンク間の基板Ｐ露出部に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。また、バンクＢ、Ｂについては、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
＜残渣処理工程−２＞
ここで、フッ酸処理ではバンクＢ、Ｂ間の底部３５のＨＭＤＳ（有機物）が完全に除去されない場合がある。あるいは、バンクＢ、Ｂ間の底部３５にバンク形成時のレジスト（有機物）が残っている場合もある。そこで、次に、バンクＢ、Ｂ間の底部３５におけるバンク形成時の有機物（レジスト）残渣を除去するために、基板Ｐに対して残渣処理を再度施す。
残渣処理としては、バンクの撥液性を下げすぎないように、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ２プラズマ処理等を選択できる。
また、酸（Ｈ２ＳＯ４、ＨＦ、ＨＮＯ３）などでエッチング処理を選択することができる。
そして、基板Ｐがガラス基板の場合、その表面は配線パターン形成用材料に対して親液性を有しているが、本実施形態のように残渣処理のためにＯ２プラズマ処理や紫外線照射処理を施すことで、バンクＢ、Ｂ間で露出する基板Ｐ表面（底部３５）の親液性を高めることができる。ここで、バンク間の底部３５のインクに対する接触角が１５度以下となるように、Ｏ２プラズマ処理や紫外線照射処理、酸（ＨＦ）によるエッチングが行われることが好ましい。
図６（ａ）はＯ２プラズマ処理する際に用いるプラズマ処理装置の一例を示す概略構成図である。図６（ａ）に示すプラズマ処理装置は、交流電源４１に接続された電極４２と、接地電極である試料テーブル４０とを有している。試料テーブル４０は試料である基板Ｐを支持しつつＹ軸方向に移動可能となっている。電極４２の下面には、移動方向と直交するＸ軸方向に延在する２本の平行な放電発生部４４，４４が形成されているとともに、放電発生部４４を囲むように誘電体部材４５が設けられている。誘電体部材４５は放電発生部４４の異常放電を防止するものである。そして、誘電体部材４５を含む電極４２の下面は略平面状となっており、放電発生部４４及び誘電体部材４５と基板Ｐとの間には僅かな空間（放電ギャップ）が形成されるようになっている。また、電極４２の中央にはＸ軸方向に細長く形成された処理ガス供給部の一部を構成するガス噴出口４６が設けられている。ガス噴出口４６は、電極内部のガス通路４７及び中間チャンバ４８を介してガス導入口４９に接続している。
ガス通路４７を通ってガス噴出口４６から噴射された処理ガスを含む所定ガスは、前記空間の中を移動方向（Ｙ軸方向）の前方及び後方に分かれて流れ、誘電体部材４５の前端及び後端から外部に排気される。これと同時に、電源４１から電極４２に所定の電圧が印加され、放電発生部４４，４４と試料テーブル４０との間で気体放電が発生する。そして、この気体放電により生成されるプラズマで前記所定ガスの励起活性種が生成され、放電領域を通過する基板Ｐの表面全体が連続的に処理される。
本実施形態では、前記所定ガスは、処理ガスである酸素（Ｏ２）と、大気圧近傍の圧力下で放電を容易に開始させ且つ安定に維持するためのヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガスや窒素（Ｎ２）等の不活性ガスとを混合したものである。特に、処理ガスとして酸素を用いることにより、上述したように、有機物残渣の除去（洗浄）や親液化が行われる。また、このＯ２プラズマ処理を例えば有機ＥＬ装置における電極に対して行うことにより、この電極の仕事関数を調整することができる。
図６（ｂ）は試料テーブル４０上に支持されている基板Ｐを示す図である。図６（ｂ）において、基板Ｐ上の複数のバンク及びこれらバンク間に形成された溝部３４は一方向（ここではＹ軸方向）に延在するように形成されており、これらバンクＢ、Ｂ間の溝部３４に、Ｙ軸方向を長手方向とする配線パターンが形成される。そして、本実施形態では、バンクＢが形成されている基板Ｐは、そのバンクＢの延在方向（Ｙ軸方向）と試料テーブル４０の移動方向とを一致させた状態でＯ２プラズマ処理される。すなわち、本実施形態のプラズマ処理は、基板ＰをバンクＢの延在方向であるＹ軸方向に移動しつつ、処理ガスを含む前記所定ガスを供給する構成である。換言すれば、前記所定ガスを流す方向とバンクＢの延在方向とを一致させた状態でプラズマ処理が行われる。これにより、バンクＢ、Ｂ間の底部３５（基板Ｐの露出部）に処理ガスが円滑に行き渡り、均一にプラズマ処理を施すことができる。
なお、ここでは基板Ｐを移動するように説明したが、処理ガス供給部の一部を構成する電極４２側を移動してもよいし、基板Ｐと電極４２側との双方を移動してもよい。
また、ここでは、残渣処理の一部としてフッ酸処理を行うように説明したが、Ｏ２プラズマ処理あるいは紫外線照射処理によりバンク間の底部３５の残渣を十分に除去できる場合は、フッ酸処理は行わなくてもよい。また、ここでは、残渣処理としてＯ２プラズマ処理又は紫外線照射処理のいずれか一方を行うように説明したが、もちろん、Ｏ２プラズマ処理と紫外線照射処理とを組み合わせてもよい。
＜撥液化処理工程＞
続いて、バンクＢに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが１００〜８００Ｗ、４フッ化炭素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、バンクＢ、Ｂに対して高い撥液性が付与される。なお、上述した親液化処理としてのＯ２プラズマ処理は、バンクＢの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Ｏ２プラズマによる前処理がなされた方がよりフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２プラズマ処理することが好ましい。
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理したバンク間の基板Ｐ露出部に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。また、バンクＢ、Ｂについては、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
＜材料配置工程＞
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、配線パターン形成用インクの液滴が基板Ｐ上のバンクＢ、Ｂ間に配置される。なお、ここでは、導電性材料として有機銀化合物を用い、溶媒（分散媒）はジエチレングリコールジエチルエーテルを用いた有機銀化合物からなるインク（機能液）を吐出する。材料配置工程では、図５（ａ）に示すように、液滴吐出ヘッド１から配線パターン形成用材料を含むインクを液滴にして吐出する。吐出された液滴は、図５（ｂ）に示すように、基板Ｐ上のバンクＢ、Ｂ間の溝部３４に配置される。液滴吐出の条件としては、例えば、インク重量４ｎｇ／ｄｏｔ、インク速度（吐出速度）５〜７ｍ／ｓｅｃで行うことできる。また、液滴を吐出する雰囲気は、温度６０℃以下、湿度８０％以下に設定されていることが好ましい。これにより、液滴吐出ヘッド１の吐出ノズルが目詰まりすることなく安定した液滴吐出を行うことができる。
このとき、液滴が吐出される配線パターン形成予定領域（すなわち溝部３４）はバンクＢ、Ｂに囲まれているので、液滴が所定位置以外に拡がることを阻止できる。また、バンクＢ、Ｂには撥液性が付与されているため、吐出された液滴の一部がバンクＢ上に乗っても、バンク表面が撥液性となっていることによりバンクＢからはじかれ、バンク間の溝部３４に流れ落ちるようになる。さらに、基板Ｐが露出している溝部３４の底部３５は親液性を付与されているため、吐出された液滴が底部３５にてより拡がり易くなり、これによりインクは所定位置内で均一に配置される。
＜中間乾燥工程＞
基板Ｐに液滴を吐出した後、分散媒の除去及び膜厚確保のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。そして、この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、図５（ｃ）に示すように、液体材料の液滴が複数層積層され、膜厚の厚い配線パターン（薄膜パターン）３３Ａが形成される。
＜焼成工程＞
吐出工程後の導電性材料は、例えば、有機銀化合物の場合、導電性を得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や有機銀化合物、酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。たとえば、有機銀化合物の有機分を除去するためには、約２００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。以上の工程により吐出工程後の導電性材料（有機銀化合物）は、銀粒子の残留により、図５（ｄ）に示すように、導電性膜（配線パターン）３３に変換される。
ところで、インクの液滴を複数層積層する際に際し、第１の液滴を基板Ｐ上に吐出後、必要に応じて乾燥処理を施した後、第２の液滴を基板Ｐ上に吐出する前に、残渣処理を再度行うことができる。第２の液滴を第１の液滴の上に重ねる前に残渣処理を行うことにより、機能液がバンクに付着してバンクの撥液性が低下した場合であっても、バンクの撥液性を低下させる原因となる機能層の残渣が除去される。したがって次の液滴を重ねる前のバンクと同様な性能を発揮できる。
なお、焼成工程の後、基板Ｐ上に存在するバンクＢ、Ｂをアッシング剥離処理により除去することができる。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンク（レジスト）とを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離することができる。一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、Ｏ３（オゾン）を分解して反応性ガスのＯ・（酸素ラジカル）に変え、このＯ・とバンクとを反応させる。Ｏ・と反応したバンクは、ＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離される。基板Ｐに対してアッシング剥離処理を施すことにより、基板Ｐからバンクが除去される。
以上説明したように、残渣を除去する残渣処理工程Ｓ２を設けたので、残渣に起因するバルジや断線等の不都合の発生を抑え、基板Ｐ上にインクの液滴を良好に配置することができる。しかも、配線パターンを形成するためのインクは基板Ｐ上に形成されたバンクＢ、Ｂ間の溝部３４に配置される構成であるため、吐出したインクの周囲への飛散が防止されるとともに、バンク形状に沿って配線パターンを所定形状に円滑にパターニングすることができる。
＜実験例＞
基板Ｐ上にＨＭＤＳ層３２を形成し、その上にバンクＢを形成した後、フッ酸処理を行わずに、基板Ｐに対して上記プラズマ処理装置を用いてＯ２プラズマ処理を施した。処理条件は、プラズマパワー５５０Ｗ、酸素ガス流量１００〔ｍＬ／ｍｉｎ〕、Ｈｅガス流量１０〔Ｌ／ｍｉｎ〕とした。そして、上記プラズマ処理装置の試料テーブル４０の移動速度を、１ｍｍ／ｓｅｃ、２ｍｍ／ｓｅｃ、５ｍｍ／ｓｅｃと順次変更し、Ｏ２ プラズマ処理後のバンク間の底部３５（基板Ｐの露出部）と純水との接触角を測定した。その結果、テーブル移動速度が１ｍｍ／ｓｅｃの場合、Ｏ２ プラズマ処理前では接触角約５９度であったものがＯ２ プラズマ処理後では接触角１０度以下となった。同様に、テーブル移動速度が２ｍｍ／ｓｅｃ、及び５ｍｍ／ｓｅｃの場合にも、Ｏ２ プラズマ処理後の接触角は１０度以下であった。以上の実験により、フッ酸処理を行わずにＯ２ プラズマ処理のみを施すことによって残渣が十分に除去され、しかも基板Ｐ（底部３５）に対して均一な親液性が付与されることを確認できた。
＜電気光学装置＞
本発明の電気光学装置の一例である液晶表示装置について説明する。図７は本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図８は図７のＨ−Ｈ’線に沿う断面図である。図９は液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図１０は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図７及び図８において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図９に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図８に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
図１０はボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であって、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、上記実施形態の配線パターンの形成方法によりゲート配線６１がガラス基板Ｐ上のバンクＢ、Ｂ間に形成されている。
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリコン（ａ−Ｓｉ）層からなる半導体層６３が積層されている。このゲート配線部分に対向する半導体層６３の部分がチャネル領域とされている。半導体層６３上には、オーミック接合を得るための例えばｎ+型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積層されており、チャネル領域の中央部における半導体層６３上には、チャネルを保護するためのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲート絶縁膜６２、半導体層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
さらに、接合層６４ａ、６４ｂ及びＩＴＯからなる画素電極１９も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上にそれぞれバンク６６…を形成し、これらバンク６６…間に上述した液滴吐出装置ＩＪを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
なお、上記実施形態では、ＴＦＴ３０を液晶表示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに応用が可能である。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して再結合させることにより励起子（エキシトン）を生成させ、このエキシトンが失活する際の光の放出（蛍光・燐光）を利用して発光させる素子である。そして、上記のＴＦＴ３０を有する基板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することができる。本発明におけるデバイス（電気光学装置）の範囲にはこのような有機ＥＬデバイスをも含むものである。
図１１は、前記液滴吐出装置ＩＪにより一部の構成要素が製造された有機ＥＬ装置の側断面図である。図１１を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１１において、有機ＥＬ装置３０１は、基板３１１、回路素子部３２１、画素電極３３１、バンク部３４１、発光素子３５１、陰極３６１（対向電極）、および封止基板３７１から構成された有機ＥＬ素子３０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部３２１は、アクティブ素子であるＴＦＴ３０が基板３１１上に形成され、複数の画素電極３３１が回路素子部３２１上に整列して構成されたものである。そして、ＴＦＴ３０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極３３１間にはバンク部３４１が格子状に形成されており、バンク部３４１により生じた凹部開口３４４に、発光素子３５１が形成されている。なお、発光素子３５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置３０１は、フルカラー表示を実現するものとなっている。陰極３６１は、バンク部３４１および発光素子３５１の上部全面に形成され、陰極３６１の上には封止用基板３７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置３０１の製造プロセスは、バンク部３４１を形成するバンク部形成工程と、発光素子３５１を適切に形成するためのプラズマ処理工程と、発光素子３５１を形成する発光素子形成工程と、陰極３６１を形成する対向電極形成工程と、封止用基板３７１を陰極３６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口３４４、すなわち画素電極３３１上に正孔注入層３５２および発光層３５３を形成することにより発光素子３５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層３５２を形成するための液状体材料を各画素電極３３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層３５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層３５３を形成するための液状体材料を正孔注入層３５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層３５３を形成する第２乾燥工程とを有している。なお、発光層３５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、上述した実施形態においては、本発明に係るパターン形成方法を使って、ＴＦＴ（薄膜トランジスタ）のゲート配線を形成しているが、ソース電極、ドレイン電極、画素電極などの他の構成要素を製造することも可能である。以下、ＴＦＴを製造する方法について図１２〜図１５を参照しながら説明する。
図１２に示すように、まず、洗浄したガラス基板５１０の上面に、１画素ピッチの１／２０〜１／１０の溝５１１ａを設けるための第１層目のバンク５１１が、フォトリソグラフィ法に基づいて形成される。このバンク５１１としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク５１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク５１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク５１１の、吐出インクに対する接触角としては、４０°以上、またガラス面の接触角としては、１０°以下を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば導電性微粒子（テトラデカン溶媒）に対する処理後の接触角は、バンク５１１の素材としてアクリル樹脂系を採用した場合には約５４．０°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、プラズマパワー５５０Ｗのもと、４フッ化メタンガスを０．１Ｌ／ｍｉｎで供給する処理条件下で得たものである。
上記第１層目のバンク形成工程に続くゲート走査電極形成工程（第１回目の導電性パターン形成工程）では、バンク５１１で区画された描画領域である前記溝５１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極５１２を形成する。そして、ゲート走査電極５１２を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極５１２は、バンク５１１に十分な撥液性が予め与えられているので、溝５１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板５１０上には、バンク５１１とゲート走査電極５１２からなる平坦な上面を備えた銀（Ａｇ）からなる第１の導電層Ａ１が形成される。
また、溝５１１ａ内における良好な吐出結果を得るためには、図１２に示すように、この溝５１１ａの形状として準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
次に、図１３に示すように、プラズマＣＶＤ法によりゲート絶縁膜５１３、活性層５１０、コンタクト層５０９の連続成膜を行う。ゲート絶縁膜５１３として窒化シリコン膜、活性層５１０としてアモルファスシリコン膜、コンタクト層５０９としてｎ＋シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
上記半導体層形成工程に続く第２層目のバンク形成工程では、図１４に示すように、ゲート絶縁膜５１３の上面に、１画素ピッチの１／２０〜１／１０でかつ前記溝５１１ａと交差する溝５１４ａを設けるための２層目のバンク５１４を、フォトリソグラフィ法に基づいて形成する。このバンク５１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク５１４に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク５１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク５１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
上記第２層目のバンク形成工程に続くソース・ドレイン電極形成工程（第２回目の導電性パターン形成工程）では、バンク５１４で区画された描画領域である前記溝５１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、図１５に示すように、前記ゲート走査電極５１２に対して交差するソース電極５１５及びソース電極５１６が形成される。そして、ソース電極５１５及びドレイン電極５１６を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極５１５及びドレイン電極５１６は、バンク５１４に十分な撥液性が予め与えられているので、溝５１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
また、ソース電極５１５及びドレイン電極５１６を配置した溝５１４ａを埋めるように絶縁材料５１７が配置される。以上の工程により、基板５１０上には、バンク５１４と絶縁材料５１７からなる平坦な上面５２０が形成される。
そして、絶縁材料５１７にコンタクトホール５１９を形成するとともに、上面５２０上にパターニングされた画素電極（ＩＴＯ）５１８を形成し、コンタクトホール５１９を介してドレイン電極５１６と画素電極５１８とを接続することで、ＴＦＴが形成される。
図１６は、液晶表示装置の別の実施形態を示す図である。
図１６に示す液晶表示装置（電気光学装置）９０１は、大別するとカラーの液晶パネル（電気光学パネル）９０２と、液晶パネル９０２に接続される回路基板９０３とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル９０２に付設されている。
液晶パネル９０２は、シール材９０４によって接着された一対の基板９０５ａ及び基板９０５ｂを有し、これらの基板９０５ｂと基板９０５ｂとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板９０５ａ及び基板９０５ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板９０５ａ及び基板９０５ｂの外側表面には偏光板９０６ａ及び偏光板９０６ｂが貼り付けられている。なお、図１６においては、偏光板９０６ｂの図示を省略している。
また、基板９０５ａの内側表面には電極９０７ａが形成され、基板９０５ｂの内側表面には電極９０７ｂが形成されている。これらの電極９０７ａ、９０７ｂはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極９０７ａ、９０７ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成されている。基板９０５ａは、基板９０５ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子９０８が形成されている。これらの端子９０８は、基板９０５ａ上に電極９０７ａを形成するときに電極９０７ａと同時に形成される。従って、これらの端子９０８は、例えばＩＴＯによって形成されている。これらの端子９０８には、電極９０７ａから一体に延びるもの、及び導電材（不図示）を介して電極９０７ｂに接続されるものが含まれる。
回路基板９０３には、配線基板９０９上の所定位置に液晶駆動用ＩＣとしての半導体素子９００が実装されている。なお、図示は省略しているが、半導体素子９００が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板９０９は、例えばポリイミド等の可撓性を有するベース基板９１１の上に形成されたＣｕ等の金属膜をパターニングして配線パターン９１２を形成することによって製造されている。
本実施形態では、液晶パネル９０２における電極９０７ａ、９０７ｂ及び回路基板９０３における配線パターン９１２が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、電気特性の不均一が解消された高品質の液晶表示装置を得ることができる。
なお、前述した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ（ＴＦＴ）を形成し、各ＴＦＴに対し画素電極を形成する。また、各ＴＦＴに電気的に接続する配線（ゲート配線、ソース配線）を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリクス型の液晶パネルにも本発明を適用することができる。
他の実施形態として、非接触型カード媒体の実施形態について説明する。図１７に示すように、本実施形態に係る非接触型カード媒体（電子機器）４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。本実施形態では、上記アンテナ回路４１２が、上記実施形態に係る配線パターン形成方法によって形成されている。
なお、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
＜電子機器＞
本発明の電子機器の具体例について説明する。
図１８（ａ）は携帯電話の一例を示した斜視図である。図１８（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ｂ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１８（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ｃ）は腕時計型電子機器の一例を示した斜視図である。図１８（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置を備えたものであり、配線の断線等の不都合の発生が抑制されている。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態ではバンクを形成し、このバンクの間の残渣を除去するように説明したが、これに限定されるものではなく、例えば基板に表面処理を施して配線パターン形成予定領域に親液化処理を施し、他の部分に撥液化処理を施し、この親液化処理部分の残渣を除去する構成であってもよい。そして、この親液化部分に導電性微粒子や有機銀化合物を含むインクを配置することにより所望の配線パターンを形成することができる。
また、上記実施形態では、薄膜パターンを導電性膜とする構成としたが、これに限られず、例えば液晶表示装置において表示画像をカラー化するために用いられているカラーフィルタにも適用可能である。このカラーフィルタは、基板に対してＲ（赤）、Ｇ（緑）、Ｂ（赤）のインク（液体材料）を液滴として所定パターンで配置することで形成することができるが、基板に対して所定パターンに応じたバンクを形成し、このバンク間に形成される溝部内の残渣を除去してからインクを配置してカラーフィルタを形成することで、高性能なおカラーフィルタを有する液晶表示装置を製造することができる。
液滴吐出装置の概略斜視図である。 ピエゾ方式による液体材料の吐出原理を説明するための図である。 本発明の薄膜パターンの形成方法の一実施形態を示すフローチャート図である。 本発明の薄膜パターンを形成する手順の一例を示す模式図である。 本発明の薄膜パターンを形成する手順の一例を示す模式図である。 残渣処理工程に用いるプラズマ処理装置の一例を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 図７のＨ−Ｈ’線に沿う断面図である。 液晶表示装置の等価回路図である。 液晶表示装置の部分拡大断面図である。 有機ＥＬ装置の部分拡大断面図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 液晶表示装置の別形態を示す図である。 非接触型カード媒体の分解斜視図である。 本発明の電子機器の具体例を示す図である。
符号の説明
３２…有機物残渣（ＨＭＤＳ層）、３３…配線パターン（薄膜パターン）、３４…溝部、３５…底部、１００…液晶表示装置（電気光学装置）、
４００…非接触型カード媒体（電子機器）、Ｂ…バンク、Ｐ…基板

Claims (6)

  1. 機能液をガラスの基板上に配置することにより薄膜パターンを形成する方法であって、
    前記基板上に前記薄膜パターンに応じたバンクを形成するバンク形成工程と、
    前記バンク間の底部の残渣を除去する第１の残渣処理工程と、
    前記第１の残渣処理工程の後、前記バンクに撥液性を付与する撥液化処理工程と、
    前記撥液化処理工程の後、前記バンク間の底部の残渣を除去する第２の残渣処理工程と、
    前記第２の残渣処理工程の後、前記バンク間に前記機能液を配置する材料配置工程とを有し、
    前記第１、第２の残渣処理工程では、フッ酸で残渣をエッチングするフッ酸処理が実行されることを特徴とする薄膜パターンの形成方法。
  2. 前記材料配置工程の後に、前記機能液で前記バンク間に形成された機能層の残渣を除去する残渣処理工程を再度行うことを特徴とする請求項１記載の薄膜パターンの形成方法。
  3. 前記機能液は熱処理又は光処理により導電性を発現することを特徴とする請求項１又は２記載の薄膜パターンの形成方法。
  4. 前記機能液には導電性微粒子が含まれることを特徴とする請求項１〜３のいずれか一項記載の薄膜パターンの形成方法。
  5. ガラスの基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、
    請求項１〜請求項４のいずれか一項記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とするデバイスの製造方法。
  6. アクティブマトリクス基板の製造方法において、
    ガラスの基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、
    形成パターンに応じたバンクを形成するバンク形成工程と、
    前記バンク間の底部の残渣を除去する第１の残渣処理工程と、
    前記第１の残渣処理工程の後、前記バンクに撥液性を付与する撥液化処理工程と、
    前記撥液化処理工程の後、前記バンク間の底部の残渣を除去する第２の残渣処理工程と、
    前記第２の残渣処理工程の後、前記バンク間に前記機能液を液滴吐出装置によって吐出することによって配置される材料配置工程と、を有し、
    前記第１、第２の残渣処理工程では、フッ酸で残渣をエッチングするフッ酸処理が実行されることを特徴とするアクティブマトリクス基板の製造方法。
JP2004070834A 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Expired - Fee Related JP4123172B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004070834A JP4123172B2 (ja) 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US10/803,027 US7214617B2 (en) 2003-04-01 2004-03-18 Method of forming thin film pattern, method of manufacturing device, electro-optical apparatus and electronic apparatus
TW093107944A TWI245596B (en) 2003-04-01 2004-03-24 Method of forming thin film pattern, method of manufacturing device, electrooptical apparatus and electronic apparatus
KR1020040021165A KR100606948B1 (ko) 2003-04-01 2004-03-29 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
CNB2004100318330A CN1298019C (zh) 2003-04-01 2004-03-30 薄膜图形形成方法、器件及有源矩阵基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003098274 2003-04-01
JP2004070834A JP4123172B2 (ja) 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2004314056A JP2004314056A (ja) 2004-11-11
JP4123172B2 true JP4123172B2 (ja) 2008-07-23

Family

ID=33478793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070834A Expired - Fee Related JP4123172B2 (ja) 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Country Status (5)

Country Link
US (1) US7214617B2 (ja)
JP (1) JP4123172B2 (ja)
KR (1) KR100606948B1 (ja)
CN (1) CN1298019C (ja)
TW (1) TWI245596B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP2005331619A (ja) * 2004-05-18 2005-12-02 Sharp Corp パターン部材およびその製造方法
JP3841096B2 (ja) * 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP4906259B2 (ja) * 2004-12-06 2012-03-28 シャープ株式会社 表示装置用基板の製造方法
US8063551B1 (en) * 2004-12-29 2011-11-22 E.I. Du Pont De Nemours And Company Pixel intensity homogeneity in organic electronic devices
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR101127835B1 (ko) * 2005-05-11 2012-06-12 엘지디스플레이 주식회사 액정 적하 장치 및 이를 이용한 액정 적하 방법
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
GB0510382D0 (en) * 2005-05-20 2005-06-29 Cambridge Display Tech Ltd Ink jet printing compositions in opto-electrical devices
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
KR100786970B1 (ko) * 2005-09-27 2007-12-17 주식회사 엘지화학 ｐ-ｎ 접합 반도체 소자의 매립 접촉전극 형성 방법 및이를 이용한 광전자 반도체 소자
TWI334649B (en) 2005-09-27 2010-12-11 Lg Chemical Ltd Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
EP2052250B1 (en) * 2006-07-12 2012-05-16 Merck Patent GmbH Solid-phase detection of terminal monosaccharides cleaved from glycosylated substrates
JP4305478B2 (ja) * 2006-08-11 2009-07-29 セイコーエプソン株式会社 液状体の吐出方法、配線基板の製造方法、カラーフィルタの製造方法、有機ｅｌ発光素子の製造方法
JP4896843B2 (ja) * 2007-09-20 2012-03-14 積水化学工業株式会社 有機ｅｌ素子の製造方法
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
GB2462845B (en) * 2008-08-21 2011-07-27 Cambridge Display Tech Ltd Organic electronic devices and methods of making the same using solution processing techniques
WO2011045960A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 薄膜トランジスタ、その製造方法及びそれを含む表示装置
WO2014098275A1 (ko) * 2012-12-17 2014-06-26 코오롱글로텍주식회사 플렉서블 디스플레이를 위한 평탄화 섬유기판의 제조방법
WO2014156134A1 (ja) * 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
CN107001820A (zh) * 2014-10-21 2017-08-01 奥雷尔科技有限公司 用于在基底上形成图案化的金属膜的组合物
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
EP3864099A4 (en) * 2018-10-11 2022-07-06 Schmutz Ip, LLC PROCESS FOR PRINTING CONDUCTIVE INKS AND SUBSTRATES MADE THEM
US11730017B2 (en) 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2023089439A1 (ja) * 2021-11-19 2023-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
KR100425856B1 (ko) * 1998-03-26 2004-06-18 엘지.필립스 엘시디 주식회사 피식각막식각방법
KR100403714B1 (ko) 2000-06-10 2003-11-01 씨씨알 주식회사 웹문서 레이아웃 이미지 및 웹사이트 구조를 제공하여인터넷 검색을 용이하게 할 수 있는 시스템 및 방법
JP3908443B2 (ja) * 2000-06-30 2007-04-25 株式会社東芝 基板処理方法
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP4400290B2 (ja) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI245596B (en) 2005-12-11
US7214617B2 (en) 2007-05-08
US20050191781A1 (en) 2005-09-01
CN1534727A (zh) 2004-10-06
KR100606948B1 (ko) 2006-08-01
TW200501849A (en) 2005-01-01
CN1298019C (zh) 2007-01-31
KR20040086601A (ko) 2004-10-11
JP2004314056A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4344270B2 (ja) 液晶表示装置の製造方法
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004363561A (ja) パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP2006259687A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2006126692A (ja) 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees