KR100626911B1 - 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR100626911B1
KR100626911B1 KR1020050028010A KR20050028010A KR100626911B1 KR 100626911 B1 KR100626911 B1 KR 100626911B1 KR 1020050028010 A KR1020050028010 A KR 1020050028010A KR 20050028010 A KR20050028010 A KR 20050028010A KR 100626911 B1 KR100626911 B1 KR 100626911B1
Authority
KR
South Korea
Prior art keywords
groove
functional liquid
forming
film
substrate
Prior art date
Application number
KR1020050028010A
Other languages
English (en)
Other versions
KR20060045481A (ko
Inventor
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060045481A publication Critical patent/KR20060045481A/ko
Application granted granted Critical
Publication of KR100626911B1 publication Critical patent/KR100626911B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41MPRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00Inking and printing with a printer's forme
    • B41M1/06Lithographic printing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 막 패턴의 형성 방법은, 기능액을 기판 상에 배치하는 것에 의해 막 패턴을 형성하는 방법으로서, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크 사이의 홈에 다공체로 이루어지는 수용막을 마련하는 공정과, 상기 수용막 상에 상기 기능액을 배치하는 공정을 갖는다.

Description

막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법{METHOD FOR FORMING FILM PATTERN, METHOD FOR MANUFACTURING DEVICE, ELECTRO-OPTICAL APPARATUS, ELECTRONIC APPARATUS, AND METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE}
도 1은 액적 토출 장치의 개략 사시도,
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면,
도 3은 본 발명의 막 패턴의 형성 방법의 실시예 1을 나타내는 플로우 차트,
도 4(a)∼도 4(d)는 본 발명의 막 패턴을 형성하는 순서의 일례를 나타내는 모식도,
도 5(a)∼도 5(d)는 본 발명의 막 패턴을 형성하는 순서의 일례를 나타내는 모식도,
도 6은 본 발명의 막 패턴의 형성 방법의 작용을 설명하기 위한 모식도,
도 7(a) 및 도 7(b)는 실험 결과의 일례를 설명하기 위한 표 및 도면,
도 8은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 9(a)∼도 9(c)는 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 10(a)∼도 10(c)는 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타 내는 모식도,
도 11은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 12는 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 13은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 14는 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 15(a) 및 도 15(b)는 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 16은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 17은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 18은 본 발명의 막 패턴의 형성 방법의 다른 실시예를 나타내는 모식도,
도 19는 박막 트랜지스터를 구비하는 기판의 일례를 나타내는 모식도,
도 20은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 21은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 22는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 23은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 24는 액정 표시 장치를 대향 기판측에서 본 평면도,
도 25는 도 24의 H-H'선에 따른 단면도,
도 26은 액정 표시 장치의 등가 회로도,
도 27은 액정 표시 장치의 부분 확대 단면도,
도 28은 유기 EL 장치의 부분 확대 단면도,
도 29는 플라즈마형 표시 장치의 분해 사시도,
도 30은 액정 표시 장치의 다른 예를 도시하는 도면,
도 31은 비접촉형 카드 매체의 분해 사시도,
도 32(a)∼도 32(c)는 본 발명의 전자 기기의 구체예를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
33 : 배선 패턴(막 패턴) 34 : 홈부
34A : 제 1 홈부 34B : 제 2 홈부
36 : 수용막 37 : 접속부
39 : 제방부 B : 뱅크
P : 기판 LQ1, LQ2 : 기능액
본 발명은 막 패턴의 형성 방법, 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.
본원은, 2004년 4월 6일에 출원된 일본국 특허 출원 제 2004-112065 호에 대하여 우선권을 주장하여, 그 내용을 여기에 원용한다.
전자 회로나 집적 회로 등의 배선을 구비하는 디바이스의 제조에는 예컨대 포토리소그래피법이 이용되고 있다. 이 포토리소그래피법은, 미리 도전막을 도포한 기판 상에 레지스트라 불리는 감광성 재료를 도포하고, 회로 패턴을 조사하여 현상하고, 레지스트 패턴을 따라 도전막을 에칭하는 것에 의해 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은, 진공 장치 등의 대규모의 설비나 복잡한 공정을 필요로 하고, 또한, 재료 사용 효율도 수% 정도로 그 대부분을 폐기시켜, 제조 비용이 높다.
이에 대하여, 예컨대 미국 특허 제 5132248 호 명세서에는, 액적 토출 헤드로부터 기능액을 액적 형상으로 토출하는 액체 토출법, 이른바 잉크젯법을 이용하여 기판 상에 배선 패턴을 형성하는 방법이 제안되어 있다. 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산한 기능액을 기판에 직접 패턴 도포하고, 그 후 열 처리나 레이저 조사를 실시하여 도전성의 막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요하게 되어, 프로세스가 매우 간단해지는 동시에, 원 재료의 사용량도 적다는 장점이 있다.
그런데, 액체 토출법에 의하여 디바이스를 구성하는 막 패턴을 형성할 때, 양호한 디바이스 특성을 얻기 위해서, 토출 헤드로부터 토출된 액적을 소망 위치에 소망 상태로 배치하는 것이 중요하다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로서, 액체 토출법에 의해 기판 상에 막 패턴을 형성할 때, 소망 위치에 소망 상태로 액적을 배치할 수 있는 막 패턴의 형성 방법, 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은, 이하의 구성을 채용하고 있다.
본 발명의 막 패턴의 형성 방법은, 기능액을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크 사이의 홈에 다공체로 이루어지는 수용막을 마련하는 공정과, 상기 수용막 상에 상기 기능액을 배치하는 공정을 구비한다.
본 발명에 의하면, 뱅크 사이의 홈에 다공체로 이루어지는 수용막을 마련함으로써, 수용막 상에 배치된 기능액은 수용막에 흡수되어 양호하게 유지된다. 따라서, 기능액을 뱅크 사이의 홈에 양호하게 배치할 수 있어, 소망 형상을 갖는 막 패턴을 형성할 수 있다. 또한, 기능액을 홈 내에 배치할 때에 그 기능액의 일부가 뱅크 상면에 배치된 경우에도, 수용막이 기능액을 흡수하는 것에 의해 뱅크 상면에 배치된 기능액을 홈 내에 인입시킬 수 있다. 따라서, 뱅크 상면에 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있어, 잔사로 인한 디바이스 특성의 열화를 방지할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 수용막을 마련하는 공정은, 상기 홈에 제 2 기능액을 배치하는 공정과, 상기 홈에 배치된 상기 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 상기 수용막으로 변환하는 공 정을 포함한다.
본 발명에 의하면, 제 2 기능액을 홈에 배치하여 소정의 처리를 함 으로써 홈 내에 수용막을 원활하게 형성할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 소정의 처리는, 상기 홈에 배치된 상기 제 2 기능액에 대한 열 처리를 포함하며, 해당 열 처리에 의해 다공체로 이루어지는 수용막을 형성한다.
본 발명에 의하면, 소정 조건을 기초로 제 2 기능액에 대하여 열 처리를 실시함으로써 수용막을 양호하게 형성할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 2 기능액을 배치하는 공정에 액체 토출법을 이용한다.
본 발명에 의하면, 간단한 프로세스로 또한 재료의 사용량을 억제하여 제 2 기능액을 배치할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기판 상에, 상기 뱅크에 의해 제 1 폭을 갖는 제 1 홈을 형성함과 동시에, 상기 제 1 홈에 접속되고 제 2 폭을 갖는 제 2 홈을 형성하여, 상기 제 1 홈에 상기 제 2 기능액을 배치하고, 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 상기 제 2 홈에 배치한다.
본 발명에 의하면, 제 1 홈에 제 2 기능액을 배치하는 것에 의해, 그 제 1 홈에 배치된 제 2 기능액의 자기 유동(모관 현상)에 의해 제 2 기능액을 제 2 홈에 배치할 수 있다. 따라서, 제 2 홈에 뱅크 위로부터 제 2 기능액을 배치하기 어려 운 상황이더라도, 제 2 기능액을 제 2 홈에 원활하게 배치할 수 있다. 또한, 뱅크 위로부터 제 2 기능액을 배치하지 않더라도 제 2 홈에 제 2 기능액을 배치할 수 있기 때문에, 뱅크 상면에 제 2 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 2 폭은 상기 제 1 폭 이하이다.
본 발명에 의하면, 좁은 폭의 제 2 홈에 대하여 뱅크 위로부터 제 2 기능액을 배치하지 않더라도, 넓은 폭의 제 1 홈에 제 2 기능액을 배치하는 것에 의해, 제 2 홈에 제 2 기능액을 원활하게 배치할 수 있다. 또한, 제 1 홈에 대하여 뱅크 위로부터 제 2 기능액을 배치하더라도, 이 제 1 홈은 넓은 폭을 갖고 있기 때문에, 뱅크 상면에 제 2 기능액이 배치되어 잔사가 마련되는 문제점을 회피할 수 있다. 또한, 제 2 홈의 폭은 좁기 때문에, 제 2 기능액은 모관 현상에 의해 제 2 홈에 원활하게 배치된다. 그리고, 좁은 폭의 제 2 홈에 제 2 기능액을 원활하게 배치할 수 있기 때문에, 막 패턴의 세선화(미세화)를 실현할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기판 상에, 상기 뱅크에 의해 제 1 방향으로 연장되는 제 1 홈을 형성함과 동시에, 상기 제 1 홈에 접속되고 제 2 방향으로 연장되는 제 2 홈을 형성하며, 상기 제 1 홈에 상기 제 2 기능액을 배치하여, 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 상기 제 2 홈에 배치한다.
본 발명에 의하면, 제 1 홈에 제 2 기능액을 배치하는 것에 의해, 그 제 1 홈에 대하여 연장 방향이 다른 제 2 홈에 자기 유동에 의해 제 2 기능액을 배치한다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 1 홈에 상기 기능액을 배치하여, 상기 제 1 홈에 배치된 상기 기능액의 자기 유동에 의해 해당 기능액을 상기 제 2 홈에 배치하는 것을 특징으로 한다.
본 발명에 의하면, 수용막이 마련된 제 1 홈에 기능액을 배치하는 것에 의해, 그 제 1 홈에 배치된 기능액의 자기 유동(모관 현상)에 의해 기능액을 제 2 홈에 배치할 수 있다. 따라서, 제 2 홈에 뱅크 위로부터 기능액을 배치하기 어려운 상황이더라도, 기능액을 제 2 홈에 원활하게 배치할 수 있다. 또한, 뱅크 위로부터 기능액을 배치하지 않더라도 제 2 홈에 기능액을 배치할 수 있기 때문에, 뱅크 상면에 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있다. 또한, 좁은 폭의 제 2 홈에 대하여 뱅크 위로부터 기능액을 배치하지 않더라도, 넓은 폭의 제 1 홈에 기능액을 배치하는 것에 의해, 제 2 홈에 기능액을 원활하게 배치할 수 있다. 또한, 제 1 홈에 대하여 뱅크 위로부터 기능액을 배치하더라도, 이 제 1 홈은 넓은 폭을 갖고 있기 때문에, 뱅크 상면에 기능액이 배치되어 잔사가 마련되는 문제점을 회피할 수 있다. 또한, 제 2 홈의 폭은 좁기 때문에, 기능액은 모관 현상에 의해 제 2 홈에 원활하게 배치된다. 그리고, 제 1 및 제 2 홈에는 수용막이 마련되기 때문에, 기능액은 수용막에 흡수되어 양호하게 유지된다. 따라서, 소망하는 형상을 갖는 막 패턴을 형성할 수 있다. 그리고, 좁은 폭의 제 2 홈에 기능액을 원활하게 배치할 수 있기 때문에, 막 패턴의 세선화(미세화)를 실현할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기능액에는 도전성 미립자가 포함된다. 또한, 본 발명의 막 패턴의 형성 방법에 있어서, 상기 기능액에는 열 처리 또는 광 처리에 의해 도전성을 발현하는 재료가 포함된다.
본 발명에 의하면, 막 패턴을 도선성을 갖는 배선 패턴으로 할 수 있어, 각종 장치에 응용할 수 있다. 또한, 도전성 미립자 등의 다른 유기 EL 등의 발광 소자 형성 재료나 R·G·B의 잉크 재료를 이용함으로써 유기 EL 장치나 컬러 필터를 구비하는 액정 표시 장치 등의 제조에도 적용할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기능액 및 상기 제 2 기능액은 대략 동일한 액이다.
본 발명에 의하면, 수용막을 형성하기 위한 제 2 기능액과 막 패턴을 형성하기 위한 기능액을 같은 액(조성, 물성)으로 구성하는 것에 의해, 제 2 기능액에 근거하는 수용막(다공체)에 기능액을 흡수시킬 수 있어, 치밀성이 높은 막 패턴을 형성할 수 있다. 또, 여기서 말하는 같은 액(조성, 물성)이란, 기능액으로부터 변환된 막 패턴의 기능(조성, 물성)과 제 2 기능액으로부터 변환된 제 2 막 패턴의 기능(조성, 물성)이 같은 기능인 것을 포함한다. 따라서, 기능액에 포함되는 액체 성분(용매)과 제 2 기능액에 포함되는 액체 성분(용매)은 같은 용매이더라도 좋고, 다른 용매이더라도 좋다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기능액 및 상기 제 2 기능액은 서로 다른 액이다.
본 발명에 의하면, 기능액의 종류(조성, 물성)에 따라서, 기능액에 대한 양 호한 수용성을 갖는 제 2 기능액의 종류(조성, 물성)를 적절히 선택할 수 있다. 또한, 기능액 및 제 2 기능액의 각각을 적절히 선택하여, 형성되는 막 패턴에 기능액 및 제 2 기능액 각각의 기능을 갖게 하거나, 형성되는 막 패턴의 기능을 제어(조정)하거나 할 수 있는 등, 여러가지 기능을 갖는 막 패턴을 형성할 수 있다. 또, 기능액에 포함되는 액체 성분(용매)과 제 2 기능액에 포함되는 액체 성분(용매)은 같은 용매이더라도 좋고, 다른 용매이더라도 좋다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 기능액을 배치하는 공정에 액체 토출법을 이용한다.
본 발명에 의하면, 간단한 프로세스로 또한 재료의 사용량을 억제하여 기능액을 배치할 수 있다.
본 발명의 막 패턴의 형성 방법은, 제 1 기능액을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크에 의해 형성되는 제 1 홈에 제 2 기능액을 배치함과 동시에, 상기 제 1 홈에 접속되는 제 2 홈에 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 배치하는 공정과, 상기 제 1 및 제 2 홈에 배치된 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 막으로 변환하는 공정과, 상기 막 상에 상기 제 1 기능액을 배치하는 공정을 구비한다.
본 발명에 의하면, 제 1 홈에 제 2 기능액을 배치하는 것에 의해, 그 제 1 홈에 배치된 제 2 기능액의 자기 유동(모관 현상)에 의해 제 2 기능액을 제 2 홈에 배치할 수 있다. 따라서, 제 2 홈에 뱅크 위로부터 제 2 기능액을 배치하기 어려운 상황이더라도, 제 2 기능액을 제 2 홈에 원활하게 배치할 수 있다. 또한, 뱅크 위로부터 제 2 기능액을 배치하지 않더라도 제 2 홈에 제 2 기능액을 배치할 수 있기 때문에, 뱅크 상면에 제 2 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있다. 그리고, 제 2 기능액에 근거하는 막이 마련된 제 1 홈에 제 1 기능액을 배치하는 것에 의해, 그 제 1 홈에 배치된 제 1 기능액의 자기 유동(모관 현상)에 의해 제 1 기능액도 제 2 홈에 원활하게 배치할 수 있다. 또한, 제 2 기능액 같이 뱅크 상면에 제 1 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있다. 또한, 제 1 및 제 2 홈에 마련된 막 상에 제 1 기능액을 배치하기 때문에, 홈에 배치한 제 1 기능액의 형상을 막의 기능에 의해 양호하게 유지할 수 있다. 따라서, 소망하는 형상을 갖는 막 패턴을 형성할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 소정의 처리는, 상기 제 1 및 제 2 홈에 배치된 제 2 기능액을 상기 제 1 기능액에 대하여 수용성을 갖는 수용막으로 변환하는 처리를 포함한다.
본 발명에 의하면, 제 2 기능액을 변환하여 제 1 및 제 2 홈에 수용막을 마련함으로써, 수용막 상에 배치된 제 1 기능액이 수용막에 흡수되어, 양호하게 유지된다. 따라서, 제 1 기능액을 뱅크 사이의 홈에 양호하게 배치할 수 있어, 소망 형상을 갖는 막 패턴을 형성할 수 있다.
또한, 제 1 기능액을 홈 내에 배치할 때에 그 제 1 기능액의 일부가 뱅크 상면에 배치된 경우에도, 수용막이 제 1 기능액을 흡수하는 것에 의해 뱅크 상면에 배치된 제 l 기능액을 홈 내에 인입시킬 수 있다. 따라서, 뱅크 상면에 제 1 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있어, 잔사로 인한 디바이스 특성의 열화를 방지할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 1 홈 중 해당 제 1 홈과 상기 제 2 홈이 접속되는 접속부 이외의 위치에 제방부를 마련하고, 상기 접속부와 상기 제방부 사이에 상기 제 2 기능액을 배치한다.
본 발명에 의하면, 제방부를 마련한 것에 의해, 제 1 홈 중 접속부와 제방부 사이에 배치된 제 2 기능액(또는 제 1 기능액)은 접속부측으로 흐른다. 따라서, 제 2 기능액(또는 제 1 기능액)은 그 접속부를 거쳐서 제 2 홈에 원활하게 흘러 들어온다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 1 홈과 상기 제 2 홈은 서로 폭이 다르다. 또한, 본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 2 홈의 폭은 상기 제 1 홈의 폭 이하이다.
본 발명에 의하면, 좁은 폭의 제 2 홈에 대하여 뱅크 위로부터 기능액을 배치하지 않더라도, 넓은 폭의 제 1 홈에 기능액을 배치하는 것에 의해, 제 2 홈에 기능액을 원활하게 배치할 수 있다. 또한, 제 1 홈에 대하여 뱅크 위로부터 기능액을 배치하더라도, 이 제 1 홈은 넓은 폭을 갖고 있기 때문에, 뱅크 상면에 기능액이 배치되어 잔사가 마련되는 문제점을 회피할 수 있다. 또한, 제 2 홈의 폭은 좁기 때문에, 기능액은 모관 현상에 의해 제 2 홈에 원활하게 배치된다. 그리고, 좁은 폭의 제 2 홈에 기능액을 원활하게 배치할 수 있기 때문에, 막 패턴의 세선화 (미세화)를 실현할 수 있다.
본 발명의 막 패턴의 형성 방법에 있어서, 상기 제 1 홈과 상기 제 2 홈은 서로 다른 방향으로 연장되도록 형성된다.
본 발명에 의하면, 제 1 홈에 제 2 기능액을 배치하는 것에 의해, 그 제 1 홈에 대하여 연장 방향이 다른 제 2 홈에 자기 유동에 의해 제 2 기능액을 배치할 수 있다.
본 발명의 막 패턴의 형성 방법은, 기능액을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크에 의해 형성되는 제 1 홈 및 상기 제 1 홈에 접속되고 해당 제 1 홈보다 좁은 폭을 갖는 제 2 홈 중 적어도 제 2 홈에, 상기 기능액에 대하여 수용성을 갖는 수용막을 마련하는 공정과, 상기 제 2 홈의 상측으로부터 상기 기능액을 공급하여, 상기 수용막이 마련된 상기 제 2 홈에 상기 기능액을 배치하는 공정을 구비한다.
본 발명에 의하면, 뱅크에 의해, 제 1 홈과, 그 제 1 홈에 접속되고 제 1 홈보다 좁은 폭을 갖는 제 2 홈을 형성했을 때, 적어도 제 2 홈에 수용막을 마련함으로써, 예컨대 액체 토출법에 의하여 제 2 홈의 상측으로부터 기능액을 공급했을 때에 그 기능액의 일부가 뱅크 상면에 배치된 경우에도, 수용막이 기능액을 흡수하는 것에 의해 뱅크 상면에 배치된 기능액을 제 2 홈 내에 인입시킬 수 있다. 따라서, 뱅크 상면에 기능액의 잔사를 존재하게 하는 문제점을 방지할 수 있어, 잔사로 인한 디바이스 특성의 열화를 방지할 수 있다.
그리고, 제 2 홈 내에 공급된 기능액은 수용막에 흡수되어 양호하게 유지되기 때문에, 소망 형상을 갖는 막 패턴을 형성할 수 있다.
본 발명의 디바이스의 제조 방법은, 기판 상에 막 패턴을 형성하는 공정을 구비하는 디바이스의 제조 방법에 있어서, 상기 기재의 막 패턴의 형성 방법에 의해 상기 기판 상에 막 패턴을 형성한다.
본 발명에 의하면, 소망하는 패턴 형상을 갖고 치밀성이 높은 막 패턴을 갖는 디바이스를 얻을 수 있다.
본 발명의 전기 광학 장치는 상기 디바이스의 제조 방법을 이용하여 제조된 디바이스를 구비한다. 또한, 본 발명의 전자 기기는 상기 전기 광학 장치를 구비한다. 본 발명에 의하면, 소망 위치에 소망 상태로 형성된 배선 패턴을 갖는 전기 광학 장치 및 전자 기기를 얻을 수 있다.
본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 상에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과, 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크 사이의 홈에 다공체로 이루어지는 수용막을 마련하는 공정과, 상기 수용막 상에 상기 기능액을 배치하는 공 정을 구비한다.
본 발명에 의하면, 소망 위치에 소망 상태로 액적을 배치할 수 있기 때문에, 소망 성능을 갖는 액티브 매트릭스 기판을 제조할 수 있다.
본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 상에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과, 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크에 의해 형성되는 제 1 홈에 제 2 기능액을 배치함과 동시에, 상기 제 1 홈에 접속되는 제 2 홈에 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 배치하는 공정과, 상기 제 1 및 제 2 홈에 배치된 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 막으로 변환하는 공정과, 상기 막 상에 상기 제 1 기능액을 배치하는 공정을 구비한다.
본 발명에 의하면, 소망 위치에 소망 상태로 액적을 배치할 수 있기 때문에, 소망 성능을 갖는 액티브 매트릭스 기판을 제조할 수 있다.
본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 상에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공 정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과, 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은, 상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과, 상기 뱅크에 의해 형성되는 제 1 홈 및 상기 제 1 홈에 접속되고 해당 제 1 홈보다 좁은 폭을 갖는 제 2 홈 중 적어도 제 2 홈에, 상기 기능액에 대하여 수용성을 갖는 수용막을 마련하는 공정과, 상기 제 2 홈의 상측으로부터 상기 기능액을 공급하여, 상기 수용막이 마련된 상기 제 2 홈에 상기 기능액을 배치하는 공정을 구비한다.
본 발명에 의하면, 소망 위치에 소망 상태로 액적을 배치할 수 있기 때문에, 소망 성능을 갖는 액티브 매트릭스 기판을 제조할 수 있다.
이하, 본 발명의 막 패턴의 형성 방법 및 디바이스의 제조 방법에 대하여 도면을 참조하면서 설명한다. 본 실시예에서는, 액체 토출법에 의하여 액적 토출 헤드의 토출 노즐로부터 도전성 재료를 포함하는 기능액(잉크)을 액적 형상으로 하여 토출하고, 기판 상에 도전성막으로 이루어지는 배선 패턴(막 패턴)을 형성하는 경우의 예를 이용하여 설명한다.
(디바이스 제조 장치)
우선, 본 발명에 따른 장치를 제조할 때에 이용되는 디바이스 제조 장치에 대하여 설명한다. 이 디바이스 제조 장치로서는, 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함으로써 장치를 제조하는 액적 토출 장치(잉크젯 장치)가 이용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
도 1에 있어서, 액적 토출 장치(IJ)는, 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 액적 토출 헤드(1)로부터 기능액(잉크)이 토출(배치)되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는, 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 X축 방향으로 나열되어 일정 간격으로 마련된다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대하여 기능액이 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스텝핑 모터 등이며, 제어 장치(CONT)에서 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은, 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스텝핑 모터 등이며, 제어 장치(CONT)에서 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용 전압을 공급한다. 또한, 제어 장치(CONT)는 X축 방향 구동 모터(2)에 대하여 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급함과 동시에, Y축 방향 구동 모터(3)에 대하여 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것으로서, 도시하지 않은 Y축 방향 구동 모터를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드 축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐에 의해 기판(P)을 열 처리하는 수단이며, 기판(P) 상에 도포된 잉크에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는, 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에 있어서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향에 일정 간격으로 나열되어 마련된다. 또, 도 1에서는, 액적 토출 헤드(1)는 기판 (P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대하여 교차시키도록 하더라도 좋다.
이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정하는 것에 의해 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면과의 거리를 임의로 조절할 수 있게 하더라도 좋다.
또, 액체 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다.
대전 제어 방식은 재료에 대전 전극으로 전하를 부여하여, 편향 전극으로 재료의 비상(飛翔) 방향을 제어하여 토출 노즐로부터 토출시키는 것이다.
또한, 가압 진동 방식은, 재료에 3Okg/㎠ 정도의 초고압을 가하여 노즐 선단측에 재료를 토출시키는 것으로서, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료 사이에 정전적인 반발이 일어나, 재료가 비산하여 토출 노즐로부터 토출되지 않는다.
또한, 전기 기계 변환 방식은, 피에조 소자(압전 소자)가 펄스식의 전기 신호를 받아 변형되는 성질을 이용한 것으로, 피에조 소자가 변형함으로써 재료를 저정한 공간에 가요 물질에 의해 압력을 가하여, 이 공간에서 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은, 재료를 저장한 공간 내에 마련한 히터에 의해, 재료를 급격히 기화시켜서 거품(포말)을 발생시켜, 거품의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은, 재료를 저장한 공간 내에 미소 압 력을 가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하여 재료를 인출하는 것이다. 또한, 이 밖에, 전장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액체 토출법은, 재료의 사용에 낭비가 적고, 그럼에도 불구하고 소망하는 위치에 소망하는 양의 재료를 적확하게 배치할 수 있다는 이점을 갖는다. 또, 액체 토출법에 의해 토출되는 기능액의 한 방울의 양은 예컨대 1∼300 나노그램이다.
도 2는 전기 기계 변환 방식(피에조 방식)에 의한 기능액의 토출 원리를 설명하는 도면이다.
도 2에 있어서, 기능액을 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 마련되어 있다. 액체실(21)에는, 기능액을 수용하는 재료 탱크를 포함하는 기능액 공급계(23)를 거쳐서 기능액이 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시키는 것에 의해, 액체실(21)이 변형되어, 토출 노즐(25)로부터 기능액이 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문, 재료의 조성에 영향을 미치지 않는다는 이점을 갖는다.
(기능액)
다음에, 배선 패턴 형성용의 기능액에 대하여 설명한다.
배선 패턴을 형성하기 위한 기능액으로서는, 도전성 미립자가 분산매에 분산된 분산액, 유기 은 화합물, 또는 산화은 나노 입자 등이 용매(분산매)에 분산된 용액을 이용할 수 있다. 도전성 미립자로서는, 예컨대, 금, 은, 동, 알루미늄, 팔라듐 및 니켈 중 적어도 어느 하나를 함유하는 금속 미립자 외에, 이들 산화물, 및 도전성 폴리머나 초전도체의 미립자 등을 이용할 수 있다. 이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입자 직경은 1㎚ 이상 O.1㎛ 이하인 것이 바람직하다. O.1㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 발생될 우려가 있다.
또한, 1㎚보다 작으면 도전성 미립자에 대한 코팅제의 부피비가 커져, 얻어지는 막중의 유기물의 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산할 수 있는 것으로서 응집되지 않는 것이면 특별히 한정되지 않는다. 예컨대, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 데펩타이드, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한, 에틸렌글리콜디메틸에테르, 에틸렌클리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부틸올락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분 산액의 안정성, 또한 액체 토출법으로의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은, 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액체 토출법에 의해 기능액(잉크)을 토출할 때, 표면 장력이 0.02N/m 미만이면 기능액의 노즐면에 대한 습윤성이 증대하기 때문에 비행 굴곡이 발생되기 쉬워지고, 0.07N/m을 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해서, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는, 기능액의 기판으로의 습윤성을 향상시켜, 막의 단차성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이되는 것이다. 상기 표면 장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함하더라도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액체 토출법을 이용하여 기능액을 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 기능액의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우에는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란하여 진다.
배선 패턴이 형성되는 기판으로서는, 유리, 석영 유리, 실리콘 웨이퍼, 플라 스틱 필름, 금속판 등 각종의 것을 이용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 기초층으로서 형성된 것도 포함한다.
(배선 패턴의 형성 방법(실시예 1))
다음에, 본 발명의 배선 패턴의 형성 방법의 실시예 1에 대하여 도 3, 도 4 및 도 5를 참조하면서 설명한다. 도 3은 본 실시예에 따른 배선 패턴의 형성 방법의 일례를 나타내는 플로우차트이며, 도 4 및 도 5는 형성순서를 나타내는 모식도이다.
도 3에 도시하는 바와 같이 본 실시예에 따른 배선 패턴의 형성 방법은, 배선 패턴 형성용 기능액을 기판 상에 배치함으로써 기판 상에 배선 패턴을 형성하는 것으로서, 기판 상에 배선 패턴에 따른 뱅크를 마련하는 뱅크 형성 공정(S1)과, 뱅크 사이의 잔사를 제거하는 잔사 처리 공정(S2)과, 뱅크에 발액성을 부여하는 발액화 처리 공정(S3)과, 잔사가 제거된 뱅크 사이의 홈에 액체 토출법에 의하여 기능액(제 2 기능액)을 배치하는 제 1 재료 배치 공정(S4)과, 제 1 재료 배치 공정(S4)에서 뱅크 사이의 홈에 배치된 기능액에 대하여 소정의 처리를 실시하여, 기능액을 수용막으로 변환하는 수용막 형성 공정(S5)과, 수용막 형성 공정(S5)에서 형성된 수용막 상에 기능액(제 1 기능액)을 배치하는 제 2 재료 배치 공정(S6)과, 소성 공정(S7)을 갖고 있다.
이하, 각 공정마다 상세히 설명한다. 본 실시예에서는 기판(P)으로서 유리 기판이 이용된다. 또한 본 실시예에 있어서는, 배선 패턴 형성용 기능액으로서 도전성 미립자가 용매(분산매)에 분산된 분산액을 이용한다. 본 실시예에 있어서는, 도전성 미립자로서 은 미립자를 이용한다. 또, 도전성 미립자로서는 상술한 바와 같이, 금, 동, 팔라듐, 니켈 중 어느 하나를 함유하는 금속 미립자, 또는 도전성 폴리머나 초전도체의 미립자이더라도 좋다. 또한, 배선 패턴 형성용 기능액으로서 유기 은 화합물이 디에틸렌글리콜디에틸에테르에 분산된 기능액을 이용할 수도 있다.
(뱅크 형성 공정)
우선, 유기 재료 도포 전에 표면 변경 처리로서, 기판(P)에 대하여 HMDS 처리가 실시된다. HMDS 처리는 헥사메틸디실란((CH3)3SiNHSi(CH3)3)을 증기 형상으로 하여 도포하는 방법이다. 이에 따라, 도 4(a)에 도시하는 바와 같이 뱅크와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS 층(32)이 기판(P) 상에 형성된다.
뱅크는 경계 부재로서 기능하는 부재이며, 뱅크의 형성은 포토리소그래피법이나 인쇄법 등 임의의 방법으로 실행할 수 있다. 예컨대, 포토리소그래피법을 사용하는 경우에는, 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정의 방법으로, 기판(P)의 HMDS 층(32) 상에 뱅크의 높이에 맞춰 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상(배선 패턴)에 맞춰 마스크를 실시하여 레지스트를 노광·현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 최후에 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물 또는 유기물로 기능액에 대하여 친액성을 나타내는 재료로, 상층이 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크를 형성하더라도 좋다. 이에 따라, 도 4(b)에 도시된 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B)가 마련된다.
뱅크를 형성하는 유기 재료로서는, 기능액에 대하여 원래 발액성을 나타내는 재료라도 좋고, 후술하는 바와 같이 플라즈마 처리에 의한 발액화(불소화)가 가능하고 기초 기판과의 밀착성이 좋고, 포토리소그래피에 의한 패터닝이 쉬운 절연 유기 재료라도 좋다. 예컨대, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 이용하는 것이 가능하다.
(잔사 처리 공정)
기판(P) 상에 뱅크(B)가 형성되면 불산 처리가 실시된다. 불산 처리는, 예컨대 2.5% 불산 수용액으로 에칭을 실시하는 것에 의해 뱅크(B) 사이의 HMDS 층(32)을 제거하는 처리이다. 불산 처리로서는, 뱅크(B)가 마스크로서 기능하여, 뱅크(B, B) 사이에 형성된 홈부(34)의 바닥부(35)에 있는 유기물인 HMDS 층(32)이 제거된다. 이에 따라 잔사인 HMDS가 제거된다.
(발액화 처리 공정)
계속해서, 뱅크(B)에 대하여 발액화 처리를 실시하여 그 표면에 발액성을 부 여한다. 발액화 처리로서는, 예컨대 대기 분위기 속에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은, 예컨대 플라즈마 파워가 50∼1000W, 4불화 탄소 가스 유량이 50∼10O㎖/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼1020㎜/sec, 기체 온도가 70∼90℃로 된다. 또, 처리 가스로서는, 테트라플루오로메탄(4불화 탄소)으로 한정되지 않고, 다른 플루오로카본계의 가스를 이용할 수도 있다.
이러한 발액화 처리를 실시하는 것에 의해, 뱅크(B)에는 이것을 구성하는 수지 중에 불소기가 도입되어, 뱅크(B)에 대하여 높은 발액성이 부여된다. 또, 상술한 친액화 처리로서의 O2 플라즈마 처리는, 뱅크(B)의 형성 전에 행하여도 좋지만, 아크릴 수지나 폴리이미드 수지 등은 O2 플라즈마에 의한 전 처리가 이루어지는 쪽이 보다 불소화(발액화)되기 쉽다고 하는 성질이 있기 때문에, 뱅크(B)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또, 뱅크(B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 뱅크 사이의 기판(P) 노출부에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 습윤성이 실질적으로 손상되지는 않는다. 또한, 뱅크(B)에 있어서는, 발액성을 갖는 재료(예컨대 불소기를 갖는 수지 재료)에 의해 형성함으로써, 그 발액 처리를 생략하도록 하더라도 좋다.
여기서, 상기 불산 처리로서는 뱅크(B) 사이의 바닥부(35)의 HMDS(유기물)가 완전히 제거되지 않는 경우가 있다. 또는, 뱅크(B, B) 사이의 바닥부(35)에 뱅크 형성 시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, 뱅크(B, B) 사이의 바닥부(35)에서의 뱅크 형성 시의 유기물(레지스트나 HMDS) 잔사를 제거하기 위해서, 발액화 처리 공정 후에 기판(P)에 대하여 잔사 처리를 실시하는 것이 바람직하다.
잔사 처리로서는, 자외선을 조사함으로써 잔사 처리를 실시하는 자외선(UV) 조사 처리나 대기 분위기 속에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 또한, 산(H2SO4, HF, HNO3) 등을 사용한 에칭 처리를 선택할 수도 있다.
그리고, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성용 재료에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 잔사 처리를 위해 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써 뱅크(B) 사이에서 노출되는 기판(P) 표면(바닥부(35))의 친액성을 높일 수 있다. 여기서, 뱅크 사이의 바닥부(35)의 기능액에 대한 접촉각이 15도 이하가 되도록, O2 플라즈마 처리나 자외선 조사 처리, 산(HF)에 의한 에칭이 행하여지는 것이 바람직하다.
(제 1 재료 배치 공정)
다음에, 액적 토출 장치(IJ)에 의한 액체 토출법을 이용하여, 수용막을 형성하기 위한 기능액(LQ1)의 액적이 기판(P) 상의 뱅크(B) 사이의 홈부(34)에 배치된 다. 제 1 재료 배치 공정에서는, 도 4(c)에 도시하는 바와 같이 액적 토출 헤드(1)로부터 기능액(LQ1)을 액적으로 하여 토출한다.
본 실시예에 있어서는, 제 1 재료 공정(S4)에서 홈부(34)에 배치되는 기능액(제 2 기능액)(LQ1)은, 후술하는 제 2 재료 배치 공정(S6)에서 수용막 상에 배치되는 기능액(제 1 기능액)(LQ2)과 같은 기능액이다. 즉, 본 실시예에 있어서는, 수용막을 형성하기 위한 기능액(LQ1)과 배선 패턴을 형성하기 위한 기능액(LQ2)은 동일한 액이다.
토출된 기능액(LQ1)의 액적은, 도 4(d)에 도시하는 바와 같이 기판(P) 상의 뱅크(B) 사이의 홈부(34)에 배치된다. 액적 토출의 조건으로서는, 예컨대, 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5∼7m/sec로 실행할 수 있다. 또한, 액적을 토출하는 분위기는, 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 따라, 액적 토출 헤드(1)의 토출 노즐이 막히지 않고 안정된 액적 토출을 행할 수 있다.
이 때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉 홈부(34))은 뱅크(B)에 둘러싸여 있기 때문에, 액적이 소정 위치 이외로 퍼지는 것을 저지할 수 있다. 또한, 뱅크(B)에는 발액성이 부여되어 있기 때문에, 토출된 액적의 일부가 뱅크(B) 상에 배치되더라도, 뱅크 표면이 발액성으로 되어 있기 때문에 뱅크(B)에서 튀어, 뱅크 사이의 홈부(34)로 흘러 내리게 된다. 또한, 기판(P)이 노출되어 있는 홈부(34)의 바닥부(35)는 친액성이 부여되어 있기 때문에, 토출된 액적이 바닥부(35)에서 보다 퍼지기 쉬워지고, 이에 따라 잉크는 소정 위치 내에서 균일하게 배치된다.
(수용막 형성 공정)
기판(P) 상의 홈부(34)에 기능액(LQ1)의 액적을 배치한 후, 액체 성분인 분산매의 제거, 및 수용막의 형성을 위해 소정 조건 하에서 건조 처리(열 처리)를 실시한다. 건조 처리는, 예컨대 기판(P)을 가열하는 통상의 보온기, 전기로 등에 의한 가열 처리에 의해 실행할 수 있다. 본 실시예에서는, 예컨대 180℃로 가열을 60분간 정도 실행한다. 건조 처리하는 분위기는 대기 속에 있더라도 대기 속에 없더라도 좋다. 예컨대 질소(N2) 분위기 하에서 행하여도 좋다. 또는, 램프 어닐에 의한 광 조사 처리에 의해 실행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 이용되지만, 본 실시예에서는 10OW 이상 100OW 이하의 범위로 충분하다.
본 실시예에 있어서는, 홈부(34)에 배치된 기능액(LQ1)에 대한 건조 조건(열 처리 조건)을 최적화하고, 그 최적화된 건조 조건에서 건조하는 것에 의해, 도 5(a)에 도시하는 바와 같이 홈부(34)에 배치된 기능액(LQ1)을 수용막(36)으로 변환한다. 수용막(36)은 다음 공정인 제 2 재료 배치 공정(S6)에서 배치되는 기능액(LQ2)에 대한 수용성을 갖는 막으로서, 다공체로 구성된다. 소정 조건에서 건조함으로써, 홈부(34)에 배치된 기능액(LQ1)을 다공체로 이루어지는 수용막(36)으로 변 환할 수 있다. 본 실시예에서는, 예컨대 180℃ 가열을 60분간 정도 실행함으로써 홈부(34)에 배치된 기능액(LQ1)을 다공체로 변환할 수 있다.
(제 2 재료 배치 공정)
기판(P) 상의 기능액(LQ)에 대하여 소정 조건으로 건조 처리를 실시하여 수용막(36)을 형성한 후, 도 5(b)에 도시하는 바와 같이 홈부(34)에 마련된 수용막(36) 상에 다음 기능액(LQ2)의 액적이 배치된다. 도 5(c)에 도시하는 바와 같이 액적 토출 헤드(1)로부터 토출된 기능액(LQ2)의 액적은, 다공체로 이루어지는 수용막(36)의 공극부에 스며들어, 수용막(36)에 흡수 유지된다. 이와 같이, 먼저 기판(P) 상에 마련된 수용막(36)을 다공체로 함으로써 다음에 배치하는 기능액(LQ2)의 액적인 제 2 액적은 상기 다공체로 이루어지는 수용막(36)에 흡수되어 뱅크(B) 사이에 양호하게 배치된다.
(소성 공정)
토출 공정 후의 건조막은, 미립자 사이의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거해야 한다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거해야 한다. 그 때문에, 토출 공정 후의 기판에는 열 처리 또는 광 처리가 실시된다.
열 처리 또는 광 처리는 통상 대기 속에서 실행되지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 속에서 실행할 수도 있다. 열 처리 또 는 광 처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성해야 한다. 또, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃ 이하로 실행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어, 도 5(d)에 도시하는 바와 같이 도전성막으로 이루어지는 배선 패턴(33)으로 변환된다.
또, 소성 공정 후, 기판(P) 상에 존재하는 뱅크(B)를 애싱 박리 처리에 의해 제거할 수 있다. 애싱 처리로서는, 플라즈마 애싱이나 오존 애싱 등을 채용할 수 있다. 플라즈마 애싱은, 플라즈마화된 산소 가스 등의 가스와 뱅크(레지스트)를 반응시켜서, 뱅크를 기화시켜 박리·제거하는 것이다. 뱅크는 탄소, 산소, 수소로 구성되는 고체의 물질로서, 이것이 산소 플라즈마와 화학 반응 하는 것에 의해 CO2, H2O, O2가 되어, 모두 기체로서 박리할 수 있다. 한편, 오존 애싱의 기본 원리는 플라즈마 애싱과 동일하고, O3(오존)을 분해하여 반응성 가스의 O*(활성 산소)로 바꿔, 이 O*와 뱅크를 반응시킨다. O*와 반응한 뱅크는, CO2, H2O, O2가 되어, 모두 기체로서 박리된다. 기판(P)에 대하여 애싱 박리 처리를 함으로써 기판(P)에서 뱅크가 제거된다.
이상 설명한 바와 같이, 뱅크(B) 사이의 홈부(34)에 수용막(36)을 마련함으 로써, 수용막(36) 상에 배치된 기능액(LQ2)은 수용막(36)에 흡수되어 양호하게 유지된다. 따라서, 기능액(LQ2)을 뱅크(B) 사이의 홈부(34)에 양호하게 배치할 수 있어, 소망 형상을 갖는 배선 패턴(33)을 형성할 수 있다.
그리고, 도 6의 모식도에 도시하는 바와 같이 기능액(LQ2)을 홈부(34) 내에 배치할 때에 그 기능액(LQ2)의 일부가 뱅크(B)의 상면(38)에 배치된 경우에도, 수용막(36)이 기능액(LQ2)을 흡수하는 것에 의해 뱅크(B)의 상면(38)에 배치된 기능액(LQ2)을 홈부(34) 내에 인입시킬 수 있다. 따라서, 뱅크(B)의 상면(38)에 기능액(LQ2)의 잔사가 존재하는 것을 방지할 수 있다. 도전성 재료를 포함하는 기능액(LQ2)의 잔사가 뱅크(B)의 상면(38)에 배치되어 있는 경우, 배선 패턴(33)에 전류를 흘렸을 때에, 상면(38)의 잔사에 리크 전류가 발생할 가능성이 있다. 그리고, 이 배선 패턴(33)을 박막 트랜지스터(TFT)에 적용한 경우, 그 리크 전류에 의해 TFT 특성을 열화시킬 가능성이 있다. 그런데, 본 실시예에 있어서는, 뱅크(B)의 상면(38)에서의 잔사의 생성을 방지할 수 있기 때문에, 그 잔사로 인한 디바이스 특성의 열화를 방지할 수 있다.
또, 본 실시예에 있어서는, 액체 토출법에 의하여 기능액(LQ1)을 홈부(34)에 배치하고, 그 기능액(LQ2)에 건조 처리(열 처리)를 실시하는 것에 의해 수용막(36)을 형성하고 있지만, 물론, 액체 토출법 이외의 방법으로 기능액(LQ1)을 홈부(34)에 배치할 수도 있다. 또는, 수용막(36)을 형성하기 위한 수용막 형성용 재료를 액상체로 하지 않고서 홈부(34)에 배치하더라도 좋다.
본 실시예에 있어서는, 제 1 재료 배치 공정(S4)에서 기판(P) 상에 배치하는 기능액(LQ1)과, 제 2 재료 배치 공정(S6)에서 기판(P) 상에 배치하는 기능액(LQ2)은 동일한 기능액이다. 즉, 수용막(36)을 형성하기 위한 기능액(LQ1)과 배선 패턴을 형성하기 위한 기능액(LQ2)은 동일한 기능액으로 구성되어 있다. 따라서, 수용막(다공체)(36)에 기능액(LQ2)을 흡수시킴 으로써 친밀성이 높은 배선 패턴(33)을 형성할 수 있다.
한편, 수용막(36)을 형성하기 위한 기능액(LQ1)과, 배선 패턴을 형성하기 위한 기능액(LQ2)은 서로 다른 기능액이더라도 좋다. 그리고, 홈부(34)에 배치된 수용막(36)의 물성과, 그 수용막(36) 상에 배치되는 기능액(LQ2)의 물성은 달라져 있더라도 좋다. 이렇게 함에 따라, 기능액(LQ2)의 종류(조성, 물성)에 따라서, 그 기능액(LQ2)에 대한 양호한 수용성을 갖는 수용막(36)의 종류(조성, 물성)를 적절히 선택할 수 있다. 또한, 기능액(LQ2) 및 수용막(36)의 각각을 적절히 선택하여, 형성되는 배선 패턴(막 패턴)(33)에 기능액(LQ2) 및 수용막(36) 각각의 기능을 갖게 하거나, 형성되는 배선 패턴(막 패턴)(33)의 기능을 제어(조정)하거나 할 수 있는 등, 여러가지 기능을 갖는 배선 패턴(막 패턴)을 형성할 수 있다.
또한, 수용막(36)으로서 다공질 실리카를 이용하여, 그 위에 도전성 재료를 포함하는 배선 패턴 형성용의 기능액(LQ2)을 배치하는 것에 의해, 뱅크(B)의 상면(38)에 잔사를 존재시키지 않고, 소망 형상의 배선 패턴(33)을 형성할 수도 있다. 다공질 실리카를 포함하는 수용막(36)을 홈부(34)에 마련할 때에는, 다공질 실리카를 포함하는 기능액(LQ1)을 액체 토출법에 의하여 홈부(34)에 배치하고, 소정 조건으로 건조 처리(열 처리)하는 것에 의해, 다공질 실리카로 이루어지는 수용막(36) 을 마련할 수 있다. 또한, 수용막(36)으로서는, 다공질 실리카 외에, 다공질 산화티탄이나 다공질 알루미나 등을 이용할 수도 있다.
또한, 예컨대 제 1 재료 배치 공정(S4)에서 유기 은 화합물을 배치하고, 제 2 재료 배치 공정(S6)에서 은 미립자를 배치하더라도 좋다. 반대로, 제 1 재료 배치 공정(S4)에서 은 미립자를 배치하고, 제 2 재료 배치 공정(S6)에서 유기 은 화합물을 배치하더라도 좋다. 또한, 예컨대 제 1 재료 배치 공정(S4)에서는 디스펜서를 사용하여 기능액을 배치하고, 제 2 재료 배치 공정(S6)에서는 잉크젯 헤드를 사용하여 기능액을 배치하도록 하더라도 좋다.
또, 상기 실시예에서는, 제 1 및 제 2 재료 배치 공정에 의해 기판 상의 뱅크 사이에 기능액을 배치하도록 설명했지만, 물론, 제 1, 제 2 재료 배치 공정과는 별도의 제 3 재료 배치 공정을 포함하는 임의의 복수회의 재료 배치 공정에 의해 기능액을 순차적으로 적층하더라도 좋다. 이 경우, 수용막 형성 공정을, 복수의 재료 배치 공정중 임의의 재료 배치 공정 사이에 마련하는 구성으로 할 수 있다.
또한, 상기 실시예에서는, 수용막 형성 공정을 복수회의 재료 배치 공정 사이에 실행하도록 설명했지만, 재료 배치 공정과 병행하여 실행하도록 하더라도 좋다. 예컨대, 기판(P)을 가열 장치(보온기 등)로 가열하면서 기판(P) 상에 액적을 배치하더라도 좋고, 광을 조사하면서 액적을 배치하도록 하더라도 좋다. 이렇게 해도, 수용막으로 기능막을 흡수하여 유지할 수 있다. 또한, 액적을 배치 하면서의 수용막 형성 공정은, 복수회의 재료 배치 공정 중 모든 재료 배치 공정과 병행하여 행하여도 좋고, 선택된 소정의 재료 배치 공정과 병행하여 행하여도 좋다.
또, 상술한 바와 같이, 기판(P) 상에 마련된 수용막(36)을 다공체로 하는 것에 의해 토출 헤드(1)로부터 토출된 기능액(LQ2)을 기판(P) 상의 수용막(36)에 스며들게 할 수 있기 때문에, 기능액(막 패턴)을 복수 적층할 때, 그 적층 시의 액적 토출량을 서서히 많게 하더라도 좋다.
또, 상기 실시예에 있어서의 기능액은, 도전성 미립자가 분산매에 분산된 것으로 설명했지만, 예컨대 유기 은 화합물 등의 도전성 재료가 디에틸렌글리콜디에틸에테르 등의 용매(분산매)에 분산된 것을 기능액으로서 이용하는 것이 가능하다. 이 경우, 상기 소성 공정에서, 기판 상에 토출 후의 기능액(유기 은 화합물)에 대하여, 도전성을 얻기 위해서 열 처리 또는 광 처리를 실시하여, 유기 은 화합물의 유기분을 제거하여 은 입자를 잔류시킨다. 예컨대, 유기 은 화합물의 유기분을 제거하기 위해서는, 약 200℃로 소성한다. 이에 따라, 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어, 도전성막으로 변환된다.
(실험예 1)
수용막(36)을 형성하기 위해서, 도전성 미립자를 포함하는 기능액(LQ1)을 액체 토출법에 의하여 홈부(34)에 배치하고, 그 후, 복수의 건조 조건 하에서 홈부(34)의 기능액(LQ1)을 건조하여, 건조 조건을 최적화했다. 건조 조건으로서는, (1)자연 방치 24시간 정도, (2)60℃ 가열 5 분간 정도, (3)120℃로 가열 5분간 정도, (4)180℃ 가열 60분간 정도, (5)200℃ 가열 60분간 정도, (6)250℃ 가열 60분간 정도로 했다.
도 7(a)에 실험 결과를 나타낸다. 도 7(a)는 실험 결과를 나타내는 표이며, 도 7(b)는 도 7(a)를 그래프화한 것이다.
도 7(a) 및 도 7(b)에서, 상기 조건(1)∼(4)에서 형성한 수용막(36) 상에 기능액(LQ2)을 배치했을 때, 수용막(36)에 크랙이 발생했다. 또한, 각 조건 (1)∼(6)으로 형성한 수용막(36) 상에 기능액(LQ2)을 배치했을 때의, 액체(LQ2)에 대한 수용막(36)의 습윤성은, 조건 (3)의 경우가 가장 양호이며, 이하, 조건 (4), (2), (1), (5)의 순으로 열화되며, 조건 (6)의 경우가 가장 열화되어 있었다. 또한, 각 조건 (1)∼(6)에서 형성한 수용막(36) 상에 기능액(LQ2)을 배치했을 때의, 액체(LQ2)에 대한 수용막(36)의 흡수성은 조건 (3)의 경우가 가장 양호이며, 이하, 조건 (4), (2), (1), (5)의 순으로 열화되며, 조건 (6)의 경우가 가장 열화되어 있었다. 또, 도 7(b)의 종축인 "액적 퍼짐"은, 수용막(36) 상에 기능액(LQ2)의 액적을 소정 직경으로 배치한 경우의 젖어들면서 퍼지는 양을 나타내며, 수용막(36)의 흡수성이 높을 수록 액적 퍼짐의 값은 낮아지고 있다. 본 실험 결과로부터, 크랙이 발생하지 않은 조건 등을 고려하여, 조건 (4)가 최적의 건조 조건이라고 판단할 수 있다.
(실험예 2)
수용막(36)을 형성하기 위한 재료로서 다공질 실리카를 이용했다. 또한, 배선 패턴(33)을 형성하기 위한 재료로서 유기 은 화합물을 이용했다. 다공질 실리카를 포함하는 기능액의 액적을 액적 토출 헤드(1)로부터 홈부(34)에 토출한 후, 300℃ 가열 60분간 정도의 열 처리를 했다. 또, 다공질 실리카를 포함하는 기능액의 액적을 토출할 때의 토출 조건은, 액적량4pL, 액적 비상 속도 5∼7m/sec로 했다. 이에 따라, 홈부(34)에 다공질 실리카로 이루어지는 수용막(36)이 형성되었다. 그리고, 그 수용막(36) 위에, 상기 유기 은 화합물을 포함하는 기능액의 액적을 액적 토출 헤드(1)로부터 토출한 후, 200℃ 가열 60분간 정도의 열 처리를 했다. 이에 따라, 홈부(34) 내에 배선 패턴(33)을 형성할 수 있었다.
(배선 패턴의 형성 방법(실시예 2))
다음에, 본 발명의 배선 패턴의 형성 방법의 실시예 2에 대하여, 도 8을 참조하면서 설명한다. 도 8은 본 실시예에 따른 배선 패턴의 형성 방법을 설명하기 위한 모식도이다. 여기서, 이하의 설명에 있어서, 상술한 실시예와 동일 또는 동등한 구성 부분에 대해서는 동일한 부호를 부여하고, 그 설명을 간략 또는 생략한다.
도 8에 있어서, 기판(P) 상에는, 뱅크(B)에 의해 제 1 폭(H1)을 갖는 제 1 홈부(34A)와, 그 제 1 홈부(34A)에 접속하도록 제 2 폭(H2)을 갖는 제 2 홈부(34B)가 형성되어 있다. 제 2 폭(H2)은 제 1 폭(H1)보다 좁게 되어 있다. 바꾸어 말하면, 제 2 폭(H2)은 제 1 폭(H1) 이하이다. 또한, 제 1 홈부(34A)는 도 8중 X축 방향으로 연장되도록 형성되고, 제 2 홈부(34B)는 X축 방향과는 다른 방향의 Y축 방향으로 연장되도록 형성되어 있다.
상술한 홈부(34A, 34B)에 수용막(36)을 형성하기 위해서는, 우선, 도 9(a)에 도시하는 바와 같이 수용막(36)을 형성하기 위한 기능액(LQ1)의 액적을 액적 토출 헤드(1)에 의해 제 1 홈부(34A)의 소정 위치에 배치한다. 또, 본 실시예에 있어서는, 수용막 형성용 재료로서 다공질 실리카를 이용한다. 기능액(LQ1)의 액적을 제 1 홈부(34A)에 배치할 때에는, 제 1 홈부(34A)의 상측으로부터 액적 토출 헤드(1)를 사용하여 액적을 제 1 홈부(34A)에 토출한다. 본 실시예에 있어서는, 도 9(a)에 도시하는 바와 같이 기능액(LQ1)의 액적은 제 1 홈부(34A)의 길이 방향(X축 방향)을 따라 소정 간격으로 배치된다. 이 때, 기능액(LQ1)의 액적은 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속되는 접속부(37) 근방에도 배치된다.
도 9(b)에 도시하는 바와 같이 제 1 홈부(34A)에 배치된 기능액(LQ1)은, 자기 유동에 의해 제 1 홈부(34A) 내에서 젖어들면서 퍼진다. 또한, 제 1 홈부(34A)에 배치된 기능액(LQ1)은 자기 유동에 의해 제 2 홈부(34B)에도 젖어들면서 퍼진다. 이에 따라, 제 2 홈부(34B) 상으로부터 직접적으로 제 2 홈부(34B)에 대하여 액적을 토출하지 않고, 제 2 홈부(34B)에도 기능액(LQ1)을 배치할 수 있다.
이와 같이, 제 1 홈부(34A)에 기능액(LQ1)을 배치하는 것에 의해, 그 제 1 홈부(34A)에 배치된 기능액(LQ1)의 자기 유동(모관 현상)에 의해 기능액(LQ1)을 제 2 홈부(34B)에 배치할 수 있다. 따라서, 좁은 폭(H2)의 제 2 홈부(34B)에 대하여 뱅크(B) 상으로부터 기능액(LQ1)의 액적을 토출하지 않아도, 넓은 폭(H1)의 제 1 홈부(34A)에 기능액(LQ1)의 액적을 토출하는 것에 의해, 제 2 홈부(34B)에 기능액(LQ1)을 원활하게 배치할 수 있다. 특히, 제 2 홈부(34B)의 폭(H2)이 좁고, 액적 토출 헤드(1)로부터 토출된 액적 직경(비상중인 액적 직경)이 폭(H2)보다 작은 경우에도, 기능액(LQ1)의 자기 유동에 의해 제 2 홈부(34B)에 기능액(LQ1)을 원활하게 배치할 수 있다. 그리고, 제 2 홈부(34B)의 폭(H2)은 좁기 때문에, 기능액(LQ1)은 모관 현상에 의해 제 2 홈부(34B)에 원활하게 배치된다. 따라서, 소망하는 형상을 갖는 막 패턴을 형성할 수 있다. 그리고, 좁은 폭의 제 2 홈부(34B)에 기능액(LQ1)을 원활하게 배치할 수 있기 때문에, 막 패턴의 세선화(미세화)를 실현할 수 있다. 한편, 제 1 홈부(34A)의 폭(H1)은 넓기 때문에, 제 1 홈부(34A)에 대하여 뱅크(B) 상으로부터 기능액(LQ1)의 액적을 토출하더라도, 뱅크(B)의 상면(38)에 기능액(LQ1)이 배치되어 잔사가 마련되는 문제점을 회피할 수 있다.
또한, 본 실시예에 의하면, 제 2 홈부(34B)에 뱅크(B) 상으로부터 기능액(LQ1)을 배치하기 어려운 상황이더라도, 기능액(LQ1)을 제 2 홈부(34B)에 원활하게 배치할 수 있다.
제 1 홈부(34A) 및 제 2 홈부(34B)에 기능액(LQ1)을 배치한 후, 상술한 실시예 1과 같이 소정 조건으로 건조 처리하는 것에 의해, 도 9(c)에 도시하는 바와 같이 기능액(LQ1)이 수용막(36)으로 변환된다. 또, 건조 조건으로서는, 예컨대 300℃ 가열 60분 정도로 함으로써 다공체(다공질 실리카)로 이루어지는 수용막(36)을 형성할 수 있다.
수용막(36)이 형성된 후, 도 10(a)에 도시하는 바와 같이 배선 패턴(33)을 형성하기 위한 기능액(LQ2)의 액적을 액적 토출 헤드(1)에 의해 제 1 홈부(34A)의 소정 위치에 배치한다. 또 본 실시예에 있어서는, 배선 패턴 형성용 재료로서 유 기 은 화합물을 이용한다.
기능액(LQ2)의 액적을 제 1 홈부(34A)에 배치할 때에는, 제 1 홈부(34A)의 상측으로부터 액적 토출 헤드(1)를 사용하여 액적을 제 1 홈부(34A)에 토출한다. 본 실시예에 있어서는, 도 10(a)에 도시하는 바와 같이 기능액(LQ2)의 액적은, 제 1 홈부(34A)의 길이 방향(X축 방향)을 따라 소정 간격으로 배치된다. 이 때, 기능액(LQ2)의 액적은, 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속되는 접속부(37) 근방에도 배치된다.
도 10(b)에 도시하는 바와 같이 제 1 홈부(34A)에 배치된 기능액(LQ2)은, 자기 유동에 의해 제 1 홈부(34A) 내에서 젖어들면서 퍼진다. 또한, 제 1 홈부(34A)에 배치된 기능액(LQ2)은, 자기 유동에 의해 제 2 홈부(34B)에도 젖어들면서 퍼진다. 이에 따라, 제 2 홈부(34B) 상으로부터 직접적으로 제 2 홈부(34B)에 대하여 액적을 토출하지 않고, 제 2 홈부(34B)에도 기능액(LQ2)을 배치할 수 있다.
이와 같이, 수용막(36)이 마련된 제 1 홈부(34A)에 기능액(LQ2)을 배치하는 것에 의해, 그 제 1 홈부(34A)에 배치된 기능액(LQ2)의 자기 유동(모관 현상)에 의해 기능액(LQ2)을 제 2 홈부(34B)에 배치할 수 있다. 따라서, 좁은 폭(H2)의 제 2 홈부(34B)에 대하여 뱅크(B) 상으로부터 기능액(LQ2)의 액적을 토출하지 않아도, 넓은 폭(H1)의 제 1 홈부(34A)에 기능액(LQ2)의 액적을 토출하는 것에 의해, 제 2 홈부(34B)에 기능액(LQ2)을 원활하게 배치할 수 있다. 특히, 제 2 홈부(34B)의 폭(H2)이 좁고, 액적 토출 헤드(1)로부터 토출된 액적 직경(비상중인 액적 직경)이 폭(H2)보다 작은 경우에도, 기능액(LQ2)의 자기 유동에 의해 제 2 홈부(34B)에 기 능액(LQ2)을 원활하게 배치할 수 있다. 그리고, 제 2 홈부(34B)의 폭(H2)은 좁기 때문에, 기능액(LQ2)은 모관 현상에 의해 제 2 홈부(34B)에 원활하게 배치된다. 따라서, 소망하는 형상을 갖는 배선 패턴(33)을 형성할 수 있다. 그리고, 좁은 폭의 제 2 홈부(34B)에 기능액(LQ2)을 원활하게 배치할 수 있기 때문에, 배선 패턴(33)의 세선화(미세화)를 실현할 수 있다. 한편, 제 1 홈부(34A)의 폭(H1)은 넓기 때문에, 제 1 홈부(34A)에 대하여 뱅크(B) 상으로부터 기능액(LQ2)의 액적을 토출하더라도, 뱅크(B)의 상면(38)에 기능액(LQ2)이 배치되어 잔사가 마련되는 문제점을 회피할 수 있다. 따라서, 리크 전류가 발생하는 문제점을 방지할 수 있다.
또한, 본 실시예에 의하면, 제 2 홈부(34B)에 뱅크(B) 상으로부터 기능액(LQ2)을 배치하기 어려운 상황이더라도, 기능액(LQ2)을 제 2 홈부(34B)에 원활하게 배치할 수 있다.
제 1 홈부(34A) 및 제 2 홈부(34B)에 기능액(LQ2)을 배치한 후, 상술한 실시예 1과 같이 소정 조건으로 소성 처리하는 것에 의해, 도 10(c)에 도시하는 바와 같이 기능액(LQ2)이 배선 패턴(33)으로 변환된다. 또, 소성 조건으로서는, 예컨대 200℃ 가열 60분 정도로 함으로써 배선 패턴(33)을 형성할 수 있다.
또, 도 11에 도시하는 바와 같이 제 1 홈부(34A) 및 제 2 홈부(34B)의 각각 수용막(36)을 마련해두고, 배선 패턴 형성용 재료를 포함하는 기능액(LQ2)의 액적을 제 2 홈부(34B)의 상측으로부터 제 2 홈부(34B)에 대하여 토출하도록 하더라도 좋다. 이에 따라, 제 2 홈부(34B)는, 제 1 홈부(34A)에 토출되어 자기 유동에 의해 제 2 홈부(34B)에 유입하는 기능액(LQ2)과, 제 2 홈부(34B)에 대하여 그 제 2 홈부(34B)의 상측으로부터 직접적으로 토출(공급)된 기능액(LQ2)의 액적에 의해 채워지게 된다. 이 경우, 제 2 홈부(34B)는 좁은 폭(H2)이기 때문에, 기능액(LQ2)의 액적이 뱅크(B)의 상면(38)에 배치될 가능성이 있지만, 제 2 홈부(34B)에는 수용막(36)이 마련되기 때문에, 토출된 기능액(LQ2)의 액적은 제 2 홈부(34B) 내에 인입된다. 따라서, 뱅크(B)의 상면(38)에 잔사가 마련되는 문제점은 회피된다.
또, 도 11에 나타내는 실시예에 있어서, 제 2 홈부(34B)를 기능액(LQ2)으로 채우는 경우, 제 2 홈부(34B)에 대하여 그 제 2 홈부(34B)의 상측으로부터 직접적으로 토출(공급)된 기능액(LQ)의 액적만으로, 제 2 홈부(34B)를 채우도록 하더라도 좋다.
또한, 제 2 홈부(34B)에 대하여 그 제 2 홈부(34B)의 상측으로부터 직접적으로 토출(공급)된 기능액(LQ2)의 액적만으로 제 2 홈부(34B)를 채우는 경우, 도 12에 도시하는 바와 같이 좁은 폭(H2)을 갖는 제 2 홈부(34B)에만 수용막(36)을 미리 마련하는 구성이더라도 좋다. 제 2 홈부(34B)에 대하여 직접적으로 토출된 기능액(LQ2)은 수용막(36)에 의해 제 2 홈부(34B) 내에 인입되기 때문에, 뱅크(B)의 상면(38)에 잔사를 존재하게 하는 문제점을 회피할 수 있다. 한편, 제 1 홈부(34A)는 넓은 폭(H1)을 갖고 있기 때문에, 제 1 홈부(34A)에 기능액(LQ2)을 배치할 때, 수용막(36)이 없더라도 뱅크(B)의 상면(38)에 잔사를 존재시키지 않고, 기능액(LQ2)을 제 1 홈부(34A)에 원활하게 배치할 수 있다.
또, 도 13에 도시하는 바와 같이 제 1 홈부(34A)와 제 2 홈부(34h)의 접속부(37)를, 제 1 홈부(34A)에서 제 2 홈부(34B)로 향하여 점차적으로 되는 테이퍼 형 상으로 해도 좋다. 이렇게 함에 따라, 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))을 제 2 홈부(34B)에 원활하게 유입시킬 수 있다.
또한, 도 14에 도시하는 바와 같이 제 1 홈부(34A)의 연장 방향과 제 2 홈부(34B)의 연장 방향이 서로 교차하는 형태에 있어서, 제 1 홈부(34A) 중 제 2 홈부(34B) 근방의 영역의 폭(Hl')을 그 밖의 영역의 폭(H1)보다 국소적으로 좁게 하도록 하더라도 좋다. 이렇게 해도, 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))을 제 2 홈부(34B)에 원활하게 유입시킬 수 있다. 이 경우에 있어서, 제 1 홈부(34A)를 형성하는 뱅크(B)의 내벽면(Bh)을 제 2 홈부(34B)를 향하여 경사시킴으로써, 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))을 제 2 홈부(34B)에 더욱 원활하게 유입시킬 수 있다.
또, 상술한 각 실시예에 있어서는, 넓은 폭(H1)을 갖는 제 1 홈부(34A)의 연장 방향과 좁은 폭(H2)을 갖는 제 2 홈부(34B)의 연장 방향은 서로 다르지만, 도 15(a) 및 도 15(b)에 도시하는 바와 같이 넓은 폭(H1)을 갖는 제 1 홈부(34A)의 연장 방향과 좁은 폭(H2)을 갖는 제 2 홈부(34B)의 연장 방향은 동일하더라도 좋다. 그 경우에 있어서도, 도 15(a)에 도시하는 바와 같이 제 1 홈부(34A)에 기능액(LQ1(LQ2))을 배치함으로써, 그 기능액(LQ1(LQ2))의 자기 유동에 의해, 도 15(b)에 도시하는 바와 같이 기능액(LQ1(LQ2))을 제 2 홈부(34B)에 배치할 수 있다. 또한 이 경우에 있어서도, 제 1 홈부(34A)와 제 2 홈부(34B)의 접속부(37)를 제 1 홈부(34A)에서 제 2 홈부(34B)를 향하여 점차적으로 되는 테이퍼 형상으로 함으로써 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))을 제 2 홈부(34B)에 원활하게 유입시킬 수 있다. ·
또한, 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))을 자기 유동에 의해 제 2 홈부(34B)에 배치할 때, 도 16에 도시하는 바와 같이 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속되는 접속부(37) 이외의 영역에 제방부(39)를 마련하면 좋다. 도 16에 있어서의 제방부(39)는, 제 1 홈부(34A)에 배치한 기능액(LQ1(LQ2))의 액적이다.
즉, 제방부(39)로서 이용하는 기능액(LQ1(LQ2))의 액적은, 제 2 홈부(34B)에 유동시키는 것이 아니라, 제 1 홈부(34A)에 처음에 배치된 액적이다. 도 16에 있어서는 제방부(39)로서 기능하는 최초에 배치되는 액적에 "1"이 부여되어 있다. 그리고, 제 2 홈부(34B)에 자기 유동에 의해 배치시키기 위한 기능액(LQ1(LQ2))은 접속부(37)와 제방부(39) 사이에 배치된다. 이 액적에는 "2"가 부여되어 있다. 이렇게 함에 따라, 제 1 홈부(34A) 중 접속부(37)와 제방부(39)(액적 "1") 사이에 배치된 기능액(LQ1(LQ2))의 액적 "2"은 접속부(37) 이외의 방향으로의 유동이 저지되어, 접속부(37)측으로 유동한다. 따라서, 액적 "2"은 접속부(37)를 거쳐서 제 2 홈부(34B)에 원활하게 유입한다.
또한, 도 17에 도시하는 바와 같이, 제방부(39)로서 뱅크(B)의 내벽면(Bh)을 사용하도록 하더라도 좋다.
또한, 도 18에 도시하는 바와 같이, 제 1 홈부(34A)에, 제 1 홈부(34A)의 폭(H1) 및 제 2 홈부(34B)의 폭(H2)보다 좁은 폭(H3)을 갖는 제 3 홈부(34C)가 접속되어 있는 형태에서도, 뱅크(B)의 내벽면(Bh)이 제방부(39)로서 기능하기 때문에, 제 1 홈부(H1)에 배치된 기능액(LQ1(LQ2))은 제 2 홈부(34B) 및 제 3 홈부(34C)에 원활하게 유입된다.
(박막 트랜지스터)
본 발명의 배선 패턴의 형성 방법은, 도 19에 나타내는 바와 같은 스위칭 소자로서의 박막 트랜지스터(TFT) 및 그것에 접속되는 배선을 형성할 때에 적용할 수 있다. 도 19에 있어서, TFT를 구비하는 TFT 기판(P) 상에는, 게이트 배선(40)과, 이 게이트 배선(40)에 전기적으로 접속되는 게이트 전극(41)과, 소스 배선(42)과, 이 소스 배선(42)에 전기적으로 접속되는 소스 전극(43)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으로 접속되는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 X축 방향으로 연장되도록 형성되고, 게이트 전극(41)은 Y축 방향으로 연장되도록 형성되어 있다. 또한, 게이트 전극(41)의 폭(H2)은 게이트 배선(40)의 폭(H1)보다 좁게 되어 있다. 이들 게이트 배선(40) 및 게이트 전극(41)을 본 발명에 따른 배선 패턴의 형성 방법으로 형성할 수 있다.
또한, 상술한 실시예에 있어서는, 본 발명에 따른 막 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조하는 것도 가능하다. 이하, TFT를 제조하는 방법에 대하여 도 20∼도 23을 참조하면서 설명한다.
도 20에 도시하는 바와 같이 우선, 세정한 유리 기판(610)의 상면에, 1 화소 피치의 1/20∼1/10의 홈(611a)을 마련하기 위한 제 1층째의 뱅크(611)가 포토리소 그래피법에 의하여 형성된다. 이 뱅크(611)로서는, 형성 후에 광 투과성과 발액성을 구비할 필요가 있어, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(611)에 발액성을 갖게 하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(611)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 놓더라도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(611)의 토출 잉크에 대한 접촉각으로서는 40° 이상, 또한 유리면의 접촉각으로서는 10° 이하를 확보하는 것이 바람직하다. 즉, 본 발명자 등이 시험에 의해 확인한 결과, 예컨대 도전성 미립자(테트라데칸 용매)에 대한 처리후의 접촉각은 뱅크(611)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0°(미처리의 경우에는 10° 이하)를 확보할 수 있다. 또, 이들 접촉각은 플라즈마 파워 550W인 것과, 4불화 메탄 가스를 0.1 L/min에서 공급하는 처리 조건 하에서 얻은 것이다.
상기 제 1층째의 뱅크 형성 공정에 이어지는 게이트 주사 전극 형성 공정(제 1회째의 도전성 패턴 형성 공정)에서는, 뱅크(611)로 구획된 묘화 영역인 상기 홈(611a) 내를 채우도록, 도전성 재료를 포함하는 액적을 잉크젯으로 토출하는 것에 의해 게이트 주사 전극(612)을 형성한다. 그리고, 게이트 주사 전극(612)을 형성할 때에, 본 발명에 따른 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등이 적합하게 채용될 수 있다. 이렇게 하여 형성된 게이트 주사 전극(612)은 뱅크(611)에 충분한 발액성이 미리 부여되어 있기 때문에, 홈(611a)에서 밀려나오지 않고 미세한 배선 패턴을 형성하는 것이 가능해지고 있다.
이상의 공정에 의해, 기판(610) 상에는, 뱅크(611)와 게이트 주사 전극(612)으로 이루어지는 평탄한 상면을 구비한 제 1 도전층(A1)이 형성된다.
또한, 홈(611a) 내에서의 양호한 토출 결과를 얻기 위해서는, 도 20에 도시하는 바와 같이 이 홈(611a)의 형상으로서 순 테이퍼(토출할 곳을 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이에 따라, 토출된 액적을 충분히 깊숙히까지 인입시키는 것이 가능해진다.
다음에, 도 21에 도시하는 바와 같이 플라즈마 CVD 법에 의해 게이트 절연막(613), 활성층(621), 콘택트층(609)의 연속 성막을 실시한다. 게이트 절연막(613)으로서 질화 실리콘막, 활성층(621)으로서 아몰퍼스 실리콘막, 콘택트층(609)으로서 n+ 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300∼350℃의 열 이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용하는 것에 의해, 투명성, 내열성에 관한 문제를 회피하는 것이 가능하다.
상기 반도체층 형성 공정에 이어지는 제 2층째의 뱅크 형성 공정에서는, 도 22에 도시하는 바와 같이 게이트 절연막(613)의 상면에, 1 화소 피치의 1/20∼1/10로 또한 상기 홈(611a)과 교차하는 홈(614a)을 마련하기 위한 2층째의 뱅크(614) 를, 포토리소그래피법에 의하여 형성한다. 이 뱅크(614)로서는, 형성 후에 광 투과성과 발액성을 갖출 필요가 있어, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(614)에 발액성을 갖게 하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(614)의 소재 자체에 미리 발액 성분(불소기 등)을 충친해 놓은 것으로 하더라도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(614)의 토출 잉크에 대한 접촉각으로서는 40° 이상을 확보하는 것이 바람직하다.
상기 제 2층째의 뱅크 형성 공정에 계속되는 소스· 드레인 전극 형성 공정(제 2번째의 도전성 패턴 형성 공정)에서는, 뱅크(614)로 구획된 묘화 영역인 상기 홈(614a) 내를 채우도록, 도전성 재료를 포함하는 액적을 잉크젯으로 토출하는 것에 의해, 도 23에 도시하는 바와 같이 상기 게이트 주사 전극(612)에 대하여 교차하는 소스 전극(615) 및 드레인 전극(616)이 형성된다. 그리고, 소스 전극(615) 및 드레인 전극(616)을 형성할 때에, 본 발명에 따른 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등이 적합하게 채용될 수 있다. 이렇게 하여 형성된 소스 전극(615) 및 드레인 전극(616)은, 뱅크(614)에 충분한 발액성이 미리 부여되어 있기 때문에, 홈 (614a)에서 밀려나오지 않고 미세한 배선 패턴을 형성할 수 있게 된다.
또한, 소스 전극(615) 및 드레인 전극(616)을 배치한 홈(614a)을 매립하도록 절연 재료(617)가 배치된다. 이상의 공정에 의해, 기판(610) 상에는 뱅크(614)와 절연 재료(617)로 이루어지는 평탄한 상면(620)이 형성된다.
그리고, 절연 재료(617)에 콘택트 홀(619)을 형성함과 동시에, 상면(620) 상에 패터닝된 화소 전극(ITO)618을 형성하여, 콘택트 홀(619)을 거쳐서 드레인 전극(616)과 화소 전극(618)을 접속되는 것에 의해, TFT가 형성된다.
(전기 광학 장치)
본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대하여 설명한다. 도 24는 본 발명에 따른 액정 표시 장치에 대하여, 각 구성 요소와 동시에 나타내는 대향 기판측에서 본 평면도이며, 도 25는 도 24의 H-H'선에 따른 단면도이다. 도 26은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 27은 액정 표시 장치의 부분 확대 단면도이다. 또, 이하의 설명에 이용한 각 도면에 있어서는, 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 했다.
도 24 및 도 25에 있어서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는, 쌍으로되는 TFT 어레이 기판(10)과 대향 기판(20)이 광 경화성의 밀봉재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50) 이 봉입, 유지되어 있다. 밀봉재(52)는, 기판면 내의 영역에서 밀폐된 프레임 형상으로 형성되어 있다.
밀봉재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 차단(53)이 형성되어 있다. 밀봉재(52)의 외측의 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 1변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 마련된다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배치되어 있다.
또, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예컨대, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 좋다. 또, 액정 표시 장치(100)에 있어서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드에 따라서, 위상차판, 편광판 등이 소정의 방향에 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예컨대 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 동시에 형성한다. 이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 26에 도시하는 바와 같이 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a) 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, …, Sn은 이 순서대로 선순차적으로 공급하더라도 좋고, 서로 인접하여 접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹마다 공급하도록 하더라도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호 G1, G2, …, Gm를 이 순서대로 선순차적으로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 하는 것에 의해, 데이터선(6a)에서 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(19)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은, 도 25에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또, 유지된 화소 신호 S1, S2, …, Sn이 누설되는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예컨대, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다 3자리수 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되고, 계조비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 27은 바텀 게이트형 TFT(30)를 구비하는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시예의 배선 패턴의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P) 상의 뱅크(B) 사이에 형성되어 있다.
게이트 배선(61) 상에는 SiNx로 이루어지는 게이트 절연막(62)을 거쳐서 아몰퍼스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63) 부분이 채널 영역으로 되어 있다. 반도체층(63) 상에는, 오믹 컨택을 얻기 위한, 예컨대 n형 a-Si층으로 이루어지는 접합층(64a, 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 상에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 정지막(65)이 형성되어 있다. 또, 이들 게이트 절연막(62), 반도체층(63), 및 에칭 정지막(65)은, 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭이 실시됨으로써 도시된 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 성막함과 동시에, 포토 에칭이 실시됨으로써 도시하는 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에칭 정지막(65) 상에 각각 뱅크(66)를 돌출되게 마련하고, 이들 뱅크(66) 사이에 상술한 액적 토출 장치(IJ)를 이용하여, 은 화합물의 액적을 토출하는 것에 의해 소스선, 드레인선을 형성할 수 있다.
또, 상기 실시예에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위 칭 소자로서 이용하는 구성으로 했지만, 액정 표시 장치 이외에도 예컨대 유기 EL(전계 발광) 표시 장치에 응용이 가능하다. 유기 EL 표시 장치는, 형광성의 무기 및 유기 화합물을 포함하는 막을, 음극과 양극 사이에 둔 구성을 갖고, 상기 막에 전자 및 정공을 주입하여 여기시킴으로써 여기자(exiton)를 생성시켜, 이 여기자가 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다.
그리고, 상기 TFT(30)를 구비하는 기판 상에, 유기 EL 표시 소자에 이용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝하는 것에 의해, 자발광 풀컬러 EL 장치를 제조할 수 있다. 본 발명에 있어서의 장치(전기 광학 장치)의 범위에는 이러한 유기 EL 장치도 포함하는 것이다.
도 28은 상기 액적 토출 장치(IJ)에 의해 일부 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 28을 참조하면서 유기 EL 장치의 개략 구성을 설명한다.
도 28에 있어서, 유기 EL 장치(401)는, 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉서블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다., 회로 소자부(421)는, 능동 소자인 TFT(60)가 기판(411) 상에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 상에 정렬하여 구성된 것이다. 그리고, TFT(60)를 구성하는 게이트 배선(61)이 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431)사이에는 뱅크부(441)가 격자 형상으로 형성되어 있고, 뱅 크부(441)에 의해 발생된 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또, 발광 소자(451)는 적색의 발광을 행하는 소자와 녹색의 발광을 행하는 소자와 청색의 발광을 행하는 소자로 이루어져 있고, 이것에 의해 유기 EL 장치(401)는, 풀컬러 표시를 실현하게 된다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되고, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는, 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 상에 적층하여 봉지하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은, 오목부 개구(444), 즉 화소 전극(431) 상에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것에 의해, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은, 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 상에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제 1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은, 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제 2 건조 공정을 갖고 있다. 또, 발광층(453)은, 상술한 바와 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해 3종류의 것이 형성되게 되어 있고, 따라서 상기 제 2 토 출 공정은, 3종류의 재료를 각각 토출하기 위해서 3개의 공정으로 이루어지고 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기한 액적 토출 장치(IJ)를 이용할 수 있다.
또한, 본 발명에 따른 장치(전기 광학 장치)로서는, 상기 외에, PDP(플라즈마 디스플레이 패널)나, 기판 상에 형성된 소화면 박막의 막 면에 평행하게 전류를 흘리는 것에 의해, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
다음에, 본 발명의 막 패턴 형성 방법에 의해 형성되는 막 패턴을, 플라즈마형 표시 장치에 적용한 예에 대하여 설명한다.
도 29는 본 실시예의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다. 플라즈마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는, 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중, 적색 방전실(516)(R), 녹색 방전실(516)(G), 청색 방전실(516)(B)의 3개의 방전실(516)이 쌍으로 되어 1 화소를 구성하도록 배치되어 있다.
기판(501)의 상면에는 소정 간격으로 스트라이프 형상으로 어드레스 전극(511)이 형성되고, 어드레스 전극(511)과 기판(501)의 상면을 피복하다도록 유전체층(519)이 형성되어 있다.
유전체층(519) 상에는, 어드레스 전극(511, 511) 사이에 위치하고, 또한 각 어드레스 전극(511)에 따르도록 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭 방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연장되어 마련된 격벽을 포함한다. 또한, 격벽(515)에 의해 구획된 직사각형 형상의 영역에 대응하고 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해 구획되는 직사각형 형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는, 적색, 녹색, 청색 중 어느 하나의 형광을 발광하는 것으로, 적색 방전실(516)(R)의 바닥부에는 적색 형광체(517)(R)가, 녹색 방전실(516)(G)의 바닥부에는 녹색 형광체(517)(G)가, 청색 방전실(516)(B)의 바닥부에는 청색 형광체(517)(B)가 각각 배치되어 있다.
한편, 기판(502)에는, 전번의 어드레스 전극(511)과 직교하는 방향에 복수의 표시 전극(512)이 스트라이프 형상으로 소정 간격으로 형성되어 있다. 또한, 이들을 피복하도록 유전체층(513), 및 MgO 등으로 이루어지는 보호막(514)이 형성되어 있다.
기판(501)과 기판(502)은 상기 어드레스 전극(511)과 표시 전극(512)을 서로 직교시키도록 대향시켜 접합시키고 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략의 교류 전원에 접속되어 있다. 각 전극에 통전함으로써, 방전 표시부(510)에서 형광체(517)가 여기 발광하여 컬러 표시가 가능해진다.
본 실시예에서는, 상기 어드레스 전극(511) 및 표시 전극(512)이 각각 상술 한 배선 패턴 형성 방법에 의해 형성되어 있기 때문에, 소형, 박형화가 실현되고, 단선 등의 불량이 발생하지 않는 고품질의 플라즈마형 표시 장치를 얻을 수 있다.
도 30은 액정 표시 장치의 다른 실시예를 도시하는 도면이다.
도 30에 도시하는 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 밀봉재(904)에 의해 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905b)과 기판(905b) 사이에 형성되는 간격, 이른바 셀갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은, 일반적으로는 투광성 재료, 예컨대 유리, 합성 수지 등에 의해 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)이 부착되어 있다. 또, 도 30에 있어서는, 또 하나의 편광판의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 그 밖의 적절한 패턴 형상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예컨대 ITO(Indium Tin Oxide : 인듐 주석 산화물) 등의 투광성 재료에 의해 형성되어 있다. 기판(905a)은, 기판(905b)에 대하여 연장된 연장부를 갖고, 이 연장부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는, 기판(905a) 상에 전극(907a)을 형성할 때에 전극(907a)과 동시에 형성된다. 따라 서, 이들 단자(908)는, 예컨대 ITO에 의해 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체적으로 연장되는 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 상의 소정 위치에 액정 구동용 IC으로서의 반도체 소자(900)가 실장되어 있다. 또, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 그 밖의 칩 부품이 실장되어 있더라도 좋다. 배선 기판(909)은, 예컨대 폴리이미드 등의 가요성을 갖는 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성하는 것에 의해 제조되어 있다.
본 실시예에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해 형성되어 있다.
본 실시예의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로서도 좋다. 즉, 한쪽의 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대하여 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속되는 배선(게이트 배선, 소스 배선)을 상기한 바와 같이 잉크젯 기술을 이용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
다른 실시예로서, 비접촉형 카드 매체의 실시예에 대하여 설명한다. 도 31 에 도시하는 바와 같이 본 실시예에 따른 비접촉형 카드 매체(전자 기기)(700)는, 카드 기체(702)와 카드 커버(718)로 이루어지는 케이스 내에, 반도체 집적 회로 칩(708)과 안테나 회로(712)를 내장하여, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 송수신 중 적어도 한쪽을 하게 되어 있다. 본 실시예에서는, 상기 안테나 회로(712)가 상기 실시예에 따른 배선 패턴 형성 방법에 의해 형성되어 있다.
또, 본 발명에 따른 장치(전기 광학 장치)로서는, 상기 외에, PDP(플라즈마 디스플레이 패널)나, 기판 상에 형성된 소면적의 박막에, 막면에 평행하게 전류를 흘리는 것에 의해, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(전자 기기)
본 발명의 전자 기기의 구체예에 대하여 설명한다.
도 32(a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 32(a)에서, 1600은 휴대 전화 본체를 나타내고, 1601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 32(b)는 워드 프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 32(b)에서, 1700은 정보 처리 장치, 1701은 키보드 등의 입력부, 1703은 정보 처리 본체, 1702는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 32(c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 32(c)에서, 1800은 시계 본체를 나타내고, 1801은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 32(a)∼도 32(c)에 나타내는 전자 기기는, 상기 실시예의 액정 표시 장치를 구비한 것으로서, 소망하는 막 두께를 갖는 배선 패턴을 갖고 있다.
또, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 바람직한 실시예예에 대하여 설명했지만, 본 발명에 따른 예에 한정되지 않는 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 가지 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 근거하여 여러가지 변경 가능하다.
또한, 상기 실시예에서는, 박막 패턴을 도전성막으로 하는 구성으로 했지만, 이것으로 한정되지 않고, 예컨대 액정 표시 장치에 있어서 표시 화상을 색채화하기 위해서 이용되고 있는 컬러 필터에도 적용 가능하다. 이 컬러 필터는, 기판에 대하여 R(적색), G(녹색), B(적색)의 잉크(기능액)를 액적으로서 소정 패턴으로 배치하는 것에 의해 형성할 수 있지만, 기판에 대하여 소정 패턴에 따른 뱅크를 형성하여, 이 뱅크에 발액성을 부여하고 나서 잉크를 배치하여 컬러 필터를 형성하는 것에 의해, 고성능의 컬러 필터를 구비하는 액정 표시 장치를 제조할 수 있다.
상술한 본 발명에 의하면, 액체 토출법에 의해 기판 상에 막 패턴을 형성할 때, 소망 위치에 소망 상태로 액적을 배치할 수 있는 막 패턴의 형성 방법, 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법을 제공할 수 있다.

Claims (33)

  1. 기능액(機能液)을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크 사이의 홈에 다공체(多空體)로 이루어지는 수용막(受容膜)을 마련하는 공정과,
    상기 수용막 상에 상기 기능액을 배치하는 공정
    을 구비하는 막 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 수용막을 마련하는 공정은
    상기 홈에 제 2 기능액을 배치하는 공정과,
    상기 홈에 배치된 상기 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 상기 수용막으로 변환하는 공정
    을 포함하는 막 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 소정의 처리는, 상기 홈에 배치된 상기 제 2 기능액에 대한 열 처리를 포함하며, 해당 열 처리에 의해 다공체로 이루어지는 수용막을 형성하는 막 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 제 2 기능액을 배치하는 공정에 액체 토출법을 이용하는 막 패턴 형성 방법.
  5. 제 2 항에 있어서,
    상기 기판 상에 상기 뱅크에 의해 제 1 폭을 갖는 제 1 홈을 형성하고, 또한 상기 제 1 홈에 접속되고 제 2 폭을 갖는 제 2 홈을 형성하며,
    상기 제 1 홈에 상기 제 2 기능액을 배치하고, 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 상기 제 2 홈에 배치하는
    막 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 제 2 폭은 상기 제 1 폭 이하인 막 패턴 형성 방법.
  7. 제 5 항에 있어서,
    상기 제 1 홈에 상기 기능액을 배치하고, 상기 제 1 홈에 배치된 상기 기능액의 자기 유동에 의해 해당 기능액을 상기 제 2 홈에 배치하는 막 패턴 형성 방법.
  8. 제 2 항에 있어서,
    상기 기판 상에, 상기 뱅크에 의해 제 1 방향으로 연장되는 제 1 홈을 형성하고, 또한 상기 제 1 홈에 접속되고 제 2 방향으로 연장되는 제 2 홈을 형성하며,
    상기 제 1 홈에 상기 제 2 기능액을 배치하고, 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 상기 제 2 홈에 배치하는 막 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 제 1 홈에 상기 기능액을 배치하고, 상기 제 1 홈에 배치된 상기 기능액의 자기 유동에 의해 해당 기능액을 상기 제 2 홈에 배치하는 막 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 기능액에는 도전성 미립자가 포함되는 막 패턴 형성 방법.
  11. 제 1 항에 있어서,
    상기 기능액에는 열 처리 또는 광 처리에 의해 도전성을 발현하는 재료가 포함되는 막 패턴 형성 방법.
  12. 제 2 항에 있어서,
    상기 기능액 및 상기 제 2 기능액은 대략 동일한 액인 막 패턴 형성 방법.
  13. 제 2 항에 있어서,
    상기 기능액 및 상기 제 2 기능액은 서로 다른 액인 막 패턴 형성 방법.
  14. 제 1 항에 있어서,
    상기 기능액을 배치하는 공정에 액체 토출법을 이용하는 막 패턴 형성 방법.
  15. 디바이스의 제조 방법으로서,
    기판 상에 막 패턴을 형성하는 공정을 갖고,
    청구항 1에 기재된 막 패턴의 형성 방법에 의해 상기 기판 상에 막 패턴을 형성하는
    디바이스의 제조 방법.
  16. 전기 광학 장치로서,
    청구항 15에 기재된 디바이스의 제조 방법을 이용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  17. 전자 기기로서,
    청구항 16에 기재된 전기 광학 장치를 구비하는 전자 기기.
  18. 제 1 기능액을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 형성되는 제 1 홈에 제 2 기능액을 배치하고, 또한 상기 제 1 홈에 접속되는 제 2 홈에 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 배치하는 공정과,
    상기 제 1 및 제 2 홈에 배치된 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 막으로 변환하는 공정과,
    상기 막 상에 상기 제 1 기능액을 배치하는 공정
    을 구비하는 막 패턴 형성 방법.
  19. 제 18 항에 있어서,
    상기 소정의 처리는, 상기 제 1 및 제 2 홈에 배치된 제 2 기능액을 상기 제 1 기능액에 대하여 수용성을 갖는 수용막으로 변환하는 처리를 포함하는 막 패턴 형성 방법.
  20. 제 18 항에 있어서,
    상기 제 1 홈 중 해당 제 1 홈과 상기 제 2 홈이 접속되는 접속부 이외의 위치에 제방부(堤防部)를 마련하고, 상기 접속부와 상기 제방부 사이에 상기 제 2 기능액을 배치하는 막 패턴 형성 방법.
  21. 제 18 항에 있어서,
    상기 제 1 홈과 상기 제 2 홈은 서로 폭이 다른 막 패턴 형성 방법.
  22. 제 21 항에 있어서,
    상기 제 2 홈의 폭은 상기 제 1 홈의 폭 이하인 막 패턴 형성 방법.
  23. 제 18 항에 있어서,
    상기 제 1 홈과 상기 제 2 홈은 서로 다른 방향으로 연장되도록 형성되는 막 패턴 형성 방법.
  24. 디바이스의 제조 방법으로서,
    기판 상에 막 패턴을 형성하는 공정을 갖고,
    청구항 18에 기재된 막 패턴의 형성 방법에 의해 상기 기판 상에 막 패턴을 형성하는
    디바이스의 제조 방법.
  25. 전기 광학 장치로서,
    청구항 24에 기재된 디바이스의 제조 방법을 이용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  26. 전자 기기로서,
    청구항 25에 기재된 전기 광학 장치를 구비하는 전자 기기.
  27. 기능액을 기판 상에 배치함으로써 막 패턴을 형성하는 방법으로서,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 형성되는 제 1 홈 및 상기 제 1 홈에 접속되고 해당 제 1 홈보다 좁은 폭을 갖는 제 2 홈 중 적어도 제 2 홈에, 상기 기능액에 대하여 수용성을 갖는 수용막을 마련하는 공정과,
    상기 제 2 홈의 상측으로부터 상기 기능액을 공급하여, 상기 수용막이 마련된 상기 제 2 홈에 상기 기능액을 배치하는 공정
    을 구비하는 막 패턴 형성 방법.
  28. 디바이스의 제조 방법으로서,
    기판 상에 막 패턴을 형성하는 공정을 갖고,
    청구항 27에 기재된 막 패턴의 형성 방법에 의해 상기 기판 상에 막 패턴을 형성하는 디바이스의 제조 방법.
  29. 전기 광학 장치로서,
    청구항 28에 기재된 디바이스의 제조 방법을 이용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  30. 전자 기기로서,
    청구항 29에 기재된 전기 광학 장치를 구비하는 전자 기기.
  31. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 상에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 사이에 두고 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정
    을 구비하고,
    상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크 사이의 홈에 다공체로 이루어지는 수용막을 마련하는 공정과,
    상기 수용막 상에 상기 기능액을 배치하는 공정을 구비하는
    액티브 매트릭스 기판의 제조 방법.
  32. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 상에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 사이에 두고 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정
    을 구비하고,
    상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 형성되는 제 1 홈에 제 2 기능액을 배치하고, 또한, 상기 제 1 홈에 접속되는 제 2 홈에 상기 제 1 홈에 배치된 상기 제 2 기능액의 자기 유동에 의해 해당 제 2 기능액을 배치하는 공정과,
    상기 제 1 및 제 2 홈에 배치된 제 2 기능액에 대하여 소정의 처리를 실시하여, 상기 제 2 기능액을 막으로 변환하는 공정과,
    상기 막 상에 상기 제 1 기능액을 배치하는 공정을 구비하는
    액티브 매트릭스 기판의 제조 방법.
  33. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 상에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 사이에 두고 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속되는 화소 전극을 형성하는 제 6 공정
    을 구비하고,
    상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정은,
    상기 기판 상에 소정의 패턴을 갖는 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 형성되는 제 1 홈 및 상기 제 1 홈에 접속되고 해당 제 1 홈보다 좁은 폭을 갖는 제 2 홈 중 적어도 제 2 홈에, 상기 기능액에 대하여 수용성을 갖는 수용막을 마련하는 공정과,
    상기 제 2 홈의 상측으로부터 상기 기능액을 공급하여, 상기 수용막이 마련된 상기 제 2 홈에 상기 기능액을 배치하는 공정
    을 구비하는 액티브 매트릭스 기판의 제조 방법.
KR1020050028010A 2004-04-06 2005-04-04 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법 KR100626911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004112065A JP4400290B2 (ja) 2004-04-06 2004-04-06 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JPJP-P-2004-00112065 2004-04-06

Publications (2)

Publication Number Publication Date
KR20060045481A KR20060045481A (ko) 2006-05-17
KR100626911B1 true KR100626911B1 (ko) 2006-09-22

Family

ID=35054901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028010A KR100626911B1 (ko) 2004-04-06 2005-04-04 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20050221524A1 (ko)
JP (1) JP4400290B2 (ko)
KR (1) KR100626911B1 (ko)
CN (1) CN1681375A (ko)
TW (1) TWI293384B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4424304B2 (ja) * 2005-12-07 2010-03-03 セイコーエプソン株式会社 ディスプレイの製造方法、ディスプレイおよび電子機器
TWI338189B (en) * 2006-01-13 2011-03-01 Hon Hai Prec Ind Co Ltd Substrate structure and method of manufacturing thin film pattern layer using the same
JP5145692B2 (ja) * 2006-10-31 2013-02-20 セイコーエプソン株式会社 配線パターンの形成方法及び形成装置、並びにデバイスの製造方法
JP4506773B2 (ja) * 2007-03-28 2010-07-21 ブラザー工業株式会社 基板両面間の電気接続方法
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
GB2488752A (en) * 2011-02-21 2012-09-12 Sony Dadc Austria Ag Microfluidic Device
US8754338B2 (en) * 2011-05-28 2014-06-17 Banpil Photonics, Inc. On-chip interconnects with reduced capacitance and method of afbrication
JP2013015760A (ja) * 2011-07-06 2013-01-24 Shibaura Mechatronics Corp 接着剤供給装置及び接着剤供給方法
JP5936747B2 (ja) * 2015-05-19 2016-06-22 芝浦メカトロニクス株式会社 表示装置を構成する部材の製造装置および製造方法
JP2020136280A (ja) * 2019-02-12 2020-08-31 株式会社村田製作所 電子部品の製造方法
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
JP7489786B2 (ja) * 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6686095B2 (en) * 1999-12-28 2004-02-03 Kabushiki Kaisha Toshiba Gel electrolyte precursor and chemical battery
JP4042497B2 (ja) * 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2004006313A (ja) * 2002-04-18 2004-01-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、および電子機器
KR100433229B1 (ko) * 2002-05-17 2004-05-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
TWI293384B (en) 2008-02-11
KR20060045481A (ko) 2006-05-17
JP4400290B2 (ja) 2010-01-20
TW200537183A (en) 2005-11-16
CN1681375A (zh) 2005-10-12
JP2005302766A (ja) 2005-10-27
US20050221524A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100691717B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
JP2004363561A (ja) パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR20040102321A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004342916A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100910

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee