JP2004351272A - 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 - Google Patents

薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2004351272A
JP2004351272A JP2003149648A JP2003149648A JP2004351272A JP 2004351272 A JP2004351272 A JP 2004351272A JP 2003149648 A JP2003149648 A JP 2003149648A JP 2003149648 A JP2003149648 A JP 2003149648A JP 2004351272 A JP2004351272 A JP 2004351272A
Authority
JP
Japan
Prior art keywords
thin film
substrate
forming
film pattern
banks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003149648A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003149648A priority Critical patent/JP2004351272A/ja
Priority to US10/843,426 priority patent/US7326585B2/en
Priority to KR1020040034618A priority patent/KR100628903B1/ko
Priority to CNA2004100453099A priority patent/CN1575102A/zh
Priority to TW093114640A priority patent/TWI236325B/zh
Publication of JP2004351272A publication Critical patent/JP2004351272A/ja
Priority to KR1020060024205A priority patent/KR100690547B1/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G5/00—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs
    • A61G5/10—Parts, details or accessories
    • A61G5/1051—Arrangements for steering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G5/00—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs
    • A61G5/04—Chairs or personal conveyances specially adapted for patients or disabled persons, e.g. wheelchairs motor-driven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S180/00—Motor vehicles
    • Y10S180/907—Motorized wheelchairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】細線化を良好に実現できる薄膜パターンの形成方法を提供する。
【解決手段】本発明の薄膜パターンの形成方法は、機能液を基板Ｐ上に配置することにより薄膜パターンを形成する方法であって、基板Ｐ上に薄膜パターンに応じたバンクＢを突設するバンク形成工程Ｓ１と、バンクＢにＣＦ４プラズマ処理により撥液性を付与する撥液化処理工程Ｓ３と、撥液性を付与されたバンクＢ間に機能液を配置する材料配置工程Ｓ４とを有することを特徴とする。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
電子回路や集積回路等の配線を有するデバイスの製造には例えばフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光性材料を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このフォトリソグラフィ法は真空装置などの大掛かりな設備や複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
【０００３】
これに対して、液滴吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、所謂インクジェット法を用いて基板上に配線パターンを形成する方法が提案されている（例えば、特許文献１参照）。この方法では、金属微粒子等の導電性微粒子を分散した機能液である配線パターン形成用インクを基板に直接パターン塗布し、その後熱処理やレーザ照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィーが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
【０００４】
【特許文献１】
米国特許５１３２２４８号明細書
【０００５】
【発明が解決しようとする課題】
ところで、近年ではデバイスを構成する回路の高密度化がますます進み、配線パターンについて更なる細線化が要求されている。しかしながら、細い線幅の配線パターンを液滴吐出法に基づいて形成しようとした場合、その配線幅の精度を十分に得るのが難しく、また、吐出液滴の直径より細い線幅が要求される場合においてその対応が極めて困難である。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、液滴吐出法により基板上に配線等の薄膜パターンを形成する際、細線化を良好に実現できる薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の薄膜パターンの形成方法は、機能液を基板上に配置することにより薄膜パターンを形成する方法であって、前記基板上に前記薄膜パターンに応じたバンクを形成するバンク形成工程と、前記バンクに撥液性を付与する撥液化処理工程と、前記撥液性を付与された前記バンク間に前記機能液を配置する材料配置工程とを有することを特徴とする。
【０００８】
本発明によれば、薄膜パターンを形成するための機能液を基板上に突設したバンク間に配置する構成であるので、バンク形状に沿って薄膜パターンを所望の線幅に円滑にパターニングすることができる。また、吐出された機能液の液滴の一部がバンク上に乗っても、バンクに撥液性が付与されていることによりバンクからはじかれ、バンク間の底部に流れ落ちるようになる。したがって、吐出された機能液は基板上のバンク間に良好に配置され、形成される薄膜パターンの細線化を実現できる。
【０００９】
この場合において、前記撥液化処理工程は四フッ化炭素（ＣＦ４）をはじめとするフルオロカーボン系化合物を反応ガスとするプラズマ処理工程を有することを特徴とする。これにより、バンクにフッ素基が導入され、バンクは機能液の溶媒に依存しない撥液性を有することになる。そして、ＣＦ４プラズマ処理では機能液組成との最適化を行わなくてもバンクに十分な撥液性を付与できるため、使用する機能液の選択肢を広げることができる。
【００１０】
前記バンクの撥液性を前記バンク間の底部より高くすることが好ましい。これにより、バンク間に配置された機能液は底部において良好に濡れ拡がり、均一な薄膜パターンを形成する。
そして、本発明の薄膜パターンの形成方法では、前記バンク間の底部に親液性を付与する親液化処理工程を有することにより、機能液を底部において更に良好に濡れ拡がらせることができる。
【００１１】
本発明の薄膜パターンの形成方法において、前記材料配置工程は前記機能液の液滴を前記バンク間に吐出する液滴吐出工程を有し、前記バンクは、前記液滴の直径よりも小さい幅を有することを特徴とする。これにより、吐出する液滴の直径の調整作業を厳密に行わなくても、バンク上に乗った液滴の一部は機能液の流動性や毛細管現象等により基板上のバンク間に良好に配置されるため、バンクに応じた線幅を有する薄膜パターンを形成できる。つまり、吐出する液滴を小径化することは、液滴吐出ヘッドの駆動波形調整作業や機能液の材料特性調整作業などを要し、手間がかかる場合があるが、形成しようとする薄膜パターンに応じたバンクを形成するとともにこのバンクに撥液性を付与することにより、上記作業を厳密に行わなくても所望の線幅を有する薄膜パターンを良好に形成できる。
【００１２】
ここで、前記液滴の重量を例えば１ｎｇ以上５ｎｇ以下にすることにより、バンク間の溝部の幅を例えば１０μｍ程度に設定した際に液滴をバンク間に良好に配置できる。
【００１３】
本発明の薄膜パターンの形成方法は、前記機能液には導電性微粒子が含まれることを特徴とする。あるいは、前記機能液には、熱処理、又は光処理により導電性を発現する材料が含まれることを特徴とする。本発明によれば、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。また、導電性微粒子の他に有機ＥＬ等の発光素子形成材料やＲ・Ｇ・Ｂのインク材料を用いることで、有機ＥＬ装置やカラーフィルタを有する液晶表示装置等の製造にも適用することができる。
【００１４】
また、画素を有するデバイスの一部を構成する薄膜パターンを形成するに際し、前記バンク間の溝部の幅を前記画素の短辺方向の１／２０以上１／１０以下にすることで、この画素に応じて配置される薄膜トランジスタ等のスイッチング素子を構成する配線パターンを所望の線幅に形成することができる。ここで、例えば矩形状に形成された１画素の長辺を３００μｍ程度、短辺を１００μｍ程度とすると、溝部の幅（ひいては配線パターンの線幅）は、５〜１０μｍに設定される。
【００１５】
本発明のデバイスの製造方法は、基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、上記記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とする。本発明によれば、細線化を実現された薄膜パターンを有するデバイスを得ることができる。
【００１６】
本発明の電気光学装置は、上記記載のデバイスの製造方法を用いて製造されたデバイスを備えることを特徴とする。また、本発明の電子機器は、上記記載の電気光学装置を備えることを特徴とする。本発明によれば、細線化及び微細化の実現された配線パターンを有する電気光学装置及び電子機器を得ることができる。
【００１７】
【発明の実施の形態】
以下、本発明の薄膜パターンの形成方法及びデバイスの製造方法の一実施形態について図面を参照しながら説明する。本実施形態では、液滴吐出法により液滴吐出ヘッドの吐出ノズルから導電性微粒子を含む配線パターン（薄膜パターン）形成用インク（機能液）を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
【００１８】
まず、使用するインク（機能液）について説明する。液体材料である配線パターン形成用インクは導電性微粒子を分散媒に分散した分散液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか１つを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと後述する液滴吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【００１９】
分散媒としては、上記の導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
【００２０】
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法によりインクを吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インクのノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、インクの基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【００２１】
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いてインクを液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
【００２２】
配線パターンが形成される基板としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
【００２３】
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
【００２４】
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液体材料の一滴の量は例えば１〜３００ナノグラムである。
【００２５】
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造する液滴吐出装置（インクジェット装置）が用いられる。
【００２６】
図１は液滴吐出装置ＩＪの概略構成を示す斜視図である。図１において、液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
【００２７】
ステージ７はこの液滴吐出装置ＩＪによりインクを配置される基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００２８】
液滴吐出ヘッド１は複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
【００２９】
Ｘ軸方向駆動軸４にはＸ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
【００３０】
Ｙ軸方向ガイド軸５は基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
【００３１】
制御装置ＣＯＮＴは液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。更に、制御装置ＣＯＮＴは、Ｘ軸方向駆動モータ２に対して液滴吐出ヘッド１のＸ軸方向への移動を制御する駆動パルス信号を供給するとともに、Ｙ軸方向駆動モータ３に対してステージ７のＹ軸方向への移動を制御する駆動パルス信号を供給する。
【００３２】
クリーニング機構８は液滴吐出ヘッド１をクリーニングするものであって、図示しないＹ軸方向駆動モータを備えている。このＹ軸方向駆動モータの駆動により、クリーニング機構８はＹ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
【００３３】
ヒータ１５はここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布されたインクに含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
【００３４】
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｙ軸方向を走査方向、Ｙ軸方向と直交するＸ軸方向を非走査方向とする。したがって、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＸ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド１の角度を調整することでノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節可能としてもよい。
【００３５】
図２はピエゾ方式による液体材料の吐出原理を説明するための図である。図２において、液体材料（配線パターン形成用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、吐出ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることによりピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることによりピエゾ素子２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【００３６】
次に、本発明の配線パターンの形成方法の一実施形態について図３、図４及び図５を参照しながら説明する。図３は本実施形態に係る配線パターンの形成方法の一例を示すフローチャート図、図４及び図５は形成手順を示す模式図である。
図３に示すように、本実施形態に係る配線パターンの形成方法は、上述した配線パターン形成用インクを基板上に配置し、基板上に導電膜配線パターンを形成するものであって、基板上に配線パターンに応じたバンクを突設するバンク形成工程Ｓ１と、基板に親液性を付与する親液化処理工程Ｓ２と、バンクに撥液性を付与する撥液化処理工程Ｓ３と、撥液性を付与されたバンク間にインクを配置する材料配置工程Ｓ４と、インクの液体成分の少なくとも一部を除去する中間乾燥工程Ｓ５と、焼成工程Ｓ６とを有している。
以下、各工程毎に詳細に説明する。本実施形態では基板Ｐとしてガラス基板が用いられる。
【００３７】
＜バンク形成工程＞
まず、有機材料塗布前に表面改質処理として、基板Ｐに対してＨＭＤＳ処理が施される。ＨＭＤＳ処理は、ヘキサメチルジシラサン（（ＣＨ３）３ＳｉＮＨＳｉ（ＣＨ３）３）を蒸気状にして塗布する方法である。これにより、図４（ａ）に示すように、バンクと基板Ｐとの密着性を向上する密着層としてのＨＭＤＳ層３２が基板Ｐ上に形成される。
【００３８】
バンクは仕切部材として機能する部材であり、バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板ＰのＨＭＤＳ層３２上にバンクの高さに合わせて有機系感光性材料３１を塗布し、その上にレジスト層を塗布する。そして、バンク形状（配線パターン）に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物で上層が有機物で構成された２層以上でバンク（凸部）を形成してもよい。これにより、図４（ｂ）に示されるように、配線パターン形成予定領域の周辺を囲むようにバンクＢ、Ｂが突設される。なお、このようにして形成されるバンクＢ、Ｂとしては、その上部側の幅が狭く、底部側の幅が広いテーパ状とするのが、後述するようにバンク間の溝部にインクの液滴が流れ込みやすくなるため好ましい。
【００３９】
バンクを形成する有機材料としては、インクに対して撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化（フッ素化）が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。あるいは、無機骨格（シロキサン結合）を主鎖に有機基を持った材料でもよい。
【００４０】
基板Ｐ上にバンクＢ、Ｂが形成されると、フッ酸処理が施される。フッ酸処理は、例えば２．５％フッ酸水溶液でエッチングを施すことでバンクＢ、Ｂ間のＨＭＤＳ層３２を除去する処理である。フッ酸処理では、バンクＢ、Ｂがマスクとして機能し、図４（ｃ）に示すように、バンクＢ、Ｂ間に形成された溝部３４の底部３５にある有機物であるＨＭＤＳ層３２が除去され、基板Ｐが露出する。
【００４１】
＜親液化処理工程＞
次に、バンクＢ、Ｂ間の底部３５（基板Ｐの露出部）に親液性を付与する親液化処理工程が行われる。親液化処理工程としては、紫外線を照射する紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ２プラズマ処理等を選択できる。ここではＯ２プラズマ処理を実施する。
【００４２】
Ｏ２プラズマ処理は、基板Ｐに対してプラズマ放電電極からプラズマ状態の酸素を照射する。Ｏ２プラズマ処理の条件の一例として、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍＬ／ｍｉｎ、プラズマ放電電極に対する基板１の相対移動速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃である。
【００４３】
そして、基板Ｐがガラス基板の場合、その表面は配線パターン形成用インクに対して親液性を有しているが、本実施形態のようにＯ２プラズマ処理や紫外線照射処理を施すことで、バンクＢ、Ｂ間で露出する基板Ｐ表面（底部３５）の親液性を更に高めることができる。ここで、バンク間の底部３５のインクに対する接触角が１５度以下となるように、Ｏ２プラズマ処理や紫外線照射処理が行われることが好ましい。
【００４４】
図６はＯ２プラズマ処理する際に用いるプラズマ処理装置の一例を示す概略構成図である。図６に示すプラズマ処理装置は、交流電源４１に接続された電極４２と、接地電極である試料テーブル４０とを有している。試料テーブル４０は試料である基板Ｐを支持しつつＹ軸方向に移動可能となっている。電極４２の下面には、移動方向と直交するＸ軸方向に延在する２本の平行な放電発生部４４，４４が突設されているとともに、放電発生部４４を囲むように誘電体部材４５が設けられている。誘電体部材４５は放電発生部４４の異常放電を防止するものである。そして、誘電体部材４５を含む電極４２の下面は略平面状となっており、放電発生部４４及び誘電体部材４５と基板Ｐとの間には僅かな空間（放電ギャップ）が形成されるようになっている。また、電極４２の中央にはＸ軸方向に細長く形成された処理ガス供給部の一部を構成するガス噴出口４６が設けられている。ガス噴出口４６は、電極内部のガス通路４７及び中間チャンバ４８を介してガス導入口４９に接続している。
【００４５】
ガス通路４７を通ってガス噴出口４６から噴射された処理ガスを含む所定ガスは、前記空間の中を移動方向（Ｙ軸方向）の前方及び後方に分かれて流れ、誘電体部材４５の前端及び後端から外部に排気される。これと同時に、電源４１から電極４２に所定の電圧が印加され、放電発生部４４，４４と試料テーブル４０との間で気体放電が発生する。そして、この気体放電により生成されるプラズマで前記所定ガスの励起活性種が生成され、放電領域を通過する基板Ｐの表面全体が連続的に処理される。
【００４６】
本実施形態では、前記所定ガスは、処理ガスである酸素（Ｏ２）と、大気圧近傍の圧力下で放電を容易に開始させ且つ安定に維持するためのヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガスや窒素（Ｎ２）等の不活性ガスとを混合したものである。特に、処理ガスとして酸素を用いることにより、バンクＢ、Ｂ間の底部３５におけるバンク形成時の有機物（レジストやＨＭＤＳ）残渣を除去できる。すなわち、上記フッ酸処理ではバンクＢ、Ｂ間の底部３５のＨＭＤＳ（有機物）が完全に除去されない場合がある。あるいは、バンクＢ、Ｂ間の底部３５にバンク形成時のレジスト（有機物）が残っている場合もある。そこで、Ｏ２プラズマ処理を行うことにより、バンクＢ、Ｂ間の底部３５の残渣が除去される。
また、このＯ２プラズマ処理を例えば有機ＥＬ装置における電極に対して行うことにより、この電極の仕事関数を調整することができる。
【００４７】
なお、ここでは、フッ酸処理を行うことでＨＭＤＳ層３２を除去するように説明したが、Ｏ２プラズマ処理あるいは紫外線照射処理によりバンク間の底部３５のＨＭＤＳ層３２を十分に除去できるため、フッ酸処理は行わなくてもよい。また、ここでは、親液化処理としてＯ２プラズマ処理又は紫外線照射処理のいずれか一方を行うように説明したが、もちろん、Ｏ２プラズマ処理と紫外線照射処理とを組み合わせてもよい。
【００４８】
＜撥液化処理工程＞
続いて、バンクＢに対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、四フッ化炭素（テトラフルオロメタン）を処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用する。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化炭素ガス流量が５０〜１００ｍＬ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。なお、処理ガスとしては、テトラフルオロメタンに限らず、他のフルオロカーボン系のガスを用いることもできる。ＣＦ４プラズマ処理には、図６を参照して説明したプラズマ処理装置を用いることができる。
【００４９】
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、バンクＢ、Ｂに対して高い撥液性が付与される。なお、上述した親液化処理としてのＯ２プラズマ処理は、バンクＢの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Ｏ２プラズマによる前処理がなされた方がよりフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２プラズマ処理することが好ましい。
【００５０】
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理したバンク間の基板Ｐ露出部に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。
【００５１】
上述した親液化処理工程及び撥液化処理工程により、バンクＢの撥液性がバンク間の底部３５の撥液性より高くなるように表面改質処理されたことになる。なお、ここでは親液化処理としてＯ２プラズマ処理を行っているが、上述したように、基板Ｐがガラス等からなる場合には撥液化処理によるフッ素基の導入が起こらないため、Ｏ２プラズマ処理を行わずにＣＦ４プラズマ処理のみを行うことによっても、バンクＢの撥液性をバンク間の底部３５より高くすることができる。
【００５２】
＜材料配置工程＞
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、配線パターン形成用インクの液滴が基板Ｐ上のバンクＢ、Ｂ間に配置される。なお、ここでは、導電性材料として有機銀化合物を用い、溶媒（分散媒）としてジエチレングリコールジエチルエーテルを用いた有機銀化合物からなるインクを吐出する。材料配置工程では、図５（ｄ）に示すように、液滴吐出ヘッド１から配線パターン形成用材料を含むインクを液滴にして吐出する。液滴吐出ヘッド１は、バンクＢ、Ｂ間の溝部３４に向け、インクの液滴を吐出して溝部３４内にインクを配置する。このとき、液滴が吐出される配線パターン形成予定領域（すなわち溝部３４）はバンクＢ、Ｂに囲まれているので、液滴が所定位置以外に拡がることを阻止できる。
【００５３】
本実施形態では、バンクＢ、Ｂ間の溝部３４の幅Ｗ（ここでは、溝部３４の開口部における幅）はインク（機能液）の液滴の直径Ｄより小さく設定されている。なお、液滴を吐出する雰囲気は、温度６０℃以下、湿度８０％以下に設定されていることが好ましい。これにより、液滴吐出ヘッド１の吐出ノズルが目詰まりすることなく安定した液滴吐出を行うことができる。
【００５４】
このような液滴を液滴吐出ヘッド１から吐出し、溝部３４内に配置すると、液滴はその直径Ｄが溝部３４の幅Ｗより大きいことから、図５（ｅ）の二点鎖線で示すようにその一部がバンクＢ、Ｂ上に乗る。ところが、バンクＢ、Ｂの表面が撥液性となっておりしかもテーパ状になっていることから、これらバンクＢ、Ｂ上に乗った液滴部分がバンクＢ、Ｂからはじかれ、更には毛細管現象によって溝部３４内に流れ落ちることにより、図５（ｅ）の実線で示すように液滴が溝部３４内に入り込む。
【００５５】
また、溝部３４内に吐出され、あるいはバンクＢ、Ｂから流れ落ちたインクは、基板Ｐ（底部３５）が親液化処理されていることから濡れ拡がり易くなっており、これによってインクはより均一に溝部３４内を埋め込むようになる。したがって、溝部３４の幅Ｗが液滴の直径Ｄより小さいにもかかわらず、溝部３４内に向けて吐出された液滴は、溝部３４内に良好に入り込んでこれを均一に埋め込むようになる。
【００５６】
＜中間乾燥工程＞
基板Ｐに液滴を吐出した後、分散媒の除去及び膜厚確保のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。そして、この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、図５（ｆ）に示すように、インクの液滴が複数層積層され、膜厚の厚い配線パターン（薄膜パターン）３３が形成される。
【００５７】
＜焼成工程＞
吐出工程後の乾燥膜は、有機銀化合物の場合、導電性を得るために熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
【００５８】
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。本実施形態では、溝部３４のインクに対して、大気中クリーンオーブンにて１５０℃〜２００℃で１０〜２０分間の焼成工程が行われる。なお、例えば、有機銀化合物の有機分を除去するには、約２００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
【００５９】
なお、焼成工程の後、基板Ｐ上に存在するバンクＢ、Ｂをアッシング剥離処理により除去することができる。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンク（レジスト）とを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離することができる。一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、Ｏ３（オゾン）を分解して反応性ガスのＯ＋（酸素ラジカル）に変え、このＯ＋とバンクとを反応させる。Ｏ＋と反応したバンクは、ＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離される。基板Ｐに対してアッシング剥離処理を施すことにより、基板Ｐからバンクが除去される。
【００６０】
以上説明したように、吐出されたインクの液滴の一部がバンクＢ上に乗っても、バンクＢにＣＦ４プラズマ処理により撥液性が付与されているのでバンクＢからはじかれ、バンクＢ間の底部３５に流れ落ちるので、吐出されたインクはバンクＢ、Ｂ間の基板Ｐ上に良好に配置され、形成される配線パターンの細線化を良好に実現できる。
【００６１】
なお、本実施形態では、バンクＢ、Ｂによる溝部３４の幅Ｗを液滴の直径Ｄより小さくしたが、本発明はこれに限定されることなく、溝部３４の幅Ｗを液滴の直径Ｄより大きくしてもよいのはもちろんであり、その場合にも、バンク間の溝部３４に規定された線幅に精度よく一致したパターンを形成することができる。
【００６２】
＜実施例＞
オレフィン系樹脂のバンクが形成されたガラス基板に対して上記プラズマ処理装置を用いて、プラズマパワー５５０Ｗ、四フッ化炭素ガス流量１００〔ｍＬ／ｍｉｎ〕、Ｈｅガス流量１０〔Ｌ／ｍｉｎ〕、上記試料テーブル４０の移動速度２ｍｍ／ｓｅｃ、の処理条件でＣＦ４プラズマ処理を施した。ＣＦ４プラズマ処理後のバンクに対する有機銀化合物（ジエチレングリコールジメチルエーテル溶媒）の接触角を測定したところ６６．２度であった。一方、ＣＦ４プラズマ処理を施していないバンクに対する有機銀化合物の接触角は１０度以下であった。これにより、ＣＦ４プラズマ処理によりバンクに撥液性が付与されていることが確認できた。
同様に、オレフィン系樹脂のバンクが形成されたガラス基板に対して上記プラズマ処理装置を用いて、プラズマパワー５５０Ｗ、四フッ化炭素ガス流量１００〔ｍＬ／ｍｉｎ〕、Ｈｅガス流量１０〔Ｌ／ｍｉｎ〕、上記試料テーブル４０の移動速度２ｍｍ／ｓｅｃ、の処理条件でＣＦ４プラズマ処理を施した。ＣＦ４プラズマ処理後のバンクに対する純水の接触角を測定したところ１０４．１度であった。一方、ＣＦ４プラズマ処理を施していないバンクに対する純水の接触角は６９．３度であった。機能液として純水を用いても、バンクはＣＦ４プラズマ処理により純水に対して撥液性を付与されることが確認できた。
次に、ＣＦ４プラズマ処理を施したオレフィン系樹脂のバンク間の溝部に対して液滴重量４ｎｇの液滴を吐出ピッチ４０μｍで吐出した。溝部の幅Ｗが５μｍの場合、吐出した液滴は溝部に配置されなかったが、幅Ｗを１０μｍ及び２５μｍとした場合、液滴を溝部に配置することができた。
【００６３】
＜電気光学装置＞
本発明の電気光学装置の一例である液晶表示装置について説明する。図７は本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図８は図７のＨ−Ｈ’線に沿う断面図である。図９は液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図１０は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００６４】
図７及び図８において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されている。
【００６５】
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
【００６６】
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
【００６７】
このような構造を有する液晶表示装置１００の画像表示領域においては、図９に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
【００６８】
画素電極１９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図８に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
【００６９】
図１０はボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であって、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、上記実施形態の配線パターンの形成方法によりゲート配線６１がガラス基板Ｐ上のバンクＢ、Ｂ間に形成されている。
【００７０】
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリコン（ａ−Ｓｉ）層からなる半導体層６３が積層されている。このゲート配線部分に対向する半導体層６３の部分がチャネル領域とされている。半導体層６３上には、オーミック接合を得るための例えばｎ＋型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積層されており、チャネル領域の中央部における半導体層６３上には、チャネルを保護するためのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲート絶縁膜６２、半導体層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
【００７１】
さらに、接合層６４ａ、６４ｂ及びＩＴＯからなる画素電極１９も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上にそれぞれバンク６６…を突設し、これらバンク６６…間に上述した液滴吐出装置ＩＪを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
【００７２】
なお、上記実施形態では、ＴＦＴ３０を液晶表示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに応用が可能である。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して再結合させることにより励起子（エキシトン）を生成させ、このエキシトンが失活する際の光の放出（蛍光・燐光）を利用して発光させる素子である。そして、上記のＴＦＴ３０を有する基板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することができる。本発明におけるデバイス（電気光学装置）の範囲にはこのような有機ＥＬデバイスをも含むものである。
【００７３】
他の実施形態として、非接触型カード媒体の実施形態について説明する。図１１に示すように、本実施形態に係る非接触型カード媒体（電子機器）４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。本実施形態では、上記アンテナ回路４１２が、上記実施形態に係る配線パターン形成方法によって形成されている。
【００７４】
なお、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
【００７５】
＜電子機器＞
本発明の電子機器の具体例について説明する。
図１２（ａ）は携帯電話の一例を示した斜視図である。図１２（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１２（ｂ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１２（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１２（ｃ）は腕時計型電子機器の一例を示した斜視図である。図１２（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１２（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置を備えたものであり、良好に細線化された配線パターンを有している。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【００７６】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００７７】
例えば、上記実施形態ではバンクを形成し、このバンクに撥液性を付与するように説明したが、これに限定されるものではなく、例えば基板に表面処理を施して配線パターン形成予定領域に親液化処理を施し、他の部分に撥液化処理を施し、この親液化処理部分に導電性微粒子を含むインクや有機銀化合物を配置することにより所望の配線パターンを形成することができる。
【００７８】
また、上記実施形態では、薄膜パターンを導電性膜とする構成としたが、これに限られず、例えば液晶表示装置において表示画像をカラー化するために用いられているカラーフィルタにも適用可能である。このカラーフィルタは、基板に対してＲ（赤）、Ｇ（緑）、Ｂ（赤）のインク（液体材料）を液滴として所定パターンで配置することで形成することができるが、基板に対して所定パターンに応じたバンクを形成し、このバンクに撥液性を付与してからインクを配置してカラーフィルタを形成することで、高性能なおカラーフィルタを有する液晶表示装置を製造することができる。
【図面の簡単な説明】
【図１】液滴吐出装置の概略斜視図である。
【図２】ピエゾ方式による液体材料の吐出原理を説明するための図である。
【図３】本発明の薄膜パターンの形成方法の一実施形態を示すフローチャート図である。
【図４】本発明の薄膜パターンを形成する手順の一例を示す模式図である。
【図５】本発明の薄膜パターンを形成する手順の一例を示す模式図である。
【図６】残渣処理工程に用いるプラズマ処理装置の一例を示す図である。
【図７】液晶表示装置を対向基板の側から見た平面図である。
【図８】図７のＨ−Ｈ’線に沿う断面図である。
【図９】液晶表示装置の等価回路図である。
【図１０】液晶表示装置の部分拡大断面図である。
【図１１】非接触型カード媒体の分解斜視図である。
【図１２】本発明の電子機器の具体例を示す図である。
【符号の説明】
３３…配線パターン（薄膜パターン）、３４…溝部、３５…底部、
１００…液晶表示装置（電気光学装置）、
４００…非接触型カード媒体（電子機器）、Ｂ…バンク、Ｐ…基板

Claims (10)

  1. 機能液を基板上に配置することにより薄膜パターンを形成する方法であって、
    前記基板上に前記薄膜パターンに応じたバンクを形成するバンク形成工程と、
    前記バンクに撥液性を付与する撥液化処理工程と、
    前記撥液性を付与された前記バンク間に前記機能液を配置する材料配置工程とを有することを特徴とする薄膜パターンの形成方法。
  2. 前記撥液化処理工程はフルオロカーボン系化合物を反応ガスとするプラズマ処理工程を有することを特徴とする請求項１又は２記載の薄膜パターンの形成方法。
  3. 前記バンクの撥液性を前記バンク間の底部より高くすることを特徴とする請求項１又は２記載の薄膜パターンの形成方法。
  4. 前記バンク間の底部に親液性を付与する親液化処理工程を有することを特徴とする請求項１〜３のいずれか一項記載の薄膜パターンの形成方法。
  5. 前記材料配置工程は前記機能液の液滴を前記バンク間に吐出する液滴吐出工程を有し、前記バンクは、前記液滴の直径よりも小さい幅を有することを特徴とする請求項１〜４のいずれか一項記載の薄膜パターンの形成方法。
  6. 前記機能液には導電性微粒子が含まれることを特徴とする請求項１〜５のいずれか一項記載の薄膜パターンの形成方法。
  7. 前記機能液には、熱処理、又は光処理により導電性を発現する材料が含まれることを特徴とする請求項１〜５のいずれか一項記載の薄膜パターンの形成方法。
  8. 基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、
    請求項１〜請求項７のいずれか一項記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とするデバイスの製造方法。
  9. 請求項８記載のデバイスの製造方法を用いて製造されたデバイスを備えることを特徴とする電気光学装置。
  10. 請求項９記載の電気光学装置を備えることを特徴とする電子機器。
JP2003149648A 2003-05-27 2003-05-27 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Withdrawn JP2004351272A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003149648A JP2004351272A (ja) 2003-05-27 2003-05-27 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US10/843,426 US7326585B2 (en) 2003-05-27 2004-05-12 Forming process of thin film pattern and manufacturing process of device, electro-optical apparatus and electronic apparatus
KR1020040034618A KR100628903B1 (ko) 2003-05-27 2004-05-17 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
CNA2004100453099A CN1575102A (zh) 2003-05-27 2004-05-21 薄膜图形形成方法及器件制造方法、光电装置及电子设备
TW093114640A TWI236325B (en) 2003-05-27 2004-05-24 Thin-film pattern formation method, manufacturing method of thin-film pattern forming device, electro-optical device, and electronic apparatus
KR1020060024205A KR100690547B1 (ko) 2003-05-27 2006-03-16 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003149648A JP2004351272A (ja) 2003-05-27 2003-05-27 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2004351272A true JP2004351272A (ja) 2004-12-16

Family

ID=33549137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003149648A Withdrawn JP2004351272A (ja) 2003-05-27 2003-05-27 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Country Status (5)

Country Link
US (1) US7326585B2 (ja)
JP (1) JP2004351272A (ja)
KR (2) KR100628903B1 (ja)
CN (1) CN1575102A (ja)
TW (1) TWI236325B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007144418A (ja) * 2005-11-25 2007-06-14 Icf Technology Co Ltd 薄膜パターン層を有する基板の製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP2005012179A (ja) 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US20050276933A1 (en) * 2004-06-14 2005-12-15 Ravi Prasad Method to form a conductive structure
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006038987A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 表示装置、表示装置の製造方法、電子機器
WO2006065608A2 (en) * 2004-12-17 2006-06-22 Bionovo, Inc. Estrogenic extracts of morus alba and uses thereof
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
TWI334649B (en) 2005-09-27 2010-12-11 Lg Chemical Ltd Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
JP4670596B2 (ja) * 2005-11-04 2011-04-13 セイコーエプソン株式会社 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
TWI302641B (en) * 2005-12-23 2008-11-01 Icf Technology Co Ltd Method for manufacturing a thin film pattern layer
KR100763348B1 (ko) * 2006-04-11 2007-10-04 삼성전기주식회사 기판의 전처리 방법
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP4222390B2 (ja) * 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
JP4375466B2 (ja) * 2007-09-21 2009-12-02 セイコーエプソン株式会社 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法
DE102007061465A1 (de) * 2007-12-20 2009-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur selektiven Beschichtung einer Oberfläche mit Flüssigkeit
TW201005813A (en) * 2008-05-15 2010-02-01 Du Pont Process for forming an electroactive layer
KR20110134452A (ko) 2009-03-06 2011-12-14 이 아이 듀폰 디 네모아 앤드 캄파니 전기활성 층을 형성하기 위한 방법
CN102362338A (zh) 2009-03-09 2012-02-22 E.I.内穆尔杜邦公司 形成电活性层的方法
TW201114082A (en) 2009-03-09 2011-04-16 Du Pont Process for forming an electroactive layer
JP5869859B2 (ja) * 2011-12-09 2016-02-24 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
WO2013118867A1 (ja) * 2012-02-08 2013-08-15 Hoya株式会社 電子機器用カバーガラスの製造方法および製造装置
KR20140090275A (ko) * 2012-11-21 2014-07-17 삼성전자주식회사 잉크젯 프린팅 기법을 이용한 도전성 패턴 형성 방법
WO2016200897A1 (en) 2015-06-08 2016-12-15 The Florida State University Research Foundation, Inc. Single-layer light-emitting diodes using organometallic halide perovskite/ionic-conducting polymer composite
KR102378538B1 (ko) 2015-08-11 2022-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20180054633A (ko) * 2015-09-18 2018-05-24 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 복합 부재 및 복합 부재의 제조 방법 및 지방족 폴리카보네이트 함유층
WO2017079063A1 (en) 2015-11-04 2017-05-11 The Florida State University Research Foundation, Inc. Printed halide perovskite light-emitting diodes and method of manufacture
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JP3328297B2 (ja) 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP4074018B2 (ja) 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP2000309734A (ja) * 1999-02-17 2000-11-07 Canon Inc インクジェット用インク、導電性膜、電子放出素子、電子源および画像形成装置の製造方法
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
CA2394881A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP5073141B2 (ja) * 1999-12-21 2012-11-14 プラスティック ロジック リミテッド 内部接続の形成方法
JP2002015866A (ja) 2000-06-30 2002-01-18 Seiko Epson Corp 有機ｅｌ表示体の製造方法
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
JP4802422B2 (ja) 2001-08-31 2011-10-26 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
US6926057B2 (en) 2001-09-25 2005-08-09 Dainippon Screen Mfg. Co., Ltd. Thin film forming apparatus and thin film forming method
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007144418A (ja) * 2005-11-25 2007-06-14 Icf Technology Co Ltd 薄膜パターン層を有する基板の製造方法

Also Published As

Publication number Publication date
KR100628903B1 (ko) 2006-09-26
TW200427383A (en) 2004-12-01
KR20040102321A (ko) 2004-12-04
KR20060032171A (ko) 2006-04-14
CN1575102A (zh) 2005-02-02
US20050003645A1 (en) 2005-01-06
TWI236325B (en) 2005-07-11
KR100690547B1 (ko) 2007-03-12
US7326585B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005012181A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2006259687A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2005302766A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器、アクティブマトリクス基板の製造方法
JP3874003B2 (ja) 配線パターン形成方法、及び膜パターン形成方法
JP2006147827A (ja) 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JP2004349640A (ja) パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356320A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4389747B2 (ja) パターン形成方法および配線形成方法
JP4046115B2 (ja) デバイスの製造方法、電気光学装置、電子機器
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004349638A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP2007103761A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP4075694B2 (ja) デバイスの製造方法
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801