JP2006147827A - 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器 - Google Patents

配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器 Download PDF

Info

Publication number
JP2006147827A
JP2006147827A JP2004335590A JP2004335590A JP2006147827A JP 2006147827 A JP2006147827 A JP 2006147827A JP 2004335590 A JP2004335590 A JP 2004335590A JP 2004335590 A JP2004335590 A JP 2004335590A JP 2006147827 A JP2006147827 A JP 2006147827A
Authority
JP
Japan
Prior art keywords
wiring pattern
forming
substrate
film
functional liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004335590A
Other languages
English (en)
Inventor
Katsuyuki Moriya
克之 守屋
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004335590A priority Critical patent/JP2006147827A/ja
Priority to US11/250,370 priority patent/US7294566B2/en
Priority to TW094136604A priority patent/TW200621110A/zh
Priority to KR1020050099476A priority patent/KR100691717B1/ko
Priority to CNA2005101204026A priority patent/CN1777349A/zh
Publication of JP2006147827A publication Critical patent/JP2006147827A/ja
Priority to KR1020060130880A priority patent/KR100753954B1/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7685Barrier, adhesion or liner layers the layer covering a conductive structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Abstract

【課題】 複数の材料を積層して配線パターンを形成するときに、クラックや断線などの品質問題を減少させることができる配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器を提供する。
【解決手段】 基板P上の所定の領域に、液滴吐出法を用いて配線パターン79を形成する方法であって、基板P上にバンクBを突設するバンク形成工程と、基板Pに親液性を付与する工程と、バンクBに撥液性を付与する工程とを有している。また、撥液性が付与されたバンクB間に、第1層目の下地膜71を形成する工程と、第1層目の上に、第2層目の導電膜73を形成する工程と、第2層目の上に、第3層目の拡散防止膜77を形成する工程とを有している。そして、これら下地膜71、導電膜73、拡散防止膜77とで構成された配線パターン79を一括で焼成する工程を有する。
【選択図】 図7

Description

本発明は、配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器に関する。
電子回路または集積回路などに使われる配線を有するデバイス製造には、例えば、フォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予め導電膜を形成した基板上にレジストと呼ばれる感光材を塗布し、回路パターンに光を照射して露光〜現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このフォトリソグラフィ法は真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
例えば、特許文献1に開示されているように、液滴吐出ヘッドから液体材料である機能液を液滴状に吐出する液滴吐出法を用いて基板上に線パターンを形成する方法が提案されている。この方法では、金属微粒子等の導電性微粒子を分散させた配線パターン用機能液を基板に直接パターンの形成領域に配置し、その後、熱処理やレーザー照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある(例えば、特許文献1参照)。
米国特許5132248号
ところが、上記従来の配線パターンの形成方法を用いて複数の材料を積層した配線パターンを形成する場合、例えば、2種類の材料を使用して2層構造の積層膜の配線パターンを製造する場合、第1の機能液を配置してから、この第1の機能液を焼成して第1層目の配線パターンを得る。次に、この第1層目の配線パターン上に、第2の機能液を配置してから、この第2の機能液を焼成して第2層目の配線パターンを得る。このようにして、2層構造の積層膜の配線パターンを形成していた。第2層目の配線パターンを焼成するときには、第1層目の配線パターンも焼成されてしまった。つまり、第1層目と第2層目との配線パターンには熱履歴に差があった。この熱履歴の差によって、第1層目の内部にボイド(空隙)が発生してしまう傾向にあった。このボイドの影響で金属粒子が均一に粒成長しなくなり、結果的には第1層目の配線パターンが凹凸になってしまった。この凹凸の影響を受けて、第2層目の配線パターン焼成後に得られた積層膜の膜厚分布が不均一になり、積層膜の配線パターンの平坦性を確保することができなかった。そして、クラックや断線などの品質問題が発生するという恐れがあった。また、例えば、3種類の材料を使用して3層構造の積層膜の配線パターンを形成する場合でも同様な傾向であった。その結果、3層構造の積層膜の膜厚分布が不均一になり、配線パターンの平坦性を確保することがより困難であった。つまり、積層する膜が多層膜になればなるほど、積層膜の膜厚分布が不均一になる傾向であった。
本発明の目的は、複数の材料を積層して配線パターンを形成するときに、クラックや断線などの品質問題を減少させることができる配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器を提供することである。
本発明の配線パターン形成方法は、基板上の所定の領域に、液滴吐出法を用いて配線パターンを形成する方法であって、前記基板上の前記所定の領域を囲むバンクを形成する工程と、前記バンクで囲まれた領域に前記配線パターンの材料を含む第1の機能液を吐出して第1の配線パターンを形成する工程と、前記第1の配線パターンの上に第2の機能液を吐出して第2の配線パターンを形成する工程と、前記第1の配線パターンと、前記第2の配線パターンとを含む複数層の前記配線パターンを一括焼成する工程と、を有することを特徴とする。
この発明によれば、バンクによって区画形成された所定の領域に第1の機能液と第2の機能液とを塗布して、第1の配線パターンと第2の配線パターンとを形成する。そして、これら積層された配線パターンを同時にしかも一括で焼成処理するから、加熱回数が一回で済むので、作業が簡略化できる。一括焼成によって、ボイド(空隙)の発生を抑えることができるので、各層の金属粒子が成長するときに、粒成長の均一化が図られることになり、凹凸の少ない膜が形成できる。凹凸の少ない膜ができるから、積層膜の膜厚の均一性が向上する。しかも、凹凸によって生じるクラックや断線などの不良が発生しにくくなる。また、3層や4層などを含む複数層の積層膜にしても、クラックや断線などの不具合の少ない配線パターンを形成できる。
本発明の配線パターン形成方法は、前記第1の配線パターンを形成する工程は、前記第1の機能液を吐出した後に、前記第1の配線パターンをプレベークする工程を含み
前記第2の配線パターンを形成する工程では、前記プレベークされた前記第1の配線パターン上に、前記第2の機能液を吐出して前記第2の配線パターンを形成することが望ましい。
この発明によれば、第1の機能液を吐出した後に、プレベークする工程があるから、第1の配線パターンが、ある程度固化している。第2の機能液を吐出して積層膜を形成するときに、第1の配線パターンがある程度固まっているので、第1の機能液と第2の機能液とが混入しにくくなる。
本発明の配線パターン形成方法は、前記第2の配線パターンを形成する工程では、前記第2の機能液を吐出する前に、前記バンクに撥液性を与える工程と、を含むことが望ましい。
この発明によれば、中間乾燥して機能液中の分散媒を蒸発したときに、バンクも乾燥されてしまうため、バンク表面の撥液性が低下する傾向になるが、バンクに撥液性を与える工程があるから、バンクの撥液性を回復することができる。バンクの撥液性を回復できれば、描画時に、バンクで囲まれた領域より大きさの大きい機能液が領域に着弾しても、バンクに機能液がはじかれて、バンクで囲まれた領域に機能液が収納されやすくなる。したがって、バンクで囲まれた領域に機能液が精度良く満たされるので、凹凸の少ない配線パターンが形成できる。
本発明の配線パターン形成方法は、前記第2の配線パターンを形成する工程の後であって、前記一括焼成する工程の前に、前記第2の配線パターンの上に第3の機能液を吐出して第3の配線パターンを形成する工程を更に備え、前記複数層の前記配線パターンを一括焼成する工程では、前記基板上に積層された、前記第1の配線パターンとしての下地層と、前記第2の配線パターンとしての導電層と、前記第3の配線パターンとしての拡散防止層とを一括焼成することが望ましい。
この発明によれば、下地層と、導電層と、拡散防止層とを有する三層の配線パターンが容易にできる。しかも、断線などの品質問題が減少しているので、性能劣化の少ない配線パターンが形成できる。そして、基板には下地層が形成されているから基板と導電層との密着性を高めることができるので剥がれにくい。導電性を有する導電層が、通電可能なので、回路配線として使用できるから、各種のデバイスを製造できる。しかも、拡散防止層が導電層の上に形成されているから、絶縁膜などに導電層が拡散して起因する性能劣化などの不具合を少なくできる。
本発明のデバイスの製造方法は、基板上の所定の領域に、液滴吐出法を用いて配線パターンが形成されたデバイスの製造方法であって、前記基板上に、前述の前記配線パターン形成方法を用いて前記配線パターンを形成することを特徴とする。
この発明によれば、前述のように凹凸の少ない配線パターンが得られるので、クラックや断線などの品質問題の少ないデバイスを製造できる。例えば、スイッチング素子のような配線パターンを有するデバイスを容易に製造することが可能となる。
本発明のデバイスの製造方法は、前記基板上に、前記配線パターンとしてゲート電極及びゲート配線のうち少なくともいずれか一方を形成することが望ましい。
この発明によれば、クラックや断線などの品質問題の少ないゲート電極及びゲート配線などが形成できる。例えば、ゲート電極及びゲート配線などが形成されたTFTデバイスを提供できる。
本発明のデバイスの製造方法は、前記基板上に、前記配線パターンとしてソース及びソース配線のうち少なくともいずれか一方を形成することが望ましい。
この発明によれば、クラックや断線などの品質問題の少ないソース及びソース配線などが形成できる。例えば、ソース及びソース配線などが形成されたTFTデバイスを提供できる。
本発明のデバイスは、前述のデバイスの製造方法を用いて形成されていることを特徴とするデバイス。
この発明によれば、前述のようなクラックや断線などの品質問題を低減することが可能で、より高精細なデバイスを提供できる。
本発明の電気光学装置は、前述のデバイスを備えていることを特徴とする。
この発明によれば、クラックや断線などの品質問題を低減することが可能なデバイスを有しているので、クラックや断線などによる性能劣化が少なくて、信頼性の高い電気光学装置を提供できる。
本発明の電子機器は、前述の電気光学装置を備えていることを特徴とする。
この発明によれば、クラックや断線などによる性能劣化が少なくて、信頼性の高い電気光学装置を有しているので、高精度で小型化が可能な電子機器を提供できる。
以下、本発明の配線パターンの形成方法、デバイス、デバイスの製造方法及び電気光学装置並びに電子機器について実施形態を挙げ、添付図面に沿って詳細に説明する。
(第1実施形態)
本実施形態では、液滴吐出法によって液滴吐出ヘッドの吐出ノズルから導電性微粒子を含む配線パターン用機能液Xを液滴状に吐出し、基板上に配線パターンに応じて形成されたバンクの間に複数の導電膜からなる配線パターンを形成する場合の例を用いて説明する。ここで、本発明の特徴的な構成及び方法について説明する前に、まず、液滴吐出方法で用いられる配線パターン用機能液、基板、液滴吐出方法、液滴吐出装置について順次説明する。
<配線パターン用機能液について>
配線パターン用機能液Xは、導電性微粒子を分散媒に分散させた分散液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅、鉄、クロム、マンガン、モリブデン、チタン、パラジウム、タングステン及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液滴吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、機能液組成物の吐出ノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えると吐出ノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合には吐出ノズル周辺部が機能液の流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、吐出ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
<基板について>
配線パターンが形成される基板としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
<液滴吐出法について>
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加して吐出ノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料の一滴の量は、例えば1〜300ナノグラムである。
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出(滴下)することによりデバイスを製造する液滴吐出装置が用いられる。
<液滴吐出法装置について>
図1は、液滴吐出装置IJの概略構成を示す斜視図である。液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJにより機能液を配置される基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド1は複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とX軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面にX軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板Pに対して、上述した導電性微 粒子を含む機能液が吐出される。
X軸方向駆動軸4にはX軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
制御装置CONTは液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。更に、制御装置CONTは、X軸方向駆動モータ2に対して液滴吐出ヘッド1のX軸方向への移動を制御する駆動パルス信号を供給するとともに、Y軸方向駆動モータ3に対してステージ7のY軸方向への移動を制御する駆動パルス信号を供給する。
クリーニング機構8は液滴吐出ヘッド1をクリーニングするものであって、図示しないY軸方向駆動モータを備えている。このY軸方向駆動モータの駆動により、クリーニング機構8はY軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15はここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された機能液に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド1と基板Pを支持するステージ7とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、Y軸方向を走査方向、Y軸方向と直交するX軸方向を非走査方向とする。したがって、液滴吐出ヘッド1の吐出ノズルは、非走査方向であるX軸方向に一定間隔で並んで設けられている。なお、図1では、液滴吐出ヘッド1は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することでノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節可能としてもよい。
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。図2において、液体材料(配線パターン用機能液X)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、吐出ノズル25から液体材料が液滴Lとして吐出される。この場合、印加電圧の値を変化させることによりピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることによりピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、本実施形態の配線パターンの形成方法を用いて製造される装置の一例である薄膜トランジスタ(TFT(Thin・Film・Transistor))について説明する。図3は、TFTアレイ基板のTFT1個を含む一部分の概略構成を示した平面図である。図4(a)は、TFTの断面図であり、図4(b)は、ゲート配線とソース配線とが平面的に交差する部分の断面図である。
図3に示すように、TFT30を有するTFTアレイ基板10上には、ゲート配線12と、ソース配線16と、ドレイン電極14と、ドレイン電極14に電気的に接続する画素電極19とを備えている。ゲート配線12はX軸方向に延びるように形成され、その一部がY軸方向に延びるように形成されている。そして、Y軸方向に伸びるゲート配線12の一部がゲート電極11として用いられている。なお、ゲート電極11の幅はゲート配線12の幅よりも狭くなっている。そして、このゲート配線12が、本実施形態の配線パターン形成方法で形成される。また、Y軸方向に伸びるように形成されたソース配線16の一部は幅広に形成されており、このソース配線16の一部がソース電極17として用いられている。
図4に示すように、ゲート配線12は、基板Pの上に設けられたバンクBの間に形成されている。ゲート配線12及びバンクBは、絶縁膜28に覆われており、絶縁膜28の上に、ソース配線16と、ソース電極17と、ドレイン電極14と、バンクB1とが形成されている。ゲート配線12は、絶縁膜28によって、ソース配線16と絶縁されており、ゲート電極11は、絶縁膜28によって、ソース電極17及びドレイン電極14と絶縁されている。ソース配線16と、ソース電極17と、ドレイン電極14とは、絶縁膜29で覆われている。
次に、本実施形態の配線パターンの形成方法について説明する。図5は、本実施形態に係る配線パターンの形成方法の一例を示すフローチャートである。図6(a)〜(e)及び図7(f)〜(j)は、バンクを形成する手順の製造工程を示す工程断面図である。
本実施形態に係る配線パターンの形成方法は、上述した配線パターン用機能液Xを基板上に配置し、基板上に配線膜を形成して、配線パターン79を形成するものである。
図5に示すように、ステップS1は、基板P上に配線パターン79の形状に応じた凹部を形成するようにバンクBを突設するバンク形成工程であり、次のステップS2は、基板Pに親液性を付与する親液化処理工程であり、次のステップS3は、バンクBに撥液性を付与する撥液化処理工程である。また、次のステップS4は、撥液性を付与されたバンク間に、第1層目の配線パターンとしての下地膜71を形成するための配線パターン用機能液X1を配置する第1機能液配置工程である。次のステップS5は、第1機能液を乾燥させて分散媒を除去するための中間乾燥工程である。次のステップS6は、第1層目の配線パターンの上に、第2層目の配線パターンとしての導電膜73を形成するための配線パターン用機能液X2を配置する第2機能液配置工程である。次のステップS7は、第2機能液を乾燥させて分散媒を除去するための中間乾燥工程である。次のステップS8は、第2層目の配線パターンの上に、第3層目の配線パターンとしての拡散防止膜77を形成するための配線パターン用機能液X3を配置する第3機能液配置工程である。そして、最後のステップS9は、これら、下地膜71、導電膜73、拡散防止膜77とで構成された配線パターン79を一括で焼成する焼成工程である。
以下、各ステップの工程毎に詳細に説明する。本実施形態では基板Pとしてガラス基板が用いられる。最初に、ステップS1のバンク形成工程について説明する。図6(a)に示すように、このバンク形成工程では、まず、バンクBの形成材料を塗布する前に表面改質処理として、基板Pに対してHMDS処理が施される。HMDS処理は、ヘキサメチルジシラサン((CHSiNHSi(CH)を蒸気状にして塗布する方法である。これにより、バンクBと基板Pとの密着性を向上する密着層としてのHMDS層32が基板P上に形成される。
バンクBは仕切部材として機能する部材であり、バンクBの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板PのHMDS層32上にバンクBの高さに合わせてバンクBの形成材料31を塗布し、その上にレジスト層を塗布する。そして、バンクBの形状(配線パターン形状)に合わせてマスクを施しレジストを露光・現像することによりバンクBの形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンクBの形成材料を除去する。
図6(b)に示すように、配線パターン形成予定領域の周辺を囲むようにバンクB、Bが突設される。なお、このようにして形成されるバンクB、Bとしては、その上部側の幅が狭く、底部側の幅が広いテーパ状とするのが、後述するようにバンクB、B間の溝部に機能液の液滴が流れ込みやすくなるため好ましい。
本実施形態の配線パターンの形成方法では、バンクBの形成材料として、無機質の材料が用いられる。無機質の材料によってバンクBを形成する方法としては、例えば、各種コート法やCVD法(化学的気相成長法)等を用いて基板P上に無機質の材料からなる層を形成した後、エッチングやアッシング等によりパターニングして所定の形状のバンクBを得ることができる。なお、基板Pとは別の物体上でバンクBを形成し、それを基板P上に配置してもよい。
バンクBの形成材料としては、機能液に対して撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化(フッ素化)が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。無機質のバンクBの形成材料としては、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマー、ポリアリールエーテルのうちいずれかを含むスピンオングラス膜、ダイヤモンド膜、及びフッ素化アモルファス炭素膜、などが挙げられる。さらに、無機質のバンクBの形成材料として、例えば、エアロゲル、多孔質シリカ、などを用いてもよい。
なお、バンクBの形成材料として、有機質の材料を用いることもできる。バンクBを形成する有機材料としては、機能液に対して撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化(フッ素化)が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。あるいは、無機骨格(シロキサン結合)を主鎖に有機基を持った材料でもよい。
基板P上にバンクB、Bが形成されると、フッ酸処理が施される。フッ酸処理は、例えば2.5%フッ酸水溶液でエッチングを施すことでバンクB、B間のHMDS層32を除去する処理である。フッ酸処理では、バンクB、Bがマスクとして機能し、図6(c)に示すように、バンクB、B間に形成された溝部34の底部35にある有機物であるHMDS層32が除去され、基板Pが露出する。
次に、ステップS2の親液化処理工程について説明する。この親液化処理工程では、バンクB、B間の底部35(基板Pの露出部)に親液性を付与する親液化処理が行われる。親液化処理工程としては、紫外線を照射する紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするOプラズマ処理等を選択できる。本実施形態ではOプラズマ処理を実施する。
プラズマ処理は、基板Pに対してプラズマ放電電極からプラズマ状態の酸素を照射する。Oプラズマ処理の条件の一例として、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100mL/min、プラズマ放電電極に対する基板Pの相対移動速度が0.5〜10mm/sec、基板温度が70〜90℃である。
そして、基板Pがガラス基板の場合、その表面は配線パターン用機能液Xに対して親液性を有しているが、本実施形態のようにOプラズマ処理や紫外線照射処理を施すことで、バンクB、B間で露出する基板P表面(底部35)の親液性を更に高めることができる。ここで、バンクB、B間の底部35の機能液に対する接触角が15度以下となるように、Oプラズマ処理や紫外線照射処理が行われることが好ましい。
図9は、Oプラズマ処理する際に用いるプラズマ処理装置の一例を示す概略構成図である。図9に示すプラズマ処理装置は、交流電源41に接続された電極42と、接地電極である試料テーブル40とを有している。試料テーブル40は試料である基板Pを支持しつつY軸方向に移動可能となっている。電極42の下面には、移動方向と直交するX軸方向に延在する2本の平行な放電発生部44,44が突設されているとともに、放電発生部44を囲むように誘電体部材45が設けられている。誘電体部材45は放電発生部44の異常放電を防止するものである。そして、誘電体部材45を含む電極42の下面は略平面状となっており、放電発生部44及び誘電体部材45と基板Pとの間には僅かな空間(放電ギャップ)が形成されるようになっている。また、電極42の中央にはX軸方向に細長く形成された処理ガス供給部の一部を構成するガス噴出口46が設けられている。ガス噴出口46は、電極内部のガス通路47及び中間チャンバ48を介してガス導入口49に接続している。
ガス通路47を通ってガス噴出口46から噴射された処理ガスを含む所定ガスは、前記空間の中を移動方向(Y軸方向)の前方及び後方に分かれて流れ、誘電体部材45の前端及び後端から外部に排気される。これと同時に、交流電源41から電極42に所定の電圧が印加され、放電発生部44,44と試料テーブル40との間で気体放電が発生する。そして、この気体放電により生成されるプラズマで前記所定ガスの励起活性種が生成され、放電領域を通過する基板Pの表面全体が連続的に処理される。
本実施形態では、前記所定ガスは、処理ガスである酸素(O)と、大気圧近傍の圧力下で放電を容易に開始させ且つ安定に維持するためのヘリウム(He)、アルゴン(Ar)等の希ガスや窒素(N)等の不活性ガスとを混合したものである。特に、処理ガスとして酸素を用いることにより、バンクB、B間の底部35におけるバンクB形成時の有機物(レジストやHMDS)残渣を除去できる。すなわち、上記フッ酸処理ではバンクB、B間の底部35のHMDS(有機物)が完全に除去されない場合がある。あるいは、バンクB、B間の底部35にバンクB形成時のレジスト(有機物)が残っている場合もある。そこで、Oプラズマ処理を行うことにより、バンクB、B間の底部35の残渣が除去される。
なお、ここでは、フッ酸処理を行うことでHMDS層32を除去するように説明したが、Oプラズマ処理あるいは紫外線照射処理によりバンクB、B間の底部35のHMDS層32を十分に除去できるため、フッ酸処理は行わなくてもよい。また、ここでは、親液化処理としてOプラズマ処理又は紫外線照射処理のいずれか一方を行うように説明したが、もちろん、Oプラズマ処理と紫外線照射処理とを組み合わせてもよい。
次に、ステップS3の撥液化処理工程について説明する。この撥液化処理工程では、バンクBに対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、四フッ化炭素(テトラフルオロメタン)を処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用する。CFプラズマ処理の条件は、例えばプラズマパワーが50〜1000W、4フッ化炭素ガス流量が50〜100mL/min、プラズマ放電電極に対する基体搬送速度が0.5〜20mm/sec、基体温度が70〜90℃とされる。なお、処理ガスとしては、テトラフルオロメタンに限らず、他のフルオロカーボン系のガス、または、SF6やSF5CF3などのガスも用いることができる。CFプラズマ処理には、図9を参照して説明したプラズマ処理装置を用いることができる。
このような撥液化処理を行うことにより、バンクB、Bにはこれを構成する樹脂中にフッ素基が導入され、バンクB、Bに対して高い撥液性が付与される。なお、上述した親液化処理としてのOプラズマ処理は、バンクBの形成前に行ってもよいが、Oプラズマによる前処理がなされた方がよりフッ素化(撥液化)されやすいという性質があるため、バンクBを形成した後にOプラズマ処理することが好ましい。
なお、バンクB、Bに対する撥液化処理により、先に親液化処理したバンクB、B間の基板P露出部に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
上述した親液化処理工程及び撥液化処理工程により、バンクBの撥液性がバンクB、B間の底部35の撥液性より高くなるように表面改質処理されたことになる。なお、ここでは親液化処理としてOプラズマ処理を行っているが、上述したように、基板Pがガラス等からなる場合には撥液化処理によるフッ素基の導入が起こらないため、Oプラズマ処理を行わずにCFプラズマ処理のみを行うことによっても、バンクBの撥液性をバンクB、B間の底部35より高くすることができる。
次に、ステップS4の第1機能液配置工程について説明する。この第1機能液配置工程では、上記した液滴吐出装置IJによる液滴吐出法を用いて、配線パターン用機能液X1の液滴Lが基板P上のバンクB、B間に配置される。図6(d)に示すように、第1機能液配置工程では、液滴吐出ヘッド1から配線パターン用機能液X1を吐出する。液滴吐出ヘッド1は、バンクB、B間の溝部34に向け、配線パターン用機能液X1を吐出して溝部34内に配線パターン用機能液X1を配置する。このとき、液滴Lが吐出される配線パターン形成予定領域(すなわち溝部34)はバンクB、Bに囲まれているので、液滴Lが所定位置以外に拡がることを阻止できる。
本実施形態では、バンクB、B間の溝部34の幅W(ここでは、溝部34の開口部における幅)は機能液の液滴Lの直径Dとほぼ同等に設定されている。なお、液滴Lを吐出する雰囲気は、温度60℃以下、湿度80%以下に設定されていることが好ましい。これにより、液滴吐出ヘッド1の吐出ノズル25が目詰まりすることなく安定した液滴吐出を行うことができる。
このような液滴Lを液滴吐出ヘッド1から吐出し、溝部34内に配置すると、液滴Lはその直径Dが溝部34の幅Wとほぼ同等であることから、図6(e)に二点鎖線で示すようにその一部がバンクB、B上に乗ることがある。ところが、バンクB、Bの表面が撥液性となっておりしかもテーパ状になっていることから、これらバンクB、B上に乗った液滴部分がバンクB、Bからはじかれ、更には毛細管現象によって溝部34内に流れ落ちることにより、図6(e)の実線で示すように配線パターン用機能液X1の殆どが溝部34内に入り込む。
また、溝部34内に吐出され、あるいはバンクB、Bから流れ落ちた配線パターン用機能液Xは、基板P(底部35)が親液化処理されていることから濡れ拡がり易くなっており、これによって配線パターン用機能液Xは、より均一に溝部34内を埋め込むようになる。
上記した液滴吐出装置IJによる液滴吐出法を用いて、配線パターン用機能液X1が、図6(e)に示すように、基板P上のバンクB、B間に配置される。そして、図7(f)に示すように、下地膜71が形成される。この下地膜71は、次にバンクB、B間の凹部に配置される配線パターン用機能液X1に対する親液性を有する薄膜である。なお、下地膜71を形成するための配線パターン用機能液X1は、下地膜71を形成する原料としてマンガンを用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いている。
次に、ステップS5の中間乾燥工程について説明する。この中間乾燥工程では、基板Pに所定量の配線パターン用機能液X1を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。そして、この乾燥処理によって配線パターン用機能液X1は、自らの上に配置される他の種類の、例えば、配線パターン用機能液X2と混じり合わない程度に固化される。この乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などよる処理の他、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。そして、この中間乾燥工程によって、図7(f)に示すように、バンクB、B間34の基板P上には、Mnを導電性微粒子として含む配線パターン用機能液X1の下地膜71が形成される。なお、形成される下地膜71の膜厚は約70nmである。
次に、ステップS6の第2機能液配置工程について説明する。この第2機能液配置工程では、上記した液滴吐出装置IJによる液滴吐出法を用いて、配線パターン用機能液X2が、図7(g)に示すように、基板P上のバンクB、B間に配置される。そして、図7(h)に示すように、導電膜73が形成される。この導電膜73は、導電性を有する薄膜である。なお、導電膜73を形成するための配線パターン用機能液X2は、導電膜73を形成する原料として導電性材料である有機銀化合物を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いている。
次に、ステップS7の中間乾燥工程について説明する。この中間乾燥工程では、第2機能液をプレベークするもので、前述のステップS5と同様である。そして、この中間乾燥工程によって、図7(h)に示すように、バンクB、B間34の基板P上には、Agを導電性微粒子として含む配線パターン用機能液X2の導電膜73が形成される。なお、形成される導電膜73の膜厚は約200nmである。
次に、ステップS8の第3機能液配置工程について説明する。この第3機能液配置工程では、配線膜上に拡散防止膜77を形成するための配線パターン用機能液X3を配置する。第3機能液配置工程では、第1及び第2機能液配置工程と同様に、上記した液滴吐出装置IJによる液滴吐出法を用いて、配線パターン用機能液X3が、図7(i)に示すように、基板P上のバンクB、B間に配置される。そして、図7(j)に示すように、拡散防止膜77が形成される。この拡散防止膜77は、導電膜73の拡散を防止するための薄膜である。なお、拡散防止膜77を形成するための配線パターン用機能液X3は、拡散防止膜77を形成する原料としてニッケルを用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いている。
次に、ステップS9の焼成工程について説明する。この焼成工程では、第1、第2及び第3の配線パターン用機能液X(X1、X2、X3)の中の分散媒の除去及び各々の膜厚確保のための熱処理を行う。また、金属微粒子の表面には分散性を向上させるために有機物などのコーティングがされている場合には、このコーティング材も除去する必要がある。特に、第2の配線パターン用機能液X2が有機銀化合物の場合、導電性を得るために熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。なお、この際に、第1、第2及び第3配線パターン用機能液X(X1、X2、X3)の熱処理は同時に一括して行う。そして、図7(j)に示すように、下地膜71、導電膜73、拡散防止膜77の三層が積層した積層膜が形成される。なお、形成される拡散防止膜77の膜厚は約500nmである。
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中、または水素などの還元雰囲気中で行なうこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。本実施形態では、パターンを形成した機能液に対して、大気中クリーンオーブンにて280〜300℃で300分間の焼成工程が行われる。なお、例えば、有機銀化合物の有機分を除去するには、約200℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上250℃以下で行なうことが好ましい。以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電膜73に変換される。
以上のような第1実施形態では、次のような効果が得られる。
(1)積層膜を一括焼成することで、熱履歴によって生じるボイドの発生を抑えることができるので、金属粒子の粒成長の均一化が図られる。金属粒子の粒成長の均一化が図られるので、凹凸の少ない膜が形成されることになる。結果的に、第1の配線パターンとしての下地膜71、第2の配線パターンとしての導電膜73、第3の配線パターンとしての拡散防止膜77を形成して得られる積層膜の配線パターン79は、平坦性を有する膜にできる。
(2)積層膜の配線パターン79が平坦性を有しているので、クラックや断線などの品質問題の少ないデバイスを提供できる。
(3)積層膜を一括焼成することで、焼成工程が一回で済むので、作業が簡略化でき、効率的である。
(4)機能液配置工程の後に中間乾燥工程(プレベーク)があるので、配線パターン用機能液Xの中の分散媒を積極的に除去できるから、バンクBで囲まれた領域に、次の配線パターン用機能液Xをよりすばやく配置することができるので、効率的である。
(第2実施形態)
次に、本発明の第2実施形態について説明する。第2実施形態は、前述の第1実施形態において、各機能液を中間乾燥した後に、バンクBに撥液性を与えるための撥液化処理工程を有していることが異なるものである。なお、前述の第1実施形態と同じ部品及び同様な機能を有する部品には同一記号を付し、同様な工程についても、説明を省略する。
図8に示すように、ステップS5と、ステップS8との中間乾燥工程の後に、ステップS6と、ステップS9の撥液化処理工程を追加した。なお、これらステップS6と、ステップS9の撥液化処理工程は、バンクBに撥液性を与えるためのものであって、この撥液化処理工程における撥液化処理条件は、ステップS3と同一であるので、説明を省略する。
バンクBに対して撥液化処理を行うことにより、バンクBにはこれを構成する樹脂中にフッ素基が導入され、バンクBは高い撥液性が付与される。
以上のような第2実施形態では、前述の第1実施形態と同様の効果が得られる他に以下の効果が得られる。
(5)第1機能液配置工程や、第2機能液配置工程の後に、分散媒を除去するための中間乾燥工程を設け、配線パターン用機能液Xの中に含まれる分散媒の除去をするときに、バンクBの表面も同様に乾燥される。特に、配線パターン用機能液X1、X2を配置するたびに乾燥することになる(この場合2回)。バンクBが複数回乾燥されるので、バンクBの表面の撥液性が低下する傾向にあった。本実施形態は、この中間乾燥後に撥液化処理工程を追加することによって、バンクBの表面の撥液性を元の状態に回復することができる。そして、バンクBの表面の撥液性を元の状態に回復できれば、描画時に、バンクBで囲まれた領域より大きさの大きい配線パターン用機能液Xが領域に着弾しても、特に、配線パターン用機能液X2、X3がバンクBにはじかれて、バンクBで囲まれた領域に収納されやすくなる。したがって、バンクBで囲まれた領域に配線パターン用機能液Xが精度良く満たされるので、結果的に、第1の配線パターンとしての下地膜71、第2の配線パターンとしての導電膜73、第3の配線パターンとしての拡散防止膜77を形成して得られる三層の配線パターン79は、より平坦性を有する膜にできる。
<表示装置(電気光学装置)及びその製造方法>
次に、本発明に係る電気光学装置の一例である液晶表示装置100について説明する。本実施形態の液晶表示装置100は、第1の実施形態で説明した回路配線形成方法を用いて形成された回路配線を有するTFTを備えている。
図10は、本実施形態に係る液晶表示装置100について、各構成要素とともに示す対向基板側から見た平面図である。図11は、図10のH−H'線に沿う断面図である。
図10及び図11において、本実施形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。シール材52は、基板面内の領域において閉ざされた枠状に形成されている。
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape・Automated・Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted・Nematic)モード、STN(Super・Twisted・Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
図12は、液晶表示装置100の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図13は、液晶表示装置100の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図12に示すように、このような構造を有する液晶表示装置100の画像表示領域においては、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
図13に示すように、画素電極19は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図11に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
図13は、ボトムゲート型TFT30を有する液晶表示装置100の部分拡大断面図であって、TFTアレイ基板10を構成するガラス基板Pには、上記実施形態の回路配線の形成方法によりゲート配線61がガラス基板P上のバンクB、B間に形成されている。
ゲート配線61上には、SiNxからなるゲート絶縁膜62を介してアモルファスシリコン(a−Si)層からなる半導体層63が積層されている。このゲート配線部分に対向する半導体層63の部分がチャネル領域とされている。半導体層63上には、オーミック接合を得るための例えばn+型a−Si層からなる接合層64a及び64bが積層されており、チャネル領域の中央部における半導体層63上には、チャネルを保護するためのSiNxからなる絶縁性のエッチストップ膜65が形成されている。なお、これらゲート絶縁膜62、半導体層63、及びエッチストップ膜65は、蒸着(CVD)後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
さらに、接合層64a、64b及びITO(Indium・Thin・Oxide)からなる画素電極19も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極19、ゲート絶縁膜62及びエッチストップ膜65上にそれぞれバンク66を突設し、これらバンク66間に上述した液滴吐出装置IJを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
なお、上記実施形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置100以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機及び有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子及び正孔(ホール)を注入して再結合させることにより励起子(エキシトン)を生成させ、このエキシトンが失活する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑及び青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料を機能液とし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
図14は、非接触型カード媒体である。本実施形態に係る非接触型カード媒体(電子機器)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。本実施形態では、上記アンテナ回路412が、上記実施形態に係る配線パターン形成方法によって形成されている。
なお、本発明に係るデバイス(電気光学装置)としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
<電子機器>
次に、本発明に係る液晶表示装置100を備えた電子機器について説明する。
図15は、携帯電話の一例を示した斜視図である。図15において、携帯電話本体600を示し、上記実施形態の液晶表示装置100を備えた液晶表示部601を示している。
図16は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図16において、情報処理装置700、キーボードなどの入力部701、情報処理本体703、上記実施形態の液晶表示装置100を備えた液晶表示部702を示している。
図17は、腕時計型電子機器の一例を示した斜視図である。図17において、腕時計本体800を示し、上記実施形態の液晶表示装置100を備えた液晶表示部801を示している。
図15、図16,図17に示す電子機器は、前記した実施形態の液晶表示装置100を備えたものであり、バンクBと回路配線膜との段差が小さい、バンクB上への回路配線膜のはみ出しが少ない、周囲のバンクB上の導電材料の残渣が少ない配線パターン79を有している。なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
以上、好ましい実施の形態を挙げて本発明を説明したが、本発明は上記各実施の形態に限定されるものではなく、以下に示すような変形をも含み、本発明の目的を達成できる範囲で、他のいずれの具体的な構造及び形状に設定できる。
(変形例1)前述の第1実施形態で、機能液配置工程の後に、中間乾燥工程を設けたが、これに限定されない。例えば、中間乾燥工程がなくても良い。このようにすれば、第1実施形態及び第2実施形態と同様な効果が得られる他に、各機能液が液状状態であるので、層間にボイドが発生しにくくなり、より積層膜の平坦性が向上する。また、中間乾燥工程が不要になるので効率的である。
(変形例2)前述の第2実施形態で、中間乾燥工程後に、撥液化処理工程を設けバンクBに撥液性を回復させてから配線パターン79を形成したが、これに限定されない。例えば、中間乾燥工程後に親液化処理工程を設け、バンクB以外の下地膜71、導電膜73、拡散防止膜77を親液化処理をしても良い。このようにすれば、第1実施形態及び第2実施形態と同様な効果が得られる他に、下地膜71、導電膜73、拡散防止膜77の各層の親液性が向上する。バンクBで囲まれた領域内に、配線パターン用機能液X(X1、X2、X3)をそれぞれ配置するときに、各層の親液性が向上しているので、配線パターン用機能液X(X1、X2、X3)を、領域内に収納しやすくできる。
(変形例3)前述の第1実施形態及び第2実施形態で、配線パターン用機能液X(X1、X2、X3)を使用して、これら3種類の配線パターン用機能液Xを一括焼成することによって、配線パターン79を形成したが、これに限定されない。例えば、4種類の配線パターン用機能液Xを使用して一括焼成しても良い。このようにすれば、4層の積層膜が形成できる。なお、一括焼成ができない場合は、予め2種類の配線パターン用機能液Xを配置してから、これら2種類の配線パターン用機能液Xを一括焼成して積層膜を形成しておく。次に、この積層膜の上にさらに2種類の配線パターン用機能液Xを配置してから一括焼成する。このようにすれば、各層ごとに焼成するよりは、層間のボイドの発生による影響が相対的に少なくなるので、凹凸の少ない膜が形成できる。つまり、4層の積層膜になった配線パターン79の平坦性が向上する。また、配線パターン用機能液Xの種類をさらに多くすれば、平坦性を有する多層膜が形成できる。
(変形例4)前述の第1実施形態で、3種類の配線パターン用機能液X(X1、X2、X3)を用いて、下地膜71、導電膜73、拡散防止膜77の各層を形成したが、これに限定されない。例えば、配線パターン用機能液X2のみを用いて、導電膜73を三層に積層した積層構造にしても良い(同一材料のみによる積層膜の形成)。このようにすれば、第1実施形態及び第2実施形態と同様な効果が得られる他に、導電性材料のみによる積層膜ができる。
第1実施形態の液滴吐出装置IJの概略構成を示す斜視図。 ピエゾ方式による液体材料の吐出原理を説明する模式断面図。 TFTアレイ基板の要部の概略構成を示した平面図。 (a)は、TFTの断面図。(b)は、ゲート配線とソース配線とが平面的に交差する部分の断面図。 配線パターンの形成方法を示すフローチャート。 (a)〜(e)は、バンクを形成する手順の製造工程を示す工程断面図。 (f)〜(j)は、バンクを形成する手順の製造工程を示す工程断面図。 第2実施形態の配線パターンの形成方法を示すフローチャート。 プラズマ処理装置の概略構成図。 液晶表示装置の対向基板側から見た平面図。 図10のH−H’線に沿う断面図。 液晶表示装置の等価回路図。 液晶表示装置の部分拡大断面図。 非接触型カード媒体の分解斜視図。 携帯電話の斜視図。 情報処理装置の斜視図。 腕時計の斜視図。
符号の説明
1…液滴吐出ヘッド、10…TFTアレイ基板、11…ゲート電極、12…ゲート配線、14…ドレイン電極、16…ソース配線、17…ソース電極、19…画素電極、28…絶縁膜、29…絶縁膜、30…デバイスとしてのTFT、31…形成材料、32…HMDS層、34…バンクB、B間に形成された溝部、35…バンクB、B間に形成された底部、71…第1の配線パターンとしての下地膜、73…第2の配線パターンとしての導電膜、77…第3の配線パターンとしての拡散防止膜、79…配線パターン、100…電気光学装置としての液晶表示装置、600…電子機器としての携帯電話、700…電子機器としての情報処理装置、800…電子機器としての腕時計、B…バンク、IJ…液滴吐出装置、L…液滴、P…基板、X(X1、X2、X3)…配線パターン用機能液。

Claims (10)

  1. 基板上の所定の領域に、液滴吐出法を用いて配線パターンを形成する方法であって、
    前記基板上の前記所定の領域を囲むバンクを形成する工程と、
    前記バンクで囲まれた領域に前記配線パターンの材料を含む第1の機能液を吐出して第1の配線パターンを形成する工程と、
    前記第1の配線パターンの上に第2の機能液を吐出して第2の配線パターンを形成する工程と、
    前記第1の配線パターンと、前記第2の配線パターンとを含む複数層の前記配線パターンを一括焼成する工程と、
    を有することを特徴とする配線パターン形成方法。
  2. 請求項1に記載の配線パターンの形成方法において、
    前記第1の配線パターンを形成する工程は、前記第1の機能液を吐出した後に、前記第1の配線パターンをプレベークする工程を含み
    前記第2の配線パターンを形成する工程では、前記プレベークされた前記第1の配線パターン上に、前記第2の機能液を吐出して前記第2の配線パターンを形成することを特徴とする配線パターン形成方法。
  3. 請求項2に記載の配線パターンの形成方法において、
    前記第2の配線パターンを形成する工程では、前記第2の機能液を吐出する前に、前記バンクに撥液性を与える工程と、を含む
    ことを特徴とする配線パターン形成方法。
  4. 請求項1〜請求項3のいずれか一項に記載の配線パターン形成方法において、
    前記第2の配線パターンを形成する工程の後であって、前記一括焼成する工程の前に、
    前記第2の配線パターンの上に第3の機能液を吐出して第3の配線パターンを形成する工程を更に備え、
    前記複数層の前記配線パターンを一括焼成する工程では、
    前記基板上に積層された、前記第1の配線パターンとしての下地層と、前記第2の配線パターンとしての導電層と、前記第3の配線パターンとしての拡散防止層とを一括焼成することを特徴とする配線パターン形成方法。
  5. 基板上の所定の領域に、液滴吐出法を用いて配線パターンが形成されたデバイスの製造方法であって、
    前記基板上に、請求項1〜請求項4のいずれか一項に記載の前記配線パターン形成方法を用いて前記配線パターンを形成することを特徴とするデバイスの製造方法。
  6. 請求項5に記載のデバイスの製造方法において、
    前記基板上に、前記配線パターンとしてゲート電極及びゲート配線のうち少なくともいずれか一方を形成することを特徴とするデバイスの製造方法。
  7. 請求項5に記載のデバイスの製造方法において、
    前記基板上に、前記配線パターンとしてソース及びソース配線のうち少なくともいずれか一方を形成することを特徴とするデバイスの製造方法。
  8. 請求項5〜請求項7のいずれか一項に記載のデバイスの製造方法を用いて形成されていることを特徴とするデバイス。
  9. 請求項8に記載のデバイスを備えていることを特徴とする電気光学装置。
  10. 請求項9に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2004335590A 2004-11-19 2004-11-19 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器 Withdrawn JP2006147827A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004335590A JP2006147827A (ja) 2004-11-19 2004-11-19 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
US11/250,370 US7294566B2 (en) 2004-11-19 2005-10-17 Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
TW094136604A TW200621110A (en) 2004-11-19 2005-10-19 Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
KR1020050099476A KR100691717B1 (ko) 2004-11-19 2005-10-21 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
CNA2005101204026A CN1777349A (zh) 2004-11-19 2005-11-10 配线图案的形成方法、器件的制造方法、器件和电子设备
KR1020060130880A KR100753954B1 (ko) 2004-11-19 2006-12-20 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335590A JP2006147827A (ja) 2004-11-19 2004-11-19 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2006147827A true JP2006147827A (ja) 2006-06-08

Family

ID=36461454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335590A Withdrawn JP2006147827A (ja) 2004-11-19 2004-11-19 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器

Country Status (5)

Country Link
US (1) US7294566B2 (ja)
JP (1) JP2006147827A (ja)
KR (2) KR100691717B1 (ja)
CN (1) CN1777349A (ja)
TW (1) TW200621110A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147827A (ja) 2004-11-19 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US20070054034A1 (en) * 2005-09-07 2007-03-08 Ching-Hsiung Lu Method for fabricating dielectric layers of a plasma display panel
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
KR100833110B1 (ko) * 2007-04-27 2008-05-28 삼성전기주식회사 인쇄회로기판 제조방법
TWI509673B (zh) * 2007-09-05 2015-11-21 尼康股份有限公司 A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device
KR100986288B1 (ko) * 2008-08-04 2010-10-07 삼성전기주식회사 인쇄회로기판 제조방법
WO2011018820A1 (ja) * 2009-08-11 2011-02-17 株式会社島津製作所 光マトリックスデバイスの製造方法
WO2011045960A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 薄膜トランジスタ、その製造方法及びそれを含む表示装置
JP6499925B2 (ja) * 2015-06-02 2019-04-10 タツタ電線株式会社 フレキシブルプリント配線板、フレキシブルプリント配線板用補強部材、及びフレキシブルプリント基板
EP3478034A4 (en) * 2016-06-28 2019-07-03 Fuji Corporation SWITCHING PROCESS
CN110165055B (zh) * 2018-09-20 2021-12-21 合肥鑫晟光电科技有限公司 有机薄膜图案的制作方法及有机薄膜图案、阵列基板及显示装置
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349845A (en) * 1965-10-22 1967-10-31 Sinclair Oil & Gas Company Method of establishing communication between wells
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
WO1999030002A1 (en) * 1997-12-11 1999-06-17 Petroleum Recovery Institute Oilfield in situ hydrocarbon upgrading process
US6959761B2 (en) * 2000-04-24 2005-11-01 Shell Oil Company In situ thermal processing of a coal formation with a selected ratio of heat sources to production wells
NZ529140A (en) * 2001-04-24 2005-07-29 Shell Int Research In situ recovery from a tar sands formation
US6991036B2 (en) * 2001-04-24 2006-01-31 Shell Oil Company Thermal processing of a relatively permeable formation
JP3584933B2 (ja) * 2002-10-08 2004-11-04 セイコーエプソン株式会社 微細構造物の製造方法、光学素子、集積回路および電子機器
JP4257163B2 (ja) * 2002-11-12 2009-04-22 セイコーエプソン株式会社 描画装置におけるノズルの異常判別方法および描画装置、並びに電気光学装置、電気光学装置の製造方法および電子機器
JP3941785B2 (ja) * 2003-03-13 2007-07-04 セイコーエプソン株式会社 膜形成方法およびカラーフィルタ基板の製造方法
JP4433722B2 (ja) * 2003-08-12 2010-03-17 セイコーエプソン株式会社 パターンの形成方法及び配線パターンの形成方法
JP3835449B2 (ja) * 2003-10-29 2006-10-18 セイコーエプソン株式会社 液滴塗布方法と液滴塗布装置及びデバイス並びに電子機器
JP2006147827A (ja) 2004-11-19 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
US7631690B2 (en) * 2006-10-20 2009-12-15 Shell Oil Company Heating hydrocarbon containing formations in a spiral startup staged sequence

Also Published As

Publication number Publication date
CN1777349A (zh) 2006-05-24
KR20060059799A (ko) 2006-06-02
KR100691717B1 (ko) 2007-03-09
US7294566B2 (en) 2007-11-13
US20060110908A1 (en) 2006-05-25
KR20070011207A (ko) 2007-01-24
TW200621110A (en) 2006-06-16
KR100753954B1 (ko) 2007-08-31

Similar Documents

Publication Publication Date Title
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005013984A (ja) 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2006259687A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP3874003B2 (ja) 配線パターン形成方法、及び膜パターン形成方法
JP2006126692A (ja) 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4075929B2 (ja) パターン形成方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4389747B2 (ja) パターン形成方法および配線形成方法
JP4075694B2 (ja) デバイスの製造方法
JP2006128530A (ja) 薄膜パターン形成基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20071127

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080226