JP4235921B2 - 液晶表示パネルの製造方法および液晶表示パネル - Google Patents
液晶表示パネルの製造方法および液晶表示パネル Download PDFInfo
- Publication number
- JP4235921B2 JP4235921B2 JP2007122731A JP2007122731A JP4235921B2 JP 4235921 B2 JP4235921 B2 JP 4235921B2 JP 2007122731 A JP2007122731 A JP 2007122731A JP 2007122731 A JP2007122731 A JP 2007122731A JP 4235921 B2 JP4235921 B2 JP 4235921B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ink
- conductive
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Description
本発明は、液晶表示装置等の半導体装置に係り、特にアクティブ・マトリクス型の液晶表示パネルの製造方法とこの方法で製造した液晶表示パネルに関する。
この種の液晶表示装置は、液晶表示パネルと駆動回路およびバックライト等の周辺装置を組み合わせて構成される。図１３は、典型的な縦電界型（所謂ＴＮ型）の液晶表示装置の概略構成例を説明する断面模式図である。通常、アクティブ・マトリクス型の液晶表示装置を構成する液晶表示パネルは、第１基板（アクティブ・マトリクス基板あるいは薄膜トランジスタ基板：ＴＦＴ基板）で構成される第１パネルＰＮＬ１と、第２基板（対向基板あるいはカラーフィルタ基板：ＣＦ基板）で構成される第２パネルＰＮＬ２との間に液晶ＬＣを封入して形成される。
第１パネルＰＮＬ１を構成する第１基板ＳＵＢ１の内面には、薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴで駆動される画素電極ＰＸを有し、最上層には第１配向膜ＯＲＩ１が成膜され、液晶配向制御能が付与されている。また、外面（背面）には第１偏光板ＰＯＬ１が貼付されている。一方、第２パネルＰＮＬ２を構成する第２基板ＳＵＢ２の内面には、カラーフィルタＣＦ、隣接画素のカラーフィルタとの間を区画する遮光層（ブラックマトリクス）ＢＭ、対向電極ＣＴを有し、最上層には第２配向膜ＯＲＩ２が成膜され、液晶配向制御能が付与されている。また、外面（表面）には、偏光軸を第１偏光板ＰＯＬ１の偏光軸とはクロスニコル配置した第２偏光板ＰＯＬ２が貼付されている。なお、細かな構成は図示を省略した。
第１基板ＳＵＢ１に薄膜トランジスタＴＦＴを作り込む製造工程では、当該基板上に、先ず、クロム等の金属膜からなる平行配置された複数のゲート配線およびこの各ゲート配線から画素毎に延びるゲート電極が形成される。一般に、ゲート電極の幅はゲート配線の幅よりも狭い。その後、絶縁層、能動層（シリコン半導体層）、データ配線、データ電極（ソース・ドレイン電極）、画素電極、保護膜、配向膜などを形成し、配向膜に液晶配向制御能を付与して第１基板が形成される。第１基板ＳＵＢ１の背面には、バックライトＢＬＫが設置されている。なお、この液晶表示パネルを駆動するための回路は図示していない。
図１４は、図１２で説明した液晶表示パネルの１画素の構成とこの画素を構成する薄膜トランジスタの構成を説明する図である。すなわち、図１４（ａ）は画素の平面図、図１４（ｂ）は、図１４（ａ）のＡ−Ａ’線に沿った断面図である。図１４（ａ）に示したように、薄膜トランジスタＴＦＴがゲート配線ＧＬとデータ配線ＤＬとの交差部に配置されている。また、画素を構成する画素電極ＰＸがコンタクトホールＴＨを通して薄膜トランジスタＴＦＴのソース電極（又はドレイン電極）ＳＤ１に接続され、また補助容量配線ＣＬとの間で補助容量を形成している。
図１４（ｂ）において、薄膜トランジスタＴＦＴは、第１基板ＳＵＢ１の表面に形成された下地膜ＵＷの上に、ゲート配線ＧＬから延びるゲート電極ＧＴと、このゲート電極ＧＴを覆うようにゲート絶縁膜ＧＩが形成されている。このゲート絶縁膜ＧＩ上に能動層としてのシリコン（Ｓｉ）半導体層ＳＩとオーミックコンタクト層（ｎ+Ｓｉ）ＮＳ、ソース電極ＳＤ１及びドレイン電極ＳＤ２が順次積層される。下地膜ＵＷは、窒化シリコンと酸化シリコンの積層膜で形成される。
このゲート配線ＧＬおよびゲート電極ＧＴを覆って窒化シリコン（シリコン・ナイトライド：ＳｉＮｘ）を好適とするゲート絶縁膜ＧＩが成膜され、その上にゲート配線ＧＬと交差する複数のデータ配線ＤＬが形成される。なお、このデータ配線ＤＬと同時にソース電極（又はドレイン電極）ＳＤ１とドレイン電極（又はソース電極）ＳＤ２が同層で形成される。
この画素はフルカラー表示の場合は各単色（赤、緑、青）の副画素となるが、ここでは単に画素と称する。画素を構成する薄膜トランジスタＴＦＴは、上記したように、ゲート電極ＧＴと、このゲート電極の上にパターニングされたシリコン半導体膜ＳＩと、シリコン半導体膜の上層に分離して形成されたオーミックコンタクト層（ｎ+シリコン）ＮＳと、分離したオーミックコンタクト層のそれぞれに接続したソース電極（ドレイン電極）とドレイン電極（ソース電極）とで構成される。
この薄膜トランジスタの上層には保護膜ＰＡＳが成膜され、その上にＩＴＯを好適とする画素電極ＰＸがパターニングされ、保護膜ＰＡＳに開けたコンタクトホールＴＨでソース電極（又はドレイン電極）ＳＤ１に接続している。なお、画素電極ＰＸを覆って第１配向膜（図１３参照）が成膜される。
一方、図示しない他方の基板には、フルカラーの場合は３色のカラーフィルタと平滑層（オーバーコート層、図１３には示していない）を介した対向電極（図１３参照）が形成される。そして、対向電極を覆って第２配向膜（図１３参照）が成膜され、上記した一方の基板であるアクティブ・マトリクス基板と重ねあわせ、その間隙に液晶が封入される。
上記したアクティブ・マトリクス基板の配線等をインクジェット法で形成するものが特許文献１に開示されている。特許文献１では、薄膜トランジスタＴＦＴのゲート電極を導電材料を含有する液体材料を用いて、インクジェット法によって形成し、また、薄膜トランジスタＴＦＴのソース電極及びドレイン電極を、半導体材料を含有する液体材料を用いて、インクジェット法によって形成することが記載されている。なお、特許文献３は後述するマスクレス露光を開示する文献例である。
特開２００３−３１８１９３号公報
特開２０００−２４９８２１号公報
特表２００２−５２０８４０号公報
液晶表示パネルにおける薄膜トランジスタのゲート配線やゲート電極、ソース・ドレイン電極等を金属膜スパッタとフォトリソ工程の組み合わせで形成する従来からの方法に代えて、インクジェット法（ＩＪ方式）を用いた導電性インクの直接描画方法（以下、ＩＪ直描とも称する）を用いることで、設備投資と製造コストの低減、および生産効率の大幅向上が期待できると考えられる。また、表示の高精細化に伴い、薄膜トランジスタの高精細構造化が必要となってくる。しかしながら、ＩＪ直描で金属配線を形成した場合、現行では３０μｍ幅以下のような微細配線パターンを形成することは困難である。特に、高精細化に伴う薄膜トランジスタでは、ゲート電極は１０μｍ幅以下が要求される。このような幅狭のゲート電極の形成にはＩＪ直描を使用することができない。
また、液晶表示パネルにおける薄膜トランジスタのゲート電極に限らず、他の配線や電極、あるいは各構成層パターン、シリコン基板などに形成する各種の半導体装置の配線や電極のさらなる幅狭化に対しても同様に、ＩＪ直描を使用することが困難になりつつある。
このため、インクジェット方式を用いた幅狭の配線や電極等、典型的には薄膜トランジスタのゲート配線やゲート電極の形成には、ＩＪ直描に替えて、所謂撥親液コントラストパターン法が注目されている。この撥親液コントラストパターン法は、例えば、基板上のゲート配線形成部とゲート電極形成部とを親液性のパターンとし、それ以外の部分は撥液性としておき、親液性のゲート配線形成部とゲート電極形成部に導電性インクをＩＪ法で滴下して流し込むという手法である。なお、バンクを用いて親液性のゲート配線形成部とゲート電極形成部を形成し、ＩＪ法で滴下して流し込むという手法も知られている（特許文献２）。
しかし、撥親液コントラストパターン法では親液性パターン中に幅が異なるパターンがあると、狭い幅のパターンの先端に導電性インクが流れ込まない部分が発生し、あるいは幅が狭いパターン側の膜厚が薄くなるという現象が生じる。また、バンクを用いる方法では、バンク形成のためのホトリソプロセスと撥親液性パターンの作製のためのプロセスが必要となり、工程数の削減が難しい。
本発明の目的は、ゲート配線とゲート電極にように、配線や電極の幅（パターン幅）の異なる極細配線あるいは極細電極を少ないプロセス数で高精度に形成することを可能にした液晶表示パネルの製造方法とこの方法で製造した液晶表示パネルを提供することにある。
上記目的を達成するために、本発明の製造方法は、第１基板と第２基板との間に液晶を挟持し、前記第１の絶縁基板側には薄膜トランジスタを有する画素がマトリクス状に配置された液晶表示パネルの製造方法であって、
前記薄膜トランジスタが形成される前記第１基板の表面を、導電性インクの直描で形成できる幅広導電膜の形成部分を含む大部分は撥液性で、導電性インクの直描で形成できない幅狭導電膜の形成部分は親液性とする撥親液性処理工程と、
前記幅狭導電膜の形成部分に導電性インクを滴下し、当該幅狭導電膜の形成部分に前記親液性による導電性インクの流し込みを行って所要膜厚の幅狭導電膜を形成するためのインク膜を得る幅狭導電部インク膜形成工程と、
前記幅広導電膜の形成部分に導電性インクを直接描画により塗布し、所要膜厚の幅広導電膜を形成するためのインク膜を得る幅広導電部インク膜形成工程と、
前記幅狭導電部インク膜と前記幅広導電部インク膜を焼成して前記幅狭導電膜と前記幅広導電膜とするインク膜焼成工程と、
をこの順で含むことを特徴とする。
前記薄膜トランジスタが形成される前記第１基板の表面を、導電性インクの直描で形成できる幅広導電膜の形成部分を含む大部分は撥液性で、導電性インクの直描で形成できない幅狭導電膜の形成部分は親液性とする撥親液性処理工程と、
前記幅狭導電膜の形成部分に導電性インクを滴下し、当該幅狭導電膜の形成部分に前記親液性による導電性インクの流し込みを行って所要膜厚の幅狭導電膜を形成するためのインク膜を得る幅狭導電部インク膜形成工程と、
前記幅広導電膜の形成部分に導電性インクを直接描画により塗布し、所要膜厚の幅広導電膜を形成するためのインク膜を得る幅広導電部インク膜形成工程と、
前記幅狭導電部インク膜と前記幅広導電部インク膜を焼成して前記幅狭導電膜と前記幅広導電膜とするインク膜焼成工程と、
をこの順で含むことを特徴とする。
また、本発明の製造方法は、上記の幅狭導電部インク膜形成工程と幅広導電部インク膜形成工程の順序を入れ替えることができる。
そして、前記導電性インクの直接描画による前記幅広導電部インク膜形成工程を前記幅狭導電部インク膜の形成工程の前に行う場合は、当該導電性インクの一部を前記幅狭導電部インク膜の一部の上に重畳させることにより、また前記幅広導電部インク膜形成工程を前記幅狭導電部インク膜の形成工程の後に行う場合は、当該導電性インクの一部を前記幅広導電部インク膜の一部の上に重畳させることにより、前記インク膜焼成工程で前記幅狭導電膜と前記幅広導電膜を一体の導電性膜とすることを特徴とする。
また、本発明の製造方法は、前記導電性インクの直接描画による前記幅広導電部インク膜形成工程、あるいは前記幅狭導電部インク膜形成工程では、当該導電性インクの塗布量あるいは滴下量を制御することで、前記インク膜焼成工程で得られる幅広導電膜と前記幅狭導電膜の膜厚を等しくすることを特徴とする。
また、本発明の液晶表示パネルは、そのゲート配線が前記第１基板の内面に付与された撥液性部に導電性インクの直接描画でパターニングされたものであり、
ゲート電極が、第１基板の内面にゲート配線と一端を連結して能動層の領域に伸びる短冊状パターンに付与された親液性部に導電性インクの滴下でパターニングされたものであり、
ゲート電極の電極幅はゲート配線の配線幅と異なり、両者の膜厚が略々等しいことを特徴とする。
ゲート電極が、第１基板の内面にゲート配線と一端を連結して能動層の領域に伸びる短冊状パターンに付与された親液性部に導電性インクの滴下でパターニングされたものであり、
ゲート電極の電極幅はゲート配線の配線幅と異なり、両者の膜厚が略々等しいことを特徴とする。
本発明によれば、配線や電極の幅（パターン幅）の異なる極細配線あるいは極細電極を少ないプロセス数で高精度に形成することが可能になり、液晶表示パネルへの適用により、この製造方法とこの方法で製造した液晶表示パネルでは、その薄膜トランジスタのゲート配線から延びる微細な幅のゲート電極を少ないプロセス数で高精度に形成することを可能にして高精細表示の液晶表示パネルを得ることができる。
以下、本発明の実施の形態を説明する。以下では、液晶表示パネルの薄膜トランジスタに本発明を適用した例を説明する。先ず、本発明に至った経緯を撥親液コントラストパターンとインクジェット法の組み合わせを用いたインクの塗布特性の検証を参照して説明する。
図１は、撥親液コントラストパターンとインクジェットを利用したゲート配線およびゲート電極の形成を説明する模式図である。第１基板ＳＵＢ１は液晶表示パネルを構成するガラス板からなる薄膜トランジスタ基板である。この第１基板ＳＵＢ１の内面には、ガラスからのイオン湧き上がりを阻止し、表面平滑化するための下地膜（あるいは下地層）ＵＷが成膜されている。通常、下地膜ＵＷは窒化シリコンと酸化シリコンで構成される。
図１（ａ）のように、下地膜ＵＷの表面の大部分は撥液性ＲＡとし、ゲート配線形成部分ＧＬＡおよびゲート電極形成部分ＧＴＡは親液性ＦＡとしてある。ゲート電極形成部分ＧＴＡの配線幅Ｗｇｔはゲート配線形成部分ＧＬＡの配線幅Ｗｇｌより狭い（Ｗｇｔ＜Ｗｇｌ）。この親液性ＦＡ部分にインクジェットノズルＮＺから導電性インク滴Ｆ−ＩＫを滴下して塗布する（図１（ｂ））。これを焼成してゲート配線ＧＬおよびゲート配線ＧＬから延びるゲート電極ＧＴとで形成されたゲート配線/ゲート電極パターンが形成される。
図２は、撥親液コントラストパターンとインクジェットを利用して回路パターンの形成における課題を説明する模式図である。図２の（ａ）、（ｂ）の左側は平面を、右側にはＹ−Ｙ’線に沿った断面を示す。親液性とした領域への液体の盛り込み量は、原理的には撥液部で液体が接触するときの接触角で決まる。そのため、幅が狭い部分（細線部：幅狭部）ほど膜厚が薄くなり、図２（ａ）に示したように、矢印Ａで示したゲート電極ＧＴの先端部分にまで液が流れなくなり、また面積が広い矢印Ｂで示したゲート配線ＧＬとの接続部の角部で幅の広いゲート配線部に液が引き寄せられて液の盛り上がりによる溢れが発生する。
また、図２（ｂ）に示したように、撥親液コントラストパターンの全域に液体が流し込まれても、ゲート電極ＧＴ部分の膜厚は薄く、図２（ｂ）の右側に示したゲート配線ＧＬとゲート電極ＧＴの接続部分で膜厚がゲート配線ＧＬ部分よりも厚くなる。
図３は、撥親液コントラストパターンとインクジェットを利用した回路パターンの形成におけるゲート電極形成部を単独の親液性とした場合の液体の流し込み状態を説明する図である。ここでは、図３（ａ）に示したように、全域を撥液性ＲＡとした薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷのゲート電極形成部ＧＴＡのみに単独に親液性を付与した。親液性としたゲート電極形成部ＧＴＡにインクジェットのノズルＮＺで適量の導電性インクＦ-ＩＫを滴下したところ、図３（ｂ）に示したように、導電性インクＦ-ＩＫは幅が狭くてもゲート電極形成部ＧＴＡの領域の全部に確実に流し込まれた。
図４は、撥親液コントラストパターンとインクジェットを利用した回路パターンの形成におけるゲート配線形成部を単独の親液性とした場合の液体の流し込み状態を説明する図である。ここでは、図４（ａ）に示したように、全域を撥液性ＲＡとした薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷのゲート配線形成部ＧＬＡのみに単独に親液性を付与した。親液性としたゲート配線形成部ＧＬＡにインクジェットのノズルＮＺで適量の導電性インクＦ-ＩＫを滴下したところ、図４（ｂ）に示したように、ゲート配線形成部ＧＬＡの領域の全部に確実に流し込まれた。
図５は、撥親液コントラストパターンとインクジェットを利用した回路パターンの形成におけるゲート配線形成部とゲート電極形成部を連結してゲート配線/ゲート電極を親液性とした場合の液体の流し込み状態を説明する図である。ここでは、図５（ａ）に示したように、全域を撥液性ＲＡとした薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷのゲート配線形成部ＧＬＡとゲート電極形成部ＧＴＡに親液性ＦＡを付与した。両者の幅はＷｇｔ＜Ｗｇｌである。
親液性としたゲート電極形成部ＧＴＡのみにインクジェットのノズルＮＺで導電性インクＦ-ＩＫを滴下した。導電性インクＦ-ＩＫの滴下位置を丸点線ＴＰで示した。その結果、導電性インクＦ-ＩＫの大半は幅が広いゲート配線形成部ＧＬＡ側に流れ込んで、図５（ｂ）の矢印Ａで示したように、幅の狭いゲート電極形成部ＧＴＡにインクが塗布されない部分が生じた。また、導電性インクＦ-ＩＫをゲート電極形成部ＧＴＡに滴下し、次いでゲート配線形成部ＧＬＡに滴下した場合も図２で説明したような塗布むらや膜厚の変化が発生した。
以上の検証により、液体（インク）の流れ込みは、同じ線幅の限られた面積領域では、確実に予想通りの平衡安定化を実現する。しかし、ゲート配線とこれに接続するゲート電極のように、線幅が異なる、あるいは単位長さ当りの面積が異なるようなパターン上では、先ずより広い親液部面積が得られる箇所で液体が一体化することにより、界面エネルギーと表面自由エネルギーの双方を大きく低下させて安定化させる傾向にあると考えられる。
次に、更に加えられた液滴の挙動に対して、（a）表面エネルギーの増加に伴うが、ゲート電極部を含む親液部方向に広がることにより、発生する界面エネルギーの低下の方がエネルギー的に安定する、あるいは（b）親液部への液流れの進行に伴う界面エネルギーの低下よりも、現状の界面付近にとどまり、表面積のみをできるだけ小さくして表面自由エネルギーを下げた方がエネルギー的に安定する、という推進原理が考えられる。
なお、基板の表面に撥液性を持たせるには、当該表面の形成材が窒化シリコンの場合は、窒化シリコン自体の撥液性をそのまま利用する。基板表面が有機樹脂の場合は、フッ素を含有する官能基、あるいはシリコンを含む添加剤を当該樹脂に含ませる。あるいは、樹脂を塗布後、四フッ化炭素に代表されるフッ素系ガスを用いたプラズマ処理を行う。このようにして撥液性とした表面に光照射、あるいは電子ビームの照射で所望の幅とパターンで親液化処理を行う。この処理を撥親液化処理と称する。
幅広部と幅狭部とが接続するパターン、たとえば図１（ｂ）に示したような所望のゲート配線/ゲート電極パターンの確実な形成のためには、上記（a）の推進力による寄与が大きい。これには、より大きな撥親液コントラスト、並びに液体の粘性抵抗といったダイナミックスも関与する。現状では、撥親液コントラストは限界レベルに達している。又、粘性抵抗も、メタル含有率の観点から、これ以上下げられない限界に達している。このような限界状態において、少しでも上記（ｂ）の作用が加わった場合は、図３で説明した現象が発現し易いと推察される。
図６は、本発明による液晶表示パネルの製造法の実施例１を説明する模式図である。実施例１では、図６（a）に示したように、薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷの表面の大部分を撥液性ＲＡとし、ゲート電極形成部ＧＴＡのみを親液性ＦＡとする（ゲート配線形成部ＧＬＡも撥液性ＲＡ）。この撥親液化処理は前記の方法で行われるが、ここでは、特に後述するデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いる光走査で親液性を付与する。光走査を用いることで、インクジェットの直描では不可能とされる幅狭の親液性パターンを形成できる。
親液性ＦＡのゲート電極形成部ＧＴＡに導電性インク（例えば、溶媒に銀粒子を混入したメタルインクＦ−ＩＫ）を滴下し、滴下したインク膜がゲート電極形成部ＧＴＡに均一に広がった後、撥液性ＲＡのゲート配線形成部ＧＬＡにゲート配線をＩＪ直描で形成する（図６（ｂ））。なお、このとき、微視的に見れば、ＩＪ直描で滴下したゲート配線部のインクの端部の一部はゲート電極形成部ＧＴＡの端部の一部の上層に重なることになる。ゲート電極形成部ＧＴＡとゲート配線形成部ＧＬＡのインク膜の膜厚は、それぞれの部分におけるインクの滴下量で制御でき、焼成後側液晶表示パネルに得られる両者の膜厚を同等なものにすることができる。
実施例１によれば、ゲート電極形成部ＧＴＡとゲート配線形成部ＧＬＡの夫々の部位でのインク滴下量に応じた所望のゲート配線/ゲート電極パターンを確実に得ることができる（図６（ｃ））。したがって、ゲート配線ＧＬとゲート電極ＧＴは電気的に一体のものとして形成され、従来のようなホトリソプロセスも不要となり、全体として低コストで高精細の液晶表示パネルが得られる。
図７は、本発明による液晶表示パネルの製造法の実施例２を説明する模式図である。実施例２では、図７（a）に示したように、薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷの表面の大部分を撥液性ＲＡとし、ゲート電極形成部ＧＴＡのみを親液性ＦＡとする（ゲート配線形成部ＧＬＡも撥液性ＲＡ）。撥親液性処理は前記実施例と同様である。まず、撥液性ＲＡのゲート配線形成部ＧＬＡにゲート配線をＩＪ直描で形成する。その後、親液性ＦＡのゲート電極形成部ＧＴＡに実施例１と同様の導電性インクを滴下し、滴下したインク膜がゲート電極形成部ＧＴＡに均一に塗布する（図７（ｂ））。
このとき、微視的に見れば、ＩＪの滴下で塗布されたインクの一部は、ＩＪ直描で滴下したゲート配線部のインクの端部の一部に重なることになる。また、実施例２でも、ゲート電極形成部ＧＴＡとゲート配線形成部ＧＬＡのインク膜の膜厚は、それぞれの部分におけるインクの滴下量で制御でき、焼成後に得られる両者の膜厚を同等なものにすることができる。その結果、ゲート電極形成部ＧＴＡとゲート配線形成部ＧＬＡの夫々の部位でのインク滴下量に応じた所望のゲート配線/ゲート電極パターンを確実に得ることができる（図７（ｃ））。
上記した本発明の実施例１、実施例２において、パターン幅が広い大面積の撥液性部（ゲート配線形成部）上のインクとパターン幅が狭い小面積の親液性部（ゲート電極形成部）上のインクが一体化する場合、ゲート配線部の撥液性部では既に大きな界面エネルギーがあるため、この界面エネルギーの場に親液性部のゲート電極側のインクを引き込むことはエネルギー的に不利であると考えられる。したがって、このようなパターン形成法では、インク液が一体化しても夫々のインク液が互いに相手方に移動することはない。
実施例１、実施例２で説明した本発明における親液性の付与には、所定の開口パターンを有する露光マスク、ここではゲート電極形成部に対応する開口パターンをもつ露光マスクを用いて全面撥液性とした下地膜上に光照射する方法が一般的である。しかし、このような露光マスクはそれ自体が高価であるため、コスト削減の一方法として、光触媒を塗布した基板に対してデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いる光走査で親液性を付与するマスクレス露光が特許文献３に開示されている。
しかし、テレビ受像機用などに用いられる大型の液晶表示パネルにおいて、そのゲート配線とゲート電極の全てをＤＭＤを用いた走査で親液性化するには大幅な時間を要するため、実用化に至っていない。これに対し、本発明では、基板上で親液性化する面積がゲート電極形成部のみであるために露光すべき面積が圧倒的に狭い。
図８と図９は、本発明による液晶表示パネルの製造法の実施例３を説明する模式図である。実施例３では、図８に示したように、光触媒を全面に塗布した薄膜トランジスタ基板ＳＵＢ１にデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いた光走査でゲート電極形成部ＧＴＡに親液性部ＦＡを付与する。ＧＬＡはゲート配線形成部で、このゲート配線形成部を含め、ゲート電極形成部ＧＴＡ以外を撥液性ＲＡのままとする。
その後、図９に示したように、ゲート電極形成部ＧＴＡにＩＪにより導電性インクを滴下して、親液性部ＦＡにゲート電極ＧＴの導電性インクを流し込み、次いでゲート配線形成部ＧＬＡにＩＪ直描で導電性インクを塗布し、焼成して、ゲート電極ＧＴと接続したゲート配線ＧＬを形成する。図９はゲート配線ＧＬのインク膜を同図の右方から左方に直描して流し込んでいる過程を示している。この手順で形成した場合、ゲート配線ＧＬの一部はゲート電極ＧＴの一部の上に重なりあったものとなる。なお、先にゲート配線形成部ＧＬＡにＩＪ直描で導電性インクを塗布し、その後にゲート電極形成部ＧＴＡにＩＪにより導電性インクを滴下して、親液性部ＦＡにゲート電極ＧＴの導電性インクを流し込むこともできる。この場合は、ゲート電極ＧＴの一部がゲート配線ＧＬの一部の上に重なりあったものとなる。
このように、薄膜トランジスタ基板のゲート電極形成部ＧＴＡのみをＤＭＤを用いた走査で選択的に露光することで、大型の液晶表示パネルでも短時間で必要部分の親液性化が可能となり、液晶表示パネルの大幅なコスト低減が実現できる。
図１０と図１１は、本発明による液晶表示パネルの製造法の実施例４を説明する模式図である。実施例４では、図１０に示したように、まず、薄膜トランジスタ基板ＳＵＢ１のゲート電極形成部ＧＴＡの周りとゲート配線形成部ＧＬＡにＩＪで光触媒を塗布する。そして、デジタル・マイクロミラー・デバイス（ＤＭＤ）を用いた光走査でゲート電極形成部ＧＴＡに親液性部ＦＡを付与する。ゲート配線形成部を含め、ゲート電極形成部ＧＴＡ以外を撥液性ＲＡのままである。
その後、図１１に示したように、ゲート電極形成部ＧＴＡにＩＪにより導電性インクを滴下して、親液性部ＦＡにゲート電極ＧＴの導電性インクを流し込む。次いで、ゲート配線形成部ＧＬＡにＩＪ直描で導電性インクを塗布し、焼成して、ゲート電極ＧＴと接続したゲート配線ＧＬを形成する。なお、ゲート配線形成部ＧＬＡにＩＪ直描で導電性インクを塗布した際に、塗布された導電性インクは、その推進力でゲート電極ＧＴと接続する。図１１はゲート配線ＧＬのインク膜を同図の右方から左方に直描して流し込んでいる過程を示している。
この手順で形成した場合も、ゲート配線ＧＬの一部はゲート電極ＧＴの一部の上に重なりあったものとなる。なお、先にゲート配線形成部ＧＬＡにＩＪ直描で導電性インクを塗布し、その後にゲート電極形成部ＧＴＡにＩＪにより導電性インクを滴下して、親液性部ＦＡにゲート電極ＧＴの導電性インクを流し込むこともできる。この場合は、ゲート電極ＧＴの一部がゲート配線ＧＬの一部の上に重なりあったものとなる。
このように、本実施例でも、薄膜トランジスタ基板のゲート電極形成部ＧＴＡ近傍にのみ光触媒をＩＪで塗布してゲート電極形成部ＧＴＡをＤＭＤを用いた走査で選択的に露光するものであるため、光触媒の塗布作業時間とその塗布量が少なくて済み、かつ大型の液晶表示パネルでもより短時間で必要部分の親液性化が可能となり、液晶表示パネルの大幅なコスト低減が実現できる。
なお、上記の実施例３，４では、光触媒の塗布にＩＪを用いるものとして説明したが、本発明はこれに限るものではなく、スピン塗布やスクリーン印刷などの手法を用いることもできる。
図１２は、アクティブ・マトリクス型液晶表示装置の等価回路を説明する図である。図１２（ａ）は液晶表示パネル全体の回路図、図１２（ｂ）は図１２（ａ）における画素部ＰＸＬの拡大図である。図１２（ａ）において、表示パネルＰＮＬには多数の画素部ＰＸＬがマトリクス配列されており、各画素部ＰＸＬはゲート配線駆動回路ＧＤＲで選択され、データ配線(ソース配線とも言う)駆動回路ＤＤＲからの表示データ信号に応じて点灯される。
すなわち、ゲート配線駆動回路ＧＤＲによって選択されたゲート配線ＧＬに対応して、データ配線駆動回路ＤＤＲからデータ配線ＤＬを通して液晶表示パネルＰＮＬの画素部ＰＸＬにおける薄膜トランジスタＴＦＴに表示データ（電圧）が供給される。
図１１（ｂ）に示したように、画素部ＰＸＬを構成する薄膜トランジスタＴＦＴは、ゲート配線ＧＬとデータ配線ＤＬとの交差部に設けられる。薄膜トランジスタＴＦＴのゲート電極ＧＴはゲート配線ＧＬに接続し、薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではドレイン電極）ＳＤ２には、データ配線ＤＬが接続されている。
薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではソース電極）ＳＤ１は液晶（素子）ＬＣの画素電極ＰＸに接続される。液晶ＬＣは、画素電極ＰＸと共通電極ＣＴとの間にあって、画素電極ＰＸに供給されるデータ(電圧)により駆動される。なお、データを一時保持するための補助容量Ｃａがドレイン電極ＳＤ２と補助容量配線ＣＬとの間に接続されている。
実施例３、実施例４において、ゲート電極ＧＴの電極幅はゲート配線ＧＬの配線幅と異ならせて、両者の膜厚を略々等しくすることが望ましい。具体的には、ゲート電極ＧＴの電極幅はゲート配線ＧＬの配線幅より狭くする。
本発明による液晶表示パネルは、前記図１３におけるゲート配線ＧＬとゲート電極ＧＴは、前記した本発明の実施例の何れかによって形成されたものとなる。
本発明は、液晶表示パネルにおける薄膜トランジスタのゲート電極に限らず、他の配線や電極、あるいは各構成層パターン、シリコン基板などに形成する各種の半導体装置の配線や電極のさらなる幅狭化に対しても同様に適用できる。
ＳＵＢ１・・・第１基板（薄膜トランジスタ基板）、ＳＵＢ２・・・第２基板（カラーフィルタ基板）、ＧＬ・・・ゲート配線、ＧＴ・・・ゲート電極、ＧＩ・・・ゲート絶縁膜、ＵＷ・・・下地膜、ＲＡ・・・撥液性部、ＦＡ・・・親液性部、ＧＬＡ・・・ゲート配線形成部、ＧＴＡ・・・ゲート電極形成部、ＮＺ・・・ノズル、Ｆ-ＩＫ・・・導電性インク。
Claims (16)
- 第１基板と第２基板との間に液晶を挟持し、前記第１の絶縁基板側には薄膜トランジスタを有する画素がマトリクス状に配置された液晶表示パネルの製造方法であって、
前記薄膜トランジスタが形成される前記第１基板の表面を、導電性インクの直描で形成できる幅広導電膜の形成部分を含む大部分は撥液性で、導電性インクの直描で形成できない幅狭導電膜の形成部分は親液性とする撥親液性処理工程と、
前記幅狭導電膜の形成部分に導電性インクを滴下し、当該幅狭導電膜の形成部分に前記親液性による導電性インクの流し込みを行って所要膜厚の幅狭導電膜を形成するためのインク膜を得る幅狭導電部インク膜形成工程と、
前記幅広導電膜の形成部分に導電性インクを直接描画により塗布し、所要膜厚の幅広導電膜を形成するためのインク膜を得る幅広導電部インク膜形成工程と、
前記幅狭導電部インク膜と前記幅広導電部インク膜を焼成して前記幅狭導電膜と前記幅広導電膜とするインク膜焼成工程と、
をこの順で含むことを特徴とする液晶表示パネルの製造方法。 - 請求項１において、
前記導電性インクの直接描画による前記幅広導電部インク膜形成工程では、当該導電性インクの一部を前記幅狭導電部インク膜の一部の上に重畳させることにより、前記インク膜焼成工程で前記幅狭導電膜と前記幅広導電膜を一体の導電性膜とすることを特徴とする液晶表示パネルの製造方法。 - 請求項１において、
前記導電性インクの直接描画による前記幅広導電部インク膜形成工程では、当該導電性インクの塗布量を制御することで、前記インク膜焼成工程で得られる前記幅狭導電膜の膜厚に等しい導電性膜とすることを特徴とする液晶表示パネルの製造方法。 - 請求項１において、
前記撥親液性処理工程では、前記第１基板の表面層に、撥液性を有して光の照射で親液性となる母材を用い、前記幅狭導電膜の形成部分に光を照射して親液性とすることを特徴とする液晶表示パネルの製造方法。 - 請求項２において、
前記幅広導電膜は前記薄膜トランジスタのゲート配線であり、前記幅狭導電膜はゲ−ト電極であることを特徴とする液晶表示パネルの製造方法。 - 第１基板と第２基板との間に液晶を挟持し、前記第１の絶縁基板側には薄膜トランジスタを有する画素がマトリクス状に配置された液晶表示パネルの製造方法であって、
前記薄膜トランジスタが形成される前記第１基板の表面を、導電性インクの直描で形成できる幅広導電膜の形成部分を含む大部分は撥液性で、導電性インクの直描で形成できない幅狭導電膜の形成部分は親液性とする撥親液性処理工程と、
前記幅広導電膜の形成部分に導電性インクを直接描画により塗布し、所要膜厚の幅広導電膜を形成するためのインク膜を得る幅広導電部インク膜形成工程と、
前記幅狭導電膜の形成部分に導電性インクを滴下し、当該幅狭導電膜の形成部分に前記親液性による導電性インクの流し込みを行って所要膜厚の幅狭導電膜を形成するためのインク膜を得る幅狭導電部インク膜形成工程と、
前記幅狭導電部インク膜と前記幅広導電部インク膜を焼成して前記幅狭導電膜と前記幅広導電膜とするインク膜焼成工程と、
をこの順で含むことを特徴とする液晶表示パネルの製造方法。 - 請求項６において、
前記導電性インクの流し込みによる前記幅狭導電部インク膜形成工程では、当該導電性インクの一部を前記幅広導電部インク膜の一部の上に重畳させることにより、前記インク膜焼成工程で前記幅広導電膜と前記幅狭導電膜を一体の導電性膜とすることを特徴とする液晶表示パネルの製造方法。 - 請求項６において、
前記導電性インクの流し込みによる前記幅狭導電部インク膜形成工程では、当該導電性インクの滴下量を制御することで、前記インク膜焼成工程で得られる前記幅広導電膜の膜厚に等しい導電性膜とすることを特徴とする液晶表示パネルの製造方法。 - 請求項６において、
前記撥親液性処理工程では、前記第１基板の表面層に、撥液性を有して光の照射で親液性となる母材を用い、前記幅狭導電膜の形成部分に光を照射して親液性とすることを特徴とする液晶表示パネルの製造方法。 - 請求項７において、
前記幅広導電膜は前記薄膜トランジスタのゲート配線であり、前記幅狭導電膜はゲ−ト電極であることを特徴とする液晶表示パネルの製造方法。 - 複数のゲート配線から能動層の領域に延びるゲート電極を有する薄膜トランジスタが形成された第１基板と、カラーフィルタ層と対向電極が形成された第２基板と、前記第１基板の内面の最上層に成膜された第１配向膜と前記第２基板の最上層に成膜された第２配向膜との間に封入された液晶層とを有する液晶表示パネルであって、
前記ゲート配線は、前記第１基板の内面に付与された撥液性部に導電性インクの直接描画でパターニングされたものであり、
前記ゲート電極は、前記第１基板の内面に前記ゲート配線と一端を連結して前記能動層の領域に伸びる短冊状パターンに付与された親液性部に導電性インクの滴下でパターニングされたものであり、
前記ゲート電極の電極幅は前記ゲート配線の配線幅と異なり、両者の膜厚が略々等しいことを特徴とする液晶表示パネル。 - 請求項１１において、
前記ゲート電極と前記ゲート配線との連結部では、前記ゲート電極の端部の一部が前記ゲート配線の端部の下側にあることを特徴とする液晶表示パネル。 - 請求項１１において、
前記ゲート電極と前記ゲート配線との連結部では、前記ゲート配線の端部の一部が前記ゲート電極の端部の下側にあることを特徴とする液晶表示パネル。 - 複数のゲート配線から能動層の領域に延びるゲート電極を有する薄膜トランジスタが形成された第１基板と、カラーフィルタ層と対向電極が形成された第２基板と、前記第１基板の内面の最上層に成膜された第１配向膜と前記第２基板の最上層に成膜された第２配向膜との間に封入された液晶層とを有する液晶表示パネルであって、
前記ゲート配線は、前記第１基板の内面の当該ゲート配線部の領域に付与された撥液性部に導電性インクの直接描画でパターニングされたものであり、
前記ゲート電極は、前記第１基板の内面に当該ゲート電極よりも広い領域に形成された撥液領域で囲まれ、前記ゲート配線と一端を連結して前記能動層の領域に伸びる短冊状パターンに付与された親液性部に導電性インクの滴下でパターニングされたものであり、
前記ゲート電極の電極幅は前記ゲート配線の配線幅と異なり、両者の膜厚が略々等しいことを特徴とする液晶表示パネル。 - 請求項１４において、
前記ゲート電極と前記ゲート配線との連結部では、前記ゲート電極の端部の一部が前記ゲート配線の端部の下側にあることを特徴とする液晶表示パネル。 - 請求項１４において、
前記ゲート電極と前記ゲート配線との連結部では、前記ゲート配線の端部の一部が前記ゲート電極の端部の下側にあることを特徴とする液晶表示パネル。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007122731A JP4235921B2 (ja) | 2006-09-21 | 2007-05-07 | 液晶表示パネルの製造方法および液晶表示パネル |
| TW096131557A TW200828451A (en) | 2006-09-21 | 2007-08-24 | Manufacturing method of liquid crystal display panel and liquid crystal display panel |
| KR1020070087343A KR100933396B1 (ko) | 2006-09-21 | 2007-08-30 | 액정 표시 패널의 제조 방법 및 액정 표시 패널 |
| CN2007101483254A CN101149506B (zh) | 2006-09-21 | 2007-08-31 | 液晶显示面板的制造方法以及液晶显示面板 |
| DE602007011882T DE602007011882D1 (de) | 2006-09-21 | 2007-09-19 | Verfahren zur Herstellung einer Flüssigkristallanzeige |
| EP07253703A EP1953588B1 (en) | 2006-09-21 | 2007-09-19 | Manufacturing method for a liquid crystal display panel |
| AT07253703T ATE495478T1 (de) | 2006-09-21 | 2007-09-19 | Verfahren zur herstellung einer flüssigkristallanzeige |
| US11/859,022 US7626650B2 (en) | 2006-09-21 | 2007-09-21 | Liquid crystal display panel manufacturing method and liquid crystal display panel |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006255321 | 2006-09-21 | ||
| JP2007122731A JP4235921B2 (ja) | 2006-09-21 | 2007-05-07 | 液晶表示パネルの製造方法および液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008102485A JP2008102485A (ja) | 2008-05-01 |
| JP4235921B2 true JP4235921B2 (ja) | 2009-03-11 |
Family
ID=39224532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007122731A Expired - Fee Related JP4235921B2 (ja) | 2006-09-21 | 2007-05-07 | 液晶表示パネルの製造方法および液晶表示パネル |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7626650B2 (ja) |
| EP (1) | EP1953588B1 (ja) |
| JP (1) | JP4235921B2 (ja) |
| KR (1) | KR100933396B1 (ja) |
| CN (1) | CN101149506B (ja) |
| AT (1) | ATE495478T1 (ja) |
| DE (1) | DE602007011882D1 (ja) |
| TW (1) | TW200828451A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235921B2 (ja) * | 2006-09-21 | 2009-03-11 | 株式会社フューチャービジョン | 液晶表示パネルの製造方法および液晶表示パネル |
| US8114720B2 (en) | 2008-12-25 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI386689B (zh) * | 2009-12-02 | 2013-02-21 | Au Optronics Corp | 彩色濾光片基板及其製造方法 |
| KR101902922B1 (ko) | 2011-03-03 | 2018-10-02 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 |
| TW201243665A (en) * | 2011-04-22 | 2012-11-01 | Young Lighting Technology Corp | Fabrication method of touch device |
| JP5756422B2 (ja) * | 2012-03-05 | 2015-07-29 | 富士フイルム株式会社 | パターン形成方法 |
| US11396610B2 (en) * | 2015-07-03 | 2022-07-26 | National Research Council Of Canada | Method of printing ultranarrow line |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251550B1 (en) | 1998-07-10 | 2001-06-26 | Ball Semiconductor, Inc. | Maskless photolithography system that digitally shifts mask data responsive to alignment data |
| JP3679943B2 (ja) | 1999-03-02 | 2005-08-03 | 大日本印刷株式会社 | パターン形成体の製造方法 |
| JP2000340928A (ja) * | 1999-05-28 | 2000-12-08 | Mitsubishi Paper Mills Ltd | プリント基板直描作製方法 |
| AU2002337822A1 (en) * | 2001-10-05 | 2003-04-22 | Superior Micropowders Llc | Low viscosity precursor compositions and methods for the deposition of conductive electronic features |
| JP3805273B2 (ja) * | 2002-03-29 | 2006-08-02 | Ｕｈｔ株式会社 | 積層型電子部品の製造装置 |
| JP2003318193A (ja) | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
| JP4170049B2 (ja) * | 2002-08-30 | 2008-10-22 | シャープ株式会社 | パターン形成基材およびパターン形成方法 |
| JP4098039B2 (ja) * | 2002-08-30 | 2008-06-11 | シャープ株式会社 | パターン形成基材およびパターン形成方法 |
| JP3821079B2 (ja) * | 2002-09-24 | 2006-09-13 | セイコーエプソン株式会社 | 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体 |
| WO2005059990A1 (en) * | 2003-12-02 | 2005-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and semiconductor device and method for manufacturing the same |
| EP1622435A1 (en) * | 2004-07-28 | 2006-02-01 | ATOTECH Deutschland GmbH | Method of manufacturing an electronic circuit assembly using direct write techniques |
| JP4399337B2 (ja) * | 2004-09-13 | 2010-01-13 | 株式会社フューチャービジョン | 平面パターンを有する基板およびそれを用いた表示装置 |
| JP2006114585A (ja) * | 2004-10-13 | 2006-04-27 | Seiko Epson Corp | 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器 |
| JP2006147827A (ja) * | 2004-11-19 | 2006-06-08 | Seiko Epson Corp | 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器 |
| JP4792228B2 (ja) * | 2005-01-28 | 2011-10-12 | シャープ株式会社 | 表示装置 |
| JP4235921B2 (ja) * | 2006-09-21 | 2009-03-11 | 株式会社フューチャービジョン | 液晶表示パネルの製造方法および液晶表示パネル |
-
2007
- 2007-05-07 JP JP2007122731A patent/JP4235921B2/ja not_active Expired - Fee Related
- 2007-08-24 TW TW096131557A patent/TW200828451A/zh not_active IP Right Cessation
- 2007-08-30 KR KR1020070087343A patent/KR100933396B1/ko active IP Right Grant
- 2007-08-31 CN CN2007101483254A patent/CN101149506B/zh not_active Expired - Fee Related
- 2007-09-19 DE DE602007011882T patent/DE602007011882D1/de active Active
- 2007-09-19 EP EP07253703A patent/EP1953588B1/en not_active Not-in-force
- 2007-09-19 AT AT07253703T patent/ATE495478T1/de not_active IP Right Cessation
- 2007-09-21 US US11/859,022 patent/US7626650B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101149506B (zh) | 2010-06-09 |
| EP1953588A1 (en) | 2008-08-06 |
| ATE495478T1 (de) | 2011-01-15 |
| EP1953588B1 (en) | 2011-01-12 |
| CN101149506A (zh) | 2008-03-26 |
| TW200828451A (en) | 2008-07-01 |
| KR20080027131A (ko) | 2008-03-26 |
| US7626650B2 (en) | 2009-12-01 |
| TWI349971B (ja) | 2011-10-01 |
| US20080074573A1 (en) | 2008-03-27 |
| DE602007011882D1 (de) | 2011-02-24 |
| KR100933396B1 (ko) | 2009-12-22 |
| JP2008102485A (ja) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6347937B2 (ja) | 液晶表示装置 | |
| JP4235921B2 (ja) | 液晶表示パネルの製造方法および液晶表示パネル | |
| US7767504B2 (en) | Methods for forming film patterns by disposing a liquid within a plural-level partition structure | |
| US7102722B2 (en) | Liquid crystal display and a fabricating method thereof | |
| US7799407B2 (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
| US20080291384A1 (en) | Display apparatus and method of manufacturing the same | |
| JP4598663B2 (ja) | 表示装置とその製造方法 | |
| US7248312B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| JP2007171237A (ja) | カラーフィルタ基板、液晶表示装置および電子機器、カラーフィルタ基板の製造方法および液晶表示装置の製造方法 | |
| JP2008033037A (ja) | 液晶表示装置 | |
| JP4876470B2 (ja) | 表示素子 | |
| JP4565572B2 (ja) | 液晶表示パネルの製造方法 | |
| CN110703504A (zh) | 显示装置、显示装置用基板及其制造方法 | |
| WO2008044364A1 (fr) | Affichage à cristaux liquides | |
| JP4792228B2 (ja) | 表示装置 | |
| JP6960002B2 (ja) | 液晶表示装置 | |
| JP3967347B2 (ja) | 配線形成基板及びそれを用いた表示装置 | |
| JP2020008887A (ja) | 液晶表示装置 | |
| WO2008032481A1 (fr) | Appareil d'affichage à cristaux liquides | |
| KR100687352B1 (ko) | 스페이서 패턴을 갖는 액정표시장치 | |
| JP6810718B2 (ja) | 表示装置、及び表示装置の製造方法 | |
| JP4643956B2 (ja) | 表示装置の製造方法 | |
| JP2008065012A (ja) | 液晶表示パネル | |
| JP2006221059A (ja) | 表示装置用基板およびこの表示装置用基板を用いた画像表示装置 | |
| JP2022000717A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4235921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |