JP2003318193A

JP2003318193A - デバイス、その製造方法及び電子装置

Info

Publication number: JP2003318193A
Application number: JP2002119967A
Authority: JP
Inventors: Kazuo Yudasaka; 一夫湯田坂; Masahiro Furusawa; 昌宏古沢; Takashi Aoki; 敬青木
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-04-22
Filing date: 2002-04-22
Publication date: 2003-11-07

Abstract

(57)【要約】【課題】液体材料を使用して製造されるデバイスにお
いて、ゲート電極とソース／ドレイン領域との短絡が生
じにくい構造を備えるデバイスを提供する。【解決手段】デバイスは、絶縁基板(11)と、この絶縁
基板の上に形成されたゲート電極膜(14)と、ゲート電極
膜の上に形成されたゲート絶縁膜(15)と、ゲート絶縁膜
上のゲート電極膜に対応する位置に形成された相対的に
低不純物濃度の半導体膜(17)と、低不純物濃度の半導体
膜の上に形成された分離膜(20)と、低不純物濃度の半導
体膜と分離膜の両側に夫々形成された相対的に高不純物
濃度の半導体膜(24,25)と、を含み、半導体膜(24,25)を
液体材料で成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置、プ
ラズマディスプレイ、有機ＥＬ表示装置などの電気光学
装置や各種電子装置に使用されるデバイス及びその製造
方法に関し、特に、液体材料を使用した薄膜デバイス及
びその製造方法に関する。

【０００２】

【従来の技術】薄膜デバイスは１つ又はそれ以上の薄膜
トランジスタを含んでいる。薄膜トランジスタは、例え
ば、基板、半導体膜、ゲート電極、ソース電極、ドレイ
ン電極、ゲート絶縁膜、層間絶縁膜、保護膜などを含ん
で構成されている。これ等の膜は、一般に、ＣＶＤ法や
スパッタ法等によって材料を基板上に堆積することによ
って形成されている。更に、形成された半導体膜にゲー
トをマスクとする不純物イオンの打ち込みや不純物の熱
拡散を行ってトランジスタのソース領域及びドレイン領
域を形成している。

【０００３】

【発明が解決しようとする課題】しかしながら、デバイ
スの製造過程において使用されるＣＶＤ法やスパッタ
法、イオン注入法等は基板を真空雰囲気中やプラズマ雰
囲気中で処理することを必要とし、処理装置が大がかり
で高価であり、可燃性,毒性などを有する取り扱いの難
しい材料ガスを使用する。また、熱拡散を使用するプロ
セスでは、不純物を固相拡散させるために基板を高温状
態で数１０分程度保持する必要があり、耐熱性の低いガ
ラス基板等を使用する薄膜デバイスには好ましくない。

【０００４】そこで、本発明は、可及的に大気圧雰囲気
中でデバイスを製造することを可能とするデバイスの製
造方法を提供することを目的とする。

【０００５】また、本発明は、より取り扱いの容易な材
料を使用してデバイスを製造することを可能とするデバ
イスの製造方法を提供することを目的とする。

【０００６】また、本発明は、材料の使用効率を高めて
未使用材料の排出を減らし、後工程における中和処理負
担の少ない（あるいは環境負荷の小さい）デバイスの製
造方法を提供することを目的とする。

【０００７】また、本発明は、上記のような目的の製造
プロセスであってもよりチャネル幅の狭いデバイスを製
造することを可能とするデバイスの製造方法を提供する
ことを目的とする。

【０００８】また、本発明は、液体材料を使用するデバ
イスの製造方法において、ゲート電極とソース・ドレイ
ン領域との短絡が生じにくい製造方法を提供することを
目的とする。

【０００９】また、本発明は、液体材料を使用して製造
されるデバイスにおいて、ゲート電極とソース・ドレイ
ン領域との短絡が生じにくい構造を備えるデバイスを提
供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
本発明のデバイスは、絶縁基板と、上記絶縁基板の上に
形成されたゲート電極膜と、上記ゲート電極膜の上に形
成されたゲート絶縁膜と、上記ゲート絶縁膜上の上記ゲ
ート電極膜に対応する位置に形成された相対的に低不純
物濃度の半導体膜（真性半導体膜であっても良い）と、
上記低不純物濃度の半導体膜の上に形成された分離膜
と、上記低不純物濃度の半導体膜と上記分離膜の両側に
夫々形成された相対的に高不純物濃度の半導体膜（例え
ば、ソース領域／ドレイン領域）と、を含む。なお、上
記低不純物濃度の半導体膜は真性半導体膜であっても良
い。

【００１１】かかる構成とすることによってチャネル幅
の狭いトランジスタを形成することが容易となる。ま
た、高不純物濃度の半導体膜を液体材料を使用して成膜
するときに、分離膜の両側に液体材料を塗布することで
当該高不純物濃度半導体膜の位置が自己整合的に定まる
ので好都合である。

【００１２】好ましくは、上記分離膜は絶縁膜によって
構成され、上記高不純物濃度の半導体膜同士を分離して
直接的な電気的接続を阻止する。それにより、液体材料
を使用する半導体膜の成膜が容易となり、成膜の際に短
絡も生じ難い。

【００１３】好ましくは、上記高不純物濃度の半導体膜
は不純物と半導体材料とを含む液体材料に熱処理を施し
て形成される。

【００１４】好ましくは、上記液体材料は光重合性を有
するシラン化合物の溶液に、紫外線を照射することによ
り光重合してなる高次シランを含む。例えば、環状構造
を持つシクロペンタシランＳｉ_５Ｈ_１０はＵＶ（紫外
線）の照射によって容易に光重合反応が起こり、より高
次のシラン化合物となる。例えば、分子量１８００程度
のものが生成されることが確認された。これは、直鎖の
Ｓｉ_６Ｈ_１４の分子量１８２と比べても非常に大きい。
高次シランの溶液は、基板への濡れ性を示し、非常に綺
麗に基板への塗布を行うことができる。また、高次シラ
ンでは分子量が高いほど、反応性が下がるため、より取
り扱いが安全である。高次シランはその沸点がその分解
点よりも高い。沸点が高い高次シランは、加熱焼成の際
においてもシリコン膜を形成する前に蒸発してしまうと
いう問題が生じない。また、沸点が高いことによって、
プロセスの昇温速度を緩やかにしたり、減圧しながら比
較的低温で加熱する等のプロセスが許容されるようにな
る。これは、シリコン同士の結合速度を制御するだけで
なく、「シリコン膜を形成するほどの高温ではないが、
溶媒の沸点よりは高い温度を維持する」ことによってシ
リコン膜中からシリコンの特性劣化の原因となる溶媒を
効率よく減らすことを可能として具合がよい。なお、環
状構造を持つシラン化合物、例えば、上述のシクロペン
タシランＳｉ_５Ｈ_１０の他に、環状のシラン化合物Ｓｉ
_ｎＨ_２ｎ（ただし、Ｎ＞３）、２つ以上の環を持つシラ
ン化合物Ｓｉ_ｎＨ_２ｎ−２（ただし、ｎ＞４）、その
他、最低一つは環状構造を持つ水素化硅素及びそのハロ
ゲン置換体も適用可能と考えられる。

【００１５】本発明のデバイスの製造方法は、絶縁基板
にゲート電極膜を形成するゲート電極膜形成工程と、上
記絶縁基板及び上記ゲート電極膜上にゲート絶縁膜を形
成するゲート絶縁膜形成工程と、上記絶縁膜上にトラン
ジスタのソース領域、チャネル領域及びドレイン領域と
なるべき半導体膜を形成する半導体膜形成工程と、上記
半導体膜の上記チャネル領域上を覆うように分離膜を形
成する分離膜形成工程と、上記半導体膜上の上記分離膜
の両側に不純物材料と半導体材料とを含む液体材料をそ
れぞれ塗布して塗布膜を形成する塗布膜形成工程と、上
記分離膜の両側にそれぞれ形成された塗布膜に熱処理を
加えて上記半導体膜のソース領域及びドレイン領域を形
成するソース領域及びドレイン領域形成工程と、上記ソ
ース領域及び前記ドレイン領域にそれぞれソース電極及
びドレイン電極を形成する電極形成工程と、を含む。

【００１６】また、本発明のデバイスの製造方法は、絶
縁基板にゲート電極膜を形成するゲート電極膜形成工程
と、上記絶縁基板及び上記ゲート電極膜上にゲート絶縁
膜を形成するゲート絶縁膜形成工程と、上記絶縁膜上に
トランジスタのソース領域、チャネル領域及びドレイン
領域となるべき半導体膜を形成する半導体膜形成工程
と、上記半導体膜の上記チャネル領域上を覆うように分
離膜を形成する分離膜形成工程と、上記半導体膜上の上
記分離膜の両側に不純物材料と半導体材料とを含む液体
材料をそれぞれ塗布して塗布膜を形成する塗布膜形成工
程と、上記分離膜の両側にそれぞれ形成された塗布膜に
熱処理を加えて不純物ドープ半導体膜を形成して、上記
半導体膜のソース領域及びドレイン領域を形成するソー
ス領域及びドレイン領域形成工程と、上記基板上に層間
絶縁膜を形成する層間絶縁膜形成工程と、上記層間絶縁
膜を貫通して上記ソース領域及び上記ドレイン領域とそ
れぞれ接続するソース電極及びドレイン電極を形成する
電極形成工程と、を含む。

【００１７】かかる構成とすることによって、チャネル
幅の狭いトランジスタを形成することが容易となる。ま
た、高不純物濃度の半導体膜を液体材料を使用して成膜
するときに、分離膜の両側に液体材料を塗布することで
当該高不純物濃度半導体膜の位置がチャネル領域の両側
に自己整合的に定まるので好都合である。

【００１８】好ましくは、上記ゲート電極膜形成工程
は、導電材料を含有する液体材料を液滴吐出法によって
上記絶縁基板に塗布し、これに熱処理を加えることによ
って上記ゲート電極膜を形成する。それにより、スパッ
タ装置を使用せずに導電膜を形成することが可能とな
る。導電材料としては、リン、ボロン等の不純物を高濃
度で含むシリコン材料（例えば、シクロペンタシランの
ベンゼン溶液にリン又はホウ素を含有する物資を添加し
たもの）、銀、金、銅、インジウム、錫などの金属微粒
子の懸濁液等を使用可能である。

【００１９】好ましくは、上記絶縁基板には、予め、上
記ゲート電極膜のパターンに対応して親液性の膜と撥液
性の膜とを塗り分けた下地処理がなされる。それによ
り、液滴吐出法による液体材料の塗布膜（パターニン
グ）をより確実に形成する。

【００２０】好ましくは、上記絶縁基板には、上記ゲー
ト電極膜のパターンに対応した溝が形成され、この溝内
に上記金属含有の液体材料を塗布する。それにより、基
板に形成した溝をバンク（隔壁、堰あるいは土手）とし
て液滴吐出法による液体材料の塗布膜（パターニング）
をより確実に形成する。

【００２１】好ましくは、上記絶縁基板の溝はフォトレ
ジスト膜をパターニングして形成される。それにより、
液体材料による塗布膜の形成後にバンクとなった膜を除
去することを容易に可能とする。

【００２２】好ましくは、上記絶縁基板の溝は絶縁膜を
パターニングして形成される。

【００２３】好ましくは、上記絶縁基板の溝は上記ゲー
ト電極膜の膜厚と略等しい深さに形成される。それによ
り、ゲート電極膜を絶縁基板と面一（平坦）に形成し、
ゲート電極を突起させないことによって、後の成膜プロ
セスを容易にする。

【００２４】好ましくは、上記ゲート絶縁膜形成工程
は、液体材料を塗布して上記ゲート絶縁膜を形成するも
のである。絶縁膜の液体材料としては、例えば、ポリペ
ルヒドロシラザン（以下、「ポリシラザン」と略称す
る。）を含む。ポリシラザンに酸素含有の雰囲気下で熱
処理を加えると、シリコン酸化膜が得られる。

【００２５】好ましくは、上記半導体膜形成工程は、半
導体材料を含有する液体材料を塗布して、これに熱処理
を加えることによって半導体膜を形成する。この半導体
膜の液体材料は光重合性を有するシラン化合物の溶液
に、紫外線を照射することにより光重合してなる高次シ
ランを含有する。上述したように、例えば、シクロペン
タシランに紫外線を照射して高次シランとする。高次シ
ランは上述のように分子量が大きく、塗布性が良い。ま
た、固化、溶剤の除去、焼成の各処理温度が液体材料プ
ロセスに向いている。

【００２６】好ましくは、上記半導体膜の液体材料を液
滴吐出法で塗布する。

【００２７】好ましくは、上記ゲート絶縁膜上には、予
め、上記トランジスタの形成領域のパターンに対応して
親液性の膜と撥液性の膜とを塗り分けた下地処理がなさ
れる。それにより、塗布膜をより確実に形成することが
可能となる。

【００２８】好ましくは、上記ゲート絶縁膜上には、上
記トランジスタの形成領域のパターンに対応した凹部が
形成され、この凹部内に前記半導体膜の液体材料が塗布
される。それにより、塗布膜をより確実に形成すること
が可能となる。

【００２９】好ましくは、上記ゲート絶縁膜上に形成さ
れる凹部は、レジスト膜又は絶縁膜をパターニングして
形成される。それにより、当該凹部を素子形成領域を画
定するバンクとして使用することが出来る。

【００３０】好ましくは、上記ゲート絶縁膜及び上記半
導体膜をＰＥＣＶＤ法によって連続的に形成する。それ
により、ゲート絶縁膜とシリコン膜との界面の性能を向
上させることが可能となる。

【００３１】好ましくは、上記分離膜形成工程は、上記
半導体膜を覆う分離用絶縁膜を形成する工程と、上記分
離用絶縁膜上にフォトレジストを塗布する工程と、上記
絶縁基板の背面側から上記ゲート電極膜をマスクとして
前記フォトレジストを露光し、現像する工程と、上記現
像されたフォトレジストをマスクとして上記分離用絶縁
膜をエッチングし、上記チャネル領域上を覆う分離膜を
形成する工程と、を含む。それにより、ゲート電極膜を
マスクとして利用してチャネル上に分離膜を形成するこ
とが出来る。

【００３２】好ましくは、上記分離膜は、上記分離用絶
縁膜と上記フォトレジストとの積層膜によって形成され
る。それにより、分離膜の高さを高くして不純物ドープ
半導体膜の膜厚を大きく設定でき、分離膜の左右で不純
物半導体膜を確実に分離することが出来る。

【００３３】好ましくは、上記塗布膜形成工程の液体材
料は、光重合性を有するシラン化合物の溶液に紫外線を
照射することにより光重合してなる高次シランと比較的
に高濃度の不純物とを含む。

【００３４】好ましくは、上記ソース領域及びドレイン
領域形成工程の熱処理は第１の熱処理工程を含み、この
第１の熱処理工程は、上記塗布膜に上記液体材料の溶媒
の気化温度を超える熱を加えて、該塗布膜から溶媒を除
去して固体化する。気化温度は溶媒によって異なるが、
通常、８０〜２００℃である。ポリイミドのように、こ
れよりも高い気化温度のものもある。第１の熱処理で上
記塗布膜から溶媒を除去して塗布膜を固化し、上記フォ
トレジスト膜を残さない場合には、この後で除去する。

【００３５】好ましくは、上記ソース領域及びドレイン
領域形成工程の熱処理は、更に、第２の熱処理工程を含
み、この第２の熱処理工程は、上記固体化した各塗布膜
が半導体膜として機能するように行われ、導電性を有す
る不純物ドープ半導体膜が形成される。また、熱処理条
件によっては、該半導体膜が結晶化されたり、その下層
の半導体膜に不純物が拡散し、不純物ドープ半導体膜の
抵抗値をより低減することができる。第1、第2の熱処理
は連続的に行ってもよい。

【００３６】好ましくは、上記ソース領域及びドレイン
領域形成工程の熱処理は、更に、第３の熱処理工程を含
み、この第３の熱処理工程は、上記非晶質半導体膜に高
温短時間の熱処理を施して多晶質半導体膜を形成すると
共に、その下層の半導体膜に不純物を拡散して不純物ド
ープ半導体膜を形成し、この不純物ドープ半導体膜の抵
抗値を低減する。第１、第２及び第３の熱処理は、連続
的に行っても良く、第２及び第３の熱処理を連続的に行
っても良い。また、第２の熱処理を省略して第３の熱処
理だけを行っても良い。第３の熱処理工程の熱処理は、
例えば、高温短時間のレーザアニールや急速急冷を行え
るラピッドサーマルアニールである。

【００３７】好ましくは、上記ソース領域及びドレイン
領域形成工程の第３の熱処理はレーザアニール又はラピ
ッドサーマルアニール（ＲＴＡ）であり、上記固体化し
た各塗布膜からその下層の半導体膜に不純物を拡散して
上記不純物ドープ半導体膜を形成すると共に、この不純
物ドープ半導体膜の抵抗値を低減する。

【００３８】好ましくは、上記ソース領域及びドレイン
領域形成工程の第３の熱処理はレーザアニール又はラピ
ッドサーマルアニールであり、当該レーザの照射エネル
ギを制御することによって上記不純物ドープ半導体膜の
低抵抗化と同時に前記チャネル領域の半導体膜の結晶化
を行う。

【００３９】好ましくは、上記電極形成工程は、上記ソ
ース電極及びドレイン電極を金属含有の液体材料を液滴
吐出法によって塗布し、これに熱処理を加えることによ
って上記ソース電極及びドレイン電極を形成するもので
ある。

【００４０】上述したデバイスは液晶表示器、有機ＥＬ
表示器等の電気光学装置の駆動素子として使用可能であ
り、これ等の電気光学装置を含む電子装置やその他の電
子装置にも適用可能である。

【００４１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ説明する。なお、本発明において、
液滴出法とは、液滴を所望の領域に吐出することによ
り、被吐出物を含む所望パターンを形成する方法であ
り、インクジェット法と呼ぶこともある。ただし、この
場合、吐出する液滴は印刷物に用いられる所謂インクで
はなく、デバイスを構成する材料物質を含む液状体であ
る。この材料物質は、例えば、デバイスを構成する導電
物質又は絶縁物質として機能し得る物質を含むものであ
る。更に、液滴吐出法とは、吐出時に噴霧されるものに
限らず、液状体の１滴１滴が連続するように吐出される
場合も含む。

【００４２】図１は、本発明のデバイスの構成例を示し
ている。同図には、デバイスである薄膜トランジスタが
示されており、ガラスなどの絶縁基板１１の上に下地保
護膜１２が形成され、この上にゲート電極膜１４が形成
されている。ゲート電極膜１４の上にゲート絶縁膜１５
を介してソース領域２４、チャネル領域１７、ドレイン
領域２５が形成されている。チャネル領域１７はソース
領域２４及びチャネル領域１７に挟まれており、チャネ
ル領域１７の上部には、分離膜２０が配置されている。
分離膜はシリコン酸化膜などの絶縁膜によって構成され
ている。ソース領域２４、分離膜２０、ドレイン領域２
５は層間絶縁膜２６によって被覆されている。ソース領
域２４上及びドレイン領域２５上の層間絶縁膜２６に
は、コンタクトホールが開口され、それぞれコンタクト
プラグ２９及び３０が設けられている。

【００４３】また、図１０は、本発明のデバイスの他の
構成例を示しており、図１と対応する部分には、同一符
号を付している。この構成例では、層間絶縁膜を形成し
ていない。

【００４４】かかる構成においては、半導体膜（２４、
１７、２５）の下部にゲート電極膜１４が位置してお
り、ソース領域及びドレイン領域間に介在する分離膜２
０がその下部に位置するチャネルの幅を実質的に決定す
る。従って、半導体膜上に分離膜２０を形成した後にソ
ース領域２４及びドレイン領域２５を形成することによ
って、チャネル幅を狭く設計した薄膜トランジスタを容
易に得ることが可能となる。後述するように、このよう
な構造は液体材料を塗布してソース領域２４及びドレイ
ン領域２５を形成する場合に自己整合的にソース領域２
４及びドレイン領域２５の位置及び相互の間隔（チャネ
ル幅）を決定することができて具合がよい。また、ゲー
ト絶縁膜１５及び分離膜２０がゲート電極膜１４、ソー
ス領域２４及びドレイン領域２５相互間の位置関係を画
定しており、それ等相互間の短絡も生じにくい。

【００４５】次に、上述したデバイスの製造方法につい
て図２乃至図５に示す工程図を参照して説明する。

【００４６】図２（ａ）において、硼珪酸ガラスなどの
ガラス基板１１に保護膜として下地絶縁膜１２を形成す
る。下地絶縁膜１２は、例えば、シリコン酸化膜であ
る。シリコン酸化膜は、例えば、ポリシラザンの溶液を
スピンコートによって基板１１に塗布し、塗布膜を形成
する。この塗布膜を８０℃で加熱して溶剤を除去して固
化し、次に、３５０℃で酸素を含む雰囲気下で熱処理を
行って焼成し、シリコン酸化膜を得ることができる。

【００４７】図２（ｂ）に示すように、この下地絶縁膜
１２の上にフォトレジスト１３を形成し、薄膜トランジ
スタのゲート電極膜となるべき部分を開口する。フォト
レジスト１３はスピンコートによって下地絶縁膜１３上
に塗布され、ベークされる。このフォトレジスト１３に
図示しないゲート電極配線のマスクによって露光、現像
を行ってゲート電極部分を開口する。

【００４８】このフォトレジスト１３の開口部分にゲー
ト電極膜１４を形成する。ゲート電極膜１４の形成は、
ドープシリコンや金属微粒子を含む液体材料を、例え
ば、液滴吐出法によってフォトレジスト１３の開口部内
に吐出し、塗布膜を形成し、焼成して得ることができ
る。金属微粒子としては、銀、金、アルミニウム、イン
ジウム、錫等が使用可能である。例えば、銀微粒子を含
む塗布膜を８０℃の熱処理によって溶剤を除去して固化
する。

【００４９】その後、図２（ｃ）に示すように、フォト
レジスト１３を除去し、更に３００℃の熱処理によって
ゲート電極膜１４を焼成する。なお、熱処理の温度及び
処理時間は材料に応じて適宜に選択する。

【００５０】図３（ａ）に示すように、絶縁膜１２及び
ゲート電極膜１４の上にゲート絶縁膜１５を形成する。
ゲート絶縁膜１５は、例えば、シリコン酸化膜である。
シリコン酸化膜は、例えば、ポリシラザンの溶液をスピ
ンコートによって基板１１に塗布し、塗布膜を形成す
る。この塗布膜を、例えば、８０℃で加熱して溶剤を除
去して固化し、次に、例えば、３５０℃で酸素を含む雰
囲気下で熱処理を行って焼成し、シリコン酸化膜を得る
ことができる。

【００５１】このゲート絶縁膜の上にフォトレジスト１
６によってトランジスタ領域を開口するバンク膜を形成
する。フォトレジスト１６はスピンコートによってゲー
ト絶縁膜１５上に塗布され、ベークされる。このフォト
レジスト１６に図示しない素子形成領域のマスクによっ
て露光、現像を行ってトランジスタ領域部分を開口す
る。

【００５２】このフォトレジスト１６をバンク（壁）と
して開口部１６ａ内に半導体の液体材料を塗布し、焼成
して半導体膜１７を形成する。半導体膜１７は、例え
ば、シリコン膜である。シリコン膜の形成は、例えば、
光重合性を有するシクロペンタシラン（Ｓｉ
_５Ｈ_１０）、シクロヘキサシラン、シクロヘプタシラン
等のシラン化合物を微量の不純物と共にヘキサン等の溶
媒に溶解した溶液に、例えば、波長２５０ｎｍ以上の紫
外線を照射して高次シランとする。ここで、不純物は必
要により添加されるが、それにより後に形成される薄膜
トランジスタの閾値Ｖthが調整される。不純物は、例え
ば、リン又はホウ素（周期表の第３Ｂ属元素又は第５Ｂ
属の元素）を含有する物質である。

【００５３】この紫外線を照射した溶液を、例えば、イ
ンジェット法によってフォトレジスト１６の開口部１６
ａ内の絶縁膜１５上に塗布し、塗布膜を形成する。イン
ジェット法を用いると直接パターンニングすることがで
きて都合がよいが、スピンコート法、ロールコート法、
スプレー法等の他の塗布方法を使用することも出来る。
この塗布膜を１００〜２００℃の温度、例えば、１００
℃にて熱処理を行い、溶剤を除去して固化する。

【００５４】その後、図３（ｂ）に示すように、フォト
レジスト１６を除去する。更に塗布膜に、３００〜５５
０℃の温度、例えば、４００℃で熱処理を施し、非晶質
のシリコン膜とする。更に、このシリコン膜に、例え
ば、エネルギ密度３００ｍＪ／ｃｍ^２でレーザアニール
による高温短時間の熱処理を施し、不純物を活性化した
多晶質シリコン膜１７を形成する。この多晶質シリコン
膜１７は低不純物濃度のｐ型又はｎ型のシリコン膜であ
る。なお、塗布膜の熱処理において、３５０℃程度の熱
処理でも塗布膜中に結晶成分が認められるようになる。
従って、塗布膜が熱処理により非晶質シリコン膜になる
か多結晶シリコン膜になるかは定義に依存することにな
る。ここでは、４５０℃以上の熱処理により塗布膜の結
晶性がある程度以上強くなることから、これを多結晶シ
リコン膜、４５０℃以下の熱処理の場合は非晶質シリコ
ン膜と呼ぶことにする。

【００５５】図３（ｃ）に示すように、半導体膜１７の
上にストッパ絶縁膜１８を形成する。ストッパ絶縁膜１
８は、例えば、シリコン酸化膜である。上述したよう
に、ポリシラザンの溶液をスピンコートによって半導体
膜１７上に塗布し、塗布膜を形成する。この塗布膜を、
例えば、８０℃で加熱して溶剤を除去して固化し、次
に、例えば、３５０℃で酸素を含む雰囲気下で熱処理を
行って焼成し、シリコン酸化膜を得ることができる。こ
のストッパ絶縁膜１８の上にフォトレジスト１９をスピ
ンコートによって塗布し、プリベークして固化する。ガ
ラス基板１１の背面（図の下方）からゲート電極膜１４
をマスクとしてフォトレジスト１９を露光する。このフ
ォトレジスト１９を現像し、露光部分を除去する。

【００５６】それにより、図３（ｄ）に示すように、ス
トッパ絶縁膜１８上のゲート電極膜１４の領域に相当す
る部分にフォトレジスト１９が残る。この残存したフォ
トレジスト１９をエッチングマスクとしてストッパ絶縁
膜１９をエッチングして除去する。

【００５７】図３（ｅ）に示すように、半導体膜１７が
露出し、この半導体膜１７のゲート電極膜１４に相当す
る領域にストッパ絶縁膜１８及びフォトレジスト１９が
残る。この残存したストッパ絶縁膜１８及びフォトレジ
スト１９を分離膜２０とする。

【００５８】図４（ａ）に示すように、分離膜２０の両
側に不純物をドープした半導体材料の塗布膜２１を形成
する。塗布膜２１は、例えば、シリコンとボロン又はシ
リコンとリンを含む液体材料を液滴吐出法によって吐出
し、分離膜２０の両側の半導体膜１７のソース領域及び
ドレイン領域をそれぞれ覆うように塗布することによっ
て形成される。

【００５９】例えば、シクロヘキサシランと三塩化リン
を含むベンゼン溶液に３０８ｎｍの紫外線を１５分間照
射して得られる高次シランの溶液を液滴吐出法によって
分離膜２０の両側に塗布して塗布膜２１を形成する。

【００６０】図４（ｂ）に示すように、この塗布膜２１
に８０〜２００℃の温度、例えば、１５０℃の温度で熱
処理（第１の熱処理）を行って塗布膜２１から溶媒を除
去して固化し、その後、分離膜２０のフォトレジスト１
９を除去する。フォトレジスト１９の耐熱温度は、通
常、２００℃程度である。

【００６１】次に、図４（ｃ）に示すように、塗布膜２
２に３５０℃の熱処理（第２の熱処理）を施してドープ
アモルファスシリコン膜２３とする。更に、ＸｅＣｌに
よるレーザアニール（第３の熱処理）を施し、シリコン
膜を２３を多結晶化させると共に、ドープシリコン膜２
２からリンを下層のシリコン膜（半導体膜）１７に拡散
させ、ｎ型の多結晶シリコンのソース領域２４及びドレ
イン領域２５を形成する。

【００６２】なお、第１の熱処理によって塗布膜２１か
ら溶媒を除去して固化した後に、塗布膜２２に４５０℃
以上の温度で熱処理を行って多晶質シリコン膜２３を形
成し（第２の熱処理）、ドープシリコン膜２２からリン
を下層のシリコン膜（半導体膜）１７に拡散させ、ｎ型
の多結晶シリコンのソース領域２４及びドレイン領域２
５を形成することとしても良い。

【００６３】図４（ｄ）に示すように、半導体膜２３の
上に層間絶縁膜２６を形成する。層間絶縁膜２６は、例
えば、シリコン酸化膜である。シリコン酸化膜は、例え
ば、ポリシラザンの溶液をスピンコートによって基板１
１上に塗布し、塗布膜を形成する。この塗布膜を８０℃
で加熱して溶剤を除去して固化し、次に、３５０℃で酸
素を含む雰囲気下で熱処理を行って焼成し、シリコン酸
化膜を得ることができる。

【００６４】この層間絶縁膜２６の上にフォトレジスト
をスピンコートによって塗布し、プリベークしてフォト
レジスト膜２７を形成する。

【００６５】図５（ａ）に示すように、このフォトレジ
スト膜２７に図示しないコンタクトホールのマスクによ
って露光、現像を行ってエッチングマスクを形成する。
このマスクを使用して層間絶縁膜２６に異方性エッチン
グを行い、半導体膜２３のソース領域２４及びドレイン
領域２５にそれぞれコンタクト孔２６ａ及び２６ｂを開
口する。

【００６６】図５（ｂ）に示すように、図示しないソー
ス及びドレインの電極端子のパターンのマスクでフォト
レジスト２６に追加露光を行い、現像してフォトレジス
ト２６の開口部２７ａを広げる。

【００６７】図５（ｃ）に示すように、層間絶縁膜２６
のコンタクト孔２６ｂ及びフォトレジスト２７の開口部
２７ａ内に、金属微粒子を含む液体材料を、例えば、液
滴吐出法にて吐出し、塗布膜２８を形成する。金属微粒
子としては、銀、金、アルミニウム、インジウム、錫等
が使用可能である。例えば、銀微粒子を含む塗布膜２８
を８０℃の熱処理によって溶剤を除去して固化する。

【００６８】その後、図５（ｄ）に示すように、フォト
レジスト１３を除去し、更に３００℃の熱処理によって
塗布膜２８を焼成し、ソース電極２９及びドレイン電極
３０を形成する。

【００６９】このようにして、液体材料を使用した薄膜
トランジスタが作成される。なお、製造工程における液
体材料などの熱処理の温度及び処理時間は材料に応じて
適宜に選択する。また、図４(d)において、層間絶縁膜
２６を形成したが、工程を簡略化するため、図１０に示
すように、層間絶縁膜を形成しない方法もある。この場
合は、金属微粒子を含む液体材料を用いて、インクジェ
ット法にて塗布膜を形成し、熱処理してソース電極２９
及びドレイン電極３０を形成することができる。

【００７０】図６は、本発明の比較例を示している。こ
の比較例は、液体材料を使用して作製される薄膜トラン
ジスタの他の構造例（逆スタガのチャネルエッチ型）を
示しており、同図において、図５（ｄ）に示す薄膜トラ
ンジスタと対応する部分には同一符号を付している。

【００７１】比較例は、チャネル領域を形成するシリコ
ン膜１７と、ソース領域２４及びドレイン領域２５を形
成するドープシリコン膜を連続的に形成し、ゲート電極
１４に対応する部分のドープシリコン膜をエッチング
し、チャネル保護膜、電極２９、３０を形成している。
比較例ではソース領域２４及びドレイン領域２５を分離
する分離膜を設けないため、ゲート電極１４に対応する
ドープシリコン膜をエッチングしなければならない。そ
のためにはゲート電極１４とのパターン合わせ精度やド
ープシリコン膜のエッチングでチャネル部のシリコン膜
１７をエッチングしないようにエッチング終点を厳密に
制御しなければならないなどの課題を有する。

【００７２】これに対して、本発明の構成では、分離膜
２０（ストッパ絶縁膜１８、レジスト１９）を利用して
ソース／ドレイン領域となる不純物ドープ半導体膜２１
（あるいは２３）を自己整合的に形成する。このため、
薄膜トランジスタのチャネル幅を狭く形成することが可
能となる利点がある。

【００７３】また、本発明の構成では、比較例とは異な
ってソース領域２４及びドレイン領域２５はゲート電極
に対応した分離膜で規定されるため、ソース領域２４及
びゲート電極膜１４間、あるいはドレイン領域２５とゲ
ート電極膜１４間の寄生容量を低減することが可能とな
る利点がある。

【００７４】図７は、本発明の他の実施の形態を説明す
る工程図である。同図において図２と対応する部分には
同一符号を付している。

【００７５】この例では、ゲート電極膜１４を基板から
突起（図２（ｃ）参照）しないように、基板と平坦にな
るように形成している。

【００７６】すなわち、図７（ａ）に示すように、ガラ
ス基板１１に下地絶縁膜１２を形成し、更に、形成すべ
きゲート電極膜１４と同じ厚さに絶縁膜１２ａを形成す
る。この上にフォトレジスト１３を塗布する。

【００７７】図７（ｂ）に示すように、フォトレジスト
１３に図示しないゲート電極配線パターンを露光し、現
像してエッチングマスクを形成する。このマスクを用い
て絶縁膜を１２ａをエッチングしてゲート部分を開口す
る。この開口部内にゲート材料液を塗布し、固化し、焼
成する。

【００７８】それにより、図７（ｃ）に示すように、絶
縁膜１２ａと面一なゲート電極膜１４を形成することが
出来る。平坦な基板は正確な成膜に好都合である。

【００７９】更に、図７（ｄ）に示すように、絶縁膜１
２ａ及びゲート電極膜１４の上にゲート絶縁膜１５を平
坦に形成することが出来る。この後は、図３（ａ）以降
の工程を行う。図７に示した各製造工程においても、上
述した液体材料を使用して行うことが可能である。

【００８０】なお、上述した薄膜トランジスタの製造工
程において、ＣＶＤ法などの他の製造工程を適宜に組み
合わせることが可能である。例えば、ゲート絶縁膜１５
とシリコン膜（半導体膜）１７とをＰＥＣＶＤ装置を用
いて連続的に形成しても良い。これにより、ゲート絶縁
膜の界面制御をプロセスパラメータによって行える利点
がある。

【００８１】また、絶縁基板１１（又は１１と１２）
に、予め、上記ゲート電極膜のパターンに対応して親液
性の膜と撥液性の膜とを塗り分けた下地処理を施してお
き、この上に液体の電極材料を液滴吐出法によって塗布
して塗布膜を形成し、これに熱処理を加えてゲート電極
膜１４を焼成しても良い。

【００８２】本発明の製造方法により得られた薄膜トラ
ンジスタは、液晶表示装置のスイッチング素子として、
或いは有機ＥＬ（エレクトロルミネセンス）表示装置の
駆動素子として利用することができる。このような応用
において、透明電極が必要な場合は、インジウムとスズ
の有機酸化合物を液体材料として利用することが出来
る。

【００８３】図８は、アクティブマトリクス方式で駆動
する電気光学装置１００の画素領域（表示パネル）１１
１の回路構成図であり、各画素１１２は、電界発光効果
により発光可能な発光層、それを駆動するための２つの
薄膜トランジスタと保持容量から構成される。本発明に
より２つの薄膜トランジスタと薄膜トランジスタと構造
的に類似している保持容量を形成することができる。走
査線ドライバ１１５からは、選択信号線Ｖgpが各画素に
供給されている。データ線ドライバ１１６からは、信号
線Ｉdata及び電源線Ｖddが各画素に供給されている。選
択信号線Ｖgpと信号線Ｉdataを制御することにより、各
画素に対する電流プログラムが行われ、発光部による発
光が制御される。

【００８４】本発明の製造方法により得られた薄膜トラ
ンジスタは電気光学装置を備える各種の電子機器に適用
可能である。図９（ａ）乃至同図（ｆ）に電気光学装置
を適用可能な電子機器の例を挙げる。

【００８５】図９（ａ）は携帯電話への適用例であり、
携帯電話２３０は、アンテナ部２３１、音声出力部２３
２、音声入力部２３３、操作部２３４、及び本発明の電
気光学装置１０を備えている。このように本発明の電気
光学装置１０を携帯電話２３０の表示部として利用可能
である。

【００８６】同図（ｂ）はビデオカメラへの適用例であ
り、ビデオカメラ２４０は、受像部２４１、操作部２４
２、音声入力部２４３、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、フ
ァインダーや表示部として利用可能である。

【００８７】同図（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、コンピュータ２５０は、カメラ部
２５１、操作部２５２、及び本発明の電気光学装置１０
を備えている。このように本発明の電気光学装置は、表
示部として利用可能である。

【００８８】同図（ｄ）はヘッドマウントディスプレイ
への適用例であり、ヘッドマウントディスプレイ２６０
は、バンド２６１、光学系収納部２６２及び本発明の電
気光学装置１０を備えている。このように本発明の電気
光学装置は画像表示源として利用可能である。同図
（ｅ）はリア型プロジェクターへの適用例であり、プロ
ジェクター２７０は、筐体２７１に、光源２７２、合成
光学系２７３、ミラー２７４、ミラー２７５、スクリー
ン２７６、及び本発明の電気光学装置１０を備えてい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。同図（ｆ）はフロント型プロジェク
ターへの適用例であり、プロジェクター２８０は、筐体
２８２に光学系２８１及び本発明の電気光学装置１０を
備え、画像をスクリーン２８３に表示可能になってい
る。このように本発明の電気光学装置は画像表示源とし
て利用可能である。

【００８９】上記例に限らず本発明の電気光学装置１０
は、アクティブマトリクス型の表示装置を適用可能なあ
らゆる電子機器に適用可能である。例えば、表示機能付
きファックス装置、デジタルカメラのファインダ、携帯
型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、
宣伝公告用ディスプレイなどにも活用することができ
る。

【００９０】以上説明したように、本発明の実施例によ
れば、イオン注入装置、真空装置、プラズマ装置、ＣＶ
Ｄ装置、スパッタ装置などの大型の装置を必要としない
で、デバイスを製造することが可能となる。それによ
り、製造コストを低下させることが可能である。

【００９１】また、ストッパ絶縁膜を利用してドープシ
リコン液を塗布し、ソース領域及びドレイン領域を自己
整合的に形成できるので、ソース領域及びゲート電極
膜、あるいはドレイン領域とゲート電極膜間の寄生容量
を低減することが可能となる。

【００９２】また、実施例の構成では、トランジスタの
ゲート電極膜を半導体膜の下部に配置し、半導体膜の上
部に配置されたストッパ絶縁膜の両側にソースドレイン
を自己整合的に形成するので、ストッパ絶縁膜によって
チャネル幅を実質的に決定することが可能であり、チャ
ネル長を短くした薄膜トランジスタを得ることが容易と
なる。

【００９３】なお、本発明の実施例においては、大気圧
雰囲気中での基板処理を可能とするために液体材料をな
るべく使用してデバイスを製作している。これは、全て
の製造プロセスでの液体材料の使用を義務づけるものと
解すべきではない。半導体の製造者が通常備えている
（液体材料を使用するものではない）製造設備を該当す
る製造プロセスに適宜に使用することが可能である。ま
た、必要な成膜の条件を満たすために現時点でより特性
の良い結果が得られる製造プロセスを各工程において適
宜に選択することが可能である。また、液体材料による
塗布膜形成と熱処理工程において、薄膜の酸化を防止す
るため、酸素を排除した雰囲気で処理することが望まし
い場合もある。

【００９４】また、半導体膜としては、シリコン膜のみ
ならず、種々のものが使用可能である。

【００９５】

【発明の効果】以上説明したように、本発明のデバイス
の製造方法においては、液体材料を部分的にあるいは全
面的に使用してデバイスを製造するので、真空やプラズ
マなどの特殊な雰囲気下で基板を処理する高価な製造装
置の使用をなるべく回避してより安価にデバイスを提供
することが可能となる。また、材料の使用効率が高く、
廃棄されるものが少ないので環境負荷を低減することが
可能となる。また、分離膜を利用してソース／ドレイン
領域となる不純物ドープ半導体膜を自己整合的に形成す
る。このため、薄膜トランジスタのチャネル幅の狭小化
や寄生容量の低減が可能となる。

【図面の簡単な説明】

【図１】図１は、本発明のデバイスの構成例を説明する
説明図である。

【図２】図２は、本発明の製造工程を説明する工程図で
ある。

【図３】図３は、本発明の製造工程を説明する工程図で
ある。

【図４】図４は、本発明の製造工程を説明する工程図で
ある。

【図５】図５は、本発明の製造工程を説明する工程図で
ある。

【図６】図６は、比較例の薄膜トランジスタを説明する
説明図である。

【図７】図７は、本発明の他の実施例を説明する工程図
である。

【図８】図８は、本発明に係るデバイスを使用した有機
ＥＬ表示装置の例を説明する説明図である。

【図９】図９は、本発明に係るデバイスを使用した電気
光学装置を含む電子装置の例を説明する説明図である。

【図１０】図１０は、本発明のデバイスの他の構成例を
説明する説明図である。

【符号の説明】

１１絶縁基板１４ゲート電極膜１５ゲート絶縁膜１７半導体膜１８絶縁膜１９フォトレジスト２０分離膜２１不純物ドープ半導体膜２４ソース領域２５ドレイン領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｊ６１７Ｖ６１９Ａ６１６Ｌ６２７Ｇ６１６Ｋ (72)発明者青木敬長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内Ｆターム(参考） 2H092 JA26 JA32 KA04 KA05 KA07 KA10 KA12 KA18 MA15 MA22 MA30 MA41 NA23 NA27 4M104 AA09 BB01 BB04 BB08 BB09 BB40 CC05 DD51 5F052 AA02 BB07 DA02 DB09 JA01 5F053 AA50 DD01 FF01 GG03 HH05 JJ01 JJ03 KK03 KK10 LL10 PP03 RR20 5F110 AA02 AA16 AA17 BB01 CC08 DD02 DD13 EE02 EE03 EE09 EE41 EE42 EE48 FF02 FF21 FF27 FF29 FF30 FF36 GG02 GG13 GG32 GG41 GG42 GG44 GG45 GG58 HJ01 HJ16 HJ23 HK09 HK25 HK31 HK32 HK42 HL02 HL03 HL21 HL22 HL27 NN02 NN12 NN23 NN36 NN40 NN72 PP02 PP03 PP27 QQ09 QQ12

Claims

【特許請求の範囲】

【請求項１】絶縁基板と、前記絶縁基板の上に形成されたゲート電極膜と、前記ゲート電極膜の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極膜に対応する位置
に形成された相対的に低不純物濃度の半導体膜と、前記低不純物濃度の半導体膜の上に形成された分離膜
と、前記低不純物濃度の半導体膜と前記分離膜の両側に夫々
形成された相対的に高不純物濃度の半導体膜と、を含むデバイス。
【請求項２】前記分離膜は絶縁膜によって構成されて、
前記高不純物濃度の半導体膜同士を分離して直接的な電
気的接続を阻止する請求項１記載のデバイス。
【請求項３】前記高不純物濃度の半導体膜は不純物と半
導体材料とを含む液体材料に熱処理を施して形成される
請求項１又は２記載のデバイス。
【請求項４】前記液体材料は光重合性を有するシラン化
合物の溶液に、紫外線を照射することにより光重合して
なる高次シランを含有する、請求項３記載のデバイス。
【請求項５】絶縁基板にゲート電極膜を形成するゲート
電極膜形成工程と、前記絶縁基板及び前記ゲート電極膜上にゲート絶縁膜を
形成するゲート絶縁膜形成工程と、前記絶縁膜上にトランジスタのソース領域、チャネル領
域及びドレイン領域となるべき半導体膜を形成する半導
体膜形成工程と、前記半導体膜の前記チャネル領域上を覆うように分離膜
を形成する分離膜形成工程と、前記半導体膜上の前記分離膜の両側に不純物材料と半導
体材料とを含む液体材料をそれぞれ塗布して塗布膜を形
成する塗布膜形成工程と、前記分離膜の両側にそれぞれ形成された塗布膜に熱処理
を加えて前記半導体膜のソース領域及びドレイン領域を
形成するソース領域及びドレイン領域形成工程と、前記ソース領域及び前記ドレイン領域にそれぞれソース
電極及びドレイン電極を形成する電極形成工程と、を含むデバイスの製造方法。
【請求項６】絶縁基板にゲート電極膜を形成するゲート
電極膜形成工程と、前記絶縁基板及び前記ゲート電極膜上にゲート絶縁膜を
形成するゲート絶縁膜形成工程と、前記絶縁膜上にトランジスタのソース領域、チャネル領
域及びドレイン領域となるべき半導体膜を形成する半導
体膜形成工程と、前記半導体膜の前記チャネル領域上を覆うように分離膜
を形成する分離膜形成工程と、前記半導体膜上の前記分離膜の両側に不純物材料と半導
体材料とを含む液体材料をそれぞれ塗布して塗布膜を形
成する塗布膜形成工程と、前記分離膜の両側にそれぞれ形成された塗布膜に熱処理
を加えて前記半導体膜のソース領域及びドレイン領域を
形成するソース領域及びドレイン領域形成工程と、前記基板上に層間絶縁膜を形成する層間絶縁膜形成工程
と、前記層間絶縁膜を貫通して前記ソース領域及び前記ドレ
イン領域とそれぞれ接続するソース電極及びドレイン電
極を形成する電極形成工程と、を含むデバイスの製造方法。
【請求項７】前記ゲート電極膜形成工程は、金属等の導
電性材料を含有する液体材料を液滴吐出法によって前記
絶縁基板に塗布し、これに熱処理を加えることによって
前記ゲート電極膜を形成するものである、請求項５又は
６記載のデバイスの製造方法。
【請求項８】前記絶縁基板には、予め、前記ゲート電極
膜のパターンに対応して親液性の膜と撥液性の膜とを塗
り分けた下地処理がなされる、請求項５乃至７のいずれ
かに記載のデバイスの製造方法。
【請求項９】前記絶縁基板には、前記ゲート電極膜のパ
ターンに対応した溝が形成され、この溝に前記導電性材
料を含有する液体材料を塗布する、請求項５乃至７のい
ずれかに記載のデバイスの製造方法。
【請求項１０】前記絶縁基板の溝はフォトレジスト膜を
パターニングして形成される、請求項９記載のデバイス
の製造方法。
【請求項１１】前記絶縁基板の溝は絶縁膜をパターニン
グして形成される、請求項９記載のデバイスの製造方
法。
【請求項１２】前記絶縁基板の溝は前記ゲート電極膜の
膜厚と略等しい深さに形成される、請求項１１記載のデ
バイスの製造方法。
【請求項１３】前記ゲート絶縁膜形成工程は、液体材料
を塗布して前記ゲート絶縁膜を形成するものである、請
求項５乃至１２のいずれかに記載のデバイスの製造方
法。
【請求項１４】前記液体材料はポリペルヒドロシラザン
を含む、請求項１３記載のデバイスの製造方法。
【請求項１５】前記半導体膜形成工程は、半導体材料を
含有する液体材料を塗布して、これに熱処理を加えるこ
とによって前記半導体膜を形成する、請求項５乃至１４
のいずれかに記載のデバイスの製造方法。
【請求項１６】前記液体材料は光重合性を有するシラン
化合物の溶液に、紫外線を照射することにより光重合し
てなる高次シランを含有する、請求項１５記載のデバイ
ス。
【請求項１７】前記半導体膜の液体材料を液滴吐出法で
塗布する請求項１５又は１６記載のデバイスの製造方
法。
【請求項１８】前記ゲート絶縁膜上には、予め、前記ト
ランジスタの形成領域のパターンに対応して親液性の膜
と撥液性の膜とを塗り分けた下地処理がなされる、請求
項１７記載のデバイスの製造方法。
【請求項１９】前記ゲート絶縁膜上には、前記トランジ
スタの形成領域のパターンに対応した凹部が形成され、
この凹部内に前記半導体膜の液体材料が塗布される、請
求項１７記載のデバイスの製造方法。
【請求項２０】前記ゲート絶縁膜上に形成される凹部
は、レジスト膜又は絶縁膜をパターニングして形成され
る、請求項１９デバイスの製造方法。
【請求項２１】前記ゲート絶縁膜及び前記半導体膜をＰ
ＥＣＶＤ法によって連続的に形成する、請求項５又は６
記載のデバイスの製造方法。
【請求項２２】前記分離膜形成工程は、前記半導体膜を覆う分離用絶縁膜を形成する工程と、前記分離用絶縁膜上にフォトレジストを塗布する工程
と、前記絶縁基板の背面側から前記ゲート電極膜をマスクと
して前記フォトレジストを露光し、現像する工程と、前記現像されたフォトレジストをマスクとして前記分離
用絶縁膜をエッチングし、前記チャネル領域上を覆う分
離膜を形成する工程と、を含む、請求項５又は６記載のデバイスの製造方法。
【請求項２３】前記分離膜は、前記分離用絶縁膜と前記
フォトレジストとの積層膜によって形成される、請求項
２１記載のデバイスの製造方法。
【請求項２４】前記塗布膜形成工程の液体材料は、光重
合性を有するシラン化合物の溶液に紫外線を照射するこ
とにより光重合してなる高次シランと比較的に高濃度の
不純物とを含む、請求項５乃至２３のいずれかに記載の
デバイスの製造方法。
【請求項２５】前記ソース領域及びドレイン領域形成工
程の熱処理は第１の熱処理工程を含み、この第１の熱処
理工程は、前記塗布膜に前記液体材料の溶媒の気化温度
を超える熱を加えて、該塗布膜から溶媒を除去して固化
する、請求項５乃至２４のいずれかに記載のデバイスの
製造方法。
【請求項２６】前記気化温度は、８０〜２００℃のいず
れかである、請求項２５記載のデバイスの製造方法。
【請求項２７】上記ソース領域及びドレイン領域形成工
程の熱処理は、更に、第２の熱処理工程を含み、この第
２の熱処理工程は、上記固体化した各塗布膜が半導体膜
として機能するように行われて導電性を有する不純物ド
ープ半導体膜が形成される、請求項２５又は２６に記載
のデバイスの製造方法。
【請求項２８】前記ソース領域及びドレイン領域形成工
程の熱処理は、更に、第３の熱処理工程を含み、この第
３の熱処理工程は、前記非晶質半導体膜に高温短時間の
熱処理を施して多晶質半導体膜を形成すると共に、その
下層の半導体膜に不純物を拡散して不純物ドープ半導体
膜を形成し、この不純物ドープ半導体膜の抵抗値を低減
する、請求項２７に記載のデバイスの製造方法。
【請求項２９】前記第３の熱処理工程の熱処理はレーザ
アニール又はラピッドサーマルアニールである、請求項
２８記載のデバイスの製造方法。
【請求項３０】前記ソース領域及びドレイン領域形成工
程の第３の熱処理はレーザアニール又はラピッドサーマ
ルアニールであり、当該レーザの照射エネルギを制御す
ることによって前記不純物ドープ半導体膜の低抵抗化と
同時に前記チャネル領域の半導体膜の結晶化を行う、請
求項５乃至２３のいずれかに記載のデバイスの製造方
法。
【請求項３１】前記電極形成工程は、前記ソース電極及
びドレイン電極を金属含有の液体材料を液滴吐出法によ
って塗布し、これに熱処理を加えることによって前記ソ
ース電極及びドレイン電極を形成するものである、請求
項５乃至３０のいずれかに記載のデバイスの製造方法。
【請求項３２】請求項１乃至４のいずれかに記載された
デバイスを含む電子装置。