JP2006319161A - 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 - Google Patents

薄膜トランジスタの製造方法、電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2006319161A
JP2006319161A JP2005140738A JP2005140738A JP2006319161A JP 2006319161 A JP2006319161 A JP 2006319161A JP 2005140738 A JP2005140738 A JP 2005140738A JP 2005140738 A JP2005140738 A JP 2005140738A JP 2006319161 A JP2006319161 A JP 2006319161A
Authority
JP
Japan
Prior art keywords
liquid
bank
gate electrode
polysilazane
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005140738A
Other languages
English (en)
Inventor
Katsuyuki Moriya
克之 守屋
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005140738A priority Critical patent/JP2006319161A/ja
Publication of JP2006319161A publication Critical patent/JP2006319161A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 液滴吐出法によって形成するゲート電極を、その成分元素の拡散を起こさせることなく良好に形成することができるようにした薄膜トランジスタの製造方法、さらには電気光学装置、及び電子機器を提供する。
【解決手段】 基板P上に、ゲート電極80の形成領域に対応したバンクB1またはその前駆体を形成する工程と、バンクB1またはその前駆体によって区画された領域に、導電性材料を含有してなる機能液を液滴吐出法で配置し、焼成することにより、ゲート電極80を形成する工程と、ゲート電極80上にポリシラザン液を配置し、焼成することにより、ゲート電極80上を覆うゲート絶縁膜83を、ポリシロキサンを骨格とする無機質層で形成する工程と、ゲート絶縁膜83上に半導体層33を形成する工程と、を備えたことを特徴とする薄膜トランジスタ60の製造方法。
【選択図】 図8

Description

本発明は、薄膜トランジスタの製造方法、電気光学装置、及び電子機器に関する。
従来、液晶装置等の電気光学装置に使われるスイッチング素子である薄膜トランジスタ(TFT)を製造する場合、その電極又は配線等を形成する工程では、フォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予めスパッタ法、メッキ法、もしくはCVD法等の成膜法によりベタ状の薄膜を形成する工程と、この薄膜上にレジスト(感光材)を塗布する工程と、前記レジストを露光、現像する工程と、得られたレジストパターンに応じて導電膜をエッチングする工程とにより、機能薄膜の電極又は配線パターンを形成する方法である。このようなフォトリソグラフィ法を利用した機能薄膜の形成、パターンニングは、成膜処理及びエッチング処理時に真空装置等の大掛かりな設備と複雑な工程を必要とし、また材料使用効率が数%程度とそのほとんどを廃棄せざるを得ないことから、製造コストが高いだけでなく、生産性も低い方法となっている。
これに対し、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法(いわゆるインクジェット法)を用いて、基板上に電極パターンや配線パターン等の導電パターンを形成する方法が提案されている(例えば、特許文献1参照)。この方法では、金属微粒子等の導電性微粒子若しくはその前駆体を分散させた液体材料である薄膜パターン用インクを基板に直接パターン塗布し、その後熱処理やレーザ照射を行って薄膜の導電パターンに変換する。この方法によれば、従来の複雑な成膜処理、フォトリソグラフィ、及びエッチングが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量が少なく、生産性の向上を図れるといったメリットがある。
特開2003−317945号公報
ところで、前記の導電パターンの形成方法では、形成するパターンに応じたバンクを形成し、このバンクに区画された領域内にインクを吐出した後、乾燥ないし焼成することで導電パターンを得るようにしている。
しかしながら、例えば前記方法を薄膜トランジスタ(TFT)の製造に適用しようとした場合、TFTの製造は基板上に積層構造を形成することで行うことから、以下の不都合を生じてしまう。
TFTの製造は基板上に異種材料を積層するとともに、得られた積層体を加熱する工程を含むプロセスである。したがって、隣接する層間で元素が拡散することがあり、特に、ゲート電極の形成材料として用いた金属がゲート絶縁膜中などに拡散し、TFTの特性低下を引き起こすことがある。
このような不都合を解消するため、例えばゲート電極上に、このゲート電極を形成する金属とは異なる金属からなるキャップ層を形成することが考えられる。しかし、液滴吐出法で金属層を形成した場合、焼成条件にもよるものの、一般にはその層構造自体の緻密性が低くなる。したがって、このような緻密性の低い金属層でキャップ層を形成したとしても、これによってゲート電極中の金属がゲート絶縁膜中などに拡散するのを確実に防止するには、十分であるとは考え難いのである。
また、このように液滴吐出法で形成された金属層は、その層構造自体の緻密性が低くなるため、表面の平坦性も低いものとなる。したがって、例えばこれの上に形成されるゲート絶縁膜との間の界面も十分な平坦性が得られず、よってこのゲート絶縁膜とその上の半導体層との間の界面も十分な平坦性が得られなくなり、これによってトランジスタ特性の安定性も低下してしまう。
本発明は前記事情に鑑みてなされたもので、特に液滴吐出法によって形成するゲート電極を、その成分元素の拡散を起こさせることなく良好に形成することができ、しかも安定したトランジスタ特性が得られるようにした薄膜トランジスタの製造方法、さらには電気光学装置、及び電子機器を提供することを目的としている。
前記目的を達成するため本発明の導電パターンの形成方法は、基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、を形成する薄膜トランジスタの製造方法において、
前記基板上に、前記ゲート電極の形成領域に対応したバンクまたはその前駆体を形成する工程と、
前記バンクまたはその前駆体によって区画された領域に、導電性材料を含有してなる機能液を液滴吐出法で配置し、焼成することにより、ゲート電極を形成する工程と、
前記ゲート電極上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを配置し、焼成することにより、前記ゲート電極上を覆うゲート絶縁膜を、ポリシロキサンを骨格とする無機質層で形成する工程と、
前記ゲート絶縁膜上に半導体層を形成する工程と、を備えたことを特徴としている。
この薄膜トランジスタの製造方法によれば、前記ゲート電極上を覆うゲート絶縁膜を、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを配置し焼成することにより無機質層で形成するようにしたので、この無機質層が骨格構造を有することで十分な緻密性を有し、したがってこの無機質層からなるゲート絶縁膜がキャップ層として機能することにより、前記ゲート電極中における金属等の導電成分の拡散がより良好に防止される。よって、薄膜トランジスタの特性低下が防止されてその安定化が図られる。
また、前記無機質層からなるゲート絶縁膜が十分な緻密性を有するものとなるので、液滴吐出法で形成されてなる前記ゲート電極に比べ十分に平坦性を有するものとなる。したがって、このゲート絶縁膜とこれの上に形成される半導体層との間の界面が十分な平坦性を有するようになり、これによってトランジスタ特性の安定性が向上する。
また、前記薄膜トランジスタの製造方法においては、前記ゲート電極上に配置したポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかの焼成を、350℃以上で行うことで、得られる無機質層をポリシロキサンとするのが好ましい。
このように350℃以上で焼成を行うことにより、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかがポリシロキサンとなり、したがってより無機質化することで良好な絶縁性を有するものとなる。よって、ゲート絶縁膜としての絶縁特性も向上する。
また、前記薄膜トランジスタの製造方法においては、前記バンクまたはその前駆体を形成する工程では、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかによってバンクの前駆体を形成するようにし、前記のゲート絶縁膜を形成するための焼成により、前記バンクの前駆体を同時に焼成してポリシロキサンを骨格とする無機質層からなるバンクとするのが好ましい。
このようにすれば、ゲート絶縁膜とバンクとを同じ焼成工程で同時に形成するので、工程を簡略化して生産性を向上することが可能となる。また、このようにゲート絶縁膜とバンクとを同じポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかからなる無機質層で形成するので、これらゲート絶縁膜とバンクとの接合部において、材質の違いに起因する熱膨張等による応力の影響がほとんどなく、したがって接合部におけるクラック等の発生が防止される。
本発明の電気光学装置は、前記の製造方法によって得られた薄膜トランジスタを備えることを特徴としている。
この電気光学装置によれば、前記薄膜トランジスタが、ゲート電極中の導電成分の拡散がより良好に防止されてその特性低下が防止され、特性の安定化が図られているので、この電気光学装置自体も、特性が安定し生産性が向上した良好なものとなる。
本発明の電子機器は、前記の電気光学装置を備えることを特徴としている。
この電子機器によれば、前記電気光学装置が、特性が安定した良好なものとなるので、この電子機器自体も良好なものとなる。
以下、図面を参照して本発明を詳しく説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺は各層や各部材ごとに異なる場合がある。
(電気光学装置)
まず、本発明の電気光学装置の一実施形態について説明する。図1は、本発明の電気光学装置の一実施形態である液晶表示装置100を示す等価回路図である。この液晶表示装置100において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極19と該画素電極19を制御するためのスイッチング素子であるTFT60とがそれぞれ形成されており、画像信号が供給されるデータ線(電極配線)16が該TFT60のソースに電気的に接続されている。データ線16に書き込む画像信号S1、S2、…、Snは、この順で線順次に供給されるか、あるいは相隣接する複数のデータ線16に対してグループ毎に供給される。また、走査線(電極配線)18aがTFT60のゲートに電気的に接続されており、複数の走査線18aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極19はTFT60のドレインに電気的に接続されており、スイッチング素子であるTFT60を一定期間だけオンすることにより、データ線16から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
画素電極19を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する共通電極との間で一定期間保持される。そして、この印加される電圧レベルに応じて液晶の分子集合の配向や秩序が変化するのを利用して光を変調し、任意の階調表示を可能にしている。また各ドットには、液晶に書き込まれた画像信号がリークするのを防止するために、画素電極19と共通電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。符号18bはこの蓄積容量70の一側の電極に接続された容量線である。
次に、図2は、液晶表示装置100の全体構成図である。液晶表示装置100は、TFTアレイ基板10と、対向基板25とが、平面視略矩形枠状のシール材52を介して貼り合わされた構成を備えており、前記両基板10,25の間に挟持された液晶が、シール材52によって前記基板間に封入されたものとなっている。なお、図2では、対向基板25の外周端が、シール材52の外周端に平面視で一致するように表示している。
シール材52の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)53が矩形枠状に形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201と実装端子202とがTFTアレイ基板10の一辺に沿って配設されており、この一辺と隣接する2辺に沿ってそれぞれ走査線駆動回路104,104が設けられている。TFTアレイ基板10の残る一辺には、前記走査線駆動回路104,104間を接続する複数の配線105が形成されている。また、対向基板25の角部には、TFTアレイ基板10と対向基板25との間で電気的導通をとるための複数の基板間導通材106が配設されている。
次に、図3は、液晶表示装置100の画素構成を説明するための図であって、平面構成を模式的に示した図である。図3に示すように、液晶表示装置100の表示領域には、複数の走査線18aが一方向に延在しており、これらの走査線18aに交差する方向に複数のデータ線16が延在している。図3において、走査線18aとデータ線16とに囲まれた平面視矩形状の領域がドット領域である。1つのドット領域に対応して3原色のうち1色のカラーフィルタが形成され、図示した3つのドット領域で3色の着色部22R,22G,22Bを有する1つの画素領域を形成している。これらの着色部22R,22G,22Bは、液晶表示装置100の表示領域内に周期的に配列されている。
図3に示す各ドット領域内には、ITO(インジウム錫酸化物)等の透光性の導電膜からなる平面視略矩形状の画素電極19が設けられており、画素電極19と、走査線18a、データ線16との間に、TFT60が配設されている。TFT60は、半導体層33と、半導体層33の下層側(基板側)に設けられたゲート電極80と、半導体層33の上層側に設けられたソース電極34と、ドレイン電極35とを備えて構成されている。半導体層33とゲート電極80とが対向する領域には、TFT60のチャネル領域が形成されており、その両側の半導体層には、ソース領域、及びドレイン領域が形成されている。
ゲート電極80は、走査線18aの一部をデータ線16の延在方向に分岐して形成されており、その先端部において、半導体層33と図示略の絶縁膜(ゲート絶縁膜)を介して紙面垂直方向で対向している。ソース電極34は、データ線16の一部を走査線18aの延在方向に分岐して形成されており、半導体層33(ソース領域)と電気的に接続されている。ドレイン電極35の一端(図示左端)側は、前記半導体層33(ドレイン領域)と電気的に接続されており、ドレイン電極35の他端(図示右端)側は画素電極19と電気的に接続されている。
前記構成のもとTFT60は、走査線18aを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線16を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
図4は、図3のB−B’線に沿うTFTアレイ基板10の要部断面構成図である。図4に示すようにTFTアレイ基板10は、本発明に係るTFT60をガラス基板Pの内面側(図示上面側)に形成し、さらに画素電極19を形成して構成されたものである。ガラス基板P上には、一部が開口された第1バンクB1が形成され、このバンクB1の開口部には、ゲート電極80とこれを覆うゲート絶縁膜83の一部とが埋設されている。ゲート電極80は、ガラス基板P上に、Ag,Cu,Al等の金属材料からなる第1電極層(基体層)80aと、Ni,Ti,W,Mn等の金属材料からなる第2電極層(被覆層)80bとを積層して構成されたものである。ゲート絶縁膜83は、その一部が第1バンクB1の開口部内に埋設され、残部が第1バンクB1上に設けられたもので、後述するようにポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかからなり、ポリシロキサンを骨格とする無機質層によって構成されたものである。
第1バンクB1上には、ゲート絶縁膜83を介して第2バンクB2が形成されており、この第2バンクB2には、前記ゲート電極80を含む領域を露出させる開口が形成されている。この開口内には、前記ゲート電極80と平面的に重なる位置に、前記ゲート絶縁膜83を介して半導体層33が形成されている。半導体層33は、アモルファスシリコン層84と、このアモルファスシリコン層84上に積層されたNシリコン層85とからなっている。Nシリコン層85は、アモルファスシリコン層84上で平面的に離間された2つの部位に分割されており、一方のNシリコン層85は、ゲート絶縁膜83上と該Nシリコン層85上とに跨って形成されたソース電極34と電気的に接続され、他方のNシリコン層85は、ゲート絶縁膜83上と該Nシリコン層85とに跨って形成されたドレイン電極35と電気的に接続されている。
ソース電極34とドレイン電極35とは、第2バンクB2の前記開口内に形成された第3バンクB3によって分離されたもので、後述するように第2バンクB2と第3バンクB3とに区画された領域内に、後述するように液滴吐出法で形成されたものである。また、ソース電極34及びドレイン電極35上には、前記の開口内を埋めるように絶縁材料86が配置されている。この絶縁材料86には、コンタクトホール87が形成されており、このコンタクトホール87を介して、第2バンクB2及び絶縁材料86上に形成された画素電極19が、ドレイン電極35に導通させられている。そして、このような構成のもとに、本発明に係るTFT60が形成されている。
なお、図3に示したように、データ線16とソース電極34、及び走査線18aとゲート電極80とは、それぞれ一体に形成されているので、データ線16はソース電極34と同様に絶縁材料86で覆われた構造となっており、走査線18aはゲート電極80と同様にキャップ層81に覆われた構造となっている。
また、実際には、画素電極19、及び第2バンクB2、第3バンクB3、絶縁材料86の表面上には、液晶の初期配向状態を制御するための配向膜が形成されており、ガラス基板Pの外面側には、液晶層に入射する光の偏光状態を制御するための位相差板や偏光板が設けられている。さらに、TFTアレイ基板10の外側(パネル背面側)には、透過型ないし半透過反射型の液晶表示装置の場合の照明手段として用いられるバックライトが設けられている。
対向基板25については、詳細な図示は省略するが、ガラス基板Pと同様の基板の内面(TFTアレイ基板との対向面)側に、図3に示した着色部22R、22G、22Bを配列形成してなるカラーフィルタ層と、平面ベタ状の透光性導電膜からなる対向電極とを積層した構成を備えている。また、前記対向電極上にTFTアレイ基板と同様の配向膜が形成されており、基板外面側には、必要に応じて位相差板や偏光板が配設されたものとなっている。
また、TFTアレイ基板10と対向基板25との間に封止された液晶層は、主として液晶分子で構成されている。この液晶層を構成する液晶分子としては、ネマチック液晶、スメクチック液晶など配向し得るものであればいかなる液晶分子を用いても構わないが、TN型液晶パネルの場合、ネマチック液晶を形成させるものが好ましく、例えば、フェニルシクロヘキサン誘導体液晶、ビフェニル誘導体液晶、ビフェニルシクロヘキサン誘導体液晶、テルフェニル誘導体液晶、フェニルエーテル誘導体液晶、フェニルエステル誘導体液晶、ビシクロヘキサン誘導体液晶、アゾメチン誘導体液晶、アゾキシ誘導体液晶、ピリミジン誘導体液晶、ジオキサン誘導体液晶、キュバン誘導体液晶等が挙げられる。
以上の構成を備えた本実施形態の液晶表示装置100は、バックライトから入射した光を、電圧印加により配向状態を制御された液晶層で変調することで、任意の階調表示を行えるようになっている。また各ドットに着色部22R、22G、22Bが設けられているので、各画素毎に3原色(R,G,B)の色光を混色して任意のカラー表示を行えるようになっている。
(薄膜トランジスタの製造方法)
次に、前記TFT60の製造方法を基に、本発明の薄膜トランジスタの製造方法の一実施形態を説明する。前記TFT60においては、ゲート電極80、ソース電極34、ドレイン電極35を、液滴吐出法を用いてパターン形成するとともに、特にキャップ層81及び第2バンクB2についても、液滴吐出法を用いて形成している。
[液滴吐出装置]
まず、本実施形態の製造方法において用いられる、液滴吐出装置について説明する。本製造方法では、液滴吐出装置に備えられた液滴吐出ヘッドのノズルから、導電性微粒子や他の機能材料を含むインク(機能液)を液滴状に吐出し、薄膜トランジスタを構成する各構成要素を形成するものとしている。本実施形態で用いる液滴吐出装置としては、図5に示した構成のものを採用することができる。
図5(a)は、本実施形態で用いる液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(機能液)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板Pに対して、前述したインク(機能液)が吐出されるようになっている。
X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も、制御装置CONTによって制御されるようになっている。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図5(a)では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Pとノズル面との距離を任意に調節できるようにしてもよい。
図5(b)は、ピエゾ方式によるインクの吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図5(b)において、インク(機能液)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、インクを収容する材料タンクを含むインク供給系323を介してインクが供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
[インク(機能液)]
ここで、本実施形態の製造方法において、前記ゲート電極80、ソース電極34、ドレイン電極35等の導電パターンの形成に用いられる、インク(機能液)について説明する。
本実施形態で用いられる導電パターン用のインク(機能液)は、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、液体吐出ヘッド301のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、前記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
前記導電性微粒子の分散液の表面張力は0.02N/m〜0.07N/mの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、前記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。前記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
前記分散液の粘度は1mPa・s〜50mPa・sであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
また、特に第1バンクB1、ゲート絶縁膜83、及び第2バンクB2の形成に用いられるインクとしては、例えばポリシラザン液が用いられる。このポリシラザン液は、固形分としてポリシラザンを主成分とするもので、例えばポリシラザンと光酸発生剤とを含む感光性ポリシラザン液が用いられる。この感光性ポリシラザン液は、ポジ型レジストとして機能するようになるもので、露光処理と現像処理とによって直接パターニングすることができるものである。なお、このような感光性ポリシラザンとしては、例えば特開2002−72504号公報に記載された感光性ポリシラザンを例示することができる。また、この感光性ポリシラザン中に含有される光酸発生剤についても、特開2002−72504号公報に記載されたものが用いられる。
このようなポリシラザンは、例えばポリシラザンが以下の化学式(1)に示すポリメチルシラザンである場合、後述するように加湿処理を行うことで化学式(2)または化学式(3)に示すように一部加水分解し、さらに350℃未満の加熱処理を行うことにより、化学式(4)〜化学式(6)に示すように縮合してポリメチルシロキサン[−(SiCH1.5)n−]となる。また、化学式では示さないものの、350℃以上の加熱処理を行うと、側鎖のメチル基の脱離が起こり、特に400℃から450℃で加熱処理を行うと、側鎖のメチル基がほぼ脱離してポリシロキサンとなる。なお、化学式(2)〜化学式(6)においては、反応機構を説明するため、化学式を簡略化して化合物中の基本構成単位(繰り返し単位)のみを示している。
このようにして形成されるポリメチルシロキサンまたはポリシロキサンは、無機質であるポリシロキサンを骨格としているので、例えば液滴吐出法で配置され、さらに焼成されて形成された金属層に比べ、十分に緻密性を有するものとなる。したがって、形成される層(膜)表面の平坦性についても、良好なものとなる。また、熱処理に対して高い耐性を有することから、バンク材料としても好適なものとなる。
・化学式(1);−(SiCH(NH)1.5)n−
・化学式(2);SiCH(NH)1.5+H
→SiCH(NH)(OH)+0.5NH
・化学式(3);SiCH(NH)1.5+2H
→SiCH(NH)0.5(OH)+NH
・化学式(4);SiCH(NH)(OH)+SiCH(NH)(OH)+H
→2SiCH1.5+2NH
・化学式(5);SiCH(NH)(OH)+SiCH(NH)0.5(OH)
→2SiCH1.5+1.5NH
・化学式(6);SiCH(NH)0.5(OH)+SiCH(NH)0.5(OH)
→2SiCH1.5+NH+H
[TFTアレイ基板の製造方法]
以下、TFT60の製造方法を含む、TFTアレイ基板10の各製造工程について、図6から図9を参照して説明する。なお、図6から図9は、本実施形態の製造方法における一連の工程を示す断面工程図である。
<ゲート電極形成工程>
図6、図7の各図に示すように、基体として無アルカリガラス等からなるガラス基板Pを用意し、その一面側に第1バンクB1を形成した後、この第1バンクB1に形成した開口部30に対し、所定のインク(機能液)を滴下することで、開口部30内にゲート電極80を形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、第1電極層形成工程と、第2電極層形成工程と、焼成工程と、を含むものとなっている。
{第1バンク形成工程}
まず、ゲート電極80(及び走査線18a)をガラス基板上に所定パターンで形成するために、ガラス基板P上に所定パターンの開口部を有する第1バンクを形成する。この第1バンクは、基板面を平面的に区画する仕切部材であり、このバンクの形成には、特にフォトリソグラフィ法が好適に用いられる。具体的には、まず、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等の方法で、図6(a)に示すようにガラス基板P上に形成するバンクの高さに合わせて前記の感光性ポリシラザン液を塗布し、ポリシラザン薄膜BL1を形成する。
続いて、得られたポリシラザン薄膜BL1を、例えばホットプレート上にて110℃で1分程度プレベークする。
次いで、図6(b)に示すようにマスクを用いてポリシラザン薄膜BL1を露光する。このとき、このポリシラザン薄膜BL1は前述したようにポジ型レジストとして機能するので、後の現像処理によって除去する箇所を、選択的に露光する。露光光源としては、前記感光性ポリシラザン液の組成や感光特性に応じ、従来のフォトレジストの露光で用いられている高圧水銀灯、低圧水銀灯、メタルハライドランプ、キセノンランプ、エキシマレーザー、X線、電子線等から適宜選択され用いられる。照射光のエネルギー量については、光源や膜厚にもよるものの、通常は0.05mJ/cm以上、望ましくは0.1mJ/cm以上とされる。上限は特にないものの、あまりに照射量を多く設定すると処理時間の関係から実用的でなく、通常は10000mJ/cm以下とされる。露光は、一般に周囲雰囲気(大気中)あるいは窒素雰囲気とすればよいが、ポリシラザンの分解を促進するため、酸素含有量を富化した雰囲気を採用してもよい。
このような露光処理により、光酸発生剤を含有する感光性ポリシラザン薄膜BL1は、特に露光部分において膜内で選択的に酸が発生し、これによりポリシラザンのSi−N結合が解裂する。そして、雰囲気中の水分と反応し、前記の化学式(2)または化学式(3)に示したようにポリシラザン薄膜BL1は一部加水分解し、最終的にシラノール(Si−OH)結合が生成し、ポリシラザンが分解する。
次いで、このようなシラノール(Si−OH)結合の生成、ポリシラザンの分解をより進めるため、図6(c)に示すように露光後のポリシラザン薄膜BL1を、例えば25℃、相対湿度85%の環境下にて5分程度加湿処理する。このようにしてポリシラザン薄膜BL1内に水分を継続的に供給すると、一旦ポリシラザンのSi−N結合の解裂に寄与した酸が繰り返し解裂触媒として働く。このSi−OH結合は露光中においても起こるが、露光後、露光された膜を加湿処理することにより、ポリシラザンのSi−OH化がより一層促進される。
なお、このような加湿処理における処理雰囲気の湿度については、高ければ高いほどSiOH化速度を速くすることができる。ただし、あまり高くなると膜表面に結露してしまうおそれがあり、したがってこの観点から相対湿度90%以下とするのが実用的である。また、このような加湿処理については、水分を含有した気体を、ポリシラザン薄膜BL1に接触させるようにしてやればよく、したがって、加湿処理装置内に露光された基板Pを置き、水分含有気体をこの加湿処理装置に連続的に導入するようにすればよい。または、予め水分含有気体が導入されて調湿された状態の加湿処理装置内に、露光された基板Pを入れ、所望時間放置するようにしてもよい。
次いで、例えば濃度2.38%のTMAH(テトラメチルアンモニウムヒドロキシド)液によって加湿処理後のポリシラザン薄膜BL1を25℃で現像処理し、被露光部を選択的に除去することにより、図7(a)に示すように、ゲート電極80の形成領域に対応した開口部30を有する第1バンクの前駆体BP1を形成する。なお、現像液としては、TMAH以外の他のアルカリ現像液、例えばコリン、珪酸ナトリウム、水酸化ナトリウム、水酸化カリウム等を用いることもできる。
{撥液化処理工程}
次に、必要に応じて純水でリンスした後、第1バンクの前駆体BP1に対し、必要に応じて撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CFプラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板搬送速度が0.5mm/sec〜1020mm/sec、基板温度が70℃〜90℃である。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、第1バンクの前駆体BP1には、これを構成するアルキル基などにフッ素基が導入され、高い撥液性が付与される。
また、前記撥液化処理に先立って、開口部30の底面に露出されたガラス基板Pの表面を清浄化する目的で、Oプラズマを用いたアッシング処理やUV(紫外線)照射処理を行っておくことが好ましい。この処理を行うことで、ガラス基板P表面のバンク材料の残渣を除去することができ、撥液化処理後の前駆体BP1に対する接触角と該基板表面に対する接触角との差を大きくすることができ、後段の工程で開口部30内に配される液滴を正確に開口部30の内側に閉じ込めることができる。
前記Oアッシング処理は、具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。処理条件としては、例えばプラズマパワーが50W〜1000W、酸素ガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.510mm/sec〜10mm/sec、基板温度が70℃〜90℃である。
なお、第1バンクの前駆体BP1に対する撥液化処理(CFプラズマ処理)は、先の残渣処理で親液化された基板P表面に対して多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pの親液性、すなわち濡れ性が実質上損なわれることはない。
{第1電極層形成工程}
次に、開口部30に対して、液滴吐出装置IJの液滴吐出ヘッド301から第1電極層形成用インク(図示せず)を滴下する。ここでは、導電性微粒子としてAg(銀)を用い、溶媒(分散媒)としてジエチレングリコールジエチルエールを用いたインクを吐出配置する。このとき、第1バンクB1の表面には撥液性が付与されており、開口部30の底面部の基板表面には親液性が付与されているので、吐出された液滴の一部が第1バンクB1に載っても、バンク表面で弾かれて開口部30内に滑り込むようになっている。
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃で60分間程度の加熱を行う。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図7(b)に示すように、固体の第1電極層80aが形成される。
{第2電極層形成工程}
次に、液滴吐出装置による液滴吐出法を用いて、第2電極層形成用インク(図示せず)を、第1バンクの前駆体BP1の開口部30に配置する。ここでは、導電性微粒子としてNi(ニッケル)を用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(液体材料)を吐出配置する。このとき、第1バンクの前駆体BP1の表面には撥液性が付与されており、開口部30の底面部の基板表面には親液性が付与されているので、吐出された液滴の一部が前駆体BP1に載っても、バンク表面で弾かれて開口部30内に滑り込むようになっている。ただし、開口部30の内部に先に形成されている第1電極層80aの表面は、本工程で滴下するインクに対して高い親和性を有しているとは限らないため、インクの滴下に先立って、第1電極層80a上にインクの濡れ性を改善するための中間層を形成してもよい。この中間層は、インクを構成する分散媒の種類に応じて適宜選択されるが、本実施形態のようにインクが水系の分散媒を用いている場合には、例えば酸化チタンからなる中間層を形成しておけば、中間層表面で極めて良好な濡れ性が得られる。
液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。処理条件は、例えば加熱温度180℃、加熱時間60分間程度である。この加熱についても、窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図7(c)に示すように、第1電極層80a上に固体の第2電極層80bが形成される。
{焼成工程}
吐出工程後の乾燥膜については、導電性微粒子間の電気的接触を向上させるため、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理を施す。
この熱処理及び/又は光処理は通常大気中で行うが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定されるが、係る構成でも、前記第1電極層80a及び第2電極層80bが先に挙げた材料を用いて形成されているので、250℃以下の焼成温度とすることができる。ただし、本工程では、第1バンクの前駆体BP1が前記の化学式(4)〜(6)に示した縮合反応によってポリメチルシロキサンに変化しない温度、例えば280℃程度で焼成を行うこともできる。
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保されて導電性膜に変換され、図7(c)に示したように、第1電極層80aと第2電極層80bとが積層されてなるゲート電極80が形成される。また、図3に示したように、ゲート電極80と一体の走査線18aも前記工程によってガラス基板P上に形成される。
ここで、このように液滴吐出法で各インク(機能液)を配置した後、乾燥・焼成処理を行ってゲート電極80を形成すると、インク中の液分が除去されることにより、形成された各電極層80a、80bからなるゲート電極80は第1バンクの前駆体BP1の高さに比べ格段に低く形成されてしまう。したがって、この第1バンクの前駆体BP1の開口部30には、十分に埋められないことで凹部30aが形成されてしまう。
なお、前記各工程では、Agからなる第1電極層80aと、Niからなる第2導電層80bとを形成し、これら第1電極層80aと第2電極層80bとの積層体によってゲート電極80を形成しているが、第1電極層80aについては、Ag以外の金属、例えばCuやAl、あるいはこれらの金属を主成分とする合金で形成してもよい。また、第2金属層80bについても、Ni以外の金属、例えばTiやW、Mn、あるいはこれらの金属を主成分とする合金で形成してもよい。さらに、第1電極層80aについて、密着層として機能するMnやTi、W等を用い、第2金属層80bについて、主導電層として機能するAgやCu、Al等を用いてもよい。さらに、電極層を三層以上積層してゲート電極80を形成してもよく、もちろん、単一の電極層によってゲート電極80を形成してもよい。
<ゲート絶縁膜形成工程>
次に、前記第1バンクの前駆体BP1上に、前記のポリシラザン液をスピンコート法で塗布し、図7(d)に示すようにポリシラザン薄膜83aを形成する。このようにして塗布すると、ポリシラザン液はその一部が前記の凹部30a内に入り込み、前記ゲート電極80を覆うとともに該凹部30aを良好に埋め込むようになる。また、その表面状態が十分に平坦性を有するポリシラザン薄膜83aとなる。なお、塗布量を適宜に設定することにより、ポリシラザン薄膜83aの膜厚を容易に制御することができる。また、ポリシラザン液としては、例えば前述したポリシラザンを主成分とするものが用いられる。
このようにして、凹部30a内と第1バンクB1上とにそれぞれポリシラザン液を配し、ポリシラザン薄膜83aを形成したら、必要に応じ例えばホットプレート上にて110℃で1分程度プレベークする。
次いで、例えば350℃以上、好ましくは400℃以上450℃以下の範囲で60分程度焼成処理を行うことにより、図8(a)に示すようにゲート絶縁膜83を形成する。なお、ポリシラザン薄膜83aを形成したポリシラザン液として、前述した、ポリシラザンと光酸発生剤とを含む感光性ポリシラザン液を用いた場合には、焼成処理に先立ち、全面露光処理及び加湿処理を行うようにしてもよい。このような処理を行うことで、前記化学式(1)で示したようなポリシラザンから、化学式(4)〜(6)に示したようなポリメチルシロキサンに容易に変化させることが可能となる。
そして、前記のように焼成処理を行うことにより、化学式(1)で示したようなポリシラザンから化学式(4)〜(6)に示したようなポリメチルシロキサンを経てポリシロキサンとなる。すると、このポリシロキサンは、例えばポリメチルシロキサンに比べてより無機質化することで、良好な絶縁性を有するものとなる。よって、このポリシロキサンからなるゲート絶縁膜83は、その絶縁特性が良好なものとなる。また、ポリシロキサンは骨格構造を有することで十分な緻密性を有するものとなり、したがってこのゲート絶縁膜83は、ゲート電極80に対するキャップ層として良好に機能するようになる。
次に、前記ゲート絶縁膜83上の所定位置に、液滴吐出ヘッド301から前記インク(ポリシラザン液)を吐出し配置する。なお、ポリシラザン液からなるインクとしては、前述したポリシラザンを主成分とするものが用いられる。また、ゲート絶縁膜83上の所定位置とは、ソース電極34及びドレイン電極35を形成するための領域を区画する位置であり、第2バンクB2を形成するための領域である。
ここで、前記所定位置へのポリシラザン液の吐出については、液滴吐出ヘッド301を用いた液滴吐出法で行うことから、所望位置に配置することができるとともに、その膜厚についても、吐出量を調整することで所望の膜厚となるようにすることができる。
このようにして、ゲート絶縁膜83上の所定位置にポリシラザン液を配したら、得られたポリシラザン薄膜を、必要に応じ例えばホットプレート上にて110℃で1分程度プレベークする。
次いで、例えば300℃で60分程度焼成処理を行うことにより、図8(b)に示すように第2バンクB2を形成する。ここで、インクとしてのポリシラザン液として、前述した、ポリシラザンと光酸発生剤とを含む感光性ポリシラザン液を用いた場合には、焼成処理に先立ち、前述したように全面露光処理及び加湿処理を行うようにしてもよい。
<半導体層形成工程>
次に、図8(c)に示すように前記第2バンクB2に区画された領域内に半導体層33を形成する。この半導体層33は、ゲート絶縁膜83を形成した基板Pの全面に、150nm〜250nm程度の膜厚のアモルファスシリコン膜と、膜厚50nm〜100nm程度のNシリコン膜とをプラズマCVD法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くNシリコン膜の形成工程では、前記アモルファスシリコン膜の形成で用いた成膜装置に、Nシリコン層形成用の原料ガスを導入して成膜を行うことができる。
その後、前記アモルファスシリコン膜およびNシリコン膜を、フォトリソグラフィ法により図8(c)に示した形状にパターニングすることで、ゲート絶縁膜83上に所定平面形状のアモルファスシリコン層84とNシリコン層85とが積層された半導体層33が得られる。パターニングに際しては、Nシリコン膜の表面に、図示の半導体層33の側断面形状と同様の略凹形のレジストを選択配置し、係るレジストをマスクにしてエッチングを行う。このようなパターニング法によりゲート電極80と平面的に重なる領域にてNシリコン層85が選択的に除去されて2つの領域に分割され、これらのNシリコン層85、85が、それぞれソースコンタクト領域及びドレインコンタクト領域を形成する。
次に、図8(d)に示すように、前記の2つの領域に分割されたNシリコン層85、85間上に絶縁材料からなる第3バンクB3を形成し、これらNシリコン層85、85間を電気的にも分離する。この第3バンクB3についても、前記第2バンクB2と同様に、液滴吐出ヘッド301からポリシラザン液(インク)を選択的に吐出配置し、さらに乾燥・焼成処理を行うことで形成する。このようにして形成された第3バンクB3は、前記第2バンクB2とともに、ソース電極34の形成領域、ドレイン電極35の形成領域を区画するものとなる。
<電極形成工程>
次いで、半導体層33が形成されたガラス基板P上に、図4に示したソース電極34及びドレイン電極35を形成する。
{撥液化処理工程}
まず、前記の第2バンクB2、第3バンクB3に対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。
{電極膜形成工程}
次に、図4に示したソース電極34、ドレイン電極35を形成するためのインク(機能液)を、前記液滴吐出装置IJを用いて第2バンク部B2と第3バンク部B3とに囲まれた領域に塗布する。ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインクを吐出する。このようにして液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。
{焼成工程}
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板Pに、熱処理及び/又は光処理を施す。この熱処理及び/又は光処理については、前記ゲート電極80の形成の際の焼成処理条件と同様にして行うことができる。
このような工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保されて導電性膜に変換され、図9(a)に示したように、一方のNシリコン層85に接続し導通するソース電極34と、他方のNシリコン層85に接続し導通するドレイン電極35とが形成される。
次に、第2バンクB2と第3バンクB3とによって区画され、ソース電極34及びドレイン電極35が形成された凹部(開口)内に、図9(b)に示すように該凹部(開口)を埋めるようにして絶縁材料86を配置する。
次いで、図9(c)に示すようにドレイン電極35側の絶縁材料86にコンタクトホール87を形成する。その後、ITO等からなる透明電極層をスパッタ法や蒸着法等の気相法で形成し、あるいは液滴吐出法等の液相法で形成し、さらに必要に応じてパターニングすることにより、画素電極19を形成する。
以上の工程により、本発明に係るTFT60をガラス基板Pの内面側(図示上面側)に形成し、さらに画素電極19を形成してなる、TFTアレイ基板10が得られる。
本実施形態の製造方法によれば、ゲート電極80上を覆うゲート絶縁膜83を、ポリシラザン液を配置し焼成することにより無機質層で形成するようにしたので、この無機質層が骨格構造を有することで十分な緻密性を有し、したがってこの無機質層からなるゲート絶縁膜83がキャップ層として機能することにより、前記ゲート電極80中における金属元素の拡散をより良好に防止することができる。よって、得られる薄膜トランジスタ60の特性低下を防止してその安定化を図ることができる。
また、前記無機質層からなるゲート絶縁膜83が十分な緻密性を有するものとなるので、液滴吐出法で形成されてなるゲート電極80に比べ十分に平坦性を有するものとなる。したがって、このゲート絶縁膜83とこれの上に形成される半導体層33との間の界面が十分な平坦性を有するようになり、これによってトランジスタ特性の安定性を向上することができる。
また、ゲート絶縁膜83と第1バンクB1とを同じ焼成工程で同時に形成するようにしたので、工程を簡略化して生産性を向上することができる。また、このようにゲート絶縁膜83と第1バンクB1とを同じポリシラザン液からなる無機質層で形成するので、これらゲート絶縁膜83と第1バンクB1との接合部において、材質の違いに起因する熱膨張等による応力の影響がほとんどなく、したがって接合部におけるクラック等の発生を防止することができる。
また、前記のTFTアレイ基板10を備えた液晶表示装置100にあっては、前記TFT60が、その特性低下が防止されて特性の安定化が図られ、さらに生産性も向上しているので、この液晶表示装置100自体も、特性が安定し生産性が向上した良好なものとなる。
なお、前記実施形態では、ポリシラザン液によって第1バンクの前駆体BP1を形成するようにし、ゲート絶縁膜83を形成するための焼成により、第1バンクの前駆体BP1を同時に焼成して第1バンクB1とするようにしたが、本発明はこれに限定されることなく、第1バンクB1形成のための焼成処理と、ゲート絶縁膜83形成のための焼成処理とを別に行うようにしてもよい。
また、本発明の薄膜トランジスタの製造方法は、薄膜トランジスタを備えた各種の電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に好適に採用することができる。
(電子機器)
図10は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
なお、前記実施形態の電気光学装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。
このような電子機器は、前記電気光学装置が、特性が安定し生産性が向上した良好なものとなるので、この電子機器自体も良好なものとなる。
実施形態に係る液晶表示装置の等価回路図。 同、全体構成を示す平面図。 同、1画素領域を示す平面構成図。 同、TFTアレイ基板の部分断面構成図。 (a)は液滴吐出装置の一例を示す図、(b)は吐出ヘッドの概略図。 薄膜トランジスタの製造方法を説明するための断面工程図。 薄膜トランジスタの製造方法を説明するための断面工程図。 薄膜トランジスタの製造方法を説明するための断面工程図。 薄膜トランジスタの製造方法を説明するための断面工程図。 電子機器の一例を示す斜視構成図。
符号の説明
P…ガラス基板(基板)、33…半導体層、34…ソース電極、35…ドレイン電極、60…TFT(薄膜トランジスタ)、80…ゲート電極(導電膜)、80a…第1電極層、80b…第2電極層、83…ゲート絶縁膜、83a…ポリシラザン薄膜、84…アモルファスシリコン層、85…Nシリコン層、B1…第1バンク(バンク)、B2…第2バンク、B3…第3バンク、BP1…第1バンクの前駆体、100…液晶表示装置(電気光学装置)

Claims (5)

  1. 基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、を形成する薄膜トランジスタの製造方法において、
    前記基板上に、前記ゲート電極の形成領域に対応したバンクまたはその前駆体を形成する工程と、
    前記バンクまたはその前駆体によって区画された領域に、導電性材料を含有してなる機能液を液滴吐出法で配置し、焼成することにより、ゲート電極を形成する工程と、
    前記ゲート電極上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを配置し、焼成することにより、前記ゲート電極上を覆うゲート絶縁膜を、ポリシロキサンを骨格とする無機質層で形成する工程と、
    前記ゲート絶縁膜上に半導体層を形成する工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
  2. 前記ゲート電極上に配置したポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかの焼成を、350℃以上で行うことで、得られる無機質層をポリシロキサンとすることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
  3. 前記バンクまたはその前駆体を形成する工程では、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかによってバンクの前駆体を形成するようにし、
    前記のゲート絶縁膜を形成するための焼成により、前記バンクの前駆体を同時に焼成してポリシロキサンを骨格とする無機質層からなるバンクとする、ことを特徴とする請求項1又は2記載の薄膜トランジスタの製造方法。
  4. 請求項1〜3のいずれか一項に記載の製造方法によって得られた薄膜トランジスタを備えることを特徴とする電気光学装置。
  5. 請求項4記載の電気光学装置を備えることを特徴とする電子機器。
JP2005140738A 2005-05-13 2005-05-13 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 Withdrawn JP2006319161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005140738A JP2006319161A (ja) 2005-05-13 2005-05-13 薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005140738A JP2006319161A (ja) 2005-05-13 2005-05-13 薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2006319161A true JP2006319161A (ja) 2006-11-24

Family

ID=37539555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140738A Withdrawn JP2006319161A (ja) 2005-05-13 2005-05-13 薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP2006319161A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169502A (ja) * 2011-02-15 2012-09-06 Fuji Xerox Co Ltd 電子素子及びその製造方法
JP2012174756A (ja) * 2011-02-18 2012-09-10 Az Electronic Materials Ip Ltd 絶縁膜の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2004318165A (ja) * 1996-05-15 2004-11-11 Seiko Epson Corp 薄膜デバイスの製造方法、薄膜トランジスタの形成方法、及び電子機器の製造方法
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004318165A (ja) * 1996-05-15 2004-11-11 Seiko Epson Corp 薄膜デバイスの製造方法、薄膜トランジスタの形成方法、及び電子機器の製造方法
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169502A (ja) * 2011-02-15 2012-09-06 Fuji Xerox Co Ltd 電子素子及びその製造方法
JP2012174756A (ja) * 2011-02-18 2012-09-10 Az Electronic Materials Ip Ltd 絶縁膜の形成方法

Similar Documents

Publication Publication Date Title
JP4254743B2 (ja) 薄膜トランジスタの製造方法
KR100801201B1 (ko) 패턴 형성 방법, 막구조체, 전기 광학 장치 및 전자 기기
KR100726273B1 (ko) 박막트랜지스터, 전기 광학 장치, 및 전자 기기
US7567309B2 (en) Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate
JP4556838B2 (ja) バンクの形成方法および膜パターンの形成方法
JP4438685B2 (ja) 透明導電膜とその形成方法、電気光学装置、及び電子機器
KR100807231B1 (ko) 화소 전극과 그 형성 방법, 전기 광학 장치, 및 전자 기기
US20070257261A1 (en) Method for forming metal wiring, method for manufacturing active matrix substrate, device, electro-optical device, and electronic appratus
JP4622955B2 (ja) カラーフィルタ基板の製造方法、カラーフィルタ基板、表示装置
JP2007142022A (ja) 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP4729975B2 (ja) 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2006319161A (ja) 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP4424304B2 (ja) ディスプレイの製造方法、ディスプレイおよび電子機器
JP2006142147A (ja) 液滴吐出装置の整備方法、液滴吐出装置、電気光学装置、並びに電子機器
JP2006352057A (ja) 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
JP4892822B2 (ja) 電気光学装置の製造方法
JP2006140316A (ja) 導電膜の形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2010055106A (ja) 表示装置
JP2007116050A (ja) パターン形成方法、薄膜トランジスタ、及び電子機器
JP2007108204A (ja) 画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100916