JP4729975B2 - 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 - Google Patents
薄膜トランジスタの製造方法、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP4729975B2 JP4729975B2 JP2005140737A JP2005140737A JP4729975B2 JP 4729975 B2 JP4729975 B2 JP 4729975B2 JP 2005140737 A JP2005140737 A JP 2005140737A JP 2005140737 A JP2005140737 A JP 2005140737A JP 4729975 B2 JP4729975 B2 JP 4729975B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- liquid
- electrode
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
しかしながら、例えば前記方法を薄膜トランジスタ(TFT)の製造に適用しようとした場合、TFTの製造は基板上に積層構造を形成することで行うことから、以下の不都合を生じてしまう。
TFTの製造は基板上に異種材料を積層するとともに、得られた積層体を加熱する工程を含むプロセスである。したがって、隣接する層間で元素が拡散することがあり、例えば、ゲート電極の形成材料として用いた金属がゲート絶縁膜中などに拡散し、TFTの特性低下を引き起こすことがある。
さらに、バンクに区画された領域に液滴吐出法によって導電パターンを形成した場合、通常は吐出したインクを乾燥ないし焼成することで液分が除去されることにより、形成された導電膜(金属膜)はバンクの高さに比べ格段に低く形成されてしまう。すると、このバンク間に形成される凹部が後工程においても影響してしまい、例えばここに絶縁膜や半導体層を形成しようした場合に、その成膜性やパターニング性が損なわれてしまうことがある。
前記基板上に前記導電パターンの形成領域に対応したバンクを形成する工程と、
前記バンクによって区画された領域に前記機能液を液滴吐出法で配置する工程と、
配置した前記機能液上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを液滴吐出法で配置する工程と、
前記バンクによって区画された領域に積層した前記機能液と前記ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかとに対して所定の処理を施すことにより、ポリシロキサンを骨格とする無機質層で前記導電性材料からなる導電膜を覆った導電パターンを形成する工程と、を備えたことを特徴としている。
前記基板上に前記ゲート電極の形成領域に対応した第1バンクを形成する工程と、
前記第1バンクによって区画された領域に導電性材料を含有してなる機能液を液滴吐出法で配置する工程と、
配置した前記機能液上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを液滴吐出法で配置するとともに、前記第1バンク上の所定位置にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを液滴吐出法で配置する工程と、
前記ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを焼成することにより、前記機能液からなるゲート電極上を覆うキャップ層を、ポリシロキサンを骨格とする無機質層で形成するとともに、前記ソース電極及びドレイン電極の形成領域に対応した第2バンクを、ポリシロキサンを骨格とする無機質層で形成する工程と、
前記第2バンクによって区画された領域内の前記キャップ層上に絶縁膜を介して半導体層を形成する工程と、
前記第2バンクによって区画された領域に導電性材料を含有してなる機能体を液滴吐出法で配置して、前記半導体層に接続するソース電極及びドレイン電極を形成する工程と、を備えたことを特徴としている。
また、前記無機質層からなるキャップ層が十分な緻密性を有するものとなるので、液滴吐出法で形成されてなる前記ゲート電極に比べ十分に平坦性を有するものとなる。したがって、このキャップ層とこれの上に形成されるゲート絶縁膜との間の界面が十分な平坦性を有するようになり、これによってトランジスタ特性の安定性が向上する。
さらに、前記キャップ層と第2バンクとを同じ工程で形成するので、工程を簡略化して生産性を向上することが可能となる。
このようにすれば、ゲート電極上にバンクとの間で凹部が形成されることが防止され、これによってゲート電極上に形成される構成要素の成膜性やパターニング性が向上する。
この電気光学装置によれば、前記薄膜トランジスタが、その特性低下が防止されて特性の安定化が図られ、さらに生産性も向上しているので、この電気光学装置自体も、特性が安定し生産性が向上した良好なものとなる。
この電子機器によれば、前記電気光学装置が、特性が安定し生産性が向上した良好なものとなるので、この電子機器自体も良好なものとなる。
(電気光学装置)
まず、本発明の電気光学装置の一実施形態について説明する。図1は、本発明の電気光学装置の一実施形態である液晶表示装置100を示す等価回路図である。この液晶表示装置100において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極19と該画素電極19を制御するためのスイッチング素子であるTFT60とがそれぞれ形成されており、画像信号が供給されるデータ線(電極配線)16が該TFT60のソースに電気的に接続されている。データ線16に書き込む画像信号S1、S2、…、Snは、この順で線順次に供給されるか、あるいは相隣接する複数のデータ線16に対してグループ毎に供給される。また、走査線(電極配線)18aがTFT60のゲートに電気的に接続されており、複数の走査線18aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極19はTFT60のドレインに電気的に接続されており、スイッチング素子であるTFT60を一定期間だけオンすることにより、データ線16から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
前記構成のもとTFT60は、走査線18aを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線16を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
次に、前記TFT60の製造方法を基に、本発明の薄膜トランジスタの製造方法の一実施形態を説明する。前記TFT60においては、ゲート電極80、ソース電極34、ドレイン電極35を、液滴吐出法を用いてパターン形成するとともに、特にキャップ層81及び第2バンクB2についても、液滴吐出法を用いて形成している。
まず、本実施形態の製造方法において用いられる、液滴吐出装置について説明する。本製造方法では、液滴吐出装置に備えられた液滴吐出ヘッドのノズルから、導電性微粒子や他の機能材料を含むインク(機能液)を液滴状に吐出し、薄膜トランジスタを構成する各構成要素を形成するものとしている。本実施形態で用いる液滴吐出装置としては、図5に示した構成のものを採用することができる。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(機能液)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
図5(b)において、インク(機能液)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、インクを収容する材料タンクを含むインク供給系323を介してインクが供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
ここで、本実施形態の製造方法において、前記ゲート電極80、ソース電極34、ドレイン電極35等の導電パターンの形成に用いられる、インク(機能液)について説明する。
本実施形態で用いられる導電パターン用のインク(機能液)は、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、液体吐出ヘッド301のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
・化学式(1);−(SiCH3(NH)1.5)n−
・化学式(2);SiCH3(NH)1.5+H2O
→SiCH3(NH)(OH)+0.5NH3
・化学式(3);SiCH3(NH)1.5+2H2O
→SiCH3(NH)0.5(OH)2+NH3
・化学式(4);SiCH3(NH)(OH)+SiCH3(NH)(OH)+H2O
→2SiCH3O1.5+2NH3
・化学式(5);SiCH3(NH)(OH)+SiCH3(NH)0.5(OH)2
→2SiCH3O1.5+1.5NH3
・化学式(6);SiCH3(NH)0.5(OH)2+SiCH3(NH)0.5(OH)2
→2SiCH3O1.5+NH3+H2O
以下、TFT60の製造方法を含む、TFTアレイ基板10の各製造工程について、図6から図8を参照して説明する。なお、図6から図8は、本実施形態の製造方法における一連の工程を示す断面工程図である。
図6の各図に示すように、基体として無アルカリガラス等からなるガラス基板Pを用意し、その一面側に第1バンクB1を形成した後、この第1バンクB1に形成した開口部30に対し、所定のインク(機能液)を滴下することで、開口部30内にゲート電極80を形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、第1電極層形成工程と、第2電極層形成工程と、焼成工程と、を含むものとなっている。
まず、ゲート電極80(及び走査線18a)をガラス基板上に所定パターンで形成するために、図6(a)に示すように、ガラス基板P上に所定パターンの開口部30を有する第1バンクB1を形成する。この第1バンクB1は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板P上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部30を備えた第1バンクB1を形成する。
次に、第1バンクB1に対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板搬送速度が0.5mm/sec〜1020mm/sec、基板温度が70℃〜90℃である。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、第1バンクB1には、これを構成するアルキル基などにフッ素基が導入され、高い撥液性が付与される。
次に、開口部30に対して、液滴吐出装置IJの液滴吐出ヘッド301から第1電極層形成用インク(図示せず)を滴下する。ここでは、導電性微粒子としてAg(銀)を用い、溶媒(分散媒)としてジエチレングリコールジエチルエールを用いたインクを吐出配置する。このとき、第1バンクB1の表面には撥液性が付与されており、開口部30の底面部の基板表面には親液性が付与されているので、吐出された液滴の一部が第1バンクB1に載っても、バンク表面で弾かれて開口部30内に滑り込むようになっている。
次に、液滴吐出装置による液滴吐出法を用いて、第2電極層形成用インク(図示せず)を、第1バンクB1の開口部30に配置する。ここでは、導電性微粒子としてNi(ニッケル)を用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(液体材料)を吐出配置する。このとき、第1バンクB1の表面には撥液性が付与されており、開口部30の底面部の基板表面には親液性が付与されているので、吐出された液滴の一部が第1バンクB1に載っても、バンク表面で弾かれて開口部30内に滑り込むようになっている。ただし、開口部30の内部に先に形成されている第1電極層80aの表面は、本工程で滴下するインクに対して高い親和性を有しているとは限らないため、インクの滴下に先立って、第1電極層80a上にインクの濡れ性を改善するための中間層を形成してもよい。この中間層は、インクを構成する分散媒の種類に応じて適宜選択されるが、本実施形態のようにインクが水系の分散媒を用いている場合には、例えば酸化チタンからなる中間層を形成しておけば、中間層表面で極めて良好な濡れ性が得られる。
吐出工程後の乾燥膜については、導電性微粒子間の電気的接触を向上させるため、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理を施す。
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保されて導電性膜に変換され、図6(c)に示したように、第1電極層80aと第2電極層80bとが積層されてなるゲート電極80が形成される。また、図3に示したように、ゲート電極80と一体の走査線18aも前記工程によってガラス基板P上に形成される。
次に、前記ゲート電極80を覆うようにして、前記凹部30a内に液滴吐出ヘッド301からインクとしてポリシラザン液を吐出し配置するとともに、前記第1バンクB1上の所定位置に、液滴吐出ヘッド301から前記インク(ポリシラザン液)を吐出し配置する。なお、ポリシラザン液からなるインクとしては、前述したポリシラザンを主成分とするものが用いられる。また、第1バンクB1上の所定位置とは、ソース電極34及びドレイン電極35を形成するための領域を区画する位置であり、第2バンクB2を形成するための領域である。
次いで、例えば300℃で60分程度焼成処理を行うことにより、図6(d)に示すようにキャップ層81と第2バンクB2とを同時に形成する。ここで、インクとしてのポリシラザン液として、前述した、ポリシラザンと光酸発生剤とを含む感光性ポリシラザン液を用いた場合には、焼成処理に先立ち、全面露光処理及び加湿処理を行うようにしてもよい。このような処理を行うことで、前記化学式(1)で示したようなポリシラザンから、化学式(4)〜(6)に示したようなポリメチルシロキサンに容易に変化させることが可能となる。
次に、図7(a)に示すように前記第2バンクB2に区画された領域内に、窒化珪素からなるゲート絶縁膜83を形成する。このゲート絶縁膜83は、例えばプラズマCVD法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。ここで、前述したようにキャップ層81によって凹部30aを良好に埋め込み、これによってゲート電極80の直上部分での段差を無くしていいることから、ゲート絶縁膜83や後述する半導体層33についての成膜性やパターニング性が良好になっている。CVD工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOS(テトラエトキシシラン、Si(OC2H5)4)と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜83の膜厚は150nm〜400nm程度である。なお、成膜した窒化珪素についてのパターニングは、必ずしも行う必要はなく、第2バンクB2上にも窒化珪素膜が形成された状態のままであってもよい。
次に、図7(b)に示す半導体層33をゲート絶縁膜83上に形成する。この半導体層33は、ゲート絶縁膜83を形成した基板Pの全面に、150nm〜250nm程度の膜厚のアモルファスシリコン膜と、膜厚50nm〜100nm程度のN+シリコン膜とをプラズマCVD法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くN+シリコン膜の形成工程では、前記アモルファスシリコン膜の形成で用いた成膜装置に、N+シリコン層形成用の原料ガスを導入して成膜を行うことができる。
次いで、半導体層33が形成されたガラス基板P上に、図4に示したソース電極34及びドレイン電極35を形成する。
{撥液化処理工程}
まず、前記の第2バンクB2、第3バンクB3に対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。
次に、図4に示したソース電極34、ドレイン電極35を形成するためのインク(機能液)を、前記液滴吐出装置IJを用いて第2バンク部B2と第3バンク部B3とに囲まれた領域に塗布する。ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインクを吐出する。このようにして液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN2雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板Pに、熱処理及び/又は光処理を施す。この熱処理及び/又は光処理については、前記ゲート電極80の形成の際の焼成処理条件と同様にして行うことができる。
このような工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保されて導電性膜に変換され、図8(a)に示したように、一方のN+シリコン層85に接続し導通するソース電極34と、他方のN+シリコン層85に接続し導通するドレイン電極35とが形成される。
次いで、図8(c)に示すようにドレイン電極35側の絶縁材料86にコンタクトホール87を形成する。その後、ITO等からなる透明電極層をスパッタ法や蒸着法等の気相法で形成し、あるいは液滴吐出法等の液相法で形成し、さらに必要に応じてパターニングすることにより、画素電極19を形成する。
以上の工程により、本発明に係るTFT60をガラス基板Pの内面側(図示上面側)に形成し、さらに画素電極19を形成してなる、TFTアレイ基板10が得られる。
また、前記無機質層からなるキャップ層81が十分な緻密性を有するものとなるので、液滴吐出法で形成されてなる前記ゲート電極80に比べ十分に平坦性を有するものとなる。したがって、このキャップ層81とこれの上に形成されるゲート絶縁膜83との間の界面を十分平坦にすることができ、これによってトランジスタ特性の安定性を向上することができる。
さらに、前記キャップ層80と第2バンクB2とを同じ工程で形成するので、工程を簡略化して生産性を向上することができる。
また、前記のTFTアレイ基板10を備えた液晶表示装置100にあっては、前記TFT60が、その特性低下が防止されて特性の安定化が図られ、さらに生産性も向上しているので、この液晶表示装置100自体も、特性が安定し生産性が向上した良好なものとなる。
図9は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
なお、前記実施形態の電気光学装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。
このような電子機器は、前記電気光学装置が、特性が安定し生産性が向上した良好なものとなるので、この電子機器自体も良好なものとなる。
Claims (4)
- 基板上に、ゲート電極と、半導体層と、該半導体層に接続するソース電極及びドレイン電極と、を形成する薄膜トランジスタの製造方法において、
前記基板上に前記ゲート電極の形成領域に対応した第1バンクを形成する工程と、
前記第1バンクによって区画された領域に導電性材料を含有してなる機能液を液滴吐出法で配置する工程と、
配置した前記機能液上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを液滴吐出法で配置するとともに、前記第1バンク上の所定位置に、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを液滴吐出法で配置する工程と、
前記ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを焼成することにより、前記機能液からなるゲート電極上を覆うキャップ層を、ポリシロキサンを骨格とする無機質層で形成するとともに、前記ソース電極及びドレイン電極の形成領域に対応した第2バンクを、ポリシロキサンを骨格とする無機質層で形成する工程と、
前記第2バンクによって区画された領域内の前記キャップ層上に絶縁膜を介して半導体層を形成する工程と、
前記第2バンクによって区画された領域に導電性材料を含有してなる機能体を液滴吐出法で配置して、前記半導体層に接続するソース電極及びドレイン電極を形成する工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。 - 前記ゲート電極上を覆うキャップ層を、その上面が前記第1バンクの上面とほぼ同じ高さになるように形成することを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 請求項1又は2記載の製造方法によって得られた薄膜トランジスタを備えることを特徴とする電気光学装置。
- 請求項3記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140737A JP4729975B2 (ja) | 2005-05-13 | 2005-05-13 | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140737A JP4729975B2 (ja) | 2005-05-13 | 2005-05-13 | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319160A JP2006319160A (ja) | 2006-11-24 |
JP4729975B2 true JP4729975B2 (ja) | 2011-07-20 |
Family
ID=37539554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005140737A Expired - Fee Related JP4729975B2 (ja) | 2005-05-13 | 2005-05-13 | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4729975B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5329038B2 (ja) * | 2006-12-21 | 2013-10-30 | 宇部日東化成株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349640A (ja) * | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器 |
JP2005038895A (ja) * | 2003-07-15 | 2005-02-10 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置、電子機器 |
-
2005
- 2005-05-13 JP JP2005140737A patent/JP4729975B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349640A (ja) * | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器 |
JP2005038895A (ja) * | 2003-07-15 | 2005-02-10 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2006319160A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100726273B1 (ko) | 박막트랜지스터, 전기 광학 장치, 및 전자 기기 | |
JP4254743B2 (ja) | 薄膜トランジスタの製造方法 | |
EP1701206B1 (en) | Active matrix substrate, method of manufacturing an active matrix substrate, electro-optical device, and electronic apparatus | |
KR100801201B1 (ko) | 패턴 형성 방법, 막구조체, 전기 광학 장치 및 전자 기기 | |
JP4438685B2 (ja) | 透明導電膜とその形成方法、電気光学装置、及び電子機器 | |
KR100807231B1 (ko) | 화소 전극과 그 형성 방법, 전기 광학 장치, 및 전자 기기 | |
JP4622955B2 (ja) | カラーフィルタ基板の製造方法、カラーフィルタ基板、表示装置 | |
JP2007142022A (ja) | 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器 | |
JP4729975B2 (ja) | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP2007115743A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 | |
JP2006142147A (ja) | 液滴吐出装置の整備方法、液滴吐出装置、電気光学装置、並びに電子機器 | |
JP2006319161A (ja) | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP4892822B2 (ja) | 電気光学装置の製造方法 | |
JP2006140316A (ja) | 導電膜の形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP2010055106A (ja) | 表示装置 | |
JP2007116050A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 | |
JP2004335852A (ja) | 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2007115742A (ja) | パターン形成方法、電子デバイス、及び電子機器 | |
JP2007115741A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |