JP5329038B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP5329038B2
JP5329038B2 JP2006344404A JP2006344404A JP5329038B2 JP 5329038 B2 JP5329038 B2 JP 5329038B2 JP 2006344404 A JP2006344404 A JP 2006344404A JP 2006344404 A JP2006344404 A JP 2006344404A JP 5329038 B2 JP5329038 B2 JP 5329038B2
Authority
JP
Japan
Prior art keywords
film
transparent
insulator film
semiconductor device
transparent insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006344404A
Other languages
English (en)
Other versions
JP2008159683A (ja
Inventor
忠弘 大見
耕一 杉谷
匡 小池
昭典 番場
章洋 小林
耕平 綿貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Ube-Nitto Kasei Co Ltd
Ube Corp
Original Assignee
Tohoku University NUC
Ube Industries Ltd
Ube-Nitto Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006344404A priority Critical patent/JP5329038B2/ja
Application filed by Tohoku University NUC, Ube Industries Ltd, Ube-Nitto Kasei Co Ltd filed Critical Tohoku University NUC
Priority to KR1020097011441A priority patent/KR20090097861A/ko
Priority to US12/520,317 priority patent/US20100059820A1/en
Priority to PCT/JP2007/074451 priority patent/WO2008075727A1/ja
Priority to EP07850921A priority patent/EP2096678A4/en
Priority to CN2007800475155A priority patent/CN101563782B/zh
Priority to TW096149322A priority patent/TW200847442A/zh
Publication of JP2008159683A publication Critical patent/JP2008159683A/ja
Application granted granted Critical
Publication of JP5329038B2 publication Critical patent/JP5329038B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置、特に、薄膜トランジスタ（ＴＦＴ）に関し、またその製造方法に関する。
一般に、液晶表示装置、有機EL装置、無機EL装置等の表示装置は、平坦な一主面を有する透明基板上に、配線パターン、電極パターン等の導電パターンを順次、成膜、パターニングすることによって形成されている。そして電極膜、表示装置を構成する素子に必要な各種の膜等を順次成膜、パターニングすることによって、表示装置が製作されている。
近年、この種の表示装置に対しては大型化の要望が強くなっている。大型の表示装置を形成するには、より多くの表示素子を高精度で基板上に形成し、これらの素子を配線パターンと電気的に接続する必要がある。この場合、基板上には配線パターンの他に、絶縁膜、TFT（薄膜トランジスタ）素子、発光素子等が多層化された状態で形成されている。その結果、基板上には、階段状に段差ができるのが普通であり、配線パターンはこれらの段差を越えて配線されている。更に、表示装置を大型化する際、配線パターン自体が長くなるため、当該配線パターンの抵抗を低くすることが必要になってくる。
配線パターンの段差を解消し、かつ低抵抗化する手法として、特許文献１および特許文献２では、液晶ディスプレイのような平面ディスプレイ用配線を形成するために、透明な基板表面に配線と、これと同等の高さの透明な絶縁材料を配線パターンに接するように形成することが開示されている。また、特許文献２においては、さらに加熱プレスやＣＭＰにより配線をより平坦化する方法が開示されている。
また、特許文献３には、下地密着層、触媒層、導電金属層、及び、その上に形成された拡散抑止層を含むゲート電極を構成し、これによって、ガラス基板との密着性と、ゲート電極の平坦性を改善することが提案されている。
ＷＯ ２００４／１１０１１７ 特開２００５−２１００８１ 特願２００５−１７３０５０
特許文献１においては、樹脂パターンにより形成された溝の中に配線を埋設し厚膜配線化することにより表示装置の特性の向上が可能であることが開示されており、配線形成方法としてインクジェット法やスクリーン印刷法等の手法が開示されている。しかしながら、開示された方法では基板への密着性に問題があることが判明した。更に、特許文献１に記載されているように、配線を導電性インクやスクリーン印刷等で形成すると、配線の表面が粗く、配線上に形成される絶縁層等の平坦性が悪くなることも分かった。導電性インクやスクリーン印刷によって形成された配線をゲート電極として使用した場合、配線表面の粗さのため、チャンネルを通るキャリアの伝播率が悪化し、高速動作の障害になると言う現象が観測された。更に、導電性インクやスクリーン印刷等では、配線が微細になると、所望の形状を得ることが困難になることも判明した。たとえば、幅２０μｍ、長さ５０μｍのゲート電極をこれらの方法で形成しようとしても、電極材料が全面に行き渡らず、所望のパターンの形成が実用上不可能であることが判明した。
特許文献２では、配線表面の粗さの問題を解決する方法として、プレス部材によって絶縁膜および埋め込み配線 を押圧する加熱プレス処理、またはＣＭＰ処理する工程を提案している。しかしながら近年のマザーガラスの基板サイズの大型化に伴い、特に第５世代の１１００ｍｍ×１３００ｍｍ以上の大きさのガラス基板においては、これらの配線の平坦化の方法は現実的ではなくなっている。加熱プレス処理はわずかなガラスのひずみが破損につながり、またＣＭＰによる大型ガラス基板の全面均一研磨は非常に困難であり、コストの増大につながる。
また、めっき層と周囲の樹脂膜との間に隙間が生じる現象も観測された。原因はめっき処理時の高温で樹脂が膨張し、めっき形成後に収縮するためと見られる。このような隙間があると、ゲート絶縁膜に電界集中が起きて絶縁破壊が生じ、ゲート電極とチャンネル領域とがショートしてしまう。
更に、特許文献３は、密着性を高めるように、絶縁基板上を表面修飾する工程と、該絶縁基板上に樹脂膜を形成する工程と、該樹脂膜をパターニングすることで電極もしくは配線が収容される凹部を形成する工程と、該凹部に触媒付与する工程と、該樹脂膜を加熱硬化する工程と、該凹部にめっき法により導電性材料を形成する工程と、を少なくとも含む製造方法を提案している。ゲート電極等の導電金属層、たとえばＣｕ層は無電解めっき法により形成され、その上にＣｕ拡散抑止層として選択的ＣＶＤ法によりＷ層を形成するか、無電解めっき法によりＮｉ層を形成してゲート電極としている。
この方法によれば、ゲート電極の基板への密着性は改善され、さらに幅２０μｍ、長さ５０μｍのゲート電極であっても、寸法の大小にかかわりなく、所望のパターンの形成が可能である。しかしながら、この方法でもゲート電極の表面が粗く、ゲート電極上に形成されるゲート絶縁層の平坦性が悪いことが分かった。例えば、無電解めっきで形成されたＣｕ層表面の平坦度はＲａで１７．７４ｎｍにも達し、その上に形成されたＮｉ層表面も平坦度はＲａで８．５８ｎｍとなり、この表面の粗さのためにゲート絶縁膜としてＣＶＤ形成された窒化シリコンの表面、すなわち半導体層のチャンネル領域との界面も粗く、表面散乱の結果キャリアの移動度が悪化することが判明した。
本発明の目的は、ゲート絶縁膜の平坦性が優れた薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することである。
本発明の他の目的は、界面平坦性が優れかつ透明度の高いゲート絶縁膜を有する薄膜トランジスタ及びその製造方法を提供することである。
本発明の更に他の目的は、透明性及び平坦性の優れたゲート絶縁膜を形成できるコーティング剤を提供することである。
以下、本発明の態様を列挙する。
本発明の第１の態様によれば、透明基体と、該透明基体の一主面上部に設けられ該一主面に達する溝を形成した透明絶縁体膜Ａと、前記溝内にその表面が前記透明絶縁体膜Ａの表面とほぼ平坦になるように形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層とを有する半導体装置において、前記ゲート絶縁膜が少なくとも二層からなり、かつ前記ゲート絶縁膜の少なくとも一層が、ＭＯの繰り返し単位が主骨格であり、かつ、その組成がＲｘＭＯｙ〔式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、ｘは０〜３の整数をそれぞれ示し、ｙは以下の式：（ｍ−ｘ）／２＜ｙ＜ｍ−ｘ−０．５（ｍはＭの価数。）を満たす。〕で表される一種、又は二種以上の酸化物で構成される透明絶縁体膜Ｂであることを特徴とする半導体装置が得られる。
本発明の第２の態様によれば、透明基体と、該透明基体の一主面上部に設けられ該一主面に達する溝を形成した透明絶縁体膜Ａと、前記溝内にその表面が前記透明絶縁体膜Ａの表面とほぼ平坦になるように形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層とを有する半導体装置において、前記ゲート絶縁膜が少なくとも二層からなり、かつ前記ゲート絶縁膜の少なくとも一層が、１５０〜３００℃の温度範囲での加熱を経て形成された、濁度（Ｈｚ）が３％以下、透過率（Ｔｔ）が８０％以上である透明絶縁体膜Ｂであることを特徴とする半導体装置が得られる。
本発明の第３の態様によれば、前記透明絶縁体膜Ｂは、塗布液をコーティングすることによって形成された透明絶縁体塗布膜であることを特徴とする第１または第２の態様に記載の半導体装置が得られる。
本発明の第４の態様によれば、前記透明絶縁体膜Ｂは、その表面荒さ（Ｒａ）が５ｎｍ以下であることを特徴とする第１〜３の態様のいずれかに記載の半導体装置が得られる。
本発明の第５の態様によれば、前記透明絶縁体膜Ｂは、その厚さをｄ（Å）とし、比誘電率をεとしたとき、２８０＞ｄ／ε の関係を満足することを特徴とする第１〜４の態様のいずれかに記載の半導体装置が得られる。
本発明の第６の態様によれば、第３乃至第５の態様の内のいずれか一の半導体装置の前記透明絶縁体膜Ｂを形成するためのコーティング剤であって、ＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水又はそれらの混合溶媒中に溶解又は分散してなる混合液の一種からなるか、又は該混合液の二種以上を混合してなることを特徴とする透明絶縁体膜Ｂ形成用のコーティング剤が得られる。
本発明の第７の態様によれば、第３乃至第５の内のいずれか一の半導体装置の前記透明絶縁体膜Ｂを形成するためのコーティング剤であって、一種又は二種以上のＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水又はそれらの混合溶媒中に溶解又は分散してなることを特徴とする透明絶縁体膜Ｂ形成用のコーティング剤が得られる。
本発明の第８の態様によれば、前記加水分解性置換基Ｘがアルコキシル基であることを特徴とする前記第６又は第７の態様の透明絶縁体膜Ｂ形成用のコーティング剤が得られる。
本発明の第９の態様によれば、前記ゲート絶縁膜は、ＣＶＤで形成された、比誘電率が４以上の絶縁体膜Ｃをさらに含むことを特徴とする第１〜５の態様のいずれかに記載された半導体装置が得られる。
本発明の第１０の態様によれば、前記絶縁体膜Ｃは透明であり、前記透明絶縁体膜Ｂ上部に延在していることを特徴とする第９の態様に記載の半導体装置が得られる。
本発明の第１１の態様によれば、透明基体表面上に透明絶縁体膜Ａを形成する工程と、前記透明絶縁体膜Ａの一部を選択的に除去して前記透明基体に達する溝を形成する工程と、前記溝内に前記透明基体表面に達するゲート電極を形成する工程と、ＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水若しくはそれらの混合溶媒中に溶解若しくは分散してなる混合液の一種からなるか、若しくは該混合液の二種以上を混合してなるコーティング剤、又は一種若しくは二種以上のＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性官能基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水若しくはそれらの混合溶媒中に溶解若しくは分散してなるコーティング剤を、前記ゲート電極表面を含んで前記透明絶縁体膜Ａ表面にコーティングする工程と、前記コーティング工程で得られた塗布膜に対して加熱を行う工程と、その結果得られた透明絶縁体膜Ｂ上に半導体膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が得られる。
本発明の第１２の態様によれば、前記加水分解性置換基Ｘがアルコキシル基であることを特徴とする第１１の態様に記載の半導体装置の製造方法が得られる。
本発明の第１３の態様によれば、前記透明絶縁体膜Ｂを覆うように比誘電率が４以上の透明絶縁体膜ＣをＣＶＤで形成する工程を、前記塗布膜の加熱工程と、前記半導体膜形成工程との間にさらに有することを特徴とする第１１または１２の態様に記載の半導体装置の製造方法が得られる。
本発明によれば、表面の粗いゲート電極上に絶縁体塗布膜を設けることによってその表面の平坦度をＲａで５ｎｍ以下としつつ透明度が高く光学的、電気的に優れた特性のゲート絶縁膜とし、チャンネル領域との界面が平坦となってキャリアの界面散乱を防ぎ、高いキャリア移動度を達成するとともに、ゲート電極以外の部分において良好な光学的電気的特性を維持するゲート絶縁膜を提供することができる。更に、本発明によれば、透明性及び平坦性に優れ、ゲート絶縁膜を形成するのに適したコーティング剤が得られる。
本発明の実施形態について図を用いて説明する。図１は本発明の薄膜トランジスタ（ＴＦＴ）の構造の一例を示す断面図であり、図示された薄膜トランジスタは、ガラス基板（絶縁基板）１０上に形成された透明感光性樹脂からなる透明樹脂膜１１（透明絶縁体膜Ａに相当）と、該透明樹脂膜１１にガラス基板１０に達するように形成され、該透明樹脂膜と略同一の高さまで形成されたゲート電極１２と、該透明樹脂膜１１と該ゲート電極１２上にわたって形成された絶縁体塗布膜１３１（透明絶縁体膜Ｂに相当）およびその上のＣＶＤ誘電体膜１３２（絶縁体膜Ｃに相当）とからなるゲート絶縁膜１３と、該ゲート電極１２上に該ゲート絶縁膜１３を介して形成されてなる半導体層１４と、該半導体層１４に接続されたソース電極１５とドレイン電極１６とを有している。
本実施形態に記載されるように、ゲート絶縁膜１３は、透明絶縁体膜Ｂ１３１と、絶縁体膜Ｃ１３２の二層から形成されるのが好ましい。また、透明絶縁体膜Ｂ１３１は、本発明の所望の効果を良好に発現させる観点から、ゲート電極１２表面を含んで透明絶縁体膜Ａ１１の表面に形成するのが好ましい。
図２は本実施例に係る薄膜トランジスタのゲート電極部の構造を拡大して示した断面図である。図示されたゲート電極１２は、ガラス基板１０側から半導体層側に向かって（即ち、図の下から順に）下地密着層１２１、触媒層１２２、導電金属層１２３、導電金属拡散抑止層１２４によって構成され、当該ゲート電極１２は平坦な透明樹脂膜１１に形成された溝中に埋設されている。
図示されているように、ゲート電極１２の表面と透明樹脂膜１１とは略同一平面を形成するように、透明樹脂膜の溝に埋設されている。このため、ゲート電極１２の上部構造の平坦性は確保されるが、ミクロに見た場合の平坦性に問題がある。すなわち、無電解めっきによる導電金属層１２３（Ｃｕ層）表面の平坦度はＲａで１７．７４ｎｍにも達し、その上に形成された導電金属拡散抑止層１２４（無電解めっきＮｉ層）表面も平坦度はＲａで８．５８ｎｍである。
本発明では、導電金属拡散抑止層１２４上に厚さ４０ｎｍ以上の絶縁体塗布膜１３１が形成され、この膜がゲート電極１２と樹脂膜１１との間の隙間１１２を埋めるとともに、ゲート電極１２表面の凹凸を反映しない、Ｒａで５ｎｍ以下という平坦な表面を提供する。この結果、絶縁体塗布膜（オーバーコート膜）である透明絶縁体膜Ｂ１３１上に、ＣＶＤにより形成された厚さ１５０〜１６０ｎｍの窒化シリコン誘電体膜（絶縁体膜Ｃ）１３２の表面平坦性を得ることが出来た。この結果、ゲート絶縁膜１３上に形成される半導体層にゲート電極に起因する凹凸を生じることなく薄膜トランジスタ（ＴＦＴ）を形成できるため、移動度の大幅な向上が可能となった。
なお、絶縁体塗布膜（オーバーコート膜）である透明絶縁体膜Ｂ１３１は、従来知られているＳＯＧ（スピンオンガラス）の代わりに、次のコーティング剤を用いて形成される。
１．溶媒の種類：
メタノール、エタノール、イソプロピルアルコール、プロピルアルコール、シクロヘキサノールなどのアルコール系、エチレングリコール、プロピレングリコールなどのグリコール系若しくはそれらの誘導体、アセトン、メチルイソブチルケトン、シクロヘキサノンなどのケトン系、その他、トルエン、キシレン、エーテル系、脂肪族炭化水素系などの有機溶剤、水などが使用できる。これらは、単独または、２種以上混合しても良い。
２．材料の種類と割合の範囲：
コーティング剤は、ＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、上記の溶媒中に溶解又は分散してなる混合液の一種からなるか、若しくは該混合液の二種以上を混合して得られるもの、又は、一種又は二種以上の前記ＲｘＭＸｍ−ｘで表される化合物を加水分解縮合反応することにより得られる縮合物を、上記の溶媒中に溶解又は分散して得られるものが使用される。
前記ＲｘＭＸｍ−ｘで表される化合物において、Ｒの非加水分解性置換基とは、アルキル基、（メタ）アクリロイルオキシ基若しくはエポキシ基を有するアルキル基、アルケニル基、アリール基又はアラルキル基をいう。具体的に言えば、非加水分解性置換基としては、例えば、メチル基、エチル基、ｎ−プロピル基、イソプロピル基、ｎ−ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基、ペンチル基、ヘキシル基、オクチル基、シクロペンチル基、シクロヘキシル基、γ−アクリロイルオキシプロピル基、γ−メタクリロイルオキシプロピル基、γ−グリシドキシプロピル基、３，４−エポキシシクロヘキシル基、ビニル基、アリル基、ブテニル基、ヘキセニル基、オクテニル基、フェニル基、トリル基、キシリル基、ナフチル基、ベンジル基、フェネチル基、フェニルプロピル基、ナフチルメチル基などが挙げられ、耐熱性、密着性、コスト、平坦化性などの観点から、メチル基、エチル基、フェニル基が好ましい。
Ｘの加水分解性置換基とは、ハロゲン原子、アルコキシル基、水素、イソシアネート基、シラザン基、配位性置換基などをいう。具体的に言えば、加水分解性置換基としては、例えば、塩素原子、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、sec−ブトキシ基、tert−ブトキシ基、ペントキシ基、ヘキソキシ基、シクロペントキシ基、シクロヘキソキシ基、アセチルアセトナート基などが挙げられ、反応の制御のし易さ、コストという観点から、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基が好ましい。Ｍとしては、Ｓｉ、Ｔｉ、Ａｌが、Ｘとしては、０〜２が、それぞれ好ましい。
前記ＲｘＭＸｍ−ｘで表される化合物としては、例えば、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリプロポキシシラン、メチルトリイソプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリエトキシシラン、ブチルトリメトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ジメチルジメトキシシラン、メチルフェニルジメトキシシラン、メチルトリクロロシラン、エチルトリクロロシラン、ジメチルジクロロシラン、テトラメトキシシラン、テトラエトキシシラン、テトラ−ｎ−プロポキシシラン、テトライソプロポキシシラン、テトラ−ｎ−ブトキシシラン、テトライソブトキシシラン、テトラ−ｓｅｃ−ブトキシシラン、テトラ−ｔｅｒｔ−ブトキシシラン、テトラクロロシランなど、並びにこれらに対応するテトラアルコキシチタン、トリアルコキシチタン、ジアルコキシチタン、トリメトキシアルミニウム、トリエトキシアルミニウム、トリ−ｎ−プロポキシアルミニウム、トリイソプロポキシアルミニウム、トリ−ｎ−ブトキシアルミニウム、トリイソブトキシアルミニウム、トリ−ｓｅｃ−ブトキシアルミニウム、トリ−ｔｅｒｔ−ブトキシアルミニウムなどが挙げられ、反応のし易さ、コスト、密着性、平坦化性という観点から、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリプロポキシシラン、メチルトリイソプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、フェニルトリメトキシシラン、ジメチルジメトキシシラン、テトラメトキシシラン、テトラエトキシシラン、など、並びにこれらに対応するテトラアルコキシチタンが好ましい。中でも、メチルトリメトキシシランとテトラエトキシシランの縮合物を混合して用いるのが好ましく、両縮合物の量比としては、モル比（前者／後者）で、１／９〜８／２が好ましい。
前記ＲｘＭＸｍ−ｘで表される化合物の加水分解縮合反応は、例えば、触媒として酸若しくは塩基を使用し、水を添加して、所定の溶媒中で０〜８０℃の温度とし、攪拌機付き反応装置を使用して、１〜２４時間程度攪拌することにより行うことができる。
コーティング剤中の前記縮合物の含有量は、特に限定されないが、通常、０．５〜２５重量％であり、コーティング方式や、膜厚の設定によっても最適値は異なるが、コーティング剤の経時的変化の観点から、１〜１０重量％が好ましい。
３．その他の成分：
レベリング剤、粘度調整剤などを添加しても良い。
上記のコーティング剤は、ゲート電極１２、及び、透明樹脂膜である透明絶縁体膜Ａ１１を含む表面にコーティングされた後、加熱される。この結果、ゲート電極１２及び透明絶縁体膜Ａ１１上には、絶縁体塗布膜（オーバーコート膜）として、透明絶縁体膜Ｂ１３１が形成される。
この場合、絶縁体塗布膜（オーバーコート膜）である透明絶縁体膜Ｂ１３１を構成する物質の成分（組成）と特性は次の通りとなる。
成分：
ＭＯの繰り返し単位が主骨格であり、かつ、その組成がＲｘＭＯｙ〔式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、ｘは０〜３の整数をそれぞれ示し、ｙは以下の式：（ｍ−ｘ）／２＜ｙ＜ｍ−ｘ−０．５（ｍはＭの価数。）を満たす。〕で表される酸化物の一種、又は二種以上の混合物で構成される。なお、Ｒは前記と同じである。また、Ｒ、Ｍ、及びｘの好ましい態様も同じである。
２．薄膜の特徴：
２８０＞ｄ／ε （ｄ：薄膜の厚み（Å）、ε：薄膜の比誘電率）である。尚、通常、上記ｄ／εの下限は４０である。
表面荒さがＲａで５ｎｍ以下である。
前述したコーティング剤を塗布した後、１５０〜３００℃の任意の温度で加熱したとき、Ｈｚ（濁度）＜３％、Ｔｔ（透過率）＞８０％であり、薄膜トランジスタのゲート絶縁膜１３として、十分な透明性を有していた。
なお、前記比誘電率はＦｏｕｒ Ｄｉｍｅｎｓｉｏｎｓ株式会社製ＣＶｍａｐ９２により、前記表面荒さＲａはＡＦＭ（セイコーインスツルメンツ株式会社製ＳＰＡ４００）により、前記濁度及び透過率は濁度計（日本電色工業（株）製「ＮＤＨ２０００（測定方法２）」）により測定することができる。
透明絶縁体膜Ｂ１３１の形成後、当該透明絶縁体膜Ｂの表面には、窒化シリコン誘電体膜が絶縁体膜Ｃ１３２として、ＣＶＤにより形成される。
ここで、絶縁体塗布膜としての透明絶縁体膜１３１およびその上のＣＶＤ誘電体膜としての絶縁体膜Ｃ１３２とからなるゲート絶縁膜１３の厚さとしては、厚すぎるとトランジスタの駆動能力が悪化し、またゲート容量が増加して信号遅延を招くことから、窒化シリコン膜であれば３５０〜３６０ｎｍ程度以下、ＥＯＴ（膜の平均誘電率で二酸化シリコンの誘電率を割った商に膜厚を掛けて得られた二酸化シリコン換算膜厚）で２００ｎｍ以下が好ましい。
また、ゲート絶縁膜１３の厚さが薄すぎるとリーク電流が増すこと、通常のＬＣＤであれば最大１５Ｖの電圧がＴＦＴのゲート・ソース間にかかるので耐圧１５Ｖ以上であることが好ましいことから、ＥＯＴで９５ｎｍ以上あることが好ましい。
一方、ゲート絶縁膜１３を構成する絶縁体塗布膜（即ち、透明絶縁体膜Ｂ）１３１の厚さは、下地のラフネスに依存せず平坦な表面を得るためには（下地の表面荒さがＰ−Ｖで３０ｎｍ程度であれば）その物理膜厚が最低４０ｎｍは必要である。この膜の誘電率はさまざまでありうるが、誘電率が最大１０程度であることを考えると、二酸化シリコン換算膜厚（ＥＯＴ）で１５ｎｍ以上とすることが好ましい。また、最高膜厚は複合ゲート絶縁膜１３の場合は１２０ｎｍ程度以下が好ましい。なお、ｄ／εを算出する場合には、透明絶縁体膜Ｂ１３１の膜厚をÅに換算して用いればよい。
ＣＶＤ誘電体膜（絶縁体膜Ｃ）１３２の厚さは、耐圧をこの膜で主に引き受けることを考慮すると、ＥＯＴで８０ｎｍ以上が好ましい。その上限は、２００ｎｍ−１５ｎｍ＝１８５ｎｍとするのが好ましい。
（実施例）
次に、上記のような本実施例の薄膜トランジスタの形成方法について図を用いて説明する。図３〜図７は本実施例に係る薄膜トランジスタの製造方法を工程順に示す模式図である。まず、図３を参照すると、基板としてガラス基板１０を用意する。このガラス基板としては30インチ以上の大型画面を形成できるような大型の基板でも良い。このガラス基板を０．５体積％のフッ酸水溶液で10秒間処理し、純水で水洗して表面の汚染をリフトオフ除去する。
次に、ガラス基板１０を、水酸化ナトリウムを純水に添加することによりｐＨを１０に制御した水溶液に０．１体積％の濃度でシランカップリング剤であるアミノプロピルエトキシシランを溶解したシランカップリング剤溶液で処理、即ち、該シランカップリング剤溶液に室温で３０分間浸漬し、ガラス基板表面にシランカップリング剤を吸着させた。その後、ホットプレート上で、１１０℃、６０分処理し、ガラス基板表面にシランカップリング剤を化学結合させ、下地密着層（厚さ１０ｎｍ）１２１とした。このように、下地密着層を形成することにより、基板表面に実質的にアミノ基が配置され、金属錯体が配位しやすい構造を作ることができる。シランカップリング剤は、通常、透明であるため、ガラス基板全面に渡って形成しても、本発明の効果を得ることが可能であり、更に、ガラス基板と後の工程で用いる透明感光性樹脂の密着性を得る観点から好ましい。
下地密着層１２１形成後、下地密着層の表面にポジ型フォトレジスト液を、スピンナーを用いて塗布し、ホットプレート上で、１００℃で１２０秒間加熱プリベーク処理することにより、２μｍの厚さを有する感光性透明樹脂膜を透明樹脂膜Ａ１１として形成した。尚、上記したポジ型フォトレジストは特開２００２−２９６７８０号公報に記載されたアルカリ可溶性脂環式オレフィン系樹脂を含有したものを使用した。透明樹脂膜Ａ１１を形成する有機材料としては、アクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン樹脂、およびエポキシ系樹脂からなる群から選ばれた透明樹脂が使用可能である。以降の工程を容易にする観点で、透明樹脂膜Ａ１１としては、特に、特開２００１−１８８３４３号公報あるいは特開２００２−２９６７８０号公報に詳述されたような感光性透明樹脂組成物を使用して作成するのが好ましい。
図４を参照すると、感光性透明樹脂膜を透明樹脂膜Ａ１１として形成した後、マスクアライナーにより、ｇ、ｈ、ｉ線の混合光をマスクパターンを介して、該感光性透明樹脂膜に選択的に照射した。その後、０．３重量％テトラメチルアンモニウムヒドロキシド水溶液で９０秒間現像した後、純水で６０秒間リンス処理を行い、ガラス基板１０上に所定のパターンを有する溝を形成した。その後、窒素雰囲気中で２３０℃、６０分の熱処理をし、感光性透明樹脂膜（即ち、透明樹脂膜Ａ）１１を硬化した。
次に、これを塩化パラジウム−塩酸水溶液（塩化パラジウム０．００５体積％、塩酸０．０１体積％）に室温で３分間、浸漬し、還元剤（上村工業（株）製レデューサーＭＡＢ−２）で処理し水洗することで、形成された溝内に選択的にパラジウム触媒層（厚さ１０〜５０ｎｍ）１２２を付与した。
図５を参照すると、パラジウム触媒層１２２を付与した基板を、銅無電解めっき液（上村工業（株）製ＰＧＴ）に浸漬し、前述の溝内に選択的に銅層（厚さ１．９μｍ）を導電金属層１２３として形成した。銅層は、続く導体金属拡散抑止膜１２４の膜厚の分だけ、透明感光性樹脂１１の表面高さより低い位置で処理を終了することが好ましい。次に、ニッケル無電解めっき液に浸漬し、導電金属層１２３としての銅層上に、ニッケルによって形成された導体金属拡散抑止膜１２４（厚さ０．１μｍ）を形成した。
次に、図６を参照すると、ゲート電極１２の表面を含む透明樹脂膜１１の表面に延在するように、絶縁体塗布膜（即ち、透明絶縁体膜Ｂ）１３１を形成した。
図示された絶縁体塗布膜１３１は、以下のコーティング剤を用いて形成した。すなわち、メチルトリメトキシシラン（７１．０ｇ）、テトラエトキシシラン（５２．０ｇ）、IPA（イソプロピルアルコール；９７．１ｇ）、０．１N硝酸（９．６ｇ）および水（８２．７ｇ）を順次混合し、２４時間加水分解縮合反応を行った。得られた反応液をメチルイソブチルケトン（４３７．０ｇ）およびプロピレングリコールモノメチルエーテル（２５０．５ｇ）の混合溶媒で希釈しコーティング剤を得た。このコーティング剤を塗布し、得られた塗布膜に対し３００℃で１時間熱処理を行い、絶縁体塗布膜１３１を得た。
図示された絶縁体塗布膜１３１は、ポリメチルシルセスキオキサン（即ち、ＣＨ３ＳｉＯ１．５）とシリカ（ＳｉＯ２）の複合体で構成されており、その膜厚は６０ｎｍであった。また、比誘電率を測定した結果、ε＝２．５であった。従って、ｄ／εは２４０であった。透明性を評価した結果、Ｈｚは０．０９％、Ｔｔは９２．６１％であった。また表面荒さをＡＦＭにより測定した所、Ｒａ＝４．５ｎｍであった。
次に、マイクロ波励起ＲＬＳＡプラズマ処理装置にてＳｉ３Ｎ４膜をＣＶＤ成長させ、絶縁体膜Ｃ１３２を形成し、これによって、透明絶縁体膜Ｂ１３１及び絶縁体膜Ｃ１３２を備えたゲート絶縁膜１３を作成した。
ここで、絶縁体膜Ｃ１３２の比誘電率としては、半導体産業において通常ゲート絶縁膜として用いられてきたＳｉＯ２膜の比誘電率が３．９であるという観点から、４以上が好ましく、7以上がより好ましい。比誘電率の上限としては、通常、７．５程度である。また、絶縁体膜Ｃは、実質的に透明であるのが好ましい。それらの特性を満たし得る絶縁体膜Ｃの材料としては、特に限定はないが、通常、Ｓｉ３Ｎ４膜が好適に用いられる。
次に、図６に示すように、公知のＰＥＣＶＤ法によりアモルファスシリコン膜１４１、ｎ＋型アモルファスシリコン膜１４２を連続堆積し、フォトリソグラフィー法および公知のRIE法によりゲート電極１２上およびその周辺部を除いてアモルファスシリコン膜を一部除去した。
図７を参照すると、引き続き、公知のスパッタ法などにより、ソース電極およびドレイン電極とすべく、Ｔｉ、Ａｌ、Ｔｉの順で成膜を行い、フォトリソグラフィー法でパターニングを行うことによって、ソース電極１５およびドレイン電極１６を形成した。次に、形成されたソース電極１５およびドレイン電極１６をマスクとして、公知の手法によりｎ＋型アモルファスシリコン膜１４２をエッチングすることで、ソース領域とドレイン領域の分離を行った。次に、公知のＰＥＣＶＤ法により、保護膜としてシリコン窒化膜（図示せず）を形成して、本発明の薄膜トランジスタ（ＴＦＴ）を完成させた。
尚、上記した実施形態では、液晶表示装置についてのみ説明したが、本発明は平面ディスプレイパネルを構成する各種基板に適用できる。
また、ゲート電極を構成する材料として、銅のほかに銀や透明酸化物導電体（ＩＴＯなど）でも良い。
本発明は液晶表示装置、有機ＥＬ装置、無機ＥＬ装置等の表示装置に適用して、これら表示装置を大型化することができると共に、表示装置以外の配線にも適用できる。
本発明に係る薄膜トランジスタの構造の一例を示す断面図である。 本発明に係る薄膜トランジスタのゲート電極部の構造の一例を拡大して示す断面図である。 本発明の実施例に係る薄膜トランジスタの製造方法の一工程を説明する断面図である。 図３に示された工程の後に行われる工程を説明する断面図である。 図４に示された工程後に行われる工程を説明する断面図である。 図５に示された工程後に行われる工程を説明する断面図である。 図６に示された工程後に行われる工程を説明する断面図である。
符号の説明
１０ ガラス基板
１１ 透明絶縁体膜Ａ
１２ ゲート電極
１２１ 下地密着層
１２２ 触媒層
１２３ 導電金属層
１２４ 導電金属拡散抑止層
１３ ゲート絶縁膜
１３１ 透明絶縁体膜Ｂ
１３２ 絶縁体膜Ｃ
１４ 半導体層
１４１ アモルファスシリコン膜
１４２ ｎ＋アモルファスシリコン膜
１５ ソース電極
１６ ドレイン電極

Claims (13)

  1. 透明基体と、該透明基体の一主面上部に設けられ該一主面に達する溝を形成した透明絶縁体膜Ａと、前記溝内にその表面が前記透明絶縁体膜Ａの表面とほぼ平坦になるように形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層とを有する半導体装置において、前記ゲート絶縁膜が少なくとも二層からなり、かつ前記ゲート絶縁膜の少なくとも一層が、ＭＯの繰り返し単位が主骨格であり、かつ、その組成がＲｘＭＯｙ〔式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、ｘは０〜３の整数をそれぞれ示し、ｙは以下の式：（ｍ−ｘ）／２＜ｙ＜ｍ−ｘ−０．５（ｍはＭの価数。）を満たす。〕で表される一種、又は二種以上の酸化物で構成される透明絶縁体膜Ｂであることを特徴とする半導体装置。
  2. 透明基体と、該透明基体の一主面上部に設けられ該一主面に達する溝を形成した透明絶縁体膜Ａと、前記溝内にその表面が前記透明絶縁体膜Ａの表面とほぼ平坦になるように形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層とを有する半導体装置において、前記ゲート絶縁膜が少なくとも二層からなり、かつ前記ゲート絶縁膜の少なくとも一層が、１５０〜３００℃の温度範囲での加熱を経て形成された、濁度（Ｈｚ）が３％以下、透過率（Ｔｔ）が８０％以上である透明絶縁体膜Ｂであることを特徴とする半導体装置。
  3. 前記透明絶縁体膜Ｂは、塗布液をコーティングすることによって形成された透明絶縁体塗布膜であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記透明絶縁体膜Ｂは、その表面荒さ（Ｒａ）が５ｎｍ以下であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記透明絶縁体膜Ｂは、その厚さをｄ（Å）とし、比誘電率をεとしたとき、２８０＞ｄ／ε の関係を満足することを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 請求項３乃至５の内のいずれか一項に記載の半導体装置の前記透明絶縁体膜Ｂを形成するためのコーティング剤であって、ＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水又はそれらの混合溶媒中に溶解又は分散してなる混合液の一種からなるか、又は該混合液の二種以上を混合してなることを特徴とする透明絶縁体膜Ｂ形成用のコーティング剤。
  7. 請求項３〜５のいずれか一項に記載の半導体装置の前記透明絶縁体膜Ｂを形成するためのコーティング剤であって、一種又は二種以上のＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水又はそれらの混合溶媒中に溶解又は分散してなることを特徴とする透明絶縁体膜Ｂ形成用のコーティング剤。
  8. 前記加水分解性置換基Ｘがアルコキシル基であることを特徴とする請求項６または７に記載の透明絶縁体膜Ｂ形成用のコーティング剤。
  9. 前記ゲート絶縁膜は、ＣＶＤで形成された、比誘電率が４以上の絶縁体膜Ｃをさらに含むことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  10. 前記絶縁体膜Ｃは透明であり、前記透明絶縁体膜Ｂ上部に延在していることを特徴とする請求項９に記載の半導体装置。
  11. 透明基体表面上に透明絶縁体膜Ａを形成する工程と、
    前記透明絶縁体膜Ａの一部を選択的に除去して前記透明基体に達する溝を形成する工程と、
    前記溝内に前記透明基体表面に達するゲート電極を形成する工程と、
    ＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性置換基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水若しくはそれらの混合溶媒中に溶解若しくは分散してなる混合液の一種からなるか、若しくは該混合液の二種以上を混合してなるコーティング剤、又は一種若しくは二種以上のＲｘＭＸｍ−ｘ（式中、Ｒは非加水分解性置換基、Ｍは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒ、Ｚｎ、Ｓｎ及びＩｎの何れかの元素、Ｘは加水分解性官能基、ｘは０〜３の整数、ｍはＭの価数をそれぞれ示す。）で表される化合物を加水分解縮合反応することにより得られる縮合物を、有機溶剤、水若しくはそれらの混合溶媒中に溶解若しくは分散してなるコーティング剤を、前記ゲート電極表面を含んで前記透明絶縁体膜Ａ表面にコーティングする工程と、
    前記コーティング工程で得られた塗布膜に対して加熱を行う工程と、
    その結果得られた透明絶縁体膜Ｂ上に半導体膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 前記加水分解性置換基Ｘがアルコキシル基であることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記透明絶縁体膜Ｂを覆うように比誘電率が４以上の透明絶縁体膜ＣをＣＶＤで形成する工程を、前記塗布膜の加熱工程と、前記半導体膜形成工程との間にさらに有することを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
JP2006344404A 2006-12-21 2006-12-21 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5329038B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006344404A JP5329038B2 (ja) 2006-12-21 2006-12-21 半導体装置及び半導体装置の製造方法
US12/520,317 US20100059820A1 (en) 2006-12-21 2007-12-19 Semiconductor device and method for manufacturing semiconductor device
PCT/JP2007/074451 WO2008075727A1 (ja) 2006-12-21 2007-12-19 半導体装置及び半導体装置の製造方法
EP07850921A EP2096678A4 (en) 2006-12-21 2007-12-19 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
KR1020097011441A KR20090097861A (ko) 2006-12-21 2007-12-19 반도체 장치 및 반도체 장치의 제조 방법
CN2007800475155A CN101563782B (zh) 2006-12-21 2007-12-19 半导体装置和半导体装置的制造方法
TW096149322A TW200847442A (en) 2006-12-21 2007-12-21 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006344404A JP5329038B2 (ja) 2006-12-21 2006-12-21 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008159683A JP2008159683A (ja) 2008-07-10
JP5329038B2 true JP5329038B2 (ja) 2013-10-30

Family

ID=39536355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344404A Expired - Fee Related JP5329038B2 (ja) 2006-12-21 2006-12-21 半導体装置及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20100059820A1 (ja)
EP (1) EP2096678A4 (ja)
JP (1) JP5329038B2 (ja)
KR (1) KR20090097861A (ja)
CN (1) CN101563782B (ja)
TW (1) TW200847442A (ja)
WO (1) WO2008075727A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114165A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114163A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114164A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP5462603B2 (ja) * 2009-11-26 2014-04-02 宇部エクシモ株式会社 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
ES2884100T3 (es) * 2011-11-11 2021-12-10 Eli N Glezer Procedimientos de ensayo asistidos por coagente de unión
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
US9245742B2 (en) * 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) * 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
WO2019198181A1 (ja) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11192822B2 (en) * 2018-11-08 2021-12-07 Western Digital Technologies, Inc. Enhanced nickel plating process
CN115595543B (zh) * 2022-10-28 2024-06-07 西安理工大学 一种具有MAB相结构的MoAlB陶瓷薄膜及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234831A (ja) * 1988-03-15 1989-09-20 Casio Comput Co Ltd 信号蓄積キャパシタ付薄膜トランジスタ
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
EP0893409B1 (en) * 1994-06-06 2003-09-03 Nippon Shokubai Co., Ltd. Zinc oxide-based fine particles, process for producing the same, and use thereof
JPH10268343A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置およびその製造方法
JP2001188343A (ja) 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2003115481A (ja) * 2000-08-21 2003-04-18 Jsr Corp 液晶表示素子用層間絶縁膜およびそれを用いた液晶表示素子
DE60141225D1 (de) * 2001-02-19 2010-03-18 Ibm Verfahren zur herstellung einer dünnfilmtransistorstruktur
JP2002296780A (ja) 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2002353167A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
WO2004110117A1 (ja) 2003-06-04 2004-12-16 Zeon Corporation 基板及びその製造方法
TWI291987B (en) * 2003-07-04 2008-01-01 Jsr Corp Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
JP4554344B2 (ja) 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286116B2 (ja) 2003-12-09 2009-06-24 株式会社リコー 画像形成用トナー、現像剤及び画像形成装置
JP4512940B2 (ja) * 2003-12-24 2010-07-28 三菱マテリアル株式会社 錫ドープ酸化インジウム微粒子分散液とその製造方法、および該分散液を用いた熱線遮蔽性を有する合わせガラス用中間膜、ならびにその合わせガラス
KR20070007172A (ko) * 2004-03-31 2007-01-12 다다히로 오미 회로 기판, 회로 기판의 제조방법 및 회로 기판을 갖춘표시 장치
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP4729975B2 (ja) * 2005-05-13 2011-07-20 セイコーエプソン株式会社 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
WO2007004666A1 (ja) * 2005-07-05 2007-01-11 Tohoku University 薄膜トランジスタ、配線板、及びそれらの製造方法

Also Published As

Publication number Publication date
KR20090097861A (ko) 2009-09-16
TW200847442A (en) 2008-12-01
EP2096678A4 (en) 2010-06-30
US20100059820A1 (en) 2010-03-11
WO2008075727A1 (ja) 2008-06-26
JP2008159683A (ja) 2008-07-10
CN101563782B (zh) 2011-07-13
CN101563782A (zh) 2009-10-21
EP2096678A1 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
JP5329038B2 (ja) 半導体装置及び半導体装置の製造方法
CN100535054C (zh) 二氧化硅膜、该膜的形成材料和相关产品、及其制造方法
US7473650B2 (en) Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP5491197B2 (ja) アルカリ現像性を有する硬化性組成物およびそれを用いた絶縁性薄膜および薄膜トランジスタ
KR20060066080A (ko) 광전지 어플리케이션을 위한 실리콘 기반의 유전성 코팅 및필름
JP6084805B2 (ja) 保護膜溶液組成物、薄膜トランジスター表示板及び薄膜トランジスター表示板の製造方法
KR20110084493A (ko) 포지티브형 감광성 조성물 및 영구 레지스트
JP2017518647A (ja) ウェハレベルｚ軸サーマルインターポーザ用の光パターン化可能シリコーン
JP2009094239A (ja) セラミック状酸化ケイ素系被膜の形成方法、セラミック状酸化ケイ素系被膜を有する無機質基材の製造方法、セラミック状酸化ケイ素系被膜形成剤および半導体装置
TWI808956B (zh) 積層體、附聚矽氧樹脂層之支持基材、附聚矽氧樹脂層之樹脂基板、及電子器件之製造方法
KR20090071538A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20070087124A1 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
JP3403897B2 (ja) アクティブマトリクス基板
JPH1150007A (ja) 低誘電率シリカ系被膜形成用塗布液および被膜付基材
JP5063161B2 (ja) 層間絶縁膜形成用塗布液および層間絶縁膜を有する基板
JP6375226B2 (ja) 硬化性組成物、転写フィルム、画像表示装置の前面板、前面板一体型センサー、画像表示装置および画像表示装置の前面板の製造方法
JP2003248240A (ja) アクティブマトリクス基板
JP6274112B2 (ja) 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法
JP6393179B2 (ja) 硬化性組成物、画像表示装置の前面板、前面板一体型センサー、画像表示装置および画像表示装置の前面板の製造方法。
KR102624253B1 (ko) 고내열성 평탄화막, 이를 포함하는 표시장치용 어레이 기판 및 표시장치
JP5666266B2 (ja) ポジ型感光性樹脂組成物及び永久レジスト
KR102534500B1 (ko) 미세 패턴을 갖는 기판에 실리콘막을 형성하는 방법
JPH1048586A (ja) 表示素子用基板およびその製造方法並びにその製造装置
TWI775015B (zh) 吸濕性矽氧樹脂組成物、有機ｅｌ用透明密封材料、有機ｅｌ用透明乾燥材，及其使用方法
KR20220103097A (ko) 실리콘 기판 또는 실리콘-복합 기판의 제조 방법, 상기 방법에 의해 제조된 실리콘 기판 또는 실리콘-복합 기판, 및 이의 용도

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees