CN1491442A - 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 - Google Patents

半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 Download PDF

Info

Publication number
CN1491442A
CN1491442A CNA028048105A CN02804810A CN1491442A CN 1491442 A CN1491442 A CN 1491442A CN A028048105 A CNA028048105 A CN A028048105A CN 02804810 A CN02804810 A CN 02804810A CN 1491442 A CN1491442 A CN 1491442A
Authority
CN
China
Prior art keywords
film
gate
contact holes
dielectric
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028048105A
Other languages
English (en)
Other versions
CN100411193C (zh
Inventor
金保成
郑宽旭
洪完植
金湘甲
洪雯杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1491442A publication Critical patent/CN1491442A/zh
Application granted granted Critical
Publication of CN100411193C publication Critical patent/CN100411193C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在衬底上形成栅极布线；接着，在形成一栅极绝缘膜后，在其上顺序形成一半导体层和一欧姆接触层；其次，形成数据布线；再沉积一钝化层和一有机绝缘膜并对其进行构图，以形成分别用于暴露漏极电极、栅极衬垫和数据衬垫的接触孔，其中，所述接触孔周围的有机绝缘膜形成得比其它部分中的有机绝缘膜薄；然后，通过灰磨工艺去除接触孔周围的有机绝缘膜，以暴露接触孔中的钝化层的边界线，从而消除钻蚀，之后，形成分别连接至漏极电极、栅极衬垫和数据衬垫的一像素电极、一辅助栅极衬垫和一辅助数据衬垫。

Description

半导体器件的接触部分和包括该接触部分的 用于显示器的薄膜晶体管阵列板
技术领域
本发明涉及半导体器件的接触部分及其制造方法，以及包括该接触部分的用于显示器的薄膜晶体管阵列板及其制造方法。
背景技术
通常，较好的作法是当半导体器件集成度很高时，使器件的面积最优化，且将其布线设置成多层。在这种情况下，最好层间绝缘膜由具有低介电常数的材料制成，以使经布线传输的信号的干扰最小，且传输相同信号的布线通过形成在绝缘膜中的接触孔实现电连接。然而，如果当通过刻蚀绝缘膜形成接触孔时在接触部分上产生钻蚀(under-cut)，接触部分的台阶覆盖(stepcoverage)变差。因此存在形成在绝缘膜上的布线的外形(profile)变差或接触部分中的布线断开的问题。
同时，液晶显示器(LCD)是一种应用最广泛的平板显示器，它是一种包括上面形成电极的两衬底和夹在两衬底之间的液晶层的显示器，对电极施加电压，可使液晶层中的液晶分子重新取向，从而对透射光进行调制。
大部分所使用的LCDs是将电极分别形成在两衬底上并具有施加在电极上的薄膜晶体管开关电压。
通常，在薄膜晶体管的衬底上形成包括传输扫描信号的栅极线、传输数据信号的数据线、和将来自外部器件的扫描信号和数据信号分别传输给栅极线和数据线的栅极衬垫和数据衬垫的布线以及形成在由栅极线和数据线交叉限定出的像素区上的与薄膜晶体管电连接的像素电极。
此时，最好确保像素的孔径比，以提高LCDs的显示品质。由于这个原因，将布线和像素电极制成互相重叠，在其间形成由低介电常数有机材料制成的绝缘膜，使得经布线传输的信号的串扰最小。
这种用于显示器的薄膜晶体管阵列衬底的制造方法需要暴露接收外部器件信号的衬垫的工艺或暴露使其彼此连接的布线的工艺。然而，当使用具有接触孔的绝缘膜作为掩模刻蚀下薄膜以在其上形成接触孔时，在绝缘膜下方的下薄膜被严重钻蚀，因此接触部分的台阶覆盖变差。由此而出现的问题是使随后形成的其它的上薄膜变差或使这些上薄膜的布线在接触部分断开。为解决这些问题，优选将接触部分中的接触孔的侧壁制成台阶形，但是，因此原因，必须通过光刻蚀工艺对有机绝缘膜进行多次构图，所带来的问题是制造工艺变得很复杂。
同时，需形成围绕LCD板粘接两衬底并密封设置于其间的液晶材料的密封线，如果该密封线形成在有机绝缘膜上，将引起接触不良。
发明内容
本发明要解决的技术问题是提供一种半导体器件的接触部分及其制造方法，和包括能够改善接触部分外形的接触部分的薄膜晶体管阵列板及其制造方法。
另外，本发明的另一要解决的技术问题是简化薄膜晶体管阵列板的制造方法。
再者，本发明的又一要解决的技术问题是提供能够消除不良接触的薄膜晶体管阵列板。
为解决这些问题，在本发明中，当形成一具有接触孔的有机绝缘膜时，使所述接触孔的周边比其它部分薄。其次，用该有机绝缘膜作为刻蚀掩模刻蚀暴露的下薄膜以在其上形成接触孔，然后，通过灰磨工艺(ashing process)去除薄的有机绝缘膜，以便通过有机绝缘膜的接触孔暴露下薄膜。其中，在下薄膜下面余留钻蚀的情况中，可增加一用有机绝缘膜作为刻蚀掩模刻蚀下薄膜的工序。
更详细地说，在根据本发明的半导体器件的接触部分及其制造方法中，首先，在衬底上形成一第一布线，且形成覆盖第一布线的下薄膜。接着，用有机感光材料在下薄膜上形成一感光膜图案，并用该感光膜图案作为刻蚀掩模刻蚀下薄膜，从而形成用于暴露第一布线的接触孔。再通过灰磨工艺去除部分感光膜图案，以暴露限定出接触孔的下薄膜的边界线，然后形成一经所述接触孔连接到第一布线的第二布线。
所述下薄膜可由SiNx或SiOx制成的一绝缘膜构成，也可由导电材料制成的一导电膜构成。
另外，下薄膜还可由一第一绝缘层和一第二绝缘层构成，在这种情况，优选在暴露下薄膜的边界线后，刻蚀未被感光膜图案遮挡的第二绝缘膜，以暴露第一绝缘膜的边界线，其中所述第二绝缘膜由具有小于4.0的低介电常数的低介电绝缘膜构成并通过化学气相沉积法形成。
这时，优选所形成的接触孔周围的感光膜图案比其它部分中的感光膜图案薄。
本发明的半导体器件的接触部分及其制造方法同样可应用于液晶显示器的薄膜晶体管及其制造方法。
首先，在用于液晶显示器的薄膜晶体管阵列板的制造方法中，在绝缘衬底上形成栅极布线，该栅极布线包括一栅极线、一连接到该栅极线的栅极电极以及一连接到栅极线的一端以便将来自外部器件的扫描信号传输至该栅极线的栅极衬垫。接着，在形成一栅极绝缘膜和一半导体层后，形成数据布线，该数据布线包括一与栅极线交叉的数据线、一连接到该数据线并邻近所述栅极电极的源极电极、一与和所述栅极电极相应的源极电极相对的漏极电极、以及一连接到数据线的一端以便将来自外部器件的图像信号传输至数据线的数据衬垫。之后，在沉积一绝缘膜并形成一感光有机绝缘膜图案后，用该感光有机绝缘膜图案作为刻蚀掩模刻蚀所述绝缘膜，以形成一用于暴露所述栅极衬垫或数据衬垫的第一接触孔。然后，当通过灰磨工艺暴露第一接触孔中的绝缘膜的边界线后，形成一经第一接触孔连接到栅极衬垫或数据衬垫的辅助衬垫。
优选使第一接触孔周围的有机绝缘图案比其它部分的有机绝缘图案薄。
所述绝缘膜可由一第一绝缘膜和一第二绝缘膜构成，在这种情况中，优选在暴露绝缘膜的边界线后，第二绝缘膜不被有机绝缘膜图案遮挡，再去除所述有机绝缘膜。其中，第二绝缘膜是具有小于4.0的低介电常数的低介电绝缘膜且通过化学气相沉积法形成。
此时，优选所述有机绝缘膜具有一用于暴露漏极电极的第二接触孔，并在辅助衬垫的同一层上形成一经第二接触孔电连接到漏极电极的像素电极。
优选所述第二接触孔被形成为带有第一接触孔，并且第二接触孔周围的有机绝缘膜图案比其它部分的有机绝缘膜图案薄。
所述数据布线和半导体层可通过使用厚度部分地不同的感光图案的光刻工艺形成。
附图说明
图1A～1E是横剖面图，示出了按照本发明第一实施方式的工艺顺序的半导体器件的接触部分的制造方法；
图2A～2D是横剖面图，示出了按照本发明第二实施方式的工艺顺序的半导体器件的接触部分的制造方法；
图3是根据第一实施方式的用于液晶显示器的薄膜晶体管阵列板；
图4是沿图3所示薄膜晶体管面板的IV-IV′线的剖面图；
图5A、6A、7A和8A是在本发明第一实施方式的制造用于液晶显示器的薄膜晶体管板的中间工艺中的薄膜晶体管板的布局图；
图6B是沿图6A所示VIb-VIb′线的剖面图并显示图5B的下一步骤；
图7B是沿图7A所示VIIb-VIIb′线的剖面图并显示图6B的下一步骤；
图8B是沿图8A所示VIIIb-VIIIb′线的剖面图并显示图7B的下一步骤；
图8C是剖面图，显示出根据第一实施方式的用于液晶显示器的薄膜晶体管阵列板上待形成密封线的区域；
图9是沿图8B所示的剖面图，并显示图8B的下一步骤；
图10A是沿8A所示的剖面图，并显示图9的下一步骤；
图10B是剖面图，显示图8C的下一步骤；
图11是根据第二实施方式的用于液晶显示器的薄膜晶体管面板的布局图；
图12和图13是沿图11所示薄膜晶体管的XII-XII′线和XIII-XIII′线的剖面图；
图14A是根据本发明第二实施方式制造的薄膜晶体管在第一步骤中的布局图；
图14B和图14C分别是沿图14A所示XIVb-XIVb′线和XIVc-XIVc′线的剖面图；
图15A和图15B分别是沿图14A所示XIVb-XIVb′线和XIVc-XIVc′线的剖面图并显示图14B和图14C的下一步骤；
图16A是图15A和图15B的下一步骤的薄膜晶体管的配置图；
图16B和图16C分别是沿图16A所示XVIb-XVIb′线和XVIc-XVIc′线的剖面图；
图17A、18A、19A和图17B、18B、19B分别是沿图16所示的XVIb-XVIb′线和XVIc-XVIc′线的剖面图并显示按照工艺顺序的图16B和图16C的下一步骤；
图20A是图19A和图19B的下一步骤的薄膜晶体管的配置图；
图20B和图20C分别是沿图20A所示XXb-XXb′线的剖面图；
图21A和图21B分别是沿图20A所示XXb-XXb′线和XXc-XXc′线的剖面图，并显示按照工艺顺序的图20B和图20C的下一步骤。
具体实施方式
下面将参照附图根据本发明的多种实施方式详细描述本发明的半导体器件接触部分及其制造方法和包括该半导体器件接触部分的薄膜晶体管阵列板及其制造方法，使得所属领域普通技术人员容易实施。
首先，将根据本发明一种实施方式描述接触部分及其制造方法。
通常，当半导体器件集成度更高时，优选使器件的面积最优化，且将其布线设置成多层，以有利于衬垫与接收来自外部器件的信号的信号线的连接。根据本发明一种实施方式的半导体器件包括一层间绝缘膜和一由有机材料制成的有机膜，该层间绝缘膜具有低的介电常数，以使经布线传输的信号的干扰最小，且有机膜的展平特性(smoothing feature)优良。此时，需要在绝缘层上形成接触孔，使得各层间的布线彼此间电连接，当刻蚀层间绝缘膜以形成接触孔时，根据本发明一种实施方式的制造方法，使该接触孔周围的有机绝缘膜比其它部分的有机绝缘膜薄，以去除产生在接触部分中的钻蚀(under-cut)。接着，用有机绝缘膜作为刻蚀掩模刻蚀一下薄膜，然后进行灰磨工艺以去除所述薄的绝缘膜，从而暴露所述下薄膜。
图1A～1E是剖面图，显示出按照本发明第一实施方式的工艺顺序的半导体器件接触部分的制造方法，图2A～2D是剖面图，显示出按照本发明第二实施方式的工艺顺序的半导体器件接触部分的制造方法。
在本发明第一实施方式的半导体器件接触部分的制造方法中，如图1A所示，首先，在形成有一第一布线200的衬底100上沉积由SiNx或SiOx制成的一下绝缘膜310，然后，在其上涂敷具有低介电常数并由感光有机材料制成的有机绝缘膜320，作为上绝缘膜，从而形成一层间绝缘膜300。
其次，如图1B所示，在对应于接触孔330的部分上形成一透射区，以形成用于暴露第一布线200的接触孔330，为了调整光的透射，在透射区周围，主要形成缝状或格子型图案，或者形成有机绝缘膜图案，用一具有半透射区的掩模对该有机绝缘膜图案进行曝光和显影，在所述半透射区处形成半透膜使得接触孔330暴露第一布线200上的下绝缘膜310。在本实施方式中，通过用具有半透射区的掩模曝光和显影有机绝缘膜320，使余留的开口部分周围的有机绝缘膜320比其它部分中的有机绝缘膜薄。这一点将在本发明第四实施方式的用于液晶显示器的薄膜晶体管面板的制造方法中详细描述，该制造方法使用四个掩模制造用于液晶显示器的薄膜晶体管。考虑到随后灰磨工艺去除的厚度，优选所述接触孔330周围的有机绝缘膜320的厚度不超过2000。
然后，如图1C所示，刻蚀经接触孔330暴露的下绝缘膜310，以暴露第一布线200。此时，即使在干法刻蚀的刻蚀工艺中，由于刻蚀气体的反应各向同性地进行，下绝缘膜310刻蚀至有机绝缘膜图案320，因此产生钻蚀(under-cut)，当然，  湿法刻蚀就更不用说了。
接着，如图1D所示，进行灰磨工艺，以去除部分为感光膜的有机绝缘膜图案320。将所述接触孔330周围的有机绝缘膜部分比其它部分的有机绝缘膜薄的有机绝缘膜完全去除，使得下绝缘膜的边界线暴露出来。
再如图1E所示，在有机绝缘膜图案320上沉积导电材料，并通过使用掩模的光刻工艺对其构图，从而形成经接触孔330电连接至第一布线200的第二布线400。
在本发明第一实施方式的半导体器件的接触部分及其制造方法中，当所述层间绝缘膜由有机材料制成且形成用于暴露第一布线200的接触孔时，通过使有机绝缘膜320的侧壁为台阶形，并在刻蚀下绝缘膜310后进行灰磨工艺，可除去形成在接触部分的有机绝缘膜下方的钻蚀结构。这可防止第二布线与第一布线断开，并可提高接触部分中的第二布线400的外形的平滑性(。
尽管作为例子描述的是有机绝缘膜320下方的下绝缘膜310，而有机绝缘膜320的下薄膜是导电膜的情况同样也适用。也就是说，与本发明所述接触部分的制造方法一样，在刻蚀有机绝缘膜下的导电膜的情况中，当将导电膜刻蚀至有机绝缘膜的下部而在接触部分上形成钻蚀时，可通过形成较薄的接触孔周围部分并通过灰磨工艺去除这部分，以暴露接触部分上的导电膜，可除去接触部分上的钻蚀。
同时，在本发明第二实施方式的半导体器件的接触孔及其制造方法中，如图2A所示，当层间绝缘膜300由包括下绝缘膜310和上绝缘膜320的双层结构时，用有机绝缘膜320作为刻蚀掩模的感光图案(见图1B)对绝缘膜300构图，以形成用于暴露第一布线200的接触孔，下绝缘膜310被刻蚀至上绝缘膜的下部分时可能产生钻蚀。在这种情况中，如图2A所示，接触孔330周围的感光膜图案500部分应比其它部分中的感光膜图案薄。
接着，通过灰磨工艺去除比其它部分中的感光膜图案薄的接触孔330周围的感光膜图案500部分。此时，优选的刻蚀条件是可选择地对上绝缘膜320和下绝缘膜310进行刻蚀。
然后，如图2D所示，通过去除感光膜图案500，在上绝缘膜320上沉积导电材料，并通过使用掩模的光刻工艺对其构图，形成电连接至第一布线200的第二布线400。
在本发明第二实施方式的半导体器件接触部分及其制造方法中，当层间绝缘膜由有机材料构成且形成暴露第一布线200的接触孔时，通过形成限定出台阶形接触孔的感光膜并在刻蚀下绝缘膜310后执行灰磨工艺以去除部分感光膜，并用所述感光掩模作为掩模再次刻蚀上绝缘膜，从而消除产生在接触部分中的钻蚀结构。这样，可防止第二布线400与第一布线200断开，并改善接触部分中的第二布线400的外形平滑度。
此外，所述半导体器件的接触部分及其制造方法也可应用于用于液晶显示器的薄膜晶体管阵列衬底及该衬底的制造方法。下面，对将本发明第一实施方式的半导体器件的接触部分及其制造方法应用于本发明第一实施方式的液晶显示器的薄膜晶体管及其制造方法，以及将本发明第二实施方式的半导体器件的接触部分及其制造方法应用于本发明第二实施方式的液晶显示器的薄膜晶体管及其制造方法进行描述。
首先，参考图3和图4详细描述本发明第一实施方式的用于液晶显示器的薄膜晶体管面板的结构。
图3显示根据本发明第一实施方式的用于液晶显示器的薄膜晶体管面板，图4是沿图3所示薄膜晶体管的IV-IV′线的剖面图。
在绝缘衬底10上沉积包括具有低阻值的铝基金属材料的栅极布线。该栅极布线包括多条沿水平方向延伸的栅极线22、连接至所述栅极线22的一端用于将来自外部器件的栅极信号传输至栅极线的多个栅极衬垫24、以及连接至所述栅极线22的薄膜晶体管的多个栅极电极26。
所述栅极布线22、24和26优选为铝基单层构成，当然，也可将它们构成为超过两层。在超过两层的结构中，优选一层由具有低阻值的材料构成而其它层由与如ITO、IZO之类的其它材料或衬底接触性能优良的铬基或钼基材料构成。
由SiNx等制成的栅极绝缘膜30覆盖衬底10上的栅极布线22、24和26，该栅极绝缘膜具有一用于暴露带随后形成的钝化层70的栅极衬垫24的接触孔74。
在栅极电极26的栅极绝缘层上形成由半导体例如非晶硅等制成的半导体层，在该半导体层40上形成由如掺入高浓度硅化物或n型掺杂剂的n+加氢非晶硅的材料制成的欧姆接触层55和56，从栅极衬垫24的中心看，每一欧姆接触层被划分成两部分。
由诸如Al或Al合金、Mo或MoW合金、Cr、Ta等金属或导体制成的数据布线62、64、65和66形成在欧姆接触层55和56以及栅极绝缘膜30上。所述数据布线包括沿垂直方向设置并与栅极线22交叉以限定出像素的多条数据线、从数据线分支并延伸至欧姆接触层55的上侧的多个源极电极65、连接至数据线62的一端并接收来自外部器件的图象信号的多个数据衬垫68、以及与源极电极分开并与和栅极电极26相应的源极电极65相对地设置在欧姆接触层56上的多个漏极电极66。同时，该数据布线还可包括用于存储电容的导体图案，该导体图案重叠栅极线22并能保护存储电容。
数据布线62、64、65、66和68可以是由Al或Al合金制成的单层，也可以超过两层。在为两层的结构中，优选一层由具有低阻值的材料形成，而其它层由接触性能优良的材料形成。作为这类例子，可用Cr/Al(或Al合金)或Al/Mo，其中，Cr膜具有防止Al膜或Al合金膜扩散到Si层40、55和56中的作用，还可用作接触部分，以便确保数据布线62、64、65、66和68与后来形成的像素电极间的接触性能。
在没有被那些由SiNx制成的钝化层70遮蔽的数据布线62、64、65、66和68以及半导体层40上，形成由以丙烯酸类为基(acril-based)的感光有机材料制成的具有展平特性和低介电常数的有机绝缘膜。在钝化层70上，分别形成用于存储电容的导体图案64、漏极电极66和用于暴露数据衬垫68的接触孔72、76和78，也形成用于暴露具有栅极绝缘膜30的栅极衬垫24的接触孔74。此时，接触孔72和76中的有机绝缘膜的边界线形成在钝化膜70上，以暴露钝化膜70的边界线或栅极绝缘膜30，因而将接触孔72和76的侧壁限定为台阶形。另外，优选从形成了栅极衬垫和数据衬垫的衬垫部分中去除有机绝缘膜75，且将用于暴露栅极衬垫24的接触孔74形成为大于栅极衬垫24。
在有机绝缘膜75上，形成由透明导电材料ITO(氧化铟锡)或IZO(氧化铟锌)制成的像素布线，该像素布线包括经接触孔76连接至漏极电极66并位于像素中的多根像素电极82、分别经接触孔74和78连接至栅极衬垫24和数据衬垫68的多个辅助栅极衬垫84和辅助数据衬垫88。就此而言，如上所述，在接触部分中，钝化膜70或有机绝缘膜75(下绝缘膜)的侧壁具有台阶形且没有钻蚀结构，因此可防止像素电极、辅助栅极衬垫84和辅助数据衬垫88断开。此时，由于从衬垫部分去除了有机绝缘膜75，辅助栅极衬垫84和辅助数据衬垫88仅形成至钝化膜70的上侧。其原因是与由SiNx制成的钝化膜相比，有机绝缘膜75的粘接强度、化学抗蚀品质、硬度、机械强度、应力等很差，因此，在有机绝缘膜75存在于衬垫部分中的情况下，当使用COG(玻璃上芯片)的方式将驱动集成电路直接安装在液晶显示器的薄膜晶体管上或封装驱动集成电路的薄膜通过TCP或COF方式被粘结到其上时，衬垫部分的粘接强度很差，并因此产生不良粘接。此外，当需要返工以改善不良粘接时，在驱动集成电路或薄膜从该处分离后，应当从衬垫部分去除各向异性导电膜，其中，如果有机绝缘膜保留在后，将引起衬垫部分的表面损坏或有机绝缘膜和辅助膜84和88之间的ITO膜剥离的问题。因此，完全去除衬垫部分的有机绝缘膜可改善衬垫和驱动集成电路或所述薄膜之间的粘接强度，并可方便地进行返工。
如图3和图4所示，所述像素电极重叠栅极线22以形成存储电容，其中，当存储电容不足时，与栅极布线22、24和26分开的用于存储电容的独立布线可设置在栅极布线22、24和26的同一层上。
下面将参考图3和图4以及图5A～图10详细描述根据本发明第一实施方式的用于液晶显示器的薄膜晶体管的制造方法。
首先，如图5A和5B所示，在衬底10上，沉积接触性能优良或具有阻值的导电材料例如Al或Al合金、和Ag或Ag合金并对其构图，以形成包括栅极线22、栅极电极26和栅极衬垫24的栅极布线。
接着，如图6A和6B所示，顺序沉积三层薄膜，即一栅极绝缘膜30、一由非晶硅制成的半导体层40和一掺杂非晶硅层50，通过使用掩模的构图工艺对半导体层40和掺杂非晶硅层50构图，从而形成位于设置为与栅极电极26相对的栅极绝缘膜30上的所述半导体层40和欧姆接触层50。在此，如图6A和6B所示，所述半导体层40和欧姆接触层50沿随后形成的数据线被形成。
然后，如图7A和7B所示，沉积一种如Cr、Mo或Mo合金、Al或Al合金、或者Ag或Ag合金之类的导电材料，再通过使用掩模的光刻法对其构图，从而形成数据布线，该数据布线包括与栅极线交叉的多根数据线62、连接至数据线62并延伸至栅极电极26的上侧的多个源极电极65、连接至数据线62的一端的多个数据衬垫68、与源极电极65分开并设置为与其相对的多个漏极电极66、以及用于存储电容的导体图案。
接着，刻蚀未被数据布线62、64、65、66和68遮蔽的非晶硅层图案50使其以栅极电极26为中心被划分为两部分，同时使插入在掺杂非晶硅层55和56之间的半导体层40暴露。再优选施行氧等离子体技术，以稳定暴露出的半导体层40的表面。
下一步如图8A和8B所示，沉积由SiNx构成的厚度不超过2000优选为1000的钝化层70，并在其上形成2～4μm厚的由具有感光性的有机绝缘材料制成的有机绝缘膜75，并且，先通过使用掩模的光刻工艺仅曝光和显影有机绝缘膜75，以形成分别位于用于存储电容的导体图案64、栅极衬垫24、漏极电极66和数据衬垫68上的接触孔72、74、76和78。形成狭缝类或格子类的图案或者由半透膜构成的半透射区，使得掩模的透射区周围的光透射下降，且使形成衬垫24和68或形成接触孔74和78处的衬垫部分周围的有机绝缘膜75比其它部分中的有机绝缘膜薄，优选该绝缘膜的厚度范围是1000～5000。当然，就此而言，可使用于暴露漏极电极66和存储电容的导体图案64的接触孔72和76周围的有机绝缘膜75呈台阶形结构，其厚度比其它部分薄。
同时，为了粘接液晶显示器的两个面板并密封插入在其中的液晶材料，在它们的一个面板上形成密封线，由于在有机绝缘膜75上形成密封线时，该密封线的粘接强度变差，在两面板之间产生不良接触。为了防止接触不良，优选从随后将要形成密封线的区域去除有机绝缘膜75，为此，如图8C所示，通过在将要形成密封线的区域的掩模上形成半透射区，形成比其它部分薄的有机绝缘膜75。
关于这一点，在随后描述使用四个掩模制造用于液晶显示器的薄膜晶体管阵列板的方法时将详细描述调节感光膜的厚度的方法。
接着，如图9所示，用有机绝缘膜75作为刻蚀掩模刻蚀经接触孔72、74、76和78暴露的钝化膜70和栅极绝缘膜30，因此暴露出用于存储电容的导体图案64、栅极图案24、漏极电极66和数据衬垫68。其中，刻蚀钝化膜70的方法优选干蚀刻法，并使用SF6+O2或CR4+O2作为干法刻蚀气体。当刻蚀钝化膜和栅极绝缘膜30时，如图所示，尽管使用干刻蚀法，将它们刻蚀至有机绝缘膜75的下侧，可能出现钻蚀。
然后，如图10A所示，进行灰磨工艺以去除部分有机绝缘膜75，于是，在所述衬垫部分中，通过去除具有较薄的有机绝缘膜75暴露出接触孔74和78周围的钝化层70，而在接触孔72和76中，通过有机绝缘膜75暴露出栅极绝缘膜30和钝化膜70。这样可消除产生于接触部分中的钻蚀结构。此时，如图10B所示，由SiNx制成的钝化膜70被暴露在用于形成密封线的区域中。通过这种方式，随后可在钝化层上形成密封线，以改善液晶显示器的两面板之间的粘接强度。
最后，如前面的图3和图4所示，通过沉积ITO或IZO并进行使用掩模的构图工序，分别形成经接触孔72和76连接至漏极电极66的用于存储电容的导体图案64和像素电极82，还分别形成经接触孔74和78分别连接至栅极衬垫24和数据衬垫68的辅助栅极衬垫84和辅助数据衬垫88。如上所述，通过使接触孔72、74、76和78周围的有机绝缘膜75形成得较薄并进行灰磨工艺，消除了产生在接触部分中的钻蚀结构，从而可防止像素电极82、辅助栅极衬垫84和辅助数据衬垫88断开，并使它们的外形平滑。这里，如图所示，辅助栅极衬垫84和辅助数据衬垫88形成至钝化膜70的上侧。如果辅助栅极衬垫84或辅助数据衬垫88完全覆盖下金属衬垫24和68以防止衬垫24和68被腐蚀，且所述衬垫被形成至钝化膜70的上侧，则有利于改善辅助衬垫84和88之间的粘接强度，并扩大了辅助衬垫84和88。
在根据第一实施方式的用于液晶显示器的薄膜晶体管的制造方法中，如上所述，尽管所述的制造方法使用五个掩模，它同样可应用于使用四个掩模的制造方法中。这一点将参考附图详细描述。下面将描述根据第二实施方式的半导体器件的制造方法，其中采用了一种不是作为层间绝缘膜而是作为感光膜图形的有机绝缘膜，并加入一具有小于4.0的低介电常数并通过化学气相沉积形成的低介电CVD绝缘膜。
首先，参考图11～图13，将详细描述根据本发明一种实施方式通过使用四个掩模形成的用于液晶显示器的薄膜晶体管阵列板的单元像素结构。
图11是根据第二实施方式的用于液晶显示器的薄膜晶体管面板的布局图，图12和图13是沿图11所示薄膜晶体管的XII-XII′线和xIII-XIII′线的剖面图。
与第一实施方式相似，在绝缘衬底10上形成栅极布线，该栅极布线包括由具有低阻值的导电材料例如Al或Al合金、或者Ag或Ag合金等制成的多根栅极线22、以及栅极衬垫24和栅极电极26。所述栅极布线还包括一平行于衬底10上的栅极线22并被施加电压(如从外部器件输入至位于上面板中的公共电极的公共电极电压)的存储电极28。存储电极28与连接至随后将描述的像素电极的用于存储电容的导体图案64重叠，以形成用于改善像素的电荷存储能力的存储电容，如果通过重叠随后将描述的像素电极82和栅极线22产生的存储电容值足够大，可不形成该存储电容。
由SiNx等制成的栅极绝缘膜30形成在栅极布线22、24、26和28上，以覆盖它们。
由半导体例如加氢非晶硅制成的半导体图案42和48形成在栅极绝缘膜30上，并在半导体图案42和48上形成由掺入高浓度n型掺杂剂如P的非晶硅制成的欧姆接触层图案或中间层图案55、56和58。
在欧姆接触层图案55、56和58上形成由具有低阻值的铝基导电材料制成的数据布线。该数据布线包括数据线部分，其包括数据线62、连接至数据线62的一端施加来自外部器件的图象信号的一数据衬垫68、和从数据线62分支的薄膜晶体管的一源极电极65。该数据布线还包括与数据线部分62、68和65分开并与和栅极电极或沟道C相应的源极电极65相对的薄膜晶体管的一漏极电极66，以及设置在存储电极28上方的用于存储电容的导体图案64。在没有形成存储电极的情况下，也不形成该导体图案。
接触层图案55、56和58在降低半导体图案42和48与它们下面的数据布线62、64、65、66和68之间的接触电阻中起到一定的作用，而且优选使它们具有与数据布线62、64、65、66和68完全相同的形状。即，数据部分中的中间层图案55具有与数据部分62、65和68相同的形状，用于漏极电极的中间层图案56具有与漏极电极66相同的形状，而用于存储电容的中间层图案58具有与用于存储电容的导体图案64相同的形状。
同时，除了薄膜晶体管的沟道部分之外，半导体图案42和48具有与数据布线62、64、65、66和68以及欧姆接触层图案55、56和58相同的形状。具体地说，用于存储电容的半导体图案48、用于存储电容的导体图案64和用于存储电容的接触层图案58具有相同的形状，但是用于薄膜晶体管的半导体图案42的形状与数据布线和接触层图案的形状略有差异。换句话说，在薄膜晶体管的沟道部分中的数据线部分62、68和65尤其是源极电极65和漏极电极66分开，数据线部分的中间层55和用于漏极电极的接触层图案56也分开，但是，用于薄膜晶体管的半导体图案42在该位置中没有断开，而是连接在一起，形成薄膜晶体管的沟道。
与第一实施方式不同，在数据布线62、64、65、66和68上，形成由SiNx制成的钝化膜和低介电绝缘膜73，其中低介电绝缘膜73具有小于4.0的低介电常数并通过化学气相沉积形成，并且所述钝化膜和低介电绝缘膜具有用于暴露漏极电极66、数据衬垫68和用于存储电容的导体图案64的接触孔76、78和72，还具有用于暴露栅极绝缘膜30和栅极衬垫24的接触孔74。在本实施方式中，与第一实施方式类似，从衬垫部分去除低介电绝缘膜73以暴露钝化膜70，并且钝化膜或作为下绝缘膜的栅极绝缘膜的边界线暴露在接触孔72和76中，因此接触孔72和76的侧壁呈台阶形。
在低介电绝缘膜73上，形成一像素电极82，在该像素电极上施加来自薄膜晶体管的图象信号并与上面板中的电极协同产生电场。像素电极82由透明导电材料如IZO或ITO制成，并经接触孔76连接至漏极电极66以接收图象信号。像素电极82重叠相邻栅极线22和数据线62以增加孔径比，当然也可不重叠。另外，像素电极82经接触孔72连接至用于存储电容的导体图案64，以将图象信号传输至该处。在栅极衬垫24和数据衬垫68上，辅助栅极衬垫84和辅助数据衬垫88分别经接触孔74和78连接至其处。这些衬垫起补充粘接衬垫24和68以及外部电路器件并保护所述衬垫的作用。是否采用这些衬垫是可选择的。
如上所述，在根据第二实施方式的薄膜晶体管阵列板中，通过暴露作为下绝缘膜的保护膜70使侧壁具有台阶形结构，并且由于衬垫部分中的钝化膜70被暴露，接触部分中不存在钻蚀结构，故可防止像素电极82、辅助栅极衬垫84和辅助数据衬垫88断开。而且，辅助栅极衬垫84和辅助数据衬垫88形成至钝化膜70的上侧。
尽管上面以透明ITO或IZO作为像素电极82材料为例进行了描述，在反射型液晶显示器的情况中可使用不透明的导电材料。
以下将参考图11～图13和图14A～图20C详细描述使用四个掩模制造具有图11～图13的结构的用于液晶显示器的薄膜晶体管的方法。
首先，如图14A～图14C所示，以与第一实施方式相同的方式，沉积用于栅极布线的导电材料，然后通过使用第一掩模的光刻工艺在衬底10上形成包括一栅极线22、一栅极衬垫24、一栅极电极26和一存储电极28的栅极布线。
接着，如图15A和15B所示，顺序沉积厚度分别为1500～5000、500～2000、300～600的一栅极绝缘膜30、一半导体层40和一中间层50，然后，通过溅射等方法沉积一厚度为1500～3000的由具有低阻值的用于数据布线的导电材料制成的半导体层60，再在其上涂敷一层1μm～2μm厚的感光膜110。
之后，使光线经第二掩模照射到感光膜110上并显影后，形成如图16B和16C所示的感光图案112和114。感光膜图案112和114的薄膜晶体管的沟道部分C(即，设置在源极电极65和漏极电极66之间的第一部分114)制作成比数据布线部分A(即，设置在待形成数据布线62、64、65和68的部分中的第二部分112)薄，并且去除其它部分中的所有感光膜。其中，留在沟道部分C中的感光膜114的厚度与留在数据布线部分A中的感光膜112的厚度的比值随后面将描述的刻蚀工艺的工艺条件而变化，优选第一部分114的厚度小于第二部分112的厚度的一半，例如小于4000。
如上所述，可有几种根据配置改变感光膜厚度的方法，在掩模上形成狭缝类或格子类图案，或通过使用半透膜在其上形成半透射区，以调整区域A中的光透射量。当然，这种方法也同样可应用于接触孔72、74、76和78周围的有机绝缘膜(75，见图7)比其它部分中的有机绝缘膜薄的情况，优选考虑用灰磨工艺调整该有机绝缘膜的厚度。
在本实施方式中，优选设置在狭缝间的图案的线宽或图案的间隔，即，狭缝的宽度小于曝光的分辨率，在使用半透膜的情况下，可用具有不同透射率或不同厚度的薄膜来调整制造掩模上的透射。
当光线经这样的掩模照射到感光膜上时，直接曝光的部分中的高分子完全分解，在形成狭缝图案或半透膜的部分中的高分子没有完全分解，因为光的照射量较小，被光屏蔽膜遮挡的部分中的高分子很难分解。接着，当感光膜显影时，高分子没有分解的部分留下，而光少量照射的部分留下的厚度比完全没有光照射的部分的厚度薄。此处，由于在曝光时间长的情况下分子全部分解，因此不需要这样做。
采用能够回流(reflowing)的材料制成感光膜并通过完全透射光的部分和完全不透射光的部分分开的掩模使该感光膜曝光，然后，使其显影和回流，使部分感光膜流到没有保留感光膜的部分，因此，可形成所述较薄的感光膜114。
然后，刻蚀感光膜114和其下薄膜，即，导体层60、中间层50和半导体层40。在这种情况下，在数据布线部分A中数据布线和其下薄膜同样都应保留，在沟道部分C中只应保留半导体层，而在其余部分B中上述三层60、50和40应全部去除以暴露栅极绝缘膜30。
首先，如图17A和17B所示，去除暴露在其余部分B中的导体层60，以暴露其中间层50。在该工序中同时使用干刻蚀法和湿刻蚀法，其中，优选所述工序在刻蚀导体层60而几乎不蚀刻感光膜图案112和114的条件下进行。然而，在干刻蚀法中，不容易找到仅刻蚀导体层60而不刻蚀感光膜图案112和114的条件，因此，可在也刻蚀感光图案112和114的条件下进行。在这种情况下，第一部分114制作得比湿刻蚀法中厚，因此必须防止第一部分114被去除而使下导体层60暴露出来。
就此而言，在用于数据布线的导电材料是Al或Al合金的情况下，均可进行干法刻蚀和湿法刻蚀。但是，在Cr的情况下，由于不能较好地去除第一部分114，使用湿法刻蚀较好，使用CeNHO3作为刻蚀剂，而当Cr沉积为非常薄至500厚的范围时，也可使用干法蚀刻。
通过这种方法，如图17A和图17B所示，沟道部分C和数据布线A中的导体层60即仅用于源极/漏极的导体图案67和用于存储电容的导体图案64留下，而其余部分B中的导体图案60被去除以暴露其中间层50。这里，除了源极电极65和漏极电极66没有断开而是连接的点外，剩余的导体图案67和64的形状与数据布线62、64、65、66和68相同。而且，当使用干刻蚀法时，感光图案112和114被刻蚀至一定的厚度。
接着，如图18A和图18B所示，通过干刻蚀法在去除第一部分的同时去除其余部分B中暴露出的中间层50和下半导体层40。当通过干刻蚀法刻蚀导体图案67时，通过原位进行(with an in-situ)干刻蚀顺序刻蚀中间层50和半导体层40。中间层50和半导体层40的刻蚀应当在感光膜图案112和114、中间层50和半导体层40(中间层和半导体层几乎没有刻蚀选择性)被同时刻蚀而栅极绝缘膜30不被刻蚀的条件下进行，特别优选感光膜图案112和114与半导体图案40的刻蚀率几近相同。如果感光膜图案112和114与半导体图案40的速率相同，第一部分114的厚度与半导体层40和中间层50的厚度之和相同或更小。
通过这种方法，如图18A和18B所示，沟道部分C和数据布线A中的导体层即仅用于源极/漏极的导体图案67和用于存储电容的导体图案64留下，而其余部分B中的导体图案60被全部去除。而且，沟道部分C中的第一部分114被去除以暴露用于源极/漏极的导体图案，而其余部分B中的中间层50和半导体层40被去除以暴露其下栅极绝缘膜30。同时，数据布线A中的第二部分112也被蚀刻，于是它变得较薄。而且，在本工序中完成导体图案42和48。
标号57和58分别表示用于源极/漏极的导体图案67的下中间层图案和用于存储电容的导体图案64的下中间层图案。这里，沟道部分C中的用于源极/漏极的导体图案可通过分离PR回蚀工艺暴露，而且在感光膜被充分刻蚀的条件下，可省去PR回蚀工艺。
然后，通过灰磨工艺去除留在沟道部分C中用于源极/漏极的导体图案的表面中的感光膜剩余物。
接着，如图19A和19B所示，刻蚀并去除沟道部分C中的其用于源极/漏极的导体图案67和用于源极/漏极的下中间图案57。此时，两者的刻蚀可仅使用干刻蚀法，用于源极/漏极的导体图案经湿刻蚀法被刻蚀，而中间层图案57经干刻蚀法被刻蚀。在本实施方式中，如图15所示，去除部分半导体图案42，于是其厚度变薄，此时，感光膜图案的第二部分112也被刻蚀至一定厚度。所述刻蚀是在栅极绝缘膜30不被刻蚀的条件下进行的，优选感光膜图案较厚使得第二部分112被刻蚀但不会暴露其下数据布线62、64、65、66和68。
通过这种方式，当源极电极65和漏极电极66被分开时，完成数据布线62、64、65、66和68及其接触层图案55、56和58。
最后，去除留在数据布线部分A中的感光膜的第二部分112。但是，可在去除沟道部分C中的用于源极/漏极的导体图案67之后和在去除其下中间层图案57之前去除所述第二部分112。
当通过这种方式形成数据布线62、64、65、66和68后，如图20A～图20C所示，通过化学气相沉积法沉积SiNx以形成钝化层70，并在其上通过化学气相沉积法沉积具有小于4.0的低介电常数的SiOC或SiOF以形成低介电绝缘膜73。接着，通过旋转涂敷法(spin coating)在低介电绝缘膜73上形成有机绝缘膜后，使用第三掩模使其曝光和显影以形成感光图案250，再利用该感光图案250作为刻蚀掩模，形成用于暴露存储电容的导体图案64、栅极衬垫24、漏极电极66和数据衬垫68的接触孔72、74、76和78。同样在本实施方式中，将钝化膜70和栅极绝缘膜30刻蚀至低介电绝缘膜73的下侧，在接触部分中也产生钻蚀，与根据第二实施方式的半导体器件制造方法中一样，为了消除钻蚀，至少使接触孔74和78周围的衬垫部分中的感光膜图案250形成得比其它部分的感光膜图案薄。当然，所述感光膜图案可呈台阶形，通过在掩模上形成狭缝图案，使得接触孔72和74周围的厚度也较薄。
然后，如图21A和21B所示，通过进行灰磨工艺去除形成在接触孔74和78周围的薄感光膜，以去除感光膜的一部分厚度，接着，用感光图案250作为刻蚀掩模对被暴露的低介电绝缘膜73进行刻蚀。因此，如图21A和21B所示，衬垫部分中的钝化膜70暴露出来。在灰磨工艺中，去除接触孔72和76上方的感光膜部分，以暴露限定出接触孔72和76的低介电绝缘膜73的边界线。如果使用感光图案作为刻蚀掩模来刻蚀低介电绝缘膜73，接触孔72和76的侧壁上的钻蚀结构被消除，如图所示。这里，优选使用干刻蚀法，并应当加上钝化膜70和低介电绝缘膜73之间具有刻蚀选择性的刻蚀条件。可使用混入氧的氟取代气体例如SF6 +O2、CR4 +O2或C2F6 +O2作为刻蚀气体，其组分比可随低介电绝缘膜73的形成条件而变。
最后，在去除感光膜图案后，如图11～图13所示，沉积厚度为400～500的ITO或IZO，并用第四掩模对其进行刻蚀，以形成连接至用于存储电容图案的导体图案64的像素电极82、连接至栅极衬垫24的辅助栅极衬垫84和连接至数据衬垫68的辅助数据衬垫88。
本发明第二实施方式不仅具有第一实施方式的效果，并且通过使用一个掩模形成数据布线62、64、65、66和68，其下接触层图案55、56和58，以及半导体图案42和48，并在该工艺中使源极电极65和漏极电极66绝缘，可简化制造工艺。当然，同样在根据第二实施方式的用于液晶显示器的薄膜晶体管面板的制造方法中，感光膜图案形成在待形成密封线的部分上且很薄，而该部分中的低介电绝缘膜30被去除以暴露钝化膜70。
在通过这些制造工艺制造的用于液晶显示器的薄膜晶体管面板中，如上所述，当驱动集成电路封装在薄膜上时，衬垫部分和驱动集成电路可通过TCP或COF方式电连接，或者当驱动集成电路直接安装在衬底上时，可通过COG方式电连接。
如上所述，根据本发明，通过将位于接触部分中的下薄膜的钻蚀上的接触孔周围的感光膜形成得比其它部分更薄，然后，进行灰磨工艺以暴露接触部分中的下绝缘膜的边界线，从而使接触孔的侧壁呈台阶形，可消除接触部分中的钻蚀。不仅如此，还通过防止接触部分中出现断开以确保其可靠性，可改善显示器的显示性能，并且通过使制造用于液晶显示器的薄膜晶体管的光刻工艺最少，可简化制造工艺，降低制造成本。而且，通过去除待形成密封线的部分中的有机膜，可改善液晶显示器的两个面板之间的不良接触。

Claims (20)

1.一种半导体器件的制造方法，包括：
在衬底上形成第一布线；
在该第一布线上形成一下薄膜；
在该下薄膜上用感光性材料形成一感光图案；
用该感光薄膜作为刻蚀掩模，通过刻蚀所述下薄膜形成用于暴露所述第一布线的多个接触孔；
通过灰磨工艺去除部分感光薄膜图案，以暴露限定出所述多个接触孔的下薄膜的边界线；以及
形成经所述多个接触孔连接至所述第一布线的第二布线。
2.如权利要求1所述的方法，其中所述下薄膜由SiNx或SiOx制成的绝缘膜构成。
3.如权利要求1所述的方法，其中所述下薄膜由导电膜构成。
4.如权利要求1所述的方法，还包括：
形成一第一绝缘膜和一第二绝缘膜的所述下薄膜；
暴露该下薄膜的边界线；以及
然后，刻蚀不被所述感光膜图案遮挡的所述第二绝缘膜，以暴露所述多个接触孔中的所述第一绝缘膜的边界线。
5.如权利要求1所述的方法，其中所述多个接触孔周围的感光膜图案形成得比其它部分中的感光膜图案薄。
6.一种半导体器件，包括：
一衬底；
形成在该衬底上的第一布线；
一覆盖该第一布线并具有用于暴露该第一布线的多个第一接触孔的下绝缘膜；
一形成在该下绝缘膜上并具有用于暴露所述多个第一接触孔的边界线的上绝缘膜；以及
形成在该上绝缘膜上并经所述多个第一接触孔和多个第二接触孔连接至第一布线的第二布线。
7.如权利要求6所述的器件，其中所述上绝缘膜由一有机绝缘膜或一具有小于4.0的低介电常数并通过化学气相沉积形成的低介电绝缘膜构成。
8.一种用于液晶显示器的薄膜晶体管阵列板的制造方法，包括：
形成包括一栅极线、连接至该栅极线的一栅极电极以及连接至该栅极线的一端的一栅极衬垫的栅极布线；
沉积一栅极绝缘膜；
形成一半导体层；
形成数据布线，其包括与所述栅极线交叉的一数据线、连接至所述数据电极并与所述栅极电极相邻的一源极电极、与和所述栅极电极相应的源极电极相对的一漏极电极、和连接至所述数据线的一端的一数据衬垫；
沉积一绝缘膜；
在该绝缘膜上形成感光有机绝缘膜图案；
用该有机绝缘膜图案作为刻蚀掩模刻蚀所述绝缘膜，以暴露用于暴露所述栅极衬垫或数据衬垫的多个第一接触孔；
进行灰磨工艺，以暴露所述多个接触孔内的绝缘膜的边界线；以及
形成经所述多个第一接触孔连接至所述栅极衬垫或数据衬垫的一辅助衬垫。
9.如权利要求8所述的方法，其中所述多个接触孔周围的有机绝缘膜图案形成得比其它部分中的有机绝缘膜图案薄。
10.如权利要求9所述的方法，还包括：
形成一第一绝缘膜和一第二绝缘膜的所述绝缘膜；
暴露该绝缘膜的边界线；
然后，刻蚀未被所述有机绝缘膜图案遮挡的所述第二绝缘膜；以及
去除所述有机绝缘膜图案。
11.如权利要求10所述的方法，其中所述第二绝缘膜是一具有小于4.0的低介电常数并通过化学气相沉积形成的低介电绝缘膜。
12.如权利要求8所述的方法，其中所述有机绝缘膜图案具有用于暴露带所述绝缘膜的所述漏极电极的多个第二接触孔，
还包括在和所述辅助衬垫同一层上形成经所述多个第二接触孔与所述漏极电极电连接的一像素电极。
13.如权利要求12所述的方法，其中所述多个第二接触孔形成为具有所述多个第一接触孔，且所述多个接触孔周围的有机绝缘膜图案比其它部分中的有机绝缘膜图案薄。
14.如权利要求8所述的方法，其中所述用于液晶显示器的薄膜晶体管阵列板具有待形成用于密封液晶材料的密封线部分，
还包括：
在比其它部分中的有机绝缘膜图案薄的所述部分处形成所述有机绝缘膜图案；以及
通过灰磨工艺去除所述部分处的有机绝缘膜图案。
15.如权利要求8所述的方法，其中通过使用厚度部分地不同的感光图案的光刻工艺形成所述数据布线和半导体层。
16.一种用于液晶显示器的薄膜晶体管阵列板，包括：
形成在衬底上并包括一栅极线、连接至该栅极线的一栅极电极和连接至该栅极线的一端的一栅极衬垫的栅极布线；
覆盖该栅极布线的一栅极绝缘膜；
形成在该栅极绝缘层上的一半导体层；
形成在该栅极绝缘膜上或该半导体层上并包括一数据线、连接至该数据线并与所述栅极电极相邻的一源极电极、与和所述栅极电极相应的源极电极相对的一漏极电极、和连接至该数据线的一端的一数据衬垫的数据布线；
覆盖所述半导体层和用于暴露所述栅极衬垫或数据衬垫的多个第一接触孔的一层间绝缘膜；以及
形成在该层间绝缘膜上并经所述多个第一接触孔连接至所述栅极衬垫或数据衬垫的一辅助衬垫，
其中，所述层间绝缘膜由一下绝缘膜和形成在该下绝缘膜上的一上绝缘膜构成，并且，在所述多个第一接触孔中，该下绝缘膜的边界线形成在所述上绝缘膜的边界线内以暴露该下绝缘膜。
17.如权利要求16所述的阵列板，其中所述下绝缘膜由一有机绝缘膜或一具有小于4.0的低介电常数并通过化学气相沉积形成的低介电绝缘膜构成。
18.如权利要求16所述的阵列板，其中所述层间绝缘膜具有用于暴露所述漏极电极的多个第二接触孔，
还包括位于所述辅助衬垫的同一层内并经所述多个第二接触孔与所述漏极电极电连接的一像素电极。
19.如权利要求16所述的阵列板，其中，在所述多个第二接触孔中，所述下绝缘膜的边界线形成在所述上绝缘膜的边界线内以暴露所述下绝缘膜。
20.如权利要求16所述的阵列板，其中所述用于液晶显示器的薄膜晶体管阵列板具有待形成用于密封液晶材料的密封线的部分，且从该部分去除所述上绝缘膜。
CNB028048105A 2001-11-12 2002-10-08 薄膜晶体管阵列板的制造方法 Expired - Lifetime CN100411193C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001/70043 2001-11-12
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1491442A true CN1491442A (zh) 2004-04-21
CN100411193C CN100411193C (zh) 2008-08-13

Family

ID=19715896

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028048105A Expired - Lifetime CN100411193C (zh) 2001-11-12 2002-10-08 薄膜晶体管阵列板的制造方法

Country Status (6)

Country Link
US (1) US7061015B2 (zh)
JP (1) JP4544860B2 (zh)
KR (1) KR100796756B1 (zh)
CN (1) CN100411193C (zh)
TW (1) TW544732B (zh)
WO (1) WO2003043094A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102655135A (zh) * 2011-03-03 2012-09-05 元太科技工业股份有限公司 有源元件阵列基板
CN102655114A (zh) * 2011-08-26 2012-09-05 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN105425492A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法
WO2016138741A1 (zh) * 2015-03-02 2016-09-09 京东方科技集团股份有限公司 像素结构的制造方法
CN107422605A (zh) * 2017-08-02 2017-12-01 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
CN109445209A (zh) * 2018-10-24 2019-03-08 昆山国显光电有限公司 显示面板和显示装置
WO2023184699A1 (zh) * 2022-04-02 2023-10-05 北京超弦存储器研究院 半导体存储器件及其制造、读写方法、电子设备和存储电路
US11985811B2 (en) 2022-04-02 2024-05-14 Beijing Superstring Academy Of Memory Technology Semiconductor memory device, manufacturing method thereof and electronic device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
TWI313914B (en) 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP4772395B2 (ja) * 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
EP2383607A1 (en) * 2006-07-19 2011-11-02 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel and television receiver
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
KR101338802B1 (ko) * 2006-12-29 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20100148928A1 (en) * 2008-12-15 2010-06-17 Mobile Payment Skins Llc Payment skin with contactless chip
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
US8299466B2 (en) * 2009-11-03 2012-10-30 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
JP5185447B2 (ja) 2009-11-30 2013-04-17 シャープ株式会社 アクティブマトリクス基板、製造方法、及び表示装置
US20120248450A1 (en) * 2009-12-17 2012-10-04 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
CN103869508B (zh) * 2012-12-13 2016-08-31 京东方科技集团股份有限公司 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
US20150185574A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device and signal line therefor
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
JP6791283B2 (ja) 2019-02-15 2020-11-25 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156178B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0797581B2 (ja) * 1988-07-18 1995-10-18 シャープ株式会社 半導体装置の製造方法
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JP3599174B2 (ja) * 1991-12-13 2004-12-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JPH098131A (ja) * 1995-06-15 1997-01-10 Matsushita Electric Works Ltd 半導体装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JP2842405B2 (ja) * 1996-09-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
JP3782194B2 (ja) 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JPH11153808A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
US6228747B1 (en) * 1998-03-25 2001-05-08 Texas Instruments Incorporated Organic sidewall spacers used with resist
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP2000349152A (ja) * 1999-03-29 2000-12-15 Sony Corp 半導体装置の製造方法
GB2350204B (en) * 1999-05-21 2003-07-09 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
KR100333273B1 (ko) 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
CN102655135A (zh) * 2011-03-03 2012-09-05 元太科技工业股份有限公司 有源元件阵列基板
US9123679B2 (en) 2011-03-03 2015-09-01 E Ink Holding Inc. Active matrix substrate
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102655114A (zh) * 2011-08-26 2012-09-05 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN102655114B (zh) * 2011-08-26 2015-04-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN103928399B (zh) * 2013-12-31 2017-11-03 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
WO2016138741A1 (zh) * 2015-03-02 2016-09-09 京东方科技集团股份有限公司 像素结构的制造方法
CN105425492A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法
CN105425492B (zh) * 2016-01-06 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107422605A (zh) * 2017-08-02 2017-12-01 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
WO2019024547A1 (zh) * 2017-08-02 2019-02-07 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
CN107422605B (zh) * 2017-08-02 2020-05-05 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
US11526077B2 (en) 2017-08-02 2022-12-13 Beijing Boe Technology Development Co., Ltd. Positive photoresist composition, via-forming method, display substrate and display device
CN109445209A (zh) * 2018-10-24 2019-03-08 昆山国显光电有限公司 显示面板和显示装置
WO2023184699A1 (zh) * 2022-04-02 2023-10-05 北京超弦存储器研究院 半导体存储器件及其制造、读写方法、电子设备和存储电路
US11985811B2 (en) 2022-04-02 2024-05-14 Beijing Superstring Academy Of Memory Technology Semiconductor memory device, manufacturing method thereof and electronic device

Also Published As

Publication number Publication date
JP2005510064A (ja) 2005-04-14
US20040241987A1 (en) 2004-12-02
CN100411193C (zh) 2008-08-13
WO2003043094A1 (en) 2003-05-22
KR100796756B1 (ko) 2008-01-22
JP4544860B2 (ja) 2010-09-15
US7061015B2 (en) 2006-06-13
TW544732B (en) 2003-08-01
KR20030039112A (ko) 2003-05-17

Similar Documents

Publication Publication Date Title
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN1155058C (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1892382A (zh) 液晶显示面板及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1991456A (zh) 液晶显示器及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080813