JP2005510064A - 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2005510064A
JP2005510064A JP2003544822A JP2003544822A JP2005510064A JP 2005510064 A JP2005510064 A JP 2005510064A JP 2003544822 A JP2003544822 A JP 2003544822A JP 2003544822 A JP2003544822 A JP 2003544822A JP 2005510064 A JP2005510064 A JP 2005510064A
Authority
JP
Japan
Prior art keywords
insulating film
gate
contact hole
liquid crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003544822A
Other languages
English (en)
Other versions
JP4544860B2 (ja
Inventor
キム，ボ−スン
ジュン，カン−ウック
ホン，ワン−シック
キム，サン−ガブ
ホン，ムン−ピョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005510064A publication Critical patent/JP2005510064A/ja
Application granted granted Critical
Publication of JP4544860B2 publication Critical patent/JP4544860B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

まず、基板の上に、ゲート線、ゲート電極、及びゲートパッドを含む横方向のゲート配線を形成する。次に、ゲート絶縁膜を形成し、その上部に半導体層及び抵抗接触層を順次に形成する。その後に、導電物質を積層しパターニングして、ゲート線と交差するデータ線、ソース電極、ドレーン電極、及びデータパッドを含むデータ配線を形成する。次に、保護膜及び感光性有機絶縁物質からなる有機絶縁膜を積層し、有機絶縁膜を露光及び現像して、ドレーン電極、ゲートパッド、及びデータパッドの上部の保護膜を各々露出する接触孔を形成する。この時、接触孔の周辺の有機絶縁膜は他の部分より薄く形成する。次に、有機絶縁膜をマスクとして用いて露出された保護膜をエッチングして、ドレーン電極、ゲートパッド、及びデータパッドを露出する。その後、アッシング工程を行って接触孔の周辺の有機絶縁膜を除去し、接触孔で保護膜の境界線を露出して、接触部でアンダーカット構造を除去する。次に、ＩＴＯ又はＩＺＯを積層しパターニングして、ドレーン電極、ゲートパッド、及びデータパッドに各々連結される画素電極、補助ゲートパッド、及び補助データパッドを形成する。

Description

本発明は、半導体素子の接触部及びその製造方法と、これを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法とに関するものである。
一般に、半導体素子が集積化されるほど、半導体素子の面積を最適化して、配線を多層に形成するのが好ましい。この時、層間の絶縁膜は、配線を通じて伝達される信号の干渉を最小化するために、低い誘電率を有する物質で形成するのが好ましく、互いに同一な信号が伝達される配線は、絶縁膜に接触孔を形成して、配線を電気的に互いに連結しなければならない。しかし、絶縁膜をエッチングして接触孔を形成する際に、接触部でアンダーカット構造が発生すると、接触部のステップカバリッジ（step coverage）が悪くなる。これによって、絶縁膜の上部に形成される配線のプロファイルが悪くなったり、接触部で配線が断線する問題点が発生する。
一方、液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層とから構成され、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有する液晶表示装置である。
一般に、薄膜トランジスタが形成されている基板には、薄膜トランジスタ以外にも、走査信号を伝達するゲート線及び画像信号を伝達するデータ線を含む配線と、外部から走査信号又は画像信号の印加を受けてゲート線及びデータ線に各々伝達するゲートパッド及びデータパッドとが形成されており、ゲート線とデータ線とが交差して定義される画素領域には、薄膜トランジスタと電気的に連結されている画素電極が形成されている。
この時、液晶表示装置の表示特性を向上させるためには、画素の開口率を確保するのが好ましい。このために、配線と画素電極は、互いに重なるように形成し、これらの間には、配線を通じて伝達される信号の干渉を最小化するために、低い誘電率を有する有機物質からなる絶縁膜を形成する。
このような液晶表示装置用薄膜トランジスタアレイ基板の製造方法では、外部から信号の伝達を受けるためにパッドを露出したり、その他の配線を互いに連結するために配線を露出する工程が必要である。しかし、接触孔を有する絶縁膜をマスクとして用いて下部膜をエッチングして、下部膜に接触孔を形成する場合、絶縁膜の下で下部膜は甚だしくアンダーカット（under cut）され、接触部のステップカバリッジが悪くなる。これにより、その後に形成される他の上部膜のプロファイルが悪くなったり、接触部で上部膜が断線する問題点が発生する。このような問題点を解決するために、接触部で接触孔の側壁を階段形状に形成するのが好ましいが、このためには、有機絶縁膜を写真エッチング工程で何回もパターニングしなければならないため、製造工程が複雑になるという問題点がある。
一方、液晶パネルの周りには、二つの基板を付着させ、二つの基板の間に注入されている液晶物質を溜めるための封印材が形成されているが、このような封印材が有機絶縁膜の上部に形成される場合には、二つの基板の接触が不良になる。
本発明の技術的課題は、接触部のプロファイルを改善することができる半導体素子の接触部及びその製造方法、並びにこれを含む薄膜トランジスタアレイ基板及びその製造方法を提供することにある。
また、本発明の他の技術的課題は、薄膜トランジスタアレイ基板の製造方法を単純化することにある。
また、本発明の他の技術的課題は、液晶表示装置の接触不良を除去することができる薄膜トランジスタアレイ基板を提供することにある。
このような問題点を解決するために、本発明では、接触孔を有する有機絶縁膜を形成する際に、接触孔の周りは他の部分より薄く形成する。次に、有機絶縁膜をエッチングマスクとして用いて下部膜をエッチングして下部膜に接触孔を形成した後、アッシング工程を行って厚さの薄い有機絶縁膜を除去し、有機絶縁膜の接触孔を介して下部膜を露出する。この時、下部膜の下でアンダーカット構造が残っている場合には、有機絶縁膜をマスクとして用いて下部膜をエッチングする工程を追加することができる。
より詳細に、本発明による半導体素子の接触部及びその製造方法では、まず、基板の上部に第１配線を形成し、これを覆う下部膜を形成する。次に、下部膜の上部に感光性有機物質を用いて感光膜パターンを形成し、これをエッチングマスクとして用いて下部膜をエッチングして、第１配線を露出する接触孔を形成する。次に、アッシング工程で感光膜パターンの一部を除去して、接触孔を定義する下部膜の境界線を露出した後、接触孔を介して第１配線に連結される第２配線を形成する。
下部膜は、窒化ケイ素又は酸化ケイ素からなる絶縁膜で形成することができ、導電物質の導電膜で形成することもできる。
また、下部膜は、第１絶縁膜及び第２絶縁膜で形成することができ、この際には、下部膜の境界線を露出した後、感光膜パターンで覆わない第２絶縁膜をエッチングして、接触孔で第１絶縁膜の境界線を露出するのが好ましく、第２絶縁膜は、４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率絶縁膜で形成することができる。
この時、接触孔の周辺の感光膜パターンは他の部分より薄く形成するのが好ましい。
このような本発明による半導体素子の接触部及びその製造方法は、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法に同一に適用することができる。
まず、本発明による液晶表示装置用薄膜トランジスタアレイ基板の製造方法では、絶縁基板の上にゲート線、ゲート線に連結されているゲート電極、及びゲート線の一端に連結されて外部から伝達される走査信号をゲート信号に伝達するゲートパッドを含むゲート配線を形成する。次に、ゲート絶縁膜及び半導体層を形成した後、ゲート線と交差するデータ線、データ線に連結されており、ゲート電極に隣接するソース電極、ゲート電極に対してソース電極の対向側に位置するドレーン電極、及びデータ線の一端に連結されて外部から伝達される映像信号をデータ線に伝達するデータパッドを含むデータ配線を形成する。次に、絶縁膜を積層し、その上部に感光性有機絶縁膜パターンを形成した後、これをエッチングマスクとして用いて絶縁膜をエッチングして、ゲートパッド又はデータパッドを露出する第１接触孔を形成する。次に、アッシング工程を行って、第１接触孔で絶縁膜の境界線を露出した後、第１接触孔を介してゲートパッド又はデータパッドに連結される補助パッドを形成する。
第１接触孔の周辺の有機絶縁膜パターンは他の部分より薄く形成するのが好ましい。
絶縁膜は、第１及び第２絶縁膜で形成することができ、この場合には、絶縁膜の境界線を露出した後、有機絶縁膜パターンで覆わない第２絶縁膜をエッチングし、有機絶縁膜パターンを除去するのが好ましい。この時、第２絶縁膜は、４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率絶縁膜からなるのが好ましい。
ここで、有機絶縁膜パターンは、ドレーン電極を露出する第２接触孔を有し、補助パッドと同一層に、第２接触孔を介してドレーン電極と電気的に連結される画素電極を形成するのが好ましい。
第２接触孔は第１接触孔と共に形成し、第２接触孔の周辺の有機絶縁膜パターンは他の部分より薄く形成するのが好ましい。
データ配線及び半導体層は、部分的に厚さの異なる感光膜パターンを用いた写真エッチング工程で共に形成することができる。
本発明によれば、接触部で下部膜がアンダーカットされた場合に、接触孔の周辺の感光膜を他の部分より薄く形成した後にアッシングすることにより、接触孔で下部絶縁膜の境界が露出され、接触孔の側壁を階段形状に形成するので、接触部でのアンダーカットを除去することができる。これによって、接触部で断線が発生するのを防止し、接触部の信頼性を確保して製品の表示特性を向上させることができ、写真エッチング工程を最小化して液晶表示装置用薄膜トランジスタ基板を製造することにより、製造工程を単純化し、製造費用も減らすことができる。また、封印材が形成される部分の有機膜を除去することによって、液晶表示装置の二つの基板の接触不良を改善することができる。
以下、添付した図面を参照して、本発明の実施例による半導体素子の接触部及びその製造方法、並びにこれを含む薄膜トランジスタアレイ基板及びその製造方法について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
まず、本発明の実施例による半導体素子の接触部及びその製造方法について説明する。
一般に、半導体素子が集積化されるほど、半導体素子の面積を最適化したり、外部からの信号の伝達を受けるために、信号線に連結されているパッドを補助するように配線を多層に形成するのが好ましい。本発明の実施例による半導体素子は、配線を通じて伝達される信号の干渉を最小化するために、配線間の層間絶縁膜は、低い誘電率を有して平坦化特性の優れた有機物質からなる有機絶縁膜を含む。ここで、層間の配線を互いに電気的に連結するためには、絶縁膜に接触孔を形成しなければならないが、本発明の実施例による製造方法では、層間の絶縁膜をエッチングして接触孔を形成する際に、接触部で発生するアンダーカット構造を除去するために、有機絶縁膜の接触孔の周りを他の部分より薄く形成する。次に、有機絶縁膜をエッチングマスクとして用いて下部膜をエッチングした後、アッシング工程を行って、厚さの薄い絶縁膜を除去して下部膜を露出する。
図１ａ乃至図１ｅは、本発明の第１実施例による半導体素子の接触部の製造方法をその工程順序にしたがって示した断面図であり、図２ａ及び図２ｄは、本発明の第２実施例による半導体素子の接触部の製造方法をその工程順序にしたがって示した断面図である。
本発明の第１実施例による半導体素子の接触部の製造方法では、まず、図１ａのように、第１配線２００が形成されている基板１００の上部に、窒化ケイ素又は酸化ケイ素からなる下部絶縁膜３１０を積層し、その上部に、上部絶縁膜として、低い誘電率を有し、感光性有機物質からなる有機絶縁膜３２０を塗布して、層間絶縁膜３００を形成する。
次に、図１ｂのように、第１配線２００を露出する接触孔を形成するために、接触孔３３０に対応する部分には透過領域が形成されており、透過領域の周りには、光透過量を調節するために主にスリット（slit）や格子形態のパターンが形成されたり半透明膜が形成されている半透過領域を有するマスクを用いて、有機絶縁膜３２０を露光及び現像して、第１配線２００の上部の下部絶縁膜３１０を露出する接触孔３３０を有する有機絶縁膜パターン３２０を形成する。この時、半透過領域を有するマスクを用いて露光及び現像することにより、開口部の周辺の有機絶縁膜３２０は他の部分より薄く残るようになる。これについては、４枚マスクを用いて液晶表示装置用薄膜トランジスタ基板を完成する本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法で具体的に説明する。この時、接触孔３３０の周辺の有機絶縁膜パターン３２０の厚さは、以後に行うアッシング工程で除去できる厚さを考慮して、２，０００Å以下に形成するのが好ましい。
次に、図１ｃのように、接触孔３３０を介して露出された下部絶縁膜３１０をエッチングして第１配線２００を露出する。この時、下部絶縁膜３１０をエッチングする工程では、湿式エッチングはもちろん乾式エッチングを用いても、エッチングが進められる間はエッチング気体の反応が等方的に行われるので、図面から分かるように、有機絶縁膜パターン３２０の下部まで下部絶縁膜３１０がエッチングされて、アンダーカット構造が発生する。
次に、図１ｄのように、アッシング工程を行って感光膜の有機絶縁膜パターン３２０の一部を除去する。この時、接触孔３３０の周辺の他の部分より薄く形成されている有機絶縁膜パターン３２０は完全に除去して、接触孔３３０を介して下部絶縁膜３１０の境界線が露出されるようにする。
次に、図１ｅのように、有機絶縁膜パターン３２０の上部に導電物質を積層し、マスクを用いた写真エッチング工程でパターニングして、接触孔３３０を介して第１配線２００と電気的に連結される第２配線４００を形成する。
このような本発明の第１実施例による半導体素子の接触部及びその製造方法では、層間絶縁膜を有機物質で形成し、第１配線２００を露出する接触孔３３０を形成する際に接触孔３３０を定義する層間絶縁膜３００の側壁を階段形状に形成し、下部絶縁膜３１０をエッチングした後にアッシング工程を行って、接触部の有機絶縁膜３２０の下部で発生したアンダーカット構造を除去する。これにより、接触部で、接触孔３３０を介して第１配線２００と連結される第２配線４００が断線するのを防止することができ、接触部で第２配線４００のプロファイルを緩慢に改善することができる。
前記では有機絶縁膜３２０の下部の下部絶縁膜３１０を例に挙げて説明したが、有機絶縁膜３２０の下部膜が導電膜である場合にも同一に適用することができる。つまり、本発明の接触部の製造方法と同様に、有機絶縁膜の下部の導電膜をエッチングする際に、導電膜が有機絶縁膜の下部までエッチングされて接触部でアンダーカット構造が形成されると、接触孔の周辺を薄く形成し、これをアッシング工程で除去して、接触部で導電膜を露出することにより、接触部で発生するアンダーカット構造を除去することができる。
一方、本発明の第２実施例による半導体素子の接触部及びその製造方法では、図２ａのように、層間絶縁膜３００を下部絶縁膜３１０及び上部絶縁膜３２０を含む２重膜で形成する。有機絶縁膜３２０（図１ｂ参照）をエッチングマスクである感光膜パターン５００として用いて絶縁膜３００をパターニングして第１配線２００を露出する接触孔３３０を形成した場合、上部絶縁膜３２０の下まで下部絶縁膜３１０がエッチングされてアンダーカット構造が発生することがある。この時にも、図２ａのように、接触孔３３０の周辺の感光膜パターン５００の一部を他の部分より薄く形成する。
次に、図２ｂのように、アッシング工程を行って、他の部分より薄く形成されていた接触孔３３０の周辺の感光膜パターン５００の一部を除去する。
次に、図２ｃのように、感光膜パターン５００をエッチングマスクとして用いて上部絶縁膜３２０をエッチングして接触孔３３０を完成し、感光膜パターンを除去する。この時、エッチングは、上部絶縁膜３２０と下部絶縁膜３１０とのエッチング選択比を有する条件で行うのが好ましい。
次に、図２ｄのように、感光膜パターン５００を除去し、上部絶縁膜３２０の上部に導電物質を積層し、マスクを用いた写真エッチング工程でパターニングして、接触孔３３０を介して第１配線２００と電気的に連結される第２配線４００を形成する。
このような本発明の第２実施例による半導体素子の接触部及びその製造方法では、感光膜パターンを用いて絶縁膜をパターニングして第１配線２００を露出する接触孔３３０を形成する際に、接触孔３３０を定義する感光膜パターン５００を階段形状に形成し、絶縁膜３００をエッチングした後にアッシング工程を行って、接触部の感光膜の一部を除去し、再び感光膜パターンをマスクとして用いて上部絶縁膜をエッチングして、接触部で発生したアンダーカット構造を除去する。これにより、接触部で接触孔３３０を介して第１配線２００と連結される第２配線４００が断線するのを防止することができ、接触部で第２配線４００のプロファイルを緩慢に改善することができる。
一方、このような本発明の第１及び第２実施例による半導体素子の接触部及びその製造方法は、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法に同一に適用することができる。ここで、本発明の第１実施例による半導体素子の接触部及びその製造方法は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法に適用して説明し、本発明の第２実施例による半導体素子の接触部及びその製造方法は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法に適用して説明する。
まず、図３及び図４を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図３は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板であり、図４は、図３に示した薄膜トランジスタ基板のＩＶ-ＩＶ’線の断面図である。
絶縁基板１０の上に、低抵抗を有するアルミニウム系列の金属物質を含むゲート配線が形成されている。ゲート配線は、横方向に延びているゲート線２２、ゲート線２２の一端に連結されており、外部から伝達されるゲート信号をゲート線に伝達するゲートパッド２４、及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
ゲート配線２２、２４、２６は、アルミニウム系列の単一膜で形成するのが好ましいが、２重層以上に形成することもできる。２重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層はＩＴＯ又はＩＺＯ又は基板など他の物質との接触特性の良いクロム又はモリブデン系列などの物質で形成するのが好ましい。
基板１０の上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っており、ゲート絶縁膜３０は、以後に形成される保護膜７０と共に、ゲートパッド２４を露出する接触孔７４を有する。
ゲート電極２４を覆うゲート絶縁膜３０の上部には、非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部には、シリサイド又はｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなり、ゲート電極２６を中心に二つの部分に分離された抵抗接触層５５、５６が各々形成されている。
抵抗接触層５５、５６及びゲート絶縁膜３０の上には、アルミニウム（Ａｌ）又はアルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）又はモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属、又は導電体からなるデータ配線６２、６４、６５、６６、６８が形成されている。データ配線は、縦方向に形成され、ゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり、抵抗接触層５４の上部まで延びているソース電極６５、データ線６２の一端に連結されており、外部からの画像信号の伝達を受けるデータパッド６８、及びソース電極６５と分離されており、ゲート電極２６に対してソース電極６５の反対側の抵抗接触層５６の上部に形成されているドレーン電極６６を含む。一方、データ配線は、ゲート線２２と重なって保持容量を確保するための維持蓄電器用導電体パターン６４を含むことができる。
データ配線６２、６４、６５、６６、６８も、アルミニウム又はアルミニウム合金の単一膜で形成することができ、２重層以上に形成することもできる。２重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し、他の層は他の物質との接触特性の良い物質で形成するのが好ましい。その例としては、Ｃｒ/Ａｌ（又はＡｌ合金）又はＡｌ/Ｍｏなどが挙げられ、この時、Ｃｒ膜は、アルミニウム膜又はアルミニウム合金膜がケイ素層４０、５５、５６へ拡散するのを防止する機能を有すると同時に、データ配線６２、６４、６５、６６、６８と画素電極８２との間の接触特性を確保するための接触部の機能を有する。
データ配線６２、６４、６５、６６、６８及びこれらが覆わない半導体層４０の上部には、窒化ケイ素からなる保護膜７０と、平坦化特性及び低い誘電率を有するアクリル系の感光性有機物質からなる有機絶縁膜７５とが形成されている。保護膜７０には、維持蓄電器用導電体パターン６４、ドレーン電極６６、及びデータパッド６８を各々露出する接触孔７２、７６、７８が各々形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、接触孔７２、７６では、有機絶縁膜７５の境界線が保護膜７０の上部に形成されて保護膜７０又はゲート絶縁膜３０の境界線が露出されているため、接触孔７２、７６を定義する側壁は階段形状に形成されている。また、図４のように、有機絶縁膜７５は、ゲートパッド及びデータパッドが形成されているパッド部では除去されているのが好ましく、ゲートパッド２４を露出する接触孔７４はゲートパッド２４より大きく形成されている。
有機絶縁膜７５の上には、接触孔７６を介してドレーン電極６６と連結されており、画素に位置する画素電極８２と、接触孔７４、７８を介して各々ゲートパッド２４及びデータパッド６８に連結されている補助ゲートパッド８４と、補助データパッド８８とを含み、透明な導電物質であるＩＴＯ又はＩＺＯからなる画素配線が形成されている。この時、前述したように、接触部では、下部絶縁膜の保護膜７０又は有機絶縁膜７５の側壁が階段形状であったりアンダーカット構造がないので、接触部で画素電極８２、補助ゲートパッド８４、及び補助データパッド８８が断線するのを防止することができる。ここで、パッド部では有機絶縁膜７５が除去されていて、補助ゲートパッド８４及び補助データパッド８８は保護膜７０の上部までのみ形成されている。これは、有機絶縁膜７５は、窒化ケイ素の保護膜７０と比較すると、接着力、耐化学性、硬度、機械的強度、ストレスなどに非常に弱いため、パッド部に有機絶縁膜７５が存在する場合には、液晶表示装置用薄膜トランジスタ基板にＣＯＧ（chip on glass）方式で駆動集積回路を直接実装したり、フィルムに駆動集積回路が実装されているＴＣＰ方式又はＣＯＦ方式でフィルムを付着すると、パッド部の接着力が弱くて接着不良が発生しやすいためである。また、接着不良を改善するために再作業が必要な場合には、化学的及び機械的な方法でパッド部より駆動集積回路又はフィルムを剥離した後に異方性導電膜を除去しなければならないが、この時に有機絶縁膜が残留すると、パッド部の表面の損傷又は有機絶縁膜及び補助パッド８４、８８のＩＴＯ膜剥離などの問題が発生する。したがって、パッド部から有機絶縁膜７５を完全に除去することで、パッドと駆動集積回路又はフィルムとの間の接着力を向上させることができ、再作業を非常に容易に行うことができる。
ここで、画素電極８２は、図３及び図４のように、ゲート線２２と重なって維持蓄電器を構成し、保持容量が不足する場合には、ゲート配線２２、２４、２６と同一層に、ゲート配線２２、２４、２６と分離されている別途の保持容量用配線を追加することもできる。
以下、このような本発明の第１実施例による構造の液晶表示装置用薄膜トランジスタ基板の製造方法について、図３及び図４と図５ａ乃至図１０とを参照して詳細に説明する。
まず、図５ａ及び５ｂに示したように、基板１０の上に、他の物質との接触特性の優れている、導電物質又はアルミニウム又はアルミニウム合金又は銀又は銀合金のように低抵抗を有する導電物質を積層しパターニングして、ゲート線２２、ゲート電極２６、及びゲートパッド２４を含むゲート配線を形成する。
次に、図６ａ及び図６ｂに示したように、ゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を連続して積層し、マスクを用いたパターニング工程によって半導体層４０及びドーピングされた非晶質シリコン層５０をパターニングして、ゲート電極２４と対向するゲート絶縁膜３０の上部に半導体層４０及び抵抗接触層５０を形成する。この時、図面から分かるように、半導体層４０及び抵抗接触層５０は、以後に形成されるデータ線６２に沿って形成されることもできる。
次に、図７ａ乃至図７ｂに示したように、クロム又はモリブデン又はモリブデン合金又はアルミニウム又はアルミニウム合金又は銀又は銀合金の導電物質を積層した後、マスクを用いた写真工程でパターニングして、ゲート線２２と交差するデータ線６２、データ線６２に連結されてゲート電極２６の上部まで延びているソース電極６５、データ線６２の一端に連結されているデータパッド６８、ソース電極６５と分離されており、ゲート電極２６を中心にソース電極６６と対向するドレーン電極６６、及びゲート線２２と重なる維持蓄電器用導電体パターン６４を含むデータ配線を形成する。
次に、データ配線６２、６４、６５、６６、６８で覆わないドーピングされた非晶質シリコン層パターン５０をエッチングして、ゲート電極２６を中心に両側に分離させる一方で、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層４０を露出させる。次に、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施するのが好ましい。
次に、図８ａ及び図８ｂに示したように、窒化ケイ素からなる保護膜７０を２，０００Å以下、好ましくは１，０００Å以下の厚さに積層し、その上部に感光性を有する有機絶縁物質からなる有機絶縁膜７５を２〜４μｍの範囲の厚さに形成し、まず、マスクを用いた写真工程で有機絶縁膜７５のみを露光及び現像して、維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８の上部に接触孔７２、７４、７６、７８を形成する。この時、マスクの透過領域の周辺の光透過量を減らすように、主にスリットや格子形態のパターン又は半透明膜からなる半透過領域を形成し、複数のパッド２４、６８が形成されているパッド部又は接触孔７４、７８の周辺の有機絶縁膜７５は他の部分より薄く、好ましくは、１，０００〜５，０００Åの範囲の厚さに形成する。もちろん、この時にドレーン電極７６及び維持蓄電器用導電体パターン６４を露出する接触孔７２、７６の周りにも有機絶縁膜７５の厚さを他の部分より薄く形成する階段形状の構造を形成することができる。
一方、液晶表示装置の二つの基板を付着すると同時に、二つの基板の間に注入されている液晶物質を溜めるために、液晶表示装置の二つの基板のうちの一つの基板の上部には封印材を形成するが、このような封印材を有機絶縁膜の上部に形成すると、封印材の接着力が弱くなるため、二つの基板の接着不良が発生する恐れがある。これを防止するためには、封印材が形成される部分の有機絶縁膜７５を除去するのが好ましく、このために、図８ｃのように封印材が形成される部分にはマスクに半透過領域を形成して有機絶縁膜７５を他の部分より薄く形成するのが好ましい。
ここで、感光膜の厚さを調節する方法については、４枚のマスクを用いて液晶表示装置用薄膜トランジスタアレイ基板を製造する方法を説明する際に具体的に説明する。
次に、図９のように、有機絶縁膜７５をエッチングマスクとして用いて接触孔７２、７４、７６、７８を介して露出された保護膜７０及びゲート絶縁膜３０をエッチングして、維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８を露出する。ここで、保護膜７０をエッチングする方法は乾式エッチングが好ましく、乾式エッチングの気体としては、ＳＦ6 +Ｏ2又はＣＦ4 +Ｏ2などを用いる。ここで、保護膜７０及びゲート絶縁膜３０をエッチングする際に乾式エッチングで行っても、図面から分かるように、保護膜７０及びゲート絶縁膜３０が有機絶縁膜７５の下部までエッチングされて、アンダーカット構造が発生する。
次に、図１０ａのように、アッシング工程を行って有機絶縁膜７５の一部を除去して、パッド部において厚さの薄い有機絶縁膜７５を除去することによって接触孔７４、７８の周りで保護膜７０が露出され、接触孔７２、７６において有機絶縁膜７５の一部を除去することによってゲート絶縁膜３０及び保護膜７０の境界線が露出される。このようにすれば、接触部で発生したアンダーカット構造を除去することができる。この時、図１０ｂのように、封印材が形成される部分では窒化ケイ素からなる保護膜７０が露出される。このようにすれば、以後に形成される封印材を窒化ケイ素からなる保護膜７０の上部に形成することができるので、液晶表示装置の二つの基板の間の接着力を向上させることができる。
最後に、図３及び４に示したように、ＩＴＯ又はＩＺＯを積層し、マスクを用いたパターニングを行って、接触孔７２、７６を介して維持蓄電器用導電体パターン６４及びドレーン電極６６に連結される画素電極８２、接触孔７４、７８を介してゲートパッド２４及びデータパッド６８に各々連結される補助ゲートパッド８４、及び補助データパッド８８を各々形成する。この時、前述したように、接触部で発生するアンダーカット構造を、接触孔７２、７４、７６、７８の周辺の有機絶縁膜７５を薄く形成し、アッシング工程を行って除去することにより、接触部で画素電極８２、補助ゲートパッド８４、及び補助データパッド８８が断線するのを防止することができ、これらのプロファイルを緩慢に形成することができる。この時、図面に示されたように、補助ゲートパッド８４及び補助データパッド８８は保護膜７０の上部まで形成する。補助ゲートパッド８４及び補助データパッド８８は、腐食防止のために、下部の金属パッド２４、６８を完全に覆わなければならず、保護膜７０の上部まで形成すると、補助パッド８４、８８の接着力が向上し、パッド８４、８８の面積を拡大するという長所がある。
このような第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法では、５枚のマスクを用いる製造方法について説明したが、４枚のマスクを用いる液晶表示装置用薄膜トランジスタ基板の製造方法にも同一に適用することができる。これについて、図面を参照して詳細に説明する。ここでは、有機絶縁膜を層間絶縁膜として用いずに感光膜パターンとして用い、絶縁膜として、４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率ＣＶＤ絶縁膜を追加する、第２実施例による半導体素子の製造方法を適用して説明する。
まず、図１１乃至図１３を参照して、本発明の実施例による４枚マスクを用いて完成した液晶表示装置用薄膜トランジスタアレイ基板の単位画素構造について詳細に説明する。
図１１は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図１２及び図１３は、各々図１１に示した薄膜トランジスタ基板のＸＩＩ-ＸＩＩ’線及びＸＩＩＩ-ＸＩＩＩ’線の断面図である。
まず、絶縁基板１０の上に、第１実施例と同一に、アルミニウム又はアルミニウム合金や銀又は銀合金などの低抵抗導電物質を含むゲート線２２、ゲートパッド２４、及びゲート電極２６を含むゲート配線が形成されている。ゲート配線は、また、基板１０の上部に、ゲート線２２と平行で、上板の共通電極に入力される共通電極電圧などの電圧の伝達を外部から受ける維持電極２８を含む。維持電極２８は、画素電極８２に連結された維持蓄電器用導電体パターン６８と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、画素電極８２とゲート線２２とが重なって発生する保持容量が十分である場合には形成しないこともある。
ゲート配線２２、２４、２４、６８の上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０が形成されて、ゲート配線２２、２４、２４、６８を覆っている。
ゲート絶縁膜３０の上には、水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上には、リン（Ｐ）などのｎ型不純物で高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層（ohmic contact layer）パターン又は中間層パターン５５、５６、５８が形成されている。
抵抗性接触層パターン５５、５６、５８の上には、低抵抗を有するアルミニウム系列の導電物質からなるデータ配線が形成されている。データ配線は、縦方向に延びているデータ線６２、データ線６２の一端に連結されて外部から画像信号の伝達を受けるデータパッド６８、及びデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含み、また、データ線部６２、６８、６５と分離されており、ゲート電極２６又は薄膜トランジスタのチャンネル部（Ｃ）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と、維持電極２８の上に位置する維持蓄電器用導電体パターン６４も含む。維持電極２８を形成しない場合には、維持蓄電器用導電体パターン６４も形成しない。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同一な形状を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６５、６８と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と同一であり、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６８と同一である。
一方、半導体パターン４２、４８は、薄膜トランジスタのチャンネル部（Ｃ）を除けば、データ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な形状をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６８と維持蓄電器用接触層パターン５８とは同一な形状であるが、薄膜トランジスタ用半導体パターン４２は、データ配線及び接触層パターンの他の部分と若干異なる。つまり、薄膜トランジスタのチャンネル部（Ｃ）でデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６とが分離されており、データ線部中間層５５とドレーン電極用接触層パターン５６とも分離されているが、薄膜トランジスタ用半導体パターン４２はここで断絶されずに連結されて薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６、６８の上には、第１実施例とは異なって、窒化ケイ素からなる保護膜７０、及び４.０以下の低い誘電率を有し、化学気相蒸着で形成された低誘電率絶縁膜７３が形成されており、これらは、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７８、７２を有し、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。この時、第１実施例と同様に、パッド部では、低誘電率絶縁膜７３が除去されて保護膜７０が露出されており、接触孔７２、７６では、下部絶縁膜の保護膜７０又はゲート絶縁膜３０の境界線が露出されていて、接触孔７２、７６の側壁は階段形状に形成されている。
低誘電率絶縁膜７３の上には、薄膜トランジスタから画像信号の伝達を受け、上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＺＯ又はＩＴＯなどの透明な導電物質で形成され、接触孔７６を介してドレーン電極６６と電気的に連結されて、画像信号の伝達を受ける。画素電極８２は、また、隣接するゲート線２２及びデータ線６２と重なって開口率を上げているが、重ならないこともある。また、画素電極８２は、接触孔７２を介して維持蓄電器用導電体パターン６４にも連結されて、導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８の上には、接触孔７４、７８を介して各々これらに連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらは、パッド２４、６８と外部回路装置との接着性を補完してパッドを保護する役割を果たすものであって、これらを適用するか否かは選択的である。このような本発明の第２実施例による薄膜トランジスタアレイ基板でも、前述したように、接触孔７２、７６の側壁が、下部絶縁膜の保護膜７０が露出されて階段形状の構造をしており、パッド部では保護膜７０が露出されており、接触部でアンダーカット構造がないので、画素電極８２、補助ゲートパッド８４、及び補助データパッド８８が断線するのを防止することができる。また、補助ゲートパッド８４及び補助データパッド８８は保護膜７０の上部まで形成されている。
ここでは、画素電極８２の材料として透明なＩＴＯ又はＩＺＯを例に挙げたが、反射型液晶表示装置の場合は不透明な導電物質を用いても差し支えない。
以下、図１１乃至図１３の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について、図１１乃至図１３と図１４ａ乃至図２０ｃとを参照して詳細に説明する。
まず、図１４ａ乃至１４ｃに示したように、第１実施例と同様に、ゲート配線用導電物質を積層し、第１マスクを用いた写真エッチング工程によって、基板１０の上にゲート線２２、ゲートパッド２４、ゲート電極２６、及び維持電極２８を含むゲート配線を形成する。
次に、図１５ａ及び１５ｂに示したように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着によって各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さに連続蒸着し、次に、低抵抗を有するデータ配線用導電物質からなる導電体層６０をスパッタリングなどの方法によって１，５００Å乃至３，０００Åの厚さに蒸着した後、その上に感光膜１１０を１μｍ乃至２μｍの厚さに塗布する。
その後、第２マスクを通じて感光膜１１０に光を照射した後に現像して、図１６ｂ及び１６ｃに示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうちの薄膜トランジスタのチャンネル部（Ｃ）、つまりソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（Ａ）、つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他の部分（Ｂ）の感光膜は全て除去する。この時、チャンネル部（Ｃ）に残っている感光膜１１４の厚さとデータ配線部（Ａ）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程の条件に応じて異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下にするのが好ましく、例えば４，０００Å以下であるのが好ましい。
このように、位置によって感光膜の厚さを異ならせる方法としては様々なものがあり得るが、Ａ領域の光透過量を調節するために、主にスリットや格子形態のパターンを形成したり半透明膜を用いてマスクに半透過領域を形成する。もちろん、このような方法は、第１実施例による薄膜トランジスタアレイ基板の製造方法において、接触部で有機絶縁膜７５（図７ｂ参照）の接触孔７２、７４、７６、７８（図７ｂ参照）の周りを他の部分より薄く形成する場合にも同一に適用され、アッシング工程を考慮して厚さを調節するのが好ましい。
この時、スリットの間に位置したパターンの線の幅やパターン間の間隔、つまりスリットの幅は、露光時に用いる露光器の分解能より小さいのが好ましく、半透明膜を用いる場合には、マスクを製作する際に、透過率を調節するために、異なる透過率を有する薄膜を用いたり、厚さの異なる薄膜を用いることができる。
このようなマスクを通じて感光膜に光を照射すると、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は完全に分解されていない状態であり、遮光膜で覆われた部分は高分子がほとんど分解されない。次に、感光膜を現像すると、高分子が分解されていない部分だけが残り、光が少量照射された部分では、光が全く照射されていない部分より厚さの薄い感光膜を残すことができる。この時、露光時間を長くすると全ての分子が分解されてしまうので注意しなければならない。
このような厚さの薄い感光膜１１４は、リフローの可能な物質からなる感光膜を用いて、光が完全に透過できる部分と完全に透過できない部分とに分けられた通常のマスクで露光した後に現像し、リフローさせて、感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを行う。この時、データ配線部（Ａ）にはデータ配線及びその下部の膜が、そしてチャンネル部（Ｃ）には半導体層のみが残っていなければならず、その他の部分（Ｂ）は上の３個の層６０、５０、４０が全て除去されて、ゲート絶縁膜３０が露出されていなければならない。
まず、図１７ａ及び図１７ｂに示したように、その他の部分（Ｂ）の露出されている導電体層６０を除去して、その下部の中間層５０を露出させる。この過程では、乾式エッチング又は湿式エッチングを全て用いることができ、この時、導電体層６０はエッチングされ、感光膜パターン１１２、１１４はほとんどエッチングされない条件で行うのが好ましい。しかし、乾式エッチングの場合は、導電体層６０のみがエッチングされ、感光膜パターン１１２、１１４はエッチングされない条件を見つけるのが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件で行うことができる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くして、この過程で第１部分１１４が除去されて下部の導電体層６０が露出されるのを防止する。
ここで、データ配線用導電物質がアルミニウム又はアルミニウム合金である場合には、乾式エッチングまたは湿式エッチングのうちのいずれによっても可能である。しかし、Ｃｒである場合には、乾式エッチングではよく除去されないため、湿式エッチングを用いるのが好ましく、エッチング液としてＣｅＮＨＯ３を用いることができ、クロムを５００Å程度の厚さに非常に薄く積層する場合には、乾式エッチングを用いることもできる。
このようにすれば、図１７ａ及び図１７ｂに示したように、チャンネル部（Ｃ）及びデータ配線部（Ｂ）の導電体層、つまりソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４のみが残り、その他の部分（Ｂ）の導電体層６０は全て除去されて、その下部の中間層５０が露出される。この時に残った導電体パターン６７、６４は、ソース及びドレーン電極６５、６６が分離されずに連結されている点を除けば、データ配線６２、６４、６５、６６、６８の形状と同一である。また、乾式エッチングを用いた場合は、感光膜パターン１１２、１１４もある程度の厚さにエッチングされる。
次に、図１８ａ及び１８ｂに示したように、その他の部分（Ｂ）の露出された中間層５０及びその下部の半導体層４０を、感光膜の第１部分１１４と共に乾式エッチングで同時に除去する。導電体パターン６７を乾式エッチングでエッチングする場合に、中間層５０及び半導体層４０は連続して乾式エッチングで行うことができ、これを原位置（in-situ）として進めることもできる。中間層５０と半導体層４０とのエッチングは、感光膜パターン１１２、１１４、中間層５０、及び半導体層４０（半導体層と中間層とはエッチング選択性がほとんど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件で行わなければならず、特に、感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比がほとんど同一な条件でエッチングするのが好ましい。感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比が同一である場合、第１部分１１４の厚さは、半導体層４０と中間層５０との厚さを合計したものと同一であるかそれより小さくなければならない。
このようにすれば、図１８ａ及び図１８ｂに示したように、チャンネル部（Ｃ）及びデータ配線部（Ｂ）の導電体層、つまりソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４のみが残り、その他の部分（Ｂ）の導電体層６０は全て除去される。また、チャンネル部（Ｃ）の第１部分１１４が除去されて、ソース/ドレーン用導電体パターン６７が露出され、その他の部分（Ｂ）の中間層５０及び半導体層４０が除去されて、その下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分１１２もエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成する。図面符号５７及び５８は、各々ソース/ドレーン用導電体パターン６７の下部の中間層パターン、及び維持蓄電器用導電体パターン６４の下部の中間層パターンを示す。ここで、チャンネル部（Ｃ）のソース/ドレーン用導電体パターン６７は、別途のＰＲエッチバック（ｅｔｃｈ ｂａｃｋ）工程によって露出することもでき、感光膜を十分にエッチングすることができる条件であれば、ＰＲエッチバック工程を省略することもできる。
次に、アッシングを行って、チャンネル部（Ｃ）のソース/ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
次に、図１９ａ及び１９ｂに示したように、チャンネル部（Ｃ）のソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース/ドレーン用導電体パターン６７と中間層パターン５７との全てに対して乾式エッチングのみで行うことができ、ソース/ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。この時、図１５ｂに示したように、半導体パターン４２の一部が除去されて厚さが薄くなる可能性があり、感光膜パターンの第２部分１１２もこの時にある程度の厚さにエッチングされる。この時のエッチングは、ゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されることがないように、感光膜パターンを厚くするのが好ましい。
このようにすれば、ソース電極６５とドレーン電極６６とが分離されて、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８とが完成する。
最後に、データ配線部（Ａ）に残っている感光膜の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（Ｃ）ソース/ドレーン用導電体パターン６７を除去した後で、その下の中間層パターン５７を除去する前に行うこともできる。
このようにしてデータ配線６２、６４、６５、６６、６８を形成した後、図２０ａ乃至２０ｃに示したように、窒化ケイ素を化学気相蒸着で蒸着して保護膜７０を形成し、その上部に、４.０以下の低い誘電率を有し、化学気相蒸着で形成されるＳｉＯＣ又はＳｉＯＦなどを積層して、低誘電率絶縁膜７３を形成する。次に、低誘電率絶縁膜７３の上部にスピンコーティングで感光性有機絶縁膜を形成した後、第３マスクを用いて感光性有機絶縁膜を露光及び現像して感光膜パターン２５０を形成し、これをエッチングマスクとして用いて維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８を露出する接触孔７２、７４、７６、７８を形成する。この時にも、保護膜７０又はゲート絶縁膜３０は、低誘電率絶縁膜７３の下部までエッチングされて接触部にはアンダーカット構造が発生し、これを除去するために、第２実施例による半導体素子の製造方法と同様に、少なくとも接触孔７４、７８の周辺のパッド部は他の部分より感光膜パターン２５０を薄く形成する。もちろん、維持蓄電器用導電体パターン６４、及びドレーン電極を露出する接触孔７２、７４の周りも、マスクにスリットパターンを形成して、厚さの薄い感光膜パターンを階段形状に形成することもできる。
次に、図２１ａ及び図２１ｂのように、アッシング工程を行って感光膜パターン２５０の一部の厚さを除去することにより、接触孔７４、７８の上の周りに形成されていた厚さの薄い感光膜を除去した後、感光膜パターン２５０をエッチングマスクとして用いて露出された低誘電率絶縁膜７３をエッチングする。そして、図面に示したように、パッド部では保護膜７０が露出される。この時、アッシング工程では、接触孔７２、７６の上部の感光膜の一部も除去されて、接触孔７２、７６を定義する低誘電率絶縁膜７３の境界線が露出され、このような感光膜パターンをエッチングマスクとして用いて低誘電率絶縁膜７３をエッチングすれば、図面から分かるように、接触孔７２、７６の側壁でアンダーカット構造を除去することができる。この時、エッチングは乾式エッチングが好ましく、保護膜７０と低誘電率絶縁膜７３との間にエッチング選択比を有するエッチング条件を適用しなければならない。エッチング気体としては、ＳＦ６ ＋Ｏ２、ＣＦ４ ＋Ｏ２又はＣ２Ｆ６ ＋Ｏ２などのようなフッ素置換気体と酸素とを混合した気体を用いることができ、組成比は、低誘電率絶縁膜７３の形成条件によって可変的である。
最後に、感光膜パターンを除去した後に、図１１乃至図１３に示したように、４００Å乃至５００Åの厚さのＩＴＯ又はＩＺＯを蒸着し、第４マスクを用いてエッチングして、ドレーン電極６６及び維持蓄電器用導電体パターン６４に連結された画素電極８２、ゲートパッド２４に連結された補助ゲートパッド８４、及びデータパッド６８に連結された補助データパッド８８を形成する。
このような本発明の第２実施例では、第１実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８、その下部の接触層パターン５５、５６、５８、及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６とが分離されるので、製造工程を単純化することができる。もちろん、第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法でも、封印材が形成される部分の感光膜パターンを薄く形成し、その部分から低誘電率絶縁膜７３のみを除去して保護膜７０を露出することができる。
このような製造工程によって完成した液晶表示装置用薄膜トランジスタ基板は、前述したように、フィルムに駆動集積回路が実装されているＴＣＰ又はＣＯＦ方式を通じてパッド部と駆動集積回路とを連結することができ、駆動集積回路を基板の上部に直接実装するＣＯＧ方式を通じて駆動集積回路とパッドとを電気的に連結することができる。
本発明の第１実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。乃至 本発明の第１実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。乃至 本発明の第１実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。乃至 本発明の第１実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。乃至 本発明の第１実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による半導体素子の接触部の製造方法を工程順序にしたがって示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板である。 図３に示した薄膜トランジスタ基板のＩＶ-ＩＶ’線の断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図５ａのＶｂ-Ｖｂ’線の断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図６ａのＶＩｂ-ＶＩｂ’線の断面図であって、図５ｂの次の段階を示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図７ａのＶＩＩｂ-ＶＩＩｂ’線の断面図であって、図６ｂの次の段階を示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図８ａのＶＩＩＩｂ-ＶＩＩＩｂ’線の断面図であって、図７ｂの次の段階を示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板において、封印材が形成される部分を示した断面図である。 図８ａのＶＩＩＩｂ-ＶＩＩＩｂ’線の断面図であって、図８ｂの次の段階を示した断面図である。 図８ａのＶＩＩＩｂ-ＶＩＩＩｂ’線の断面図であって、図９ｂの次の段階を示した断面図である。 図８ｃの次の段階を示した断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図１１に示した薄膜トランジスタ基板のＸＩＩ-ＸＩＩ’線の断面図である。 図１１に示した薄膜トランジスタ基板のＸＩＩＩ-ＸＩＩＩ’線の断面図である。 本発明の第２実施例によって製造する最初の段階での薄膜トランジスタ基板の配置図である。 図１４ａのＸＩＶｂ-ＸＩＶｂ’線の断面図である。 図１４ａのＸＩＶｃ-ＸＩＶｃ’線の断面図である。 図１４ａのＸＩＶｂ-ＸＩＶｂ’線の断面図であって、図１４ｂ及び図１４ｃの次の段階での断面図である。及び 図１４ａのＸＩＶｃ-ＸＩＶｃ’線の断面図であって、図１４ｂ及び図１４ｃの次の段階での断面図である。 図１５ａ及び１５ｂの次の段階での薄膜トランジスタ基板の配置図である。 図１６ａのＸＶＩｂ-ＸＶＩｂ’線の断面図である。 図１６ａのＸＶＩｃ-ＸＶＩｃ’線の断面図である。 図１６ａのＸＶＩｂ-ＸＶＩｂ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１６ａのＸＶＩｃ-ＸＶＩｃ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１６ａのＸＶＩｂ-ＸＶＩｂ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１６ａのＸＶＩｃ-ＸＶＩｃ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１６ａのＸＶＩｂ-ＸＶＩｂ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１６ａのＸＶＩｃ-ＸＶＩｃ’線の断面図であって、図１６ｂ及び１６ｃの次の段階を工程順序にしたがって示したものである。 図１９ａ及び１９ｂの次の段階での薄膜トランジスタ基板の配置図である。 図２０ａのＸＸｂ-ＸＸｂ’線の断面図である。 図２０ａのＸＸｃ-ＸＸｃ’線の断面図である。 図２０ａのＸＸｂ-ＸＸｂ’線の断面図であって、図２０ｂ及び２０ｃの次の段階を工程順序にしたがって示したものである。 図２０ａのＸＸｃ-ＸＸｃ’線の断面図であって、図２０ｂ及び２０ｃの次の段階を工程順序にしたがって示したものである。
符号の説明
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
３０ ゲート絶縁膜
４０ 半導体層
５０ 非晶質シリコン層
５５、５４、５６ 抵抗接触層
６０ 導電体層
６２ データ線
６５ ソース電極
６６ ドレーン電極
６８ データパッド
７０ 保護膜
７２、７４、７６、７８、３３０ 接触孔
７３ 低誘電率絶縁膜
７５、３２０ 有機絶縁膜
８２ 画素電極
８４ 補助ゲートパッド
８８ 補助データパッド
１００ 基板
１１０、１１２、１１４ 感光膜
２００ 第１配線
３００ 層間絶縁膜
３１０ 下部絶縁膜
３２０ 上部絶縁膜（有機絶縁膜）
４００ 第２配線

Claims (20)

  1. 基板の上部に第１配線を形成する段階と、
    前記第１配線の上部に下部膜を形成する段階と、
    前記下部膜の上部に、感光性有機物質を用いて感光膜パターンを形成する段階と、
    前記感光膜パターンをエッチングマスクとして用いて前記下部膜をエッチングして、前記第１配線を露出する接触孔を形成する段階と、
    アッシング工程で前記感光膜パターンの一部を除去して、前記接触孔を定義する前記下部膜の境界線を露出する段階と、
    前記接触孔を介して前記第１配線と連結される第２配線を形成する段階とを含む、半導体素子の製造方法。
  2. 前記下部膜は、窒化ケイ素又は酸化ケイ素からなる絶縁膜で形成する、請求項１に記載の半導体素子の製造方法。
  3. 前記下部膜は、導電膜で形成する、請求項１に記載の半導体素子の製造方法。
  4. 前記下部膜は、第１絶縁膜及び第２絶縁膜で形成し、
    前記下部膜の境界線を露出する段階の後に、前記感光膜パターンで覆わない前記第２絶縁膜をエッチングして、前記接触孔で前記第１絶縁膜の境界線を露出する段階をさらに含む、請求項１に記載の半導体素子の製造方法。
  5. 前記接触孔の周辺の前記感光膜パターンは他の部分より薄く形成する、請求項１に記載の半導体素子の製造方法。
  6. 基板と、
    前記基板の上部に形成されている第１配線と、
    前記第１配線を覆い、前記第１配線を露出する第１接触孔を有する下部絶縁膜と、
    前記下部絶縁膜の上部に形成されており、前記第１接触孔の境界線を露出する第２接触孔を有する上部絶縁膜と、
    前記上部絶縁膜の上部に形成されており、前記第１及び第２接触孔を介して前記第１配線に連結される第２配線とを含む、半導体素子。
  7. 前記上部絶縁膜は、有機絶縁膜又は４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率絶縁膜からなる、請求項６に記載の半導体素子。
  8. 絶縁基板の上にゲート線、前記ゲート線に連結されているゲート電極、及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、
    ゲート絶縁膜を積層する段階と、
    半導体層を形成する段階と、
    前記ゲート線と交差するデータ線、前記データ線と連結されており、前記ゲート電極に隣接するソース電極、前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極、及び前記データ線の一端に連結されているデータパッドを含むデータ配線を形成する段階と、
    絶縁膜を積層する段階と、
    前記絶縁膜の上部に感光性有機絶縁膜パターンを形成する段階と、
    前記有機絶縁膜パターンをエッチングマスクとして用いて前記絶縁膜をエッチングして、前記ゲートパッド又は前記データパッドを露出する第１接触孔を形成する段階と、
    アッシング工程を行って、前記第１接触孔で前記絶縁膜の境界線を露出する段階と、
    前記第１接触孔を介して前記ゲートパッド又は前記データパッドに連結される補助パッドを形成する段階とを含む、液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  9. 前記第１接触孔の周辺の前記有機絶縁膜パターンは他の部分より薄く形成する、請求項８に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  10. 前記絶縁膜は、第１及び第２絶縁膜で形成し、
    前記絶縁膜の境界線を露出する段階の後に、前記有機絶縁膜パターンで覆わない前記第２絶縁膜をエッチングする段階と、
    前記有機絶縁膜パターンを除去する段階とをさらに含む、請求項９に記載の液晶表示装置用液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  11. 前記第２絶縁膜は、４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率絶縁膜からなる、請求項１０に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  12. 前記有機絶縁膜パターンは、前記絶縁膜と共に前記ドレーン電極を露出する第２接触孔を有し、
    前記補助パッドと同一層に、前記第２接触孔を介して前記ドレーン電極と電気的に連結される画素電極を形成する段階をさらに含む、請求項８に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  13. 前記第２接触孔は前記第１接触孔と共に形成し、前記第２接触孔の周辺の前記有機絶縁膜パターンは他の部分より薄く形成する、請求項１２に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  14. 前記液晶表示装置用薄膜トランジスタアレイ基板は、液晶物質を溜める封印材が形成される部分を有し、
    前記部分の前記有機絶縁膜パターンは他の部分より薄く形成する段階と、
    前記アッシング工程で前記部分の前記有機絶縁膜パターンを除去する段階とをさらに含む、請求項８に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  15. 前記データ配線及び前記半導体層は、部分的に厚さの異なる感光膜パターンを用いた写真エッチング工程で共に形成する、請求項８に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
  16. 基板の上に形成されており、ゲート線、前記ゲート線に連結されているゲート電極、前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜の上部に形成されている半導体層と、
    前記ゲート絶縁膜又は半導体層の上部に形成されており、データ線、前記データ線に連結されており、前記ゲート電極に隣接するソース電極、前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極、及び前記データ線の一端に連結されているデータパッドを含むデータ配線と、
    前記半導体層を覆い、前記ゲートパッド又は前記データパッドを露出する第１接触孔を有する層間絶縁膜と、
    前記層間絶縁膜の上部に形成されており、前記第１接触孔を介して前記ゲートパッド又は前記データパッドに連結されている補助パッドとを含む液晶表示装置用薄膜トランジスタアレイ基板であって、
    前記層間絶縁膜は、下部絶縁膜と、前記下部絶縁膜の上部に形成されている上部絶縁膜とから構成され、前記第１接触孔で、前記下部絶縁膜の境界線は前記上部絶縁膜の境界線の内側に形成されて前記下部絶縁膜が露出されている、液晶表示装置用薄膜トランジスタアレイ基板。
  17. 前記上部絶縁膜は、有機絶縁膜又は４.０以下の低い誘電率を有し、化学気相蒸着で形成される低誘電率絶縁膜からなる、請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
  18. 前記層間絶縁膜は、前記ドレーン電極を露出する第２接触孔を有し、
    前記補助パッドと同一層に、前記第２接触孔を介して前記ドレーン電極と電気的に連結される画素電極をさらに含む、請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
  19. 前記第２接触孔で、前記下部絶縁膜の境界線は前記上部絶縁膜の境界線の内側に形成されて前記下部絶縁膜が露出されている、請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
  20. 前記液晶表示装置用薄膜トランジスタアレイ基板は、液晶物質を溜める封印材が形成される部分を有し、前記部分は前記上部絶縁膜が除去されている、請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
JP2003544822A 2001-11-12 2002-10-08 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法 Expired - Lifetime JP4544860B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
PCT/KR2002/001878 WO2003043094A1 (en) 2001-11-12 2002-10-08 Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion

Publications (2)

Publication Number Publication Date
JP2005510064A true JP2005510064A (ja) 2005-04-14
JP4544860B2 JP4544860B2 (ja) 2010-09-15

Family

ID=19715896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003544822A Expired - Lifetime JP4544860B2 (ja) 2001-11-12 2002-10-08 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法

Country Status (6)

Country Link
US (1) US7061015B2 (ja)
JP (1) JP4544860B2 (ja)
KR (1) KR100796756B1 (ja)
CN (1) CN100411193C (ja)
TW (1) TW544732B (ja)
WO (1) WO2003043094A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005585A (ja) * 2005-06-24 2007-01-11 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP2007017972A (ja) * 2005-07-04 2007-01-25 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007241295A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 表示装置及びその製造方法
JP2008040492A (ja) * 2006-08-03 2008-02-21 Toppoly Optoelectronics Corp 画像表示システムの製造方法
WO2011065204A1 (ja) 2009-11-30 2011-06-03 シャープ株式会社 アクティブマトリクス基板、製造方法、及び表示装置
KR101338802B1 (ko) * 2006-12-29 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
US10948786B2 (en) 2019-02-15 2021-03-16 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
CN101421663B (zh) * 2006-07-19 2012-06-13 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
US20100148928A1 (en) * 2008-12-15 2010-06-17 Mobile Payment Skins Llc Payment skin with contactless chip
US8299466B2 (en) * 2009-11-03 2012-10-30 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
US20120248450A1 (en) * 2009-12-17 2012-10-04 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
TWI484641B (zh) * 2011-03-03 2015-05-11 E Ink Holdings Inc 主動元件陣列基板
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102655114B (zh) * 2011-08-26 2015-04-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN103869508B (zh) * 2012-12-13 2016-08-31 京东方科技集团股份有限公司 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
US20150185574A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device and signal line therefor
CN103928399B (zh) * 2013-12-31 2017-11-03 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN105425492B (zh) * 2016-01-06 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107422605B (zh) 2017-08-02 2020-05-05 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
CN109445209A (zh) * 2018-10-24 2019-03-08 昆山国显光电有限公司 显示面板和显示装置
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11985811B2 (en) 2022-04-02 2024-05-14 Beijing Superstring Academy Of Memory Technology Semiconductor memory device, manufacturing method thereof and electronic device
CN114709211B (zh) * 2022-04-02 2022-11-15 北京超弦存储器研究院 动态存储器及其制作、读写方法、电子设备、存储电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228923A (ja) * 1988-07-18 1990-01-31 Sharp Corp 半導体装置の製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JPH1092926A (ja) * 1996-09-18 1998-04-10 Nec Corp 半導体装置の製造方法
JP2000347173A (ja) * 1999-05-21 2000-12-15 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法
JP2001033826A (ja) * 1991-12-13 2001-02-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JP2001230321A (ja) * 1999-12-31 2001-08-24 Samsung Electronics Co Ltd 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156178B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JPH098131A (ja) * 1995-06-15 1997-01-10 Matsushita Electric Works Ltd 半導体装置の製造方法
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JP3782194B2 (ja) 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JPH11153808A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
US6228747B1 (en) 1998-03-25 2001-05-08 Texas Instruments Incorporated Organic sidewall spacers used with resist
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP2000349152A (ja) * 1999-03-29 2000-12-15 Sony Corp 半導体装置の製造方法
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
KR100333273B1 (ko) 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228923A (ja) * 1988-07-18 1990-01-31 Sharp Corp 半導体装置の製造方法
JP2001033826A (ja) * 1991-12-13 2001-02-09 Casio Comput Co Ltd 薄膜トランジスタパネル及びその製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JPH1041519A (ja) * 1996-03-26 1998-02-13 Lg Electron Inc 液晶表示装置の製造方法及びその製造方法による液晶表示装置
JPH1092926A (ja) * 1996-09-18 1998-04-10 Nec Corp 半導体装置の製造方法
JP2000347173A (ja) * 1999-05-21 2000-12-15 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法
JP2001230321A (ja) * 1999-12-31 2001-08-24 Samsung Electronics Co Ltd 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005585A (ja) * 2005-06-24 2007-01-11 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP2007017972A (ja) * 2005-07-04 2007-01-25 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007241295A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 表示装置及びその製造方法
US8143621B2 (en) 2006-03-10 2012-03-27 Samsung Electronics Co., Ltd. Active type display device
JP2008040492A (ja) * 2006-08-03 2008-02-21 Toppoly Optoelectronics Corp 画像表示システムの製造方法
KR101338802B1 (ko) * 2006-12-29 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
US9406630B2 (en) 2009-03-13 2016-08-02 Samsung Display Co., Ltd. Contact portion of wire and manufacturing method thereof
WO2011065204A1 (ja) 2009-11-30 2011-06-03 シャープ株式会社 アクティブマトリクス基板、製造方法、及び表示装置
US8933452B2 (en) 2009-11-30 2015-01-13 Sharp Kabushiki Kaisha Active matrix substrate, production method, and display device
US10948786B2 (en) 2019-02-15 2021-03-16 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device

Also Published As

Publication number Publication date
US20040241987A1 (en) 2004-12-02
WO2003043094A1 (en) 2003-05-22
US7061015B2 (en) 2006-06-13
CN1491442A (zh) 2004-04-21
CN100411193C (zh) 2008-08-13
KR20030039112A (ko) 2003-05-17
KR100796756B1 (ko) 2008-01-22
JP4544860B2 (ja) 2010-09-15
TW544732B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
JP4308023B2 (ja) 表示装置用薄膜トランジスタアレイ基板の製造方法
JP4883878B2 (ja) 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
JP4537946B2 (ja) 液晶表示装置及びその製造方法
JP5302275B2 (ja) 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP4390438B2 (ja) 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP4433480B2 (ja) 液晶表示装置及びその製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP5052880B2 (ja) 液晶表示装置及びその製造方法
US7737445B2 (en) Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2006189769A (ja) 液晶表示装置およびその製造方法
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4373919B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100853219B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4544860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term