JPH1041519A - 液晶表示装置の製造方法及びその製造方法による液晶表示装置 - Google Patents

液晶表示装置の製造方法及びその製造方法による液晶表示装置

Info

Publication number
JPH1041519A
JPH1041519A JP9152097A JP9152097A JPH1041519A JP H1041519 A JPH1041519 A JP H1041519A JP 9152097 A JP9152097 A JP 9152097A JP 9152097 A JP9152097 A JP 9152097A JP H1041519 A JPH1041519 A JP H1041519A
Authority
JP
Japan
Prior art keywords
transistor
gate
liquid crystal
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9152097A
Other languages
English (en)
Inventor
Jeong-Hyun Kim
ヒュン キム、ジォン
Woong-Kwon Kim
雄権 金
Sung Il Park
星一 朴
Kyoung-Nam Lim
京男 林
Koei Ri
厚永 李
Ki-Hyun Lyu
基鉉 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960022404A external-priority patent/KR100232681B1/ko
Priority claimed from KR1019960023295A external-priority patent/KR100229612B1/ko
Priority claimed from KR1019960023296A external-priority patent/KR100229609B1/ko
Priority claimed from KR1019960023448A external-priority patent/KR100232682B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JPH1041519A publication Critical patent/JPH1041519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

(57)【要約】 【課題】 多層構造の薄膜トランジスタを有する基板の
表面が平坦であり、寄生容量が少なく、密着性不良の問
題を解決し、又、開口率が向上した液晶表示装置を提供
する。 【解決手段】 液晶表示装置において、基板111と、基
板上のゲート113、ソース123、ドレイン127、半導体層1
19及びゲート絶縁層157を有するトランジスタと、トラ
ンジスタ上に形成される保護膜159とを備え、保護膜159
及び／又はゲート絶縁層157は、フッ素が添加されたポ
リイミド、テフロン（登録商標）、Cytop、フルオロポ
リアリールエーテル, フッ素が添加されたp-キシレン,
PFCB及びBCB中の少なくとも一つを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置（LC
D）の製造方法及びその方法によって製造される液晶表
示装置に関する。特に、薄膜トランジスタを有する液晶
表示装置の製造方法及びその方法によって製造される液
晶表示装置に関する。
【０００２】
【従来の技術】最近、画像情報を表示する多くの表示装
置の中で、軽く、携帯に便利な長所がある理由で、平板
表示装置が開発されている。特に、液晶表示装置（LC
D）は、高画質、高解象度及び画像表示装置に要求され
る高応答速度を提供するので、最も活発な研究が行われ
ている。
【０００３】液晶表示装置の原理は、液晶の光学的異方
性と光学的分極性を用いる。方向性を有している液晶分
子の配向方向を分極性を用いて人為的に調節すること
で、配向方向により光学的異方性で光の透過量を調節す
ることが可能である。液晶表示装置は、２つの透明基板
の間隔を一定にして貼合わせており、液晶を駆動するた
めの多くの素子が形成されている前記二つの基板の間に
液晶物質が注入されている。
【０００４】一般に、薄膜トランジスタのような薄膜素
子は前記一つの基板（トランジスタ基板）上に製造され
る。従って、液晶表示装置の性能はこのような薄膜素子
の製造方法及びその構造によって非常に影響を受ける。
さらに、最近製品化されつつあるアクティブマトリクス
方式液晶表示装置（AMLCD）は、薄膜トランジスタ、及
びこれに関連する様々な素子の製造方法及び構造によ
り、多くの性能の差が現れる。
【０００５】以下に、従来のアクティブマトリクス型液
晶表示装置について詳細に説明する。まず、図１を参照
し、従来のアクティブマトリクス型液晶表示装置の構造
について検討する。画像情報において、各々の一つの点
で示される複数の長方形の画素がマトリクス状に配列さ
れている。画素配列に沿って画素の近傍には、ゲートバ
ス配線15と信号バス配線25とが各々横と縦に配列されて
いる。前記ゲートバス配線と前記信号バス配線との交差
部にスイッチング素子が形成されている。一般に、薄膜
トランジスタ（TFT）がスイッチング素子として用いら
れる。薄膜トランジスタのソース電極23は信号バス配線
25（ソースバス配線もしくはデータバス配線）に接続さ
れており、薄膜トランジスタの ゲート電極13は、ゲー
トバス配線15に接続されている。画素電極31と共通電極
は、液晶に電界を印加するように各々の画素に形成され
ている。前記画素電極31は、前記薄膜トランジスタのド
レイン電極27に接続されている。従って、前記ゲートと
信号バス配線に適切な電圧を供給することによって、薄
膜トランジスタがONになると、前記信号電圧は前記画素
電極31に印加される。この電圧は前記画素電極と前記共
通電極の間に電界を生成させ、この電界内に存する液晶
分子が電界の方向に沿って一定方向に配列するようにな
る。このように液晶配向を人為的に調節することで液晶
領域を通過する光の量が調節され、このような液晶の特
性を利用して画像情報表示装置として活用することにな
る。
【０００６】次に、従来のアクティブマトリクス型液晶
表示装置の製造方法について説明する。液晶表示装置に
使用する二枚の透明基板を準備する。一般に、前記基板
は無アルカリ又はソーダガラスであり、二つの基板には
異なる処理工程を適用する。第１基板（上板）上には、
カラーフィルタ層、ブラックマトリクス、共通電極及び
バス配線が形成される。第２基板（下板）上には、薄膜
トランジスタのようなスイッチング素子、画素電極及び
バス配線が形成される。
【０００７】特に、本発明は薄膜トランジスタが形成さ
れるアクティブマトリクス型液晶表示装置の第２基板に
関する。従って、第２基板を製造するための従来の方法
を主に説明する。アクティブマトリクス型液晶表示装置
は、製造方法及び構造によって様々であり、特に、薄膜
トランジスタの構造によって区分される。代表的な液晶
表示装置に使用される薄膜トランジスタの構造を、図2
〜図22に示した。
【０００８】図1のI−I線に沿う断面図（図２〜図７）
は、半導体層としてアモルファスシリコン（a-Si）を使
用する逆スタガ型薄膜トランジスタの製造工程を示す。
逆スタガ型薄膜トランジスタの製造方法は、ガラス基板
11上に、Ti、Cr、Ta、Al、Ti-Mo、Mo-Ta、又はAl-Ta(10
00〜2000Å厚さ）のような第１金属を積層する。前記金
属は、ゲートバス配線15とゲート電極13を形成するため
にパターニングされ（図2）、その上に窒化シリコンを
全面に堆積してゲート絶縁層17を形成する（図3）。図3
に示すように、a-Siのようなアモルファス半導体物質の
薄膜とn+型のような不純物が含まれたアモルファス半導
体物質の薄膜を各々1500〜 2000Å厚さと 300〜 500Å
厚さとで連続的にゲート絶縁膜17上に堆積し、パターニ
ングして半導体層19と不純物半導体層21を形成する。そ
して、Cr、Mo、Ti、又は Cr-Al（1000〜 2000Å厚さ）
のような第２金属を堆積し、パターニングして信号バス
配線25、ソース電極23、そしてドレイン電極27を形成す
る。前記ソース、ドレイン電極をマスクとして露出され
た不純物半導体層21を除去する。この時、前記不純物半
導体層21はソース電極23とドレイン電極27にオーミック
接触する（図4）。
【０００９】次に、その上に窒化シリコン（SiNx）を堆
積して保護膜29を形成し、前記保護膜29は、その膜の下
に形成されている薄膜トランジスタを保護しながら、薄
膜トランジスタを液晶から電気的に絶縁する。次に、画
素電極31とドレイン電極27が接触するように、ドレイン
電極27の上部分の保護膜29にコンタクトホールを形成す
る（図5）。そして、図6に示すように、ITO膜(Indium-T
in-Oxide)膜を500〜1000Å厚さで堆積し、パターニング
して画素電極31を形成し、逆スタガ型薄膜トランジスタ
が完成する。そして、ソース電極とドレイン電極との間
に位置する不純物半導体層21を除去する際、その下にあ
る半導体層19が過食刻されることを防ぐため窒化シリコ
ン（SiNx）のエッチストッパ層35を介在させることもで
きる(図7)。
【００１０】図8〜図11は、半導体層としてアモルファ
スシリコン(a-Si)を使用する正スタガ型薄膜トランジス
タの製造工程を示す。その構造は、前記説明した逆スタ
ガ型の逆構造であり、正スタガ型の製造方法は次の如く
である。まず、第１金属層と不純物半導体物質をガラス
基板11上に連続堆積する。図8に示すように、パターニ
ングを行って、信号バス配線25、ソース電極23、ドレイ
ン電極27及び不純物半導体層21を形成する。そして、ア
モルファスシリコン物質、SiNx、SiO2のような絶縁物質
及び第２金属を全基板に連続堆積し、同時にパターニン
グして半導体層19、ゲート絶縁層17、ゲートバス配線
（図示されない）及びゲート電極13を各々形成する。続
いて、図9に示すように、不純物半導体層21の露出され
た部分を除去する。ここで、不純物半導体層21は、前記
ソース電極23と前記ドレイン電極27にオーミック接触す
る。次に、基板の全面に保護層29を形成する（図10）。
ドレイン電極の上部の保護層29にコンタクトホールを形
成し、最後に、コンタクトホールを通してドレイン電極
27と接触する画素電極31を形成する（図11）と、正スタ
ガ型薄膜トランジスタが完成する。
【００１１】半導体層として多結晶シリコン真性半導体
層（Poly-Si）を使用するコプレナー型薄膜トランジス
タの製造工程を図12〜図15に示す。コプレナー型薄膜ト
ランジスタを製造する方法は、次の如くである。図12に
示すように、透明ガラス基板11上にPoly-Siのような多
結晶半導体物質と不純物多結晶半導体物質を連続的に堆
積させ、半導体層19と不純物半導体層21を形成するため
にパターニングを行う。AlとAl合金のような第１金属を
堆積させ、パターニングして信号バス配線25、ソース電
極23及びドレイン電極27を形成する。続いて、ソース電
極23とドレイン電極27の間に露出された半導体層21を食
刻法で除去する（図13）。この時、不純物層21は、ソー
ス、ドレイン電極にオーミック接触される。次に、窒化
シリコンを堆積し、パターニングしてゲート絶縁層17
を形成する。次に、Crのような第２金属を堆積し、パタ
ーニングしてゲートバス配線（図示されない）とゲート
電極13を形成する。その上に、図14に示すように、窒化
シリコンを堆積して保護膜29を形成する。最後に、ITO
膜を堆積し、パターニングしてコンタクトホールを通し
て前記ドレイン電極27と接触する画素電極31を形成し
（図15）、コプレナー型薄膜トランジスタが完成する。
【００１２】図16〜図22は、自己整合型のコプレナー薄
膜トランジスタを示し、自己整合コプレナー型薄膜トラ
ンジスタの製造方法について、以下に説明する。透明基
板11上に多結晶真性半導体物質を堆積し、パターニング
して半導体層19を形成する。一般に、多結晶半導体層を
形成するには、三つの方法がある。第１の方法は、アモ
ルファスシリコンを堆積し、レーザでアニーリングして
多結晶シリコンを形成する。第２の方法は、アモルファ
スシリコンを堆積し、熱でアニ−リングして多結晶シリ
コンを形成する。第３の方法は、直接多結晶シリコンを
堆積する。
【００１３】前記半導体層19を形成した後、酸化シリコ
ンと第１金属を連続的に堆積し、パータニングして図17
に示すように、ゲート絶縁層17、ゲート電極13、ゲート
バス配線（図示されない）を形成する。ゲート絶縁層17
とゲート電極13とは、前記半導体層19の中央部分に形成
されるようにする。図18に示すように、前記ゲート電極
13をマスクとして半導体層19に不純物イオンを打ち込み
（不純物濃度1014〜1015cm-3）、前記半導体層19の縁部
に第１不純物半導体層21を形成する。そして、前記第１
不純物半導体層21の所望の部分を覆うようにフォトレジ
ストを形成する。続いて、図19に示すように、不純物イ
オンを打ち込み（不純物濃度1016〜1018cm-3）、第２不
純物半導体層21’を形成する。前記第１不純物半導体層
21は、前記第２不純物半導体層21’より低濃度の不純物
イオンを有するLDD（lightly doped drain）部になる。
【００１４】ここで、図20を参照して説明した前記イオ
ン打ち込みの段階は、省略することもできる。この場合
には、フォトレジストは前記半導体層19の一定部分を覆
うように形成され、不純物イオンを打ち込む（不純物濃
度1016〜1018cm-3）ことによって、不純物半導体層21’
が形成される。前記フォトレジストで覆われている部分
は、イオンの打ち込みがなくて、オフセット部になる。
【００１５】次に、図20に示すように、まず、基板の全
面に酸化シリコンを堆積して第１保護膜29を形成し、前
記保護膜29に第１コンタクトホールを形成する。そし
て、第２金属を堆積し、パターニングして信号バス配線
25、ソース電極23及びドレイン電極27を形成する。前記
不純物半導体層21’は、前記ソース電極23及び前記ドレ
イン電極27に接触する。そして、図21に示すように、IT
O膜を堆積し、パターニングしてドレイン電極27と接触
する画素電極31を形成する。一方、第２金属を堆積し、
バターニングしてソース電極とドレイン電極を形成し、
基板の全面を覆うように第２保護膜33を堆積した後、第
２コンタクトホールと前記画素電極31を形成することも
可能である（図22）。
【００１６】以上に述べた従来のアクティブマトリクス
型液晶表示装置は、以下のような問題点を有する。 １．図23に示すように、バス配線及び前記薄膜トランジ
スタの多層構造のために階段の形状（step）が生ずる。
該図面は、前記ゲートバス配線15の上に前記ゲート絶縁
層17が積層され、前記ゲートバス配線と交差するように
前記信号バス配線25を形成する構造を示す。従って、前
記信号バス配線25と前記ゲートバス配線の交差部に断線
及び短絡が生じることがある。 ２．バス配線の一部と画素電極とが重なる際、SiNx、Si
Oxのような無機膜は高い誘電率を有するので、高寄生容
量が発生する。従って、図1に示すように、前記画素電
極は前記バス配線との間に所定の間隔をもって形成され
る。前記間隔にて漏れる後面光は、望ましくないので、
前記後面光を遮蔽するように前記バス配線と前記画素電
極との前記間隔を覆うブラックマトリクスが形成され
る。しかし、この構造は不十分な開口率を有することに
なる。 ３．前記配向膜は液晶の初期角度を決定するから配向膜
を形成した後に、前記配向膜に初期配向角を決定するラ
ビング工程が必要である。しかし、段差がある表面には
前記ラビング工程の遂行が良くなく、ドメイン現象が発
生し、思ったことと違う配向条件が形成され、液晶表示
装置の質を低減させる。
【００１７】
【発明が解決しようとする課題】このような問題点を解
決する方法の一つは、多層構造で発生する段差を平滑に
することである。ゲート絶縁膜及び／又は保護膜を高平
坦性の物質を使用することで、この目的を達成する。こ
のような高平坦性を有する物質を使用した例は日本国特
許4-163528、83-289965、4-68318、63-279228等に掲載
されている。これらの特許は、薄膜トランジスタ上に平
滑な表面を得るために保護膜としてポリイミド又はアク
リル樹脂を使用する。しかし、この樹脂膜は画素電極で
あるITO膜との密着性が悪い。従って、ITO膜のパターニ
ング時にITO膜が剥離されるのを防ぐため、ITO膜を堆積
する前に無機膜からなる薄い中間層を形成することが必
要である。更に、これらの樹脂物質の前記工程の上限処
理温度は、350℃〜400℃程度であり、薄膜トランジスタ
の保護膜として使用するにはその処理温度が非常に高
い。前記絶縁膜、又は保護膜の工程処理温度は、250℃
より高いと、処理温度により前記薄膜トランジスタの特
性が影響を受けることもある。一方、ポリイミドの誘電
率が3.4〜3.8程度であり、SiNxの誘電率3.5とほぼ等し
いので、寄生容量を減らすには不十分である。
【００１８】本発明は、以上のように保護膜、又は、絶
縁層に平滑な表面を持たせる物質の使用によって段差が
ある表面の問題点を解決することができる。しかし、液
晶表示装置の様々な環境／条件を鑑みて、以上のような
物質を選択しなければならない。まず、絶縁膜と保護膜
として使用される物質は、次のような条件が必要であ
る。 １．ゲート絶縁膜のような絶縁を目的として使用する場
合、寄生容量により薄膜トランジスタの誤動作を防ぐた
めには、誘電率が低いことである。参考に従来に使われ
たSiNxは4程度であり、SiO2は7程度の誘電率を各々有し
ている。 ２．固有抵抗値が高く、優れた絶縁特性を有することで
ある。 ３．保護膜として使用した場合、その材料の上にITO膜
で画素電極を形成するので、ITO膜との密着性を有する
ことである。 従って、本発明は、従来の技術で発生する様々な問題点
を除去することができる液晶表示装置の製造方法とその
液晶表示装置を提供することを目的とする。本発明は、
薄膜トランジスタ基板を有する液晶表示装置の多層構造
において、段差がない表面を提供することを目的とす
る。又、本発明は、寄生容量が少ない液晶表示装置を提
供することを目的とする。又、本発明は、絶縁層と半導
体層との間の界面において、電子トラップ（electron t
rap）等の密着性不良の問題を解決することを目的とす
る。又、本発明は、開口率が向上した液晶表示装置を提
供することを目的とする。
【００１９】
【課題を解決するための手段】本発明の目的に従う前記
課題を解決するために、基板と、基板上のゲート、ソー
ス、ドレイン、半導体層及びゲート絶縁層を有する薄膜
トランジスタと、前記薄膜トランジスタ上のフッ素が添
加されたポリイミド、テフロン、Cytop、フルオロポリ
アリールエーテル、フッ素が添加されたp-キシレン、PF
CB又はBCBからなる物質を含む保護膜と、を含むことで
液晶表示装置を構成する。
【００２０】又、本発明は、基板と、基板上の薄膜トラ
ンジスタと、該薄膜トランジスタはゲート、ソース、ド
レイン、半導体層及びゲート絶縁層を有し、該ゲート絶
縁層は、フッ素が添加されたポリイミド、テフロン、Cy
top、フルオロポリアリールエーテル、フッ素が添加さ
れたp-キシレン、PFCB又はBCBからなる物質を含むこと
で液晶表示装置を構成する。
【００２１】又、本発明は、基板上に信号電極、絶縁
層、半導体層、不純物半導体層、データ電極及び出力電
極、データ電極に接続されたデータバス配線、前記スイ
ッチング素子を保護する保護層及び画素電極を形成し、
これらが一枚の基板状に形成され、前記絶縁層及び保護
層の中で少なくとも一つが有機物質で形成される段階を
含む液晶表示装置の製造方法である。
【００２２】又、本発明は、基板上に第１金属層を堆積
し、前記第１金属層をパターニングしてゲートバス配線
とゲート電極を形成し、前記ゲートバス配線と前記ゲー
ト電極が形成されている基板の全表面に有機物質を堆積
してゲート絶縁層を形成し、前記ゲート絶縁層上に真性
半導体物質と不純物半導体物質とを連続堆積し、前記真
性半導体物質と前記不純物半導体物質とをパターニング
して真性半導体層と不純物半導体層とを形成し、前記不
純物半導体層が形成された基板の全面に第２金属を堆積
し、前記第２金属層をパターニングしてソースバス配
線、ソース電極及びドレイン電極とを形成し、前記ソー
ス電極及び前記ドレイン電極が形成された基板の全表面
に無機物質を形成し、前記ドレイン電極上の保護膜の一
部分にコンタクトホールを形成し、そして、前記無機物
質の保護膜上の基板の全面に透明導電物質を堆積し、パ
ターニングして前記コンタクトホールを通じて前記ドレ
イン電極と電気的に接触する画素電極を形成する段階
と、を含む液晶表示装置の製造方法である。
【００２３】又、本発明は、基板上に第１金属と不純物
半導体物質を連続堆積し、前記第１金属と前記不純物半
導体物質をパターニングしてソースバス配線、ソース及
びドレイン電極、不純物半導体層を形成し、前記不純物
半導体層が形成された基板に真性半導体物質を堆積し、
パターニングして半導体層を形成する段階と、前記半導
体層が形成された基板の全表面上に有機物質を堆積して
ゲート絶縁層を形成し、前記ゲート絶縁層上に第２金属
層を堆積し、パターニングしてゲート電極とゲートバス
配線を形成し、前記ゲート電極及び前記ゲートバス配線
が形成されている基板の全面に無機物質を堆積して保護
膜を形成し、前記ドレイン電極上の前記ゲート絶縁層と
前記保護膜の一部にコンタクトホールを形成し、そし
て、前記保護膜上に透明導電物質を堆積し、パターニン
グして画素電極を形成する段階とを含む液晶表示装置の
製造方法である。
【００２４】又、本発明は、基板上に真性半導体物質と
不純物半導体物質を連続的に堆積し、パターニングして
真性半導体層と不純物半導体層を形成し、前記不純物半
導体層が形成された基板上に第１金属を堆積し、パター
ニングしてソースバス配線、ソース電極及びドレイン電
極を形成し、前記ソース電極、ドレイン電極が形成され
ている基板の全面に有機物質を堆積することでゲート絶
縁層を形成し、前記ゲート絶縁層上に第２金属を堆積
し、パターニングしてゲートバス配線とゲート電極を形
成し、前記ゲート電極が形成されている基板の全面に有
機物質を堆積して保護層を形成し、前記ドレイン電極を
覆う保護層及びゲート絶縁層の一部分にコンタクトホー
ルを形成し、そして、前記保護層上に透明導電物質を堆
積し、パターニングして前記コンタクトホールを通して
前記ドレイン電極と電気的に接触する画素電極を形成す
る段階とを含む液晶表示装置の製造方法である。
【００２５】又、本発明は、基板上に第１金属を堆積
し、パターニングしてゲートバス配線とゲート電極を形
成し、前記ゲートバス配線と前記ゲート電極が形成され
ている基板の全面に無機物質を堆積することで、ゲート
絶縁層を形成し、前記ゲート絶縁層上に真性半導体物質
と不純物半導体物質を連続堆積し、パターニングして半
導体層と不純物半導体層を形成し、前記不純物半導体層
が形成されている基板の全面に第２金属を堆積し、パタ
ーニングしてソースバス配線、ソース電極及びドレイン
電極を形成し、前記ソース及びドレイン電極が形成され
ている基板の全面に有機物質を堆積して保護層を形成
し、前記ドレイン電極を覆う保護層の一部分にコンタク
トホールを形成し、そして、前記保護層が形成されてい
る基板の全面に透明導電物質を堆積し、パターニングし
て前記コンタクトホールを通して前記ドレイン電極と電
気的に接触する画素電極を形成する段階とを含む液晶表
示装置の製造方法である。
【００２６】又、本発明は、基板上に第１金属と不純物
半導体物質を連続堆積し、パターニングしてゲートバス
配線、ソース電極、ドレイン電極及び不純物半導体層を
形成し、前記不純物半導体層が形成されている基板の全
面に真性半導体物質を堆積し、パターニングして半導体
層を形成し、前記半導体層が形成されている基板の全面
に無機物質を堆積することでゲート絶縁層を形成し、前
記ゲート絶縁層上に第２金属を堆積し、パターニングし
てゲート電極、ゲートバス配線を形成し、前記ゲート電
極と前記ゲートバス配線が形成されている基板の全面に
有機物質を堆積して保護層を形成し、前記ドレイン電極
を覆うゲート絶縁層及び保護層の一部分にコンタクトホ
ールを形成し、そして、前記保護層上に透明導電物質を
堆積し、パターニングして画素電極を形成する段階とを
含む液晶表示装置の製造方法である。
【００２７】又、本発明は、基板上に真性半導体物質と
不純物半導体物質を堆積し、パターニングして半導体層
と不純物半導体層を形成し、前記不純物半導体層が形成
されている基板の全面に第１金属を堆積し、パターニン
グしてソースバス配線、ソース電極及びドレイン電極を
形成し、前記ソースバス配線、前記ソース電極及びドレ
イン電極が形成されている基板の全面に無機物質を堆積
することによってゲート絶縁層を形成し、前記ゲート絶
縁層上に第２金属を堆積し、パターニングしてゲートバ
ス配線とゲート電極を形成し、前記ゲート電極が形成さ
れている基板の全面に有機物質を堆積して保護層を形成
し、前記ドレイン電極上の絶縁層及び保護層にコンタク
トホールを形成し、そして、前記保護層上に透明導電物
質を堆積し、パターニングしてコンタクトホールを通し
て前記ドレイン電極と電気的に接触する画素電極を形成
する段階とを含む液晶表示装置の製造方法である。
【００２８】又、本発明は、基板上に第１金属を堆積
し、パターニングしてゲートバス配線とソース電極を形
成し、前記ゲートバス配線と前記ソース電極が形成され
ている基板の全面に有機物質を堆積することでゲート絶
縁層を形成し、前記ゲート絶縁層上に真性半導体物質と
不純物半導体物質を連続堆積し、パターニングして半導
体層と不純物半導体層とを形成し、前記不純物半導体層
が形成されている基板の全面に第２金属を堆積し、パタ
ーニングしてソースバス配線、ソース電極及びドレイン
電極を形成し、前記ソース電極及びドレイン電極が形成
されている基板の全面に有機物質を堆積することで保護
層を形成し、前記ドレイン電極を覆う保護層の一部にコ
ンタクトホールを形成し、そして、前記保護層が形成さ
れている基板の全面に透明導電物質を堆積し、パターニ
ングしてコンタクトホールを通して前記ドレイン電極と
電気的に接触する画素電極を形成する段階とを含む液晶
表示装置の製造方法である。
【００２９】又、本発明は、基板上に第１金属と不純物
半導体物質を連続堆積し、パターニングしてゲートバス
配線、ソース電極、ドレイン電極及び不純物半導体層を
形成し、前記不純物半導体層が形成されている基板の全
面に真性半導体物質を堆積し、パターニングして半導体
層を形成し、前記半導体層が形成されている基板の全面
に有機物質を堆積することでゲート絶縁層を形成し、前
記ゲート絶縁層上に第２金属を堆積し、パターニングし
てゲート電極、ゲートバス配線を形成し、前記ゲート電
極と前記ゲートバス配線が形成されている基板の全面に
有機物質を堆積して保護層を形成し、前記ドレイン電極
上のゲート絶縁層及び保護層にコンタクトホールを形成
し、そして、前記保護層上に透明導電物質を堆積し、パ
ターニングして画素電極を形成する段階とを含む液晶表
示装置の製造方法である。
【００３０】又、本発明は、基板上に真性半導体物質と
不純物半導体物質を堆積し、パターニングして半導体層
と不純物半導体層を形成し、前記不純物半導体層が形成
されている基板の全面に第１金属を堆積し、パターニン
グしてソースバス配線、ソース電極及びドレイン電極を
形成し、前記ソース電極及び前記ドレイン電極が形成さ
れている基板の全面に有機物質を堆積することによって
ゲート絶縁層を形成し、前記ゲート絶縁層上に第２金属
を堆積し、パターニングしてゲートバス配線とゲート電
極を形成し、前記ゲート電極が形成されている基板の全
面に無機物質を堆積して保護層を形成し、前記ドレイン
電極を覆う絶縁層及び保護層にコンタクトホールを形成
し、そして、前記保護層が形成されている基板の全面に
透明導電物質を堆積し、パターニングして前記コンタク
トホールを通して前記ドレイン電極と電気的に接触する
画素電極を形成する段階とを含む液晶表示装置の製造方
法である。
【００３１】本発明は、基板と、前記基板上に形成され
た信号バス配線とデータバス配線と、前記信号バス配線
と前記データバス配線に接続するスイッチング素子と、
絶縁物質からなる前記スイッチング素子を保護する保護
層と、前記スイッチング素子によって駆動される画素電
極と、前記スイッチング素子の構成要素と前記保護層中
の少なくとも一つは有機物質とから構成される液晶表示
装置である。
【００３２】本発明は、画像情報を示す液晶表示装置に
おいて、基板と、前記画像の薄膜トランジスタをコント
ロールするための信号を伝達するゲートバス配線と、前
記ゲートバス配線から分岐されたゲート電極と、前記ゲ
ートバス配線と前記ゲート電極を覆う有機物質からなる
ゲート絶縁層と、 前記ゲート絶縁層上に形成された半
導体層と、前記半導体層上に形成された不純物半導体層
と、前記画像情報を伝達するソースバス配線と、前記ソ
ースバス配線から分岐され、前記半導体層と接続された
ソース電極と、前記ソース電極と向かい合い、前記半導
体層と接触したドレイン電極と、前記基板上に形成され
た前記複数の要素を覆う保護層と、又、前記ドレイン電
極と電気的に接続された画素電極と、を含む液晶表示装
置である。
【００３３】本発明は、画像情報を示す液晶表示装置に
おいて、基板と、前記画像の薄膜トランジスタをコント
ロールするための信号を伝達するゲートバス配線と、前
記ゲートバス配線から分岐されたゲート電極と、前記ゲ
ートバス配線と前記ゲート電極を覆うゲート絶縁層と、
前記ゲート絶縁層上に形成された半導体層と、前記半導
体層上に形成された不純物半導体層と、前記画像情報の
データを伝達するソースバス配線と、前記半導体層と接
続され、かつ前記ソースバス配線から分岐されたソース
電極と、前記ソース電極と向かい合い、前記半導体層と
接続されたドレイン電極と、前記基板上に有機物質から
なり、又、前記複数の要素を覆う保護層と、又、前記ド
レイン電極と電気的に接続された画素電極と、を含む液
晶表示装置である。
【００３４】又、本発明は、画像情報を示す液晶表示装
置において、基板と、前記画像の薄膜トランジスタをコ
ントロールするための信号を伝達するゲートバス配線
と、前記ゲートバス配線から分岐されたゲート電極と、
前記ゲートバス配線と前記ゲート電極を覆う有機物質か
らなるゲート絶縁層と、 前記ゲート絶縁層上に形成さ
れた半導体層と、前記半導体層上に形成された不純物半
導体層と、前記画像情報のデータを伝達するソースバス
配線と、前記ソースバス配線から分岐され、かつ前記半
導体層と接続されたソース電極と、前記ソース電極と向
かい合い、前記半導体層と接続されたドレイン電極と、
前記複数の要素を覆い、有機物質からなる保護層と、
又、前記ドレイン電極と電気的に接続された画素電極
と、を含む液晶表示装置である。
【００３５】本発明は、液晶表示装置において、基板
と、前記基板上にゲート、ソース、ドレイン、半導体層
及びゲート絶縁層を有するトランジスタと、前記トラン
ジスタ上にフッ素が添加されたポリイミド、テフロン、
Cytop、フルオロポリアリールエーテル, フッ素が添加
されたp-キシレン、PFCB及び BCB中の少なくとも一つを
含む保護層と、から構成されるトランジスタ基板であ
る。
【００３６】本発明は、液晶表示装置において、基板
と、前記基板上にゲート、ソース、ドレイン、半導体層
及びゲート絶縁膜とゲート絶縁層を有する薄膜トランジ
スタと、から構成されるトランジスタ基板であり、前記
ゲート絶縁膜は、フッ素が添加されたポリイミド、テフ
ロン、Cytop、フルオロポリアリルエーテル, フッ素が
添加されたp-キシレン、PFCB及び BCB中の少なくとも一
つを含むことである。
【００３７】本発明は、液晶表示装置の基板上に薄膜ト
ランジスタを形成する製造方法において、前記基板上に
ゲート、ソース、ドレイン、半導体層及びゲート絶縁層
を有するトランジスタを形成し、前記トランジスタ上に
フッ素が添加されたポリイミド、テフロン、Cytop、フ
ルオロポリアリールエーテル, フッ素が添加されたp-キ
シレン、PFCB及び BCB中の少なくとも一つを含む保護層
を形成する薄膜トランジスタの製造方法である。
【００３８】又、本発明は、液晶表示装置の基板上に薄
膜トランジスタを製造する方法において、前記基板上に
ゲート、ソース、ドレイン、半導体層及びゲート絶縁層
を有する薄膜トランジスタを形成する薄膜トランジスタ
の製造方法であり、前記ゲート絶縁膜は、フッ素が添加
されたポリイミド、テフロン、Cytop、フルオロポリア
リールエーテル, フッ素が添加されたp-キシレン、PFCB
及び BCBの少なくとも一つを含む製造方法である。
【発明の実施の形態】本発明の好ましい実施例の説明の
前に、まず有機物質について説明する。本発明は、前記
トランジスタの条件に従い、高い平坦性を有する有機物
質を使用する。しかし、液晶表示装置において、絶縁膜
や保護膜に有機物質を使用し、薄膜トランジスタを形成
する時には、新しい問題が発生する。以下に説明する。
スイッチング素子として薄膜トランジスタを使用する液
晶表示装置の製造において、薄膜トランジスタの製造に
関する技術が最も重要で、複雑である。特に、特性によ
ってスイッチング素子の性能が左右されるので、新しい
薄膜トランジスタの構成物質が導入されると、薄膜トラ
ンジスタの性能を予想することは難しい。本発明で使用
する有機物質が、ゲート絶縁膜、又は保護膜として使用
された場合、前記有機物質は薄膜トランジスタのチャン
ネル層が形成されている半導体層と接触するので、この
場合、予想しなかった問題が発生する。従来は、絶縁膜
や半導体層を形成するために化学気相蒸着法（以下「CV
D」-Chemical Vapor Depositionと称する）が使用され
た。ゲート絶縁膜としてSiO2膜を形成するためのCVDチ
ャンバ内の化学反応は、次の通りである。 SiH4+2N2O= SiO2+2N2+2H2 そして、主に保護膜に使用されるSi3N4を形成するため
のCVDチャンバ内の化学反応は、次の通りである。 3SiH4+4NH3=Si3N4+12H2 又、シリコンを形成するための化学反応は、次の通りで
ある。 SiH4=Si+2H2 シリコンを含む前記絶縁膜や保護膜がシリコン半導体上
に形成される時、前記絶縁膜、又は保護膜は、半導体層
の形成工程と同じCVD法によって形成される。従って、
前記シリコン半導体層と前記保護膜との界面に化学結合
が発生する。しかし、前記有機物質はスピンコート法で
前記シリコン半導体の表面に形成されるので、前記界面
に化学結合を提供しない。これによって二つの問題が発
生し、その第１の問題は、前記半導体層からの有機膜の
剥離である。第２の問題は、電荷トラップ現象であり、
界面に発生された電荷トラップは、薄膜トランジスタ特
性の不安定の原因になる。一般に、キャリアは、陽電荷
のホール(hole)より、陰電荷の電子(electron)であるの
が望ましい。なぜならば、液晶表示装置用の薄膜トラン
ジスタは、速い応答速度が要求されるからである。従っ
て、チャンネル層はp型又は真性半導体物質が使用さ
れ、ソースやドレイン電極には、n型半導体が使用され
る。この時、ゲートに陽電荷が印加される時に複数の電
子は、前記ゲート絶縁層に隣接した前記半導体層に誘導
されてn+型チャンネルが形成される。そうすると、前記
ソース電極の複数の電子は、前記チャンネル層を通して
前記ドレイン電極に向けて移動する。ここで、前記ソー
ス−ドレイン電流はゲート電圧によって決定される。
【００３９】一方、前記ゲート絶縁層に有機物質が使用
される時、前記有機物質と前記半導体物質の間に自由結
合ラジカル（free bond radicals）によって前記半導体
層の表面に電荷トラップが生ずる。これは、n+型チャン
ネルが形成される時、電子が前記電荷トラップにトラッ
プされるようにする。印加電圧が除去されて薄膜トラン
ジスタがオフ状態であるときにも、この複数の電子は、
前記半導体層の表面に残る。従って、前記薄膜トランジ
スタが再びオンになると、前記薄膜トランジスタは、ト
ラップされた複数の電子のために割合に低い印加電圧で
もオンになる。従って、薄膜トランジスタのオン特性
は、ゲート電圧の負方向に移動する（図24、図25）。従
って、このような問題を除去するために、前記半導体層
と有機物質間の界面にある処理が要求される。
【００４０】本発明の実施例を図面を参照しながら説明
する。本発明は、ベンゾシクロブテン（BCB）を用いて
製造した有機物質をゲート絶縁層及び／又は保護膜に使
用した。BCBはポリイミドと比べると、表１に示すよう
に優れた特性を有する。
【００４１】 ［表１］ ──────────────────────────────────── 性質 ＢＣＢ ポリイミド ──────────────────────────────────── 比誘電率 ２．７ ３．４−３．８ ──────────────────────────────────── 抵抗率（Ω・cm） １０19 １０15 ──────────────────────────────────── 含水率（％） ０．２５ １．７ ──────────────────────────────────── 処理温度（℃） ２００−２５０ ３５０−４００ ──────────────────────────────────── ITO膜への適合性 Good Poor ────────────────────────────────────
【００４２】誘電率が2.3 - 2.4であり、平坦度が90％
以上で、特性が優れるパーフルオロシクロブタン（PFC
B:Perfluorocyclobutane）を用いた有機物質も液晶表示
装置に使用することもある。又、誘電率が3以下のフッ
素が添加されたポリイミド、テフロン、Cytop、フルオ
ロポリアリールエーテル,及びフッ素が添加されたp-キ
シレン等の有機物質を使用して液晶表示装置を製造する
こともできる。表２には、これらの物質の比誘電率特性
及び物質の構造を示す。
【００４３】
【表１】
【００４４】［実施例１］本発明の実施例１を図28〜図
34を参照して説明する。透明ガラス基板111上にCr, Ti,
Al, Ti-Mo, Mo-Ta又はAl-Taのような第１金属を堆積す
る（1000〜2000Å）。図28に示すように、前記第１金属
をパターニングしてゲートバス配線とゲート電極113を
形成する。その上にフッ素が添加されたポリイミド、テ
フロン、Cytop、フルオロポリアリールエーテル, フッ
素が添加されたp-キシレン, PFCB又はBCB等のような有
機物質を堆積してゲート絶縁層157（約4000Åの厚さ）
を形成する。ここで、ゲート電極上の有機膜の厚さは約
2000Åであるが、図29に示すように前記基板上の有機膜
の厚さは4000Åである。その結果、前記有機膜は、平滑
な表面を有することになる。従って、本発明の前記有機
膜堆積法によって、段差がある表面上に薄膜を堆積させ
る時に発生する断線や短絡を防ぐことができる。更に、
前記ゲート電極上のゲート絶縁層が割合に薄いとして
も、前記有機絶縁層は十分な絶縁性を有する。これは、
ゲート絶縁層で使用する従来の無機物質より前記有機物
質の固有抵抗が高いためである。一方、もし前記ゲート
絶縁層の誘電率が非常に低いと、前記薄膜トランジスタ
の電界効果が発生しにくいので薄膜トランジスタは効果
的に作動できない。しかし、ゲート電極上の無機膜より
前記有機膜の薄膜トランジスタの機能に影響が及ばな
い。薄膜トランジスタ上の有機膜の厚さが低い誘電率を
補償するように減少されたためである。
【００４５】続いて、ゲート絶縁層157上にアモルファ
スシリコン半導体物質と不純物半導体物質を堆積させ、
パターニングして半導体層119と不純物半導体層121を形
成する（図30）。その上に、Cr, Mo, Ti, Cr合金及びAl
合金のような第２金属を前記不純物半導体層121上に堆
積させ、パターニングして信号バス配線125、ソース電
極123及びドレイン電極127を形成する。そして、前記不
純物半導体層の露出された部分を前記パターニングされ
た電極123,127をマスクとして除去する（図31）。ここ
で、前記ソースとドレイン電極は、前記不純物半導体層
121とオーミックコンタクトになっている。続いて、図3
2に示すように、表面の全面にフッ素が添加されたポリ
イミド、テフロン、Cytop、フルオロポリアリールエー
テル, フッ素が添加されたp-キシレン, PFCB又はBCBの
ような有機物質からなる保護膜159を堆積する。そし
て、ドレイン電極127上の保護膜にコンタクトホールを
形成する。その上に、全表面にITO膜を堆積しパターニ
ングし、図33に示すように、前記コンタクトホールを通
して前記ドレイン電極127と接触する画素電極136を形成
する。
【００４６】図26は、ゲートと信号バス配線間の交差部
を示す透視図である。前記ゲートバス配線115上にゲー
ト絶縁層157を堆積し、前記ゲート絶縁層157上に前記信
号バス配線を堆積する。前記ゲート絶縁層157上の表面
に前記ゲートバス配線115のために発生する段差はな
い。従って、前記保護膜の上に形成されている前記画素
電極は、信号バス配線やゲートバス配線と重ねて形成さ
れた時にも短絡が発生しない。更に、前記有機物質の低
い誘電率のために、前記方法は、画素電極、ゲート及び
信号バス配線の間の間隔やギャップが必要ない。従っ
て、図27に示すように、従来の方法より広く画素電極を
形成することができ、80％程度まで向上された開口率が
得られる。従って、遮光膜なしに高画質コントラストを
得ることができる。
【００４７】以上のような構造からなる液晶表示装置を
製造する時、前記ソース、ドレイン電極をエッチングす
る工程の際に、前記不純物半導体層が除去される。前記
不純物半導体層のエッチング工程に際して、前記半導体
層が望まないのであるが食刻されることもある。前記半
導体層上に形成された無機物質のエッチストッパ層135
は、前記半導体層の過食刻等を防ぐ役割を果たす（図3
4）。これは薄膜トランジスタ構造に追加的なステップ
を有する形態を導入する。この場合にも、保護膜として
有機物質を適用する利点がある。
【００４８】［実施例２］図35〜 図40を参照して、本
発明の実施例２を説明する。Cr, Mo, Ti, Cr合金又はAl
合金のような金属を透明ガラス基板111上に堆積させ、
不純物アモルファス半導体物質を連続堆積させ、前記の
二膜を共にパターニングして、図35に示すように信号バ
ス配線125、ソース電極123、ドレイン電極127及び不純
物半導体層121を形成する。この時、不純物半導体層121
は、前記ソース、ドレイン電極とオーミックコンタクト
になっている。そのうえに、半導体を堆積し、パターニ
ングして半導体層119を形成する。図36に示すように、
前記半導体層119で覆われていない前記不純物半導体層1
21の露出部も除去する。次に、フッ素が添加されたポリ
イミド、テフロン、Cytop、フルオロポリアリールエー
テル, フッ素が添加されたp-キシレン, PFCB又はBCBの
ような有機物質を全表面に堆積してゲート絶縁層157を
形成する。図37に示すように、高平坦性を有する有機物
質を使用することによって、平滑な前記絶縁層の表面が
得られる。
【００４９】次に、Cr, Mo, Ti, Cr合金、又Al合金のよ
うな第２金属をゲート絶縁層157上に堆積、パターニン
グし、図38に示すようにゲートバス配線とゲート電極11
3を形成する。図39に示すように、フッ素が添加された
ポリイミド、テフロン、Cytop、フルオロポリアリール
エーテル, フッ素が添加されたp-キシレン, PFCB又は、
BCBのような有機物質を全表面に堆積して保護膜159を形
成する。前記ドレイン電極上の前記保護膜と絶縁層にコ
ンタクトホールが形成される。その上に、図40に示すよ
うに、ITO膜を堆積、パターニングして画素電極131を形
成する。
【００５０】［実施例３］図41〜図46を参照し、本発明
の実施例３を説明する。多結晶質（polycrystallline）
真性半導体を透明ガラス基板111上に堆積させ、不純物
半導体物質を連続堆積させ、前記二膜を共にパターニン
グさせ、図41に示すように半導体層119 と不純物半導体
層121を形成する。続いて、Cr, Mo, Ti,又は、Cr-Alを
堆積し、パターニングして信号バス配線125、ソース電
極123及びドレイン電極127を形成する。その上に前記ソ
ース、ドレイン電極をマスクとして不純物半導体層121
の露出部を除去する（図42）。前記不純物半導体層121
は、前記ソース、前記ドレイン電極とオーミックコンタ
クトになっている。図43に示すように、フッ素が添加さ
れたポリイミド、テフロン、Cytop、フルオロポリアリ
ールエーテル, フッ素が添加されたp-キシレン, PFCB又
は、BCBのような有機物質を全表面に堆積してゲート絶
縁層157を形成する。
【００５１】Cr, Ti, Ta, Al, Ti-Mo又は、Al-Taのよう
な第２金属をゲート絶縁層157上に堆積、パターニング
し、図44に示すようにゲートバス配線とゲート電極113
を形成する。この時、前記ゲート絶縁層157は前記ゲー
ト電極と同じパターンでエッチングされることもでき
る。次に、図45に示すように、フッ素が添加されたポリ
イミド、テフロン、Cytop、フルオロポリアリールエー
テル, フッ素が添加されたp-キシレン, PFCB又は、BCB
のような有機物質を全表面に堆積して保護膜159を形成
する。コンタクトホールは、前記ドレイン電極127上の
前記保護膜159とゲート絶縁層157に形成される。その上
に、図46に示すように、ITO膜を堆積し、パターニング
して画素電極131を形成する。前記画素電極131は、前記
コンタクトホールを通して前記ドレイン電極127と電気
的に接続されている。
【００５２】［実施例４］図47〜図53を参照し、本発明
の実施例4を説明する。多結晶質（polycrystallline）
真性半導体を透明ガラス基板111上に堆積、パターニン
グして、図47に示すように半導体層119 を形成する。一
般に、多結晶質半導体層を形成するためには、三つの方
法がある。第一の方法は、アモルファスシリコンを堆積
し、レーザでアニーリングして多結晶質シリコンを形成
する方法であり、第二の方法は、アモルファスシリコン
を堆積し、熱でアニーリングして多結晶質シリコンを形
成する方法であり、第三の方法は、多結晶質シリコン金
属を直接堆積する。次に、フッ素が添加されたポリイミ
ド、テフロン、Cytop、フルオロポリアリールエーテル,
フッ素が添加されたp-キシレン, PFCB又はBCBのような
有機物質を全表面に堆積してゲート絶縁層157を形成す
る。その上に、Cr, Mo, Ti, Ta, Al, Ti-Mo, Mo-Ta又
は、Al合金のような第１金属を前記絶縁層上に堆積し、
パターニングし、図48に示すようにゲートバス配線とゲ
ート電極113を形成する。前記ゲート電極113は、前記半
導体層119の中央部に位置するように形成する。前記ゲ
ート電極113をマスクとして前記半導体層119に不純物イ
オンを打ち込むことによって（不純物濃度1014〜1015cm
-3）、前記半導体層の両縁部に第１不純物半導体層121
を形成する（図49）。そして、第１不純物半導体層121
の一定部分上に、フォトレジスト膜を被着する。第２不
純物半導体層121’は不純物イオンを打ち込むことで
（不純物濃度1016〜1018cm-3）形成する。フォトレジス
トが覆われた部分は、低い濃度の不純物が打ち込まれた
LDD部分になる（図50）。
【００５３】代替的に、図49で参照した段階は省略する
こともできる。この場合、半導体層の一定部分を覆うた
めにフォトレジストを堆積した後、不純物イオンの打ち
込み（不純物濃度1016〜1018cm-3）によって不純物半導
体層121’が形成される。ここで、フォトレジストによ
って覆われた前記部分は、オフセット部になる。次に、
図51に示すように、フッ素が添加されたポリイミド、テ
フロン、Cytop、フルオロポリアリールエーテル, フッ
素が添加されたp-キシレン, PFCB又は、BCBのような有
機物質を全表面に堆積して保護膜159を形成する。第１
コンタクトホールは、前記第２不純物半導体層121’上
の前記保護膜159に形成される。その上に、図52に示す
ように、Cr,Mo,Ti,又はCr-Alのような第２金属を堆積
し、パターニングしてソース電極123、ドレイン電極127
及び信号バス配線125を形成する。全表面にフッ素が添
加されたポリイミド、テフロン、Cytop、フルオロポリ
アリールエーテル, フッ素が添加されたp-キシレン, PF
CB,又はBCBのような有機物質を全表面に堆積して第２保
護膜133を形成する。図53に示すように、ITO膜を堆積、
パターニングして画素電極131を形成する。前記画素電
極131は、前記第２保護膜133に形成されている第２コン
タクトホールを通して前記ドレイン電極127と電気的に
接続されている。
【００５４】［実施例５］以上説明した実施例１〜実施
例４は、有機ゲート絶縁層157及び／又は有機保護膜159
は、半導体層119に接触するので、剥離や電荷トラップ
現象のような問題が発生するこの問題を解決するために
は、酸化シリコン又は、窒化シリコンのような無機層
が、半導体層と有機膜の間に形成される。前記無機層
は、例えばCVDによって堆積される。この実施例は、前
記四つの実施例に無機層を導入する。
【００５５】図54〜図57は、逆スタガ型の製造方法の場
合を示す。有機物質のゲート絶縁層を形成した後、半導
体層119を堆積する前に、例えば酸化シリコンや窒化シ
リコンを堆積して第１無機膜177を形成する。図54に示
すように、前記有機ゲート絶縁層157と前記半導体層119
の間の界面に発生しやすい剥離や電荷トラップのような
問題が解決できる。
【００５６】代替的に、ソース電極123とドレイン電極1
27を形成した後、保護膜159を形成する前に第２無機膜1
79を形成する（図55）。この場合にも、半導体層と有機
保護膜の間の界面に生じる剥離や電荷トラップのような
問題を防ぐことができる。更に、前記ゲート絶縁膜157
と前記保護膜159を有機物質で形成する時には、前記第
１無機膜177と第２無機膜179を共に形成すると、更に良
い結果が得られるのは明らかである（図56）。
【００５７】逆スタガ型薄膜トランジスタにエッチスト
ッパがある場合は、前記エッチストッパが無機物質から
構成されるために、有機絶縁層159と前記半導体層119の
間の界面に剥離や電荷トラップのような問題は発生しな
い。従って、この場合には、ゲート絶縁膜157と半導体
層119の間だけに第１無機膜177を形成することでも十分
である（図57）。図58は、正スタガ型の製造方法の場合
を示す。基板111上に半導体層119を形成した後、有機絶
縁層157を形成する前に第１無機膜177を堆積すること
で、前記ゲート絶縁層157と前記半導体層119の間の界面
に剥離や電荷トラップのような問題は発生しない。
【００５８】図59は、コプレナー型の製造方法の場合を
示す。半導体層119とソース電極123とドレイン電極127
を形成した後、有機ゲート絶縁層157を堆積する前に第
１無機膜177を堆積することで、前記ゲート絶縁層157と
前記半導体層119の間の界面に剥離や電荷トラップのよ
うな問題は発生しない。図60は、自己整合コプレナー型
の製造方法の場合を示す。半導体層119を形成した後、
ゲート絶縁層157とゲート電極113及び第１無機膜177を
形成する。この場合には、自己整合コプレナー型薄膜ト
ランジスタの構造がゲート絶縁物質の平坦性とは関係な
いので、有機物質からなるゲート絶縁層157が必要では
ない。従って、有機物質で前記ゲート絶縁層157を形成
しないと、ゲート絶縁層157と半導体層119の間の無機膜
は必要ではない。この場合には、前記有機保護膜159と
前記不純物半導体層121’の間の界面に前記第１無機膜
だけが必要である。
【００５９】［実施例６］画素電極131が保護膜159上に
形成される、いわゆるIOP構造 (ITO On Passivation)に
は、画素電極131と有機保護膜159間の密着性を向上する
ために、追加に第３無機膜181を形成することもでき
る。先に説明した様々な形態の薄膜トランジスタ構造で
保護膜159上に第３無機膜を形成して画素電極131と保護
膜159との界面状態を安定させた構造を図61〜図72に示
した。図61〜図72は、様々な薄膜トランジスタ構造に保
護膜上に第３無機膜181を含む構造を示し、このような
構造は、前記画素電極131と前記保護膜159間に安定した
界面を形成する。
【００６０】図61は、前記保護膜159と前記画素電極131
との間に第３無機膜181を有する逆スタガ型薄膜トラン
ジスタを示す。図62は、前記保護膜159と前記画素電極1
31との間に第３無機膜181とエッチストッパ135を有する
逆スタガ型薄膜トランジスタを示す。図63は、前記保護
膜159と前記画素電極131との間に第３無機膜181を有す
る正スタガ型薄膜トランジスタを示す。図64は、前記保
護膜159と前記画素電極131との間に第３無機膜181を有
するコプレナー型薄膜トランジスタを示す。図65は、前
記保護膜159と前記画素電極131との間に第３無機膜181
を有する自己整合コプレナー型薄膜トランジスタを示
す。
【００６１】更に、図66は、前記保護膜159と前記画素
電極131との間に第３無機膜181を有し、前記ゲート絶縁
層157と前記半導体層119との間に前記第１無機膜177と
を有する逆スタガ型薄膜トランジスタを示す。図67は、
第３無機膜181を有し、有機保護膜159を形成する前に堆
積される第２無機膜179を有する逆スタガ型薄膜トラン
ジスタを示す。図68は、前記第１無機膜177と前記２無
機膜179及び前記３無機膜181を有する逆スタガ型薄膜ト
ランジスタを示す。図69は、前記エッチストッパ層135
と前記第２無機膜179及び前記３無機膜181を有する逆ス
タガ型薄膜トランジスタを示す。図70は、前記有機絶縁
層157を形成する前に堆積された前記第１無機膜177と、
前記３無機膜181を有する正スタガ型薄膜トランジスタ
を示す。図71は、前記有機絶縁層157を形成する前に堆
積された前記第１無機膜177と、前記３無機膜181を有す
るコプレナー型薄膜トランジスタを示す。図72は、前記
第２保護膜133と前記画素電極131との間に第１無機膜17
7と、前記第３無機膜181を有する自己整合コプレナー型
薄膜トランジスタを示す。
【００６２】［実施例７］図73〜図76は、前記ゲート絶
縁層は有機物質からなり、前記保護膜は無機物質からな
る場合を示す。図73は、前記ゲート絶縁層157は有機物
質からなり、前記保護膜139は無機物質からなる逆スタ
ガ型薄膜トランジスタを示す。図74は、前記ゲート絶縁
層157は有機物質からなり、前記エッチストッパ層135及
び前記保護膜139は無機物質からなる逆スタガ型薄膜ト
ランジスタを示す。図75は、前記ゲート絶縁層157は有
機物質からなり、前記保護膜139は無機物質からなる正
スタガ型薄膜トランジスタを示す。図76は、前記ゲート
絶縁層157は有機物質からなり、前記保護膜139は無機物
質からなるコプレナー型薄膜トランジスタを示す。
【００６３】更に、図73〜図76で実施例５のように前記
ゲート絶縁層157と前記半導体層119間に無機物質からな
る中間層を形成することもできる。図77は、前記ゲート
絶縁層157は有機物質からなり、前記保護膜139及び第１
無機膜177は無機物質からなる逆スタガ型薄膜トランジ
スタを示す。図78は、前記ゲート絶縁層157は有機物質
からなり、前記保護膜139、第１無機膜177及びエッチス
トッパ層135は無機物質からなる逆スタガ型薄膜トラン
ジスタを示す。図79は、前記ゲート絶縁層157は有機物
質からなり、前記保護膜139及び第１無機膜177は無機物
質からなる正スタガ型薄膜トランジスタを示す。図80
は、前記ゲート絶縁層157は有機物質からなり、前記保
護膜139及び第１無機膜177は無機物質からなるコプレナ
ー型薄膜トランジスタを示す。
【００６４】［実施例８］図81〜図93は、前記保護膜15
9は有機物質からなり、前記ゲート絶縁層157は無機物質
からなる場合を示す。図81は、前記保護膜159は有機物
質からなり、前記ゲート絶縁層157は無機物質からなる
逆スタガ型薄膜トランジスタを示す。図82は、前記保護
膜159は有機物質からなり、前記エッチストッパ層135及
び前記ゲート絶縁層157は無機物質からなる逆スタガ型
薄膜トランジスタを示す。図83は、前記保護膜159は有
機物質からなり、前記ゲート絶縁層157は無機物質から
なる正スタガ型薄膜トランジスタを示す。図84は、前記
保護膜159は有機物質からなり、前記ゲート絶縁層157は
無機物質からなるコプレナー型薄膜トランジスタを示
す。図85は、前記ゲート絶縁層157は段差に影響を及ぼ
さないから無機或いは有機物質でも良く、前記第１保護
膜159は無機物質からなり、第２保護膜133は有機物質か
らなる自己整合コプレナー型薄膜トランジスタを示す。
図86は、前記ゲート絶縁層157は段差に影響を及ぼさな
いから無機或いは有機物質であることが問題にならな
く、前記第１保護膜159は無機物質からなり、第２保護
膜133は有機物質からなる自己整合コプレナー型薄膜ト
ランジスタを示す。
【００６５】更に、画素電極131が前記保護膜159上に形
成されるIOP構造 (ITO On Passivation)には、前記画素
電極131と前記有機保護膜159間の密着性を向上させるた
めに第３無機膜181を形成することもできる。図87は、
前記保護膜159は有機物質からなり、前記ゲート絶縁層1
57は無機物質からなり、及び前記画素電極131と前記有
機保護膜159間の第３無機膜181からなる逆スタガ型薄膜
トランジスタを示す。図88は、前記保護膜159は有機物
質からなり、エッチストッパ層135、前記ゲート絶縁層1
57は無機物質からなり、及び前記画素電極131と前記有
機保護膜159間の第３無機膜181からなる逆スタガ型薄膜
トランジスタを示す。図89は、前記保護膜159は有機物
質からなり、前記ゲート絶縁層157は無機物質からな
り、及び前記画素電極131と前記有機保護膜159間の第３
無機膜181からなる正スタガ型薄膜トランジスタを示
す。図90は、前記保護膜159は有機物質からなり、前記
ゲート絶縁層157は無機物質からなり、及び前記画素電
極131と前記有機保護膜159間の第３無機膜181からなる
コプレナー型薄膜トランジスタを示す。図91は、前記第
１保護膜159、前記ゲート絶縁層157は無機物質からな
り、前記第２保護膜は有機物質からなり、前記画素電極
131と前記有機保護膜159間の第３無機膜181からなる自
己整合コプレナー型薄膜トランジスタを示す。
【００６６】特に、逆スタガ型薄膜トランジスタの場合
において、前記半導体層119は、有機物質からなる保護
膜159と接触している。従って、前記第２無機膜は次の
ように前記有機保護膜159の前に形成することもでき
る。図92は、前記保護膜159は有機物質からなり、前記
ゲート絶縁層157及び前記有機保護膜159の形成前に堆積
された第２膜179は、無機物質からなり、エッチストッ
パ層が形成されてない逆スタガ型薄膜トランジスタを示
す。図93は、前記保護膜159は有機物質からなり、前記
ゲート絶縁層157及び第２膜179、第３膜181は無機物質
からなる逆スタガ型薄膜トランジスタを示す。
【発明の効果】本発明は、液晶表示装置の製造におい
て、絶縁及び／又は保護膜として有機物質を使用した。
従って、本発明は、絶縁及び／又は保護膜として酸化シ
リコン又は窒化シリコンを使用する従来の液晶表示装置
に比べると優れた性能を有する製品が得られた。ゲート
絶縁層に、フッ素が添加されたポリイミド、テフロン、
Cytop、フルオロポリアリールエーテル, フッ素が添加
されたp-キシレン, PFCB及びBCBのような有機物質を使
用することによって優れた絶縁性を獲得した。更に、薄
膜トランジスタの多層構造のために生じる段差がある表
面上に、フッ素が添加されたポリイミド、テフロン、Cy
top、フルオロポリアリールエーテル, フッ素が添加さ
れたp-キシレン, PFCB及びBCBのような有機物質を使用
することによって平滑な表面の保護膜を得ることができ
た。又、従来方法より、より広くなった画素電極を形成
することが可能になり、開口率が向上した。更に、液晶
の初期配列方向を決定する配向膜がより平坦に形成さ
れ、均一なラビングが得られた。総じて、本発明によれ
ば、従来の液晶表示装置より優れた性能を有する液晶表
示装置を製造することができる。
【図面の簡単な説明】
【図１】従来の液晶表示装置の平面図である。
【図２】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図３】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図４】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図５】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図６】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図７】図１のI−I線に沿った従来の液晶表示装置の逆
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図８】図１のI−I線に沿った従来の液晶表示装置の正
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図９】図１のI−I線に沿った従来の液晶表示装置の正
スタガ型薄膜トランジスタの製造工程を示す断面図であ
る。
【図１０】図１のI−I線に沿った従来の液晶表示装置の
正スタガ型薄膜トランジスタの製造工程を示す断面図で
ある。
【図１１】図１のI−I線に沿った従来の液晶表示装置の
正スタガ型薄膜トランジスタの製造工程を示す断面図で
ある。
【図１２】図１のI−I線に沿った従来の液晶表示装置の
コプレナー型薄膜トランジスタの製造工程を示す断面図
である。
【図１３】図１のI−I線に沿った従来の液晶表示装置の
コプレナー型薄膜トランジスタの製造工程を示す断面図
である。
【図１４】図１のI−I線に沿った従来の液晶表示装置の
コプレナー型薄膜トランジスタの製造工程を示す断面図
である。
【図１５】図１のI−I線に沿った従来の液晶表示装置の
コプレナー型薄膜トランジスタの製造工程を示す断面図
である。
【図１６】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図１７】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図１８】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図１９】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図２０】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図２１】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図２２】図１のI−I線に沿った従来の液晶表示装置の
自己整合コプレナー型薄膜トランジスタの製造工程を示
す断面図である。
【図２３】従来の液晶表示装置に関する薄膜の多層構造
を示す斜視図である。
【図２４】液晶表示装置の薄膜トランジスタのI-V特性
を示す図である。
【図２５】液晶表示装置の薄膜トランジスタのI-V特性
を示す図である。
【図２６】本発明の有機物質を使用する液晶表示装置に
関する薄膜トランジスタの多層構造を示す斜視図であ
る。
【図２７】本発明による液晶表示装置の平面図である。
【図２８】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図２９】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３０】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３１】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３２】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３３】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３４】図27のII−II線に沿う、本発明の実施例１に
よる逆スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３５】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３６】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３７】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３８】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図３９】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図４０】図27のII−II線に沿う、本発明の実施例２に
よる正スタガ型薄膜トランジスタを使用した液晶表示装
置の製造工程を示す断面図である。
【図４１】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４２】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４３】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４４】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４５】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４６】図27のII−II線に沿う、本発明の実施例３に
よるコプレナー型薄膜トランジスタを使用した液晶表示
装置の製造工程を示す断面図である。
【図４７】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図４８】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図４９】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図５０】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図５１】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図５２】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図５３】図27のII−II線に沿う、本発明の実施例４に
よる自己整合コプレナー型薄膜トランジスタを使用した
液晶表示装置の製造工程を示す断面図である。
【図５４】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図５５】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図５６】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図５７】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図５８】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図５９】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図６０】本発明の実施例５による液晶表示装置の様々
な薄膜トランジスタの断面図である。
【図６１】本発明の実施例６による有機物質からなる保
護膜と画素電極との間に無機物質を使用する液晶表示装
置の様々な薄膜トランジスタの断面図である。
【図６２】本発明の実施例６による有機物質からなる保
護膜と画素電極との間に無機物質を使用する液晶表示装
置の様々な薄膜トランジスタの断面図である。
【図６３】本発明の実施例６による有機物質からなる保
護膜と画素電極との間に無機物質を使用する液晶表示装
置の様々な薄膜トランジスタの断面図である。
【図６４】本発明の実施例６による有機物質からなる保
護膜と画素電極との間に無機物質を使用する液晶表示装
置の様々な薄膜トランジスタの断面図である。
【図６５】本発明の実施例６による有機物質からなる保
護膜と画素電極との間に無機物質を使用する液晶表示装
置の様々な薄膜トランジスタの断面図である。
【図６６】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図６７】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図６８】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図６９】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図７０】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図７１】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図７２】本発明の実施例６による半導体と有機層間の
第２無機膜、有機物質からなる保護膜と画素電極との間
に第１無機膜を使用する液晶表示装置の様々な薄膜トラ
ンジスタの断面図である。
【図７３】本発明の実施例７による様々な薄膜トランジ
スタの構造を示す断面図である。
【図７４】本発明の実施例７による様々な薄膜トランジ
スタの構造を示す断面図である。
【図７５】本発明の実施例７による様々な薄膜トランジ
スタの構造を示す断面図である。
【図７６】本発明の実施例７による様々な薄膜トランジ
スタの構造を示す断面図である。
【図７７】本発明の実施例７による半導体層とゲート絶
縁層との間に無機膜が形成されている様々な薄膜トラン
ジスタの構造を示す断面図である。
【図７８】本発明の実施例７による半導体層とゲート絶
縁層との間に無機膜が形成されている様々な薄膜トラン
ジスタの構造を示す断面図である。
【図７９】本発明の実施例７による半導体層とゲート絶
縁層との間に無機膜が形成されている様々な薄膜トラン
ジスタの構造を示す断面図である。
【図８０】本発明の実施例７による半導体層とゲート絶
縁層との間に無機膜が形成されている様々な薄膜トラン
ジスタの構造を示す断面図である。
【図８１】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８２】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８３】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８４】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８５】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８６】本発明の実施例８による様々な薄膜トランジ
スタの構造を示す断面図である。
【図８７】本発明の実施例８による画素電極と保護層と
の間に無機膜が形成されている様々な薄膜トランジスタ
の構造を示す断面図である。
【図８８】本発明の実施例８による画素電極と保護層と
の間に無機膜が形成されている様々な薄膜トランジスタ
の構造を示す断面図である。
【図８９】本発明の実施例８による画素電極と保護層と
の間に無機膜が形成されている様々な薄膜トランジスタ
の構造を示す断面図である。
【図９０】本発明の実施例８による画素電極と保護層と
の間に無機膜が形成されている様々な薄膜トランジスタ
の構造を示す断面図である。
【図９１】本発明の実施例８による画素電極と保護層と
の間に無機膜が形成されている様々な薄膜トランジスタ
の構造を示す断面図である。
【図９２】本発明の実施例８による様々な薄膜トランジ
スタの構造、特に逆スタガ型構造を示す断面図である。
【図９３】本発明の実施例８による様々な薄膜トランジ
スタの構造、特に逆スタガ型構造を示す断面図である。
【符号の説明】
11,115 ガラス基板 13,113 ゲート電極 15,115 ゲートバス配線 17,157 ゲート絶縁層 19,119 半導体層 21 不純物半導体層 121 第１不純物半導体層 121’ 第２不純物半導体層 23,123 ソース電極 25,125 信号バス配線 27,127 ドレイン電極 29 保護膜 159 第１保護膜 33,133 第２保護膜 31,131 画素電極 35,135 エッチストッパ層 177 無機膜 179 第１無機膜 181 第２無機膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１７Ｕ ６１９Ｂ (31)優先権主張番号 １９９６−２３４４８ (32)優先日 1996年６月25日 (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 １９９６−２２４０４ (32)優先日 1996年６月19日 (33)優先権主張国 韓国（ＫＲ） (72)発明者 朴 星一 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内 (72)発明者 林 京男 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内 (72)発明者 李 厚永 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内 (72)発明者 柳 基鉉 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】液晶表示装置において、 基板と、 前記基板上のゲート、ソース、ドレイン、半導体層及び
    ゲート絶縁層を有するトランジスタと、 前記トランジスタ上に形成される保護膜と、 該保護膜は、フッ素が添加されたポリイミド、テフロ
    ン、Cytop、フルオロポリアリールエーテル, フッ素が
    添加されたp-キシレン, PFCB及びBCB中の少なくとも一
    つを含むことを特徴とする、液晶表示装置用のトランジ
    スタ基板。
  2. 【請求項２】前記トランジスタのゲートに接続されるゲ
    ートバス配線と、 前記トランジスタのソースとドレイン中の一つに接続さ
    れる信号バス配線と、 前記トランジスタの前記ソースと前記ドレイン中の一つ
    に接続され、前記保護膜上に位置する画素電極と、前記
    ゲートバス配線と信号バス配線中の少なくも一つは前記
    保護膜の下に位置し、前記画素電極は前記ゲートバス配
    線と前記信号バス配線中の少なくともある一つの一部に
    重畳し構成されることを特徴とする、請求項１記載のト
    ランジスタ基板。
  3. 【請求項３】前記保護膜と前記トランジスタとの間に中
    間層が構成されていることを特徴とする、請求項１記載
    のトランジスタ基板。
  4. 【請求項４】前記保護膜と前記トランジスタとの間に中
    間層が構成されていることを特徴とする、請求項２記載
    のトランジスタ基板。
  5. 【請求項５】前記保護膜と前記画素電極との間に中間層
    が構成されていることを特徴とする、請求項２記載のト
    ランジスタ基板。
  6. 【請求項６】液晶表示装置において、 基板と、 前記基板上に形成されたゲート、ソース、ドレイン、半
    導体層及びゲート絶縁層と、 該ゲート絶縁層は、フッ素が添加されたポリイミド、テ
    フロン、Cytop、フルオロポリアリールエーテル, フッ
    素が添加されたp-キシレン, PFCB及びBCBの少なくとも
    一つを含むことを特徴とするトランジスタ基板。
  7. 【請求項７】前記トランジスタのゲートに接続されるゲ
    ートバス配線と、 前記トランジスタのソースとドレイン中のある一つに接
    続される信号バス配線と、 前記トランジスタの前記ソースと前記ドレイン中の一つ
    に接続され、前記保護膜上に位置する画素電極と、前記
    ゲートバス配線と信号バス配線中の少なくも一つは前記
    保護膜の下に位置し、前記画素電極は前記ゲートバス配
    線と前記信号バス配線中の少なくともある一つの一部に
    重畳し構成されることを特徴とする、請求項６記載のト
    ランジスタ基板。
  8. 【請求項８】前記ゲート絶縁層と前記半導体層との間に
    中間層が構成されていることを特徴とする、請求項６記
    載のトランジスタ基板。
  9. 【請求項９】液晶表示装置において、 基板と、 前記基板上のゲート、ソース、ドレイン、半導体層及び
    ゲート絶縁膜を含むトランジタと、 前記トランジスタ上に形成される保護膜と、 前記ゲート絶縁膜と、前記保護膜は、フッ素が添加され
    たポリイミド、テフロン、Cytop、フルオロポリアリー
    ルエーテル, フッ素が添加されたp-キシレン, PFCB及び
    BCB中の少なくとも一つを含むことを特徴とするトラン
    ジスタ基板。
  10. 【請求項１０】前記トランジスタのゲートに接続される
    ゲートバス配線と、 前記トランジスタのソースとドレイン中の一つと接続さ
    れる信号バス配線と、 前記トランジスタの前記ソースと前記ドレイン中の一つ
    に接続され、前記保護膜上に位置する画素電極と、前記
    ゲートバス配線と信号バス配線中の少なくも一つは前記
    保護膜の下に位置し、前記画素電極は前記ゲートバス配
    線と前記信号バス配線中の少なくともある一つの一部に
    重畳し構成されることを特徴とする、請求項９記載のト
    ランジスタ基板。
  11. 【請求項１１】前記保護膜と前記トランジスタとの間に
    中間層が構成されていることを特徴とする、請求項１０
    記載のトランジスタ基板。
  12. 【請求項１２】前記ゲート絶縁層と前記半導体層との間
    に中間層が構成されていることを特徴とする、請求項１
    ０記載のトランジスタ基板。
  13. 【請求項１３】前記保護膜と前記画素電極との間に中間
    層が構成されていることを特徴とする、請求項１０記載
    のトランジスタ基板。
  14. 【請求項１４】液晶表示装置のトランジスタ基板の製造
    方法において、 前記基板上にゲート、ソース、ドレイン、半導体層及び
    ゲート絶縁層を有するトランジスタを形成する段階と、 前記トランジスタ上にフッ素が添加されたポリイミド、
    テフロン、Cytop、フルオロポリアリールエーテル, フ
    ッ素が添加されたp-キシレン, PFCB及びBCB中の少なく
    とも一つを含む保護膜を形成する段階と、を含むことを
    特徴とする、トランジスタ基板の製造方法。
  15. 【請求項１５】液晶表示装置のトランジスタ基板の製造
    方法において、 前記トランジスタのゲートと接続するゲートバス配線を
    形成する段階と、 前記トランジスタのソース、ドレイン中の一つと接続さ
    れる信号バス配線を形成する段階と、 前記保護膜上に画素電極を形成する段階と、前記画素電
    極は、前記ソース、前記ドレイン中の一つと接続され、
    前記ゲートバス配線、前記信号バス配線中の少なくとも
    ある一つが前記保護膜の下に形成され、前記画素電極が
    前記ゲートバス配線、前記信号バス配線中の少なくとも
    ある一つの一部に重畳するように形成されることを特徴
    とする、請求項１４記載のトランジスタ基板の製造方
    法。
  16. 【請求項１６】前記保護膜と前記トランジスタとの間に
    中間層を形成する段階を含むことを特徴とする、請求項
    １４記載のトランジスタ基板の製造方法。
  17. 【請求項１７】前記保護層上に中間層を形成する段階を
    含むことを特徴とする、請求項１４記載のトランジスタ
    基板の製造方法。
  18. 【請求項１８】液晶表示装置のトランジスタ基板の製造
    方法において、 前記基板上にゲート、ソース、ドレイン、半導体層及び
    ゲート絶縁を形成する段階と、該ゲート絶縁膜は、フッ
    素が添加されたポリイミド、テフロン、Cytop、フルオ
    ロポリアリールエーテル, フッ素が添加されたp-キシレ
    ン, PFCB及びBCB中の少なくとも一つを含むことを特徴
    とするトランジスタ基板の製造方法。
  19. 【請求項１９】液晶表示装置のトランジスタ基板の製造
    方法において、 前記トランジスタのゲートに接続するゲートバス配線を
    形成する段階と、 前記トランジスタのソース、ドレイン中の一つに接続さ
    れる信号バス配線を形成する段階と、 前記トランジスタのソース、ドレイン中の他の一つに接
    続される画素電極を形成する段階と、該画素電極は、前
    記ゲートバス配線、前記信号バス配線中の少なくとも一
    つの一部分と重なって形成される段階を含むことを特徴
    とする、請求項１８記載のトランジスタ基板の製造方
    法。
  20. 【請求項２０】前記ゲート絶縁層と前記半導体層との間
    に中間層を形成する段階を含むことを特徴とする、請求
    項１８記載のトランジスタ基板の製造方法。
  21. 【請求項２１】液晶表示装置のトランジスタ基板の製造
    方法において、 基板上にトランジスタを形成する段階と、 前記基板上のゲート、ソース、ドレイン、半導体層及び
    ゲート絶縁膜を形成する段階と、 前記トランジスタ上に保護膜を形成する段階と、 前記ゲート絶縁膜、前記保護膜は、フッ素が添加された
    ポリイミド、テフロン、Cytop、フルオロポリアリール
    エーテル, フッ素が添加されたp-キシレン, PFCB及びBC
    B中の少なくとも一つを含むことを特徴とするトランジ
    スタ基板の製造方法。
  22. 【請求項２２】液晶表示装置のトランジスタ基板の製造
    方法において、 前記トランジスタのゲートに接続するゲートバス配線を
    形成する段階と、 前記トランジスタのソース、ドレイン中の一つに接続す
    る信号バス配線を形成する段階と、 前記保護膜上に画素電極を形成する段階と、前記画素電
    極は、前記ソース、前記ドレイン中の他の一つと接続さ
    れ、 前記ゲートバス配線、前記信号バス配線中の少なくとも
    ある一つが前記保護膜の下に形成され、前記画素電極が
    前記保護膜の下にある前記ゲートバス配線、前記信号バ
    ス配線中の少なくともある一つの一部に重畳するように
    形成されることを特徴とする、請求項２１記載のトラン
    ジスタ基板の製造方法。
  23. 【請求項２３】前記保護膜と前記トランジスタとの間に
    中間層を形成する段階を含むことを特徴とする、請求項
    ２１記載のトランジスタ基板の製造方法。
  24. 【請求項２４】前記ゲート絶縁層と前記半導体層との間
    に中間層を形成する段階を含むことを特徴とする、請求
    項２１記載のトランジスタ基板の製造方法。
  25. 【請求項２５】前記保護層と前記画素電極との間に中間
    層を形成する段階を含むことを特徴とする、請求項２２
    記載のトランジスタ基板の製造方法。
JP9152097A 1996-03-26 1997-03-26 液晶表示装置の製造方法及びその製造方法による液晶表示装置 Pending JPH1041519A (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR19960008344 1996-03-26
KR1996-23295 1996-06-19
KR1996-8344 1996-06-19
KR1996-23448 1996-06-19
KR1996-23296 1996-06-19
KR1996-22404 1996-06-19
KR1019960022404A KR100232681B1 (ko) 1996-06-19 1996-06-19 액정표시장치의 제조방법 및 액정표시장치의 구조
KR1019960023295A KR100229612B1 (ko) 1996-06-24 1996-06-24 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR1019960023296A KR100229609B1 (ko) 1996-06-24 1996-06-24 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR1019960023448A KR100232682B1 (ko) 1996-06-25 1996-06-25 액정표시장치의 제조방법 및 액정표시장치의 구조

Publications (1)

Publication Number Publication Date
JPH1041519A true JPH1041519A (ja) 1998-02-13

Family

ID=27532195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9152097A Pending JPH1041519A (ja) 1996-03-26 1997-03-26 液晶表示装置の製造方法及びその製造方法による液晶表示装置

Country Status (5)

Country Link
US (1) US6100954A (ja)
JP (1) JPH1041519A (ja)
DE (1) DE19712233C2 (ja)
FR (1) FR2746961B1 (ja)
GB (1) GB2311653B (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044094A1 (fr) * 1998-02-25 1999-09-02 Matsushita Electric Industrial Co., Ltd. Substrat a matrice active et affichage a cristaux liquides comprenant ce substrat
JP2000315734A (ja) * 1999-03-03 2000-11-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6243146B1 (en) * 1996-11-26 2001-06-05 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material and manufacturing methods thereof
KR20020091705A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시소자의 제조방법
JP2003515928A (ja) * 1999-11-19 2003-05-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トップゲート薄膜トランジスタおよびその製造方法
US6600196B2 (en) 2000-01-13 2003-07-29 International Business Machines Corporation Thin film transistor, and manufacturing method thereof
JP2005510064A (ja) * 2001-11-12 2005-04-14 サムスン　エレクトロニクス　カンパニー　リミテッド 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2006344926A (ja) * 2006-02-23 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2007011261A (ja) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd 薄膜トランジスタ液晶表示パネル及びその製造方法
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1312514C (zh) * 2003-12-24 2007-04-25 夏普株式会社 液晶显示器件
JP2007128946A (ja) * 2005-11-01 2007-05-24 Toppan Printing Co Ltd 有機トランジスタおよびその製造方法
JPWO2006019157A1 (ja) 2004-08-20 2008-05-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法
WO2009150886A1 (ja) * 2008-06-13 2009-12-17 ブラザー工業株式会社 酸化物薄膜トランジスタ、及びその製造方法
WO2010026798A1 (ja) * 2008-09-03 2010-03-11 ブラザー工業株式会社 酸化物薄膜トランジスタ、及びその製造方法
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
US7737445B2 (en) 2001-11-12 2010-06-15 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2010140059A (ja) * 2002-05-17 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
US7777824B2 (en) * 1999-08-25 2010-08-17 Lg Display Co., Ltd. Liquid crystal display device and repair structure with electrode overlapped to data line
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置
US8598584B2 (en) 2010-05-10 2013-12-03 Panasonic Corporation Thin-film transistor device and method of manufacturing the same
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US8921859B2 (en) 2008-12-26 2014-12-30 Lg Display Co., Ltd. Array substrate for electrophoresis type display device and method of manufacturing the same, method of repairing a line of the same
US8999751B2 (en) 2009-10-09 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for making oxide semiconductor device

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713783B1 (en) * 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
GB9611582D0 (en) * 1996-06-04 1996-08-07 Thin Film Technology Consultan 3D printing and forming of structures
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
AU9451098A (en) * 1997-10-14 1999-05-03 Patterning Technologies Limited Method of forming an electronic device
TW394986B (en) 1997-11-25 2000-06-21 Nippon Electric Co Active matrix liquid crystal display device and its manufacturing method
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US7323634B2 (en) * 1998-10-14 2008-01-29 Patterning Technologies Limited Method of forming an electronic device
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3850005B2 (ja) * 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4666723B2 (ja) * 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100498630B1 (ko) 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100881357B1 (ko) 1999-09-07 2009-02-02 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
KR20010065038A (ko) * 1999-12-21 2001-07-11 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
US6552361B1 (en) * 2000-10-10 2003-04-22 Industrial Technology Research Institute Thin film transistor device
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
KR100441433B1 (ko) * 2001-04-12 2004-07-22 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
TWI264244B (en) * 2001-06-18 2006-10-11 Semiconductor Energy Lab Light emitting device and method of fabricating the same
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
US6956240B2 (en) * 2001-10-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20030214042A1 (en) * 2002-02-01 2003-11-20 Seiko Epson Corporation Circuit substrate, electro-optical device and electronic appliances
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
TW564327B (en) * 2002-10-14 2003-12-01 Hannstar Display Corp Active color filter on array structure and its manufacturing method
TW583466B (en) * 2002-12-09 2004-04-11 Hannstar Display Corp Structure of liquid crystal display
JP2004198567A (ja) * 2002-12-17 2004-07-15 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを備えた液晶表示装置
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
GB0303267D0 (en) * 2003-02-13 2003-03-19 Plastic Logic Ltd Non lineur capacitors
US6950299B2 (en) 2003-02-13 2005-09-27 Plastic Logic Limited Non-linear capacitors
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP2005203579A (ja) * 2004-01-16 2005-07-28 Chi Mei Electronics Corp 配線抵抗を低減したアレイ基板およびその製造方法
KR20050080276A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
KR101112539B1 (ko) * 2004-07-27 2012-02-15 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
EP1788425B1 (en) * 2004-08-24 2018-09-26 Merck Patent GmbH Active matrix substrate and display unit provided with it
GB2418062A (en) * 2004-09-03 2006-03-15 Seiko Epson Corp An organic Field-Effect Transistor with a charge transfer injection layer
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US20070299176A1 (en) * 2005-01-28 2007-12-27 Markley Thomas J Photodefinable low dielectric constant material and method for making and using same
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
TWI295088B (en) * 2005-09-12 2008-03-21 Ind Tech Res Inst Organic thin film transistor with contact hole and method for fabricating the same
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
EP2385423A1 (en) * 2006-07-19 2011-11-09 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, television receiver
EP1936712A1 (en) * 2006-12-23 2008-06-25 ETH Zürich Organic field-effect transistors with polymeric gate dielectric and method for making same
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
US20080264672A1 (en) * 2007-04-26 2008-10-30 Air Products And Chemicals, Inc. Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
KR101294731B1 (ko) * 2007-06-04 2013-08-16 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN101826532B (zh) * 2009-03-06 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011055631A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8803129B2 (en) 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
CN103367454A (zh) * 2012-03-31 2013-10-23 联胜（中国）科技有限公司 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板
WO2013183254A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
JP6625796B2 (ja) 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP2016038434A (ja) 2014-08-06 2016-03-22 株式会社ジャパンディスプレイ 液晶表示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105609422B (zh) 2016-03-04 2019-04-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN109801923A (zh) * 2017-11-16 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140466A (ja) * 1985-12-16 1987-06-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路の製造方法
JPS6312172A (ja) * 1986-03-11 1988-01-19 Kanegafuchi Chem Ind Co Ltd 薄膜トランジスタ
JPH02263474A (ja) * 1983-08-19 1990-10-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果トランジスタ
JPH04163528A (ja) * 1990-10-29 1992-06-09 Sharp Corp アクティブマトリクス表示装置
JPH04206638A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 配線構造体とその製造方法
JPH04357877A (ja) * 1991-06-03 1992-12-10 Ricoh Co Ltd 薄膜トランジスタ
JPH05503112A (ja) * 1989-12-08 1993-05-27 アライド・シグナル・インコーポレイテツド フッ素化ポリ（アリーレンエーテル）誘電体を含んでなる電子物品
JPH05156021A (ja) * 1991-12-11 1993-06-22 Fujitsu Ltd 有機硅素重合体と半導体装置の製造方法
JPH05265047A (ja) * 1992-11-24 1993-10-15 Canon Inc 電気回路基板
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
JPH06112336A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JPH0758335A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及び液晶表示装置
JPH07202147A (ja) * 1993-12-28 1995-08-04 Canon Inc 半導体装置
JPH07326589A (ja) * 1993-12-28 1995-12-12 Applied Materials Inc 薄膜トランジスタ用シングルチャンバｃｖｄプロセス
JPH0870041A (ja) * 1994-08-30 1996-03-12 Nec Corp 半導体装置
JPH09236823A (ja) * 1996-03-01 1997-09-09 Toshiba Corp 液晶表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100350A (en) * 1980-01-11 1981-08-12 Kuraray Co Ltd Fet comparison electrode
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
JPS60104129A (ja) * 1983-11-11 1985-06-08 Hitachi Ltd フッ素含有ポリアミド酸誘導体及びポリイミドの製造方法
JPH0770708B2 (ja) * 1986-03-25 1995-07-31 株式会社東芝 電界効果トランジスタ
JPH065755B2 (ja) * 1987-01-16 1994-01-19 ホシデン株式会社 薄膜トランジスタ
JP2521752B2 (ja) * 1987-05-11 1996-08-07 沖電気工業株式会社 液晶表示装置
JPS63289965A (ja) * 1987-05-22 1988-11-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
JP3053848B2 (ja) * 1990-07-09 2000-06-19 シャープ株式会社 アクティブマトリクス基板
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
WO1995017006A1 (en) * 1993-12-13 1995-06-22 National Semiconductor Corporation A method of planarizing a dielectric layer of an integrated circuit
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5486939A (en) * 1994-04-28 1996-01-23 Xerox Corporation Thin-film structure with insulating and smoothing layers between crossing conductive lines
GB9409713D0 (en) * 1994-05-14 1994-07-06 Electrotech Equipments Ltd A method of treating a semi-conductor wafer
US5702773A (en) * 1994-06-13 1997-12-30 Nec Corporation Method for preparing a fluoro-containing polyimide film
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3049689B2 (ja) * 1995-09-14 2000-06-05 キヤノン株式会社 液晶表示装置
US5821621A (en) * 1995-10-12 1998-10-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263474A (ja) * 1983-08-19 1990-10-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果トランジスタ
JPS62140466A (ja) * 1985-12-16 1987-06-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路の製造方法
JPS6312172A (ja) * 1986-03-11 1988-01-19 Kanegafuchi Chem Ind Co Ltd 薄膜トランジスタ
JPH05503112A (ja) * 1989-12-08 1993-05-27 アライド・シグナル・インコーポレイテツド フッ素化ポリ（アリーレンエーテル）誘電体を含んでなる電子物品
JPH04163528A (ja) * 1990-10-29 1992-06-09 Sharp Corp アクティブマトリクス表示装置
JPH04206638A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 配線構造体とその製造方法
JPH04357877A (ja) * 1991-06-03 1992-12-10 Ricoh Co Ltd 薄膜トランジスタ
JPH05156021A (ja) * 1991-12-11 1993-06-22 Fujitsu Ltd 有機硅素重合体と半導体装置の製造方法
JPH065560A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体装置の製造方法
JPH06112336A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JPH05265047A (ja) * 1992-11-24 1993-10-15 Canon Inc 電気回路基板
JPH0758335A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及び液晶表示装置
JPH07202147A (ja) * 1993-12-28 1995-08-04 Canon Inc 半導体装置
JPH07326589A (ja) * 1993-12-28 1995-12-12 Applied Materials Inc 薄膜トランジスタ用シングルチャンバｃｖｄプロセス
JPH0870041A (ja) * 1994-08-30 1996-03-12 Nec Corp 半導体装置
JPH09236823A (ja) * 1996-03-01 1997-09-09 Toshiba Corp 液晶表示装置

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597415B2 (en) 1996-11-26 2003-07-22 Samsung Electronics Co., Ltd. Thin film transistor substrates for liquid crystal displays including thinner passivation layer on storage capacitor electrode than other regions
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US6862050B2 (en) 1996-11-26 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US6243146B1 (en) * 1996-11-26 2001-06-05 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material and manufacturing methods thereof
US6356326B1 (en) 1998-02-25 2002-03-12 Matsushita Electric Industrial Co., Ltd. Active matrix substrate of a liquid crystal display comprising an insulating layer being made of solid solution of SiOx /SINy
WO1999044094A1 (fr) * 1998-02-25 1999-09-02 Matsushita Electric Industrial Co., Ltd. Substrat a matrice active et affichage a cristaux liquides comprenant ce substrat
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置
JP2000315734A (ja) * 1999-03-03 2000-11-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9293726B2 (en) 1999-06-04 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8003989B2 (en) 1999-08-12 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device having a terminal portion
US9640630B2 (en) 1999-08-12 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US9041875B2 (en) 1999-08-12 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7777824B2 (en) * 1999-08-25 2010-08-17 Lg Display Co., Ltd. Liquid crystal display device and repair structure with electrode overlapped to data line
JP2003515928A (ja) * 1999-11-19 2003-05-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トップゲート薄膜トランジスタおよびその製造方法
US6600196B2 (en) 2000-01-13 2003-07-29 International Business Machines Corporation Thin film transistor, and manufacturing method thereof
KR20020091705A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시소자의 제조방법
JP2005510064A (ja) * 2001-11-12 2005-04-14 サムスン　エレクトロニクス　カンパニー　リミテッド 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
US7737445B2 (en) 2001-11-12 2010-06-15 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2011243986A (ja) * 2001-12-19 2011-12-01 Merck Patent Gmbh 有機誘電体を有する有機電界効果トランジスタ
JP2011254075A (ja) * 2001-12-19 2011-12-15 Merck Patent Gmbh 有機誘電体を有する有機電界効果トランジスタ
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010140059A (ja) * 2002-05-17 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
JP2012185514A (ja) * 2002-05-17 2012-09-27 Semiconductor Energy Lab Co Ltd 表示装置
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012145956A (ja) * 2002-05-17 2012-08-02 Semiconductor Energy Lab Co Ltd 表示装置
CN1312514C (zh) * 2003-12-24 2007-04-25 夏普株式会社 液晶显示器件
JPWO2006019157A1 (ja) 2004-08-20 2008-05-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2007011261A (ja) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd 薄膜トランジスタ液晶表示パネル及びその製造方法
JP4629568B2 (ja) * 2005-06-30 2011-02-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ液晶表示パネル及びその製造方法
US8310612B2 (en) 2005-06-30 2012-11-13 Lg Display Co., Ltd. Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same
JP2007128946A (ja) * 2005-11-01 2007-05-24 Toppan Printing Co Ltd 有機トランジスタおよびその製造方法
JP2006344926A (ja) * 2006-02-23 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2009150886A1 (ja) * 2008-06-13 2009-12-17 ブラザー工業株式会社 酸化物薄膜トランジスタ、及びその製造方法
WO2010026798A1 (ja) * 2008-09-03 2010-03-11 ブラザー工業株式会社 酸化物薄膜トランジスタ、及びその製造方法
US8921859B2 (en) 2008-12-26 2014-12-30 Lg Display Co., Ltd. Array substrate for electrophoresis type display device and method of manufacturing the same, method of repairing a line of the same
US9941413B2 (en) 2009-10-09 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having different types of thin film transistors
US9349791B2 (en) 2009-10-09 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor channel
US8999751B2 (en) 2009-10-09 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for making oxide semiconductor device
US9006728B2 (en) 2009-10-09 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor transistor
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
US9070596B2 (en) 2009-12-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9411208B2 (en) 2009-12-04 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598584B2 (en) 2010-05-10 2013-12-03 Panasonic Corporation Thin-film transistor device and method of manufacturing the same

Also Published As

Publication number Publication date
FR2746961A1 (fr) 1997-10-03
GB9706354D0 (en) 1997-05-14
GB2311653A (en) 1997-10-01
US6100954A (en) 2000-08-08
FR2746961B1 (fr) 2000-01-14
GB2311653B (en) 1999-08-04
DE19712233C2 (de) 2003-12-11
DE19712233A1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
US6800873B2 (en) Semiconductor device and electronic device
US20020093021A1 (en) Thin-film transistor display devices
US6486934B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
KR20050023009A (ko) 박막 트랜지스터 표시판과 그 제조 방법
EP0979527A2 (en) Thin film transistors and electronic devices comprising such
CN109346482A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN1302327C (zh) 用于防止液晶显示器件中的断开的结构及其制造方法
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR20000039794A (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
CN100371816C (zh) 液晶显示器的tft阵列基板、液晶显示面板及其制作方法
US20050142676A1 (en) Method for fabricating polysilicon liquid crystal display device
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100213967B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100631371B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR100380140B1 (ko) 액정표시장치용 패널 및 그의 제조방법
JPH04264527A (ja) アクティブマトリクス基板
KR101012786B1 (ko) 액정 표시 장치
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JPH0822029A (ja) 液晶表示装置及びその製造方法
KR100977223B1 (ko) 액정표시장치의 제조방법
KR101030523B1 (ko) 액정표시장치의 어레이기판 제조방법
KR20080050080A (ko) 액정표시소자의 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 19971211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 19990930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20000308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040303

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080812

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707