JPS62140466A - 薄膜トランジスタ回路の製造方法 - Google Patents
薄膜トランジスタ回路の製造方法Info
- Publication number
- JPS62140466A JPS62140466A JP60281129A JP28112985A JPS62140466A JP S62140466 A JPS62140466 A JP S62140466A JP 60281129 A JP60281129 A JP 60281129A JP 28112985 A JP28112985 A JP 28112985A JP S62140466 A JPS62140466 A JP S62140466A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- organic insulating
- gate
- photosensitive organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 6
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 241001428214 Polyides Species 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えばフラットディスプレイパネル駆動用と
して用いられる高耐圧の薄膜トランジスタ回路の製造方
法に関する。
して用いられる高耐圧の薄膜トランジスタ回路の製造方
法に関する。
（従来の技術）
従来、薄膜トランジスタ回路の製造では、第２図に示し
たように、基板１の上にゲート電極となる金属膜２′を
形成しく第２図（ａ））、その金属膜２′上に感光性有
機絶縁膜３を形成した後、フォトリソグラフィーにより
ゲート電極形成用パターンに加工する（第２図（ｂ））
。次に、その絶縁膜３をマスクとして金属膜２′をエツ
チングし、ゲート電極２を形成する（第２図（Ｃ））。
たように、基板１の上にゲート電極となる金属膜２′を
形成しく第２図（ａ））、その金属膜２′上に感光性有
機絶縁膜３を形成した後、フォトリソグラフィーにより
ゲート電極形成用パターンに加工する（第２図（ｂ））
。次に、その絶縁膜３をマスクとして金属膜２′をエツ
チングし、ゲート電極２を形成する（第２図（Ｃ））。
ここで絶縁膜３を除去し、ゲート電極２の上にゲート絶
縁膜４を形成しく第２図（ｄ））、さらにゲート絶縁膜
４の上に半導体層５、ソース、ドレイン電極６を形成す
る（第２図（ｅ））。
縁膜４を形成しく第２図（ｄ））、さらにゲート絶縁膜
４の上に半導体層５、ソース、ドレイン電極６を形成す
る（第２図（ｅ））。
（発明が解決しようとする問題点）
しかしながら、上記工程によれば、ゲート絶縁膜４にピ
ンホールが発生し、あるいはゲート電極２のエツジ部分
の絶縁膜が薄くなって耐圧の弱い部分ができ、そのため
の絶縁破壊により、薄膜トランジスタ回路が動作不能に
なることがあった。
ンホールが発生し、あるいはゲート電極２のエツジ部分
の絶縁膜が薄くなって耐圧の弱い部分ができ、そのため
の絶縁破壊により、薄膜トランジスタ回路が動作不能に
なることがあった。
本発明は、ゲート絶縁膜の上記のような弱い部分を改善
し、高耐圧の薄膜トランジスタ回路を提供することを目
的とする。
し、高耐圧の薄膜トランジスタ回路を提供することを目
的とする。
（問題点を解決するための手段）
本発明では、ゲート電極を形成するためのマスクとして
使用する感光性有機絶縁膜を、ゲート電極エツチング加
工後もそのまま残し、その上にゲート絶縁膜を形成する
。
使用する感光性有機絶縁膜を、ゲート電極エツチング加
工後もそのまま残し、その上にゲート絶縁膜を形成する
。
（作 用）
従来方法によれば、例えば第３図のようにゲート電極２
とソース、ドレイン電極６に挟まれたゲート絶縁膜４に
ピンホール７が発生すると、そのピンホール７が直接耐
圧低下の原因となるが、第４図のように、ゲート電極２
の上の有機絶縁膜３を残すことにより、たとえ有機絶縁
膜３やゲート絶縁膜４にピンホール７があっても、それ
は途中で切れて連続したものとはならない。また、第３
図では、ゲート電極２のエツジ部でゲート絶縁膜４が薄
くなり、しかもエツジ部では電界集中が起こるので、絶
縁破壊を生じやすい。これに対し、第４図では、ゲート
電極２の上を有機絶縁膜３が１層覆っているので、ゲー
ト絶縁膜４の膜厚が薄くなる部分には有機絶縁膜３のエ
ツジ部が位置し。
とソース、ドレイン電極６に挟まれたゲート絶縁膜４に
ピンホール７が発生すると、そのピンホール７が直接耐
圧低下の原因となるが、第４図のように、ゲート電極２
の上の有機絶縁膜３を残すことにより、たとえ有機絶縁
膜３やゲート絶縁膜４にピンホール７があっても、それ
は途中で切れて連続したものとはならない。また、第３
図では、ゲート電極２のエツジ部でゲート絶縁膜４が薄
くなり、しかもエツジ部では電界集中が起こるので、絶
縁破壊を生じやすい。これに対し、第４図では、ゲート
電極２の上を有機絶縁膜３が１層覆っているので、ゲー
ト絶縁膜４の膜厚が薄くなる部分には有機絶縁膜３のエ
ツジ部が位置し。
従って、この部分に電界集中は起こらない。
（実施例）
第１図に示すように、ガラス基板上上の全面にＡｌ１層
２′を約１５０ｎｍの厚さに形成しく第１図（ａ））、
次いで、感光性有機絶縁膜３を厚さ約５００ｎｆｆｌに
形成した後、これをフォトリソグラフィーによりパター
ン化しく第１図（ｂ））、この絶縁膜３をマスクとして
Ａ＆層２′のエツチングを行ない、ゲート電極２を形成
する（第１図（Ｃ））。ここで、感光性有機絶縁膜３を
そのまま残しておく。次に、ゲート絶縁膜４としてＡｌ
１−Ｔａ−○膜（Ａ’Ｎ：Ｔａ：１０：９０）を約３０
０ｎｍの厚さに形成する（第１図（ｄ））。さらにその
上に、半導体層５としてＣｄＳｅ層を厚さ約５０ｎｍ形
成した後、ソース、ドレイン電極６として、へ〇膜を約
１５０ｒ＋ｍの厚さで形成する（第１図（ｅ））。
２′を約１５０ｎｍの厚さに形成しく第１図（ａ））、
次いで、感光性有機絶縁膜３を厚さ約５００ｎｆｆｌに
形成した後、これをフォトリソグラフィーによりパター
ン化しく第１図（ｂ））、この絶縁膜３をマスクとして
Ａ＆層２′のエツチングを行ない、ゲート電極２を形成
する（第１図（Ｃ））。ここで、感光性有機絶縁膜３を
そのまま残しておく。次に、ゲート絶縁膜４としてＡｌ
１−Ｔａ−○膜（Ａ’Ｎ：Ｔａ：１０：９０）を約３０
０ｎｍの厚さに形成する（第１図（ｄ））。さらにその
上に、半導体層５としてＣｄＳｅ層を厚さ約５０ｎｍ形
成した後、ソース、ドレイン電極６として、へ〇膜を約
１５０ｒ＋ｍの厚さで形成する（第１図（ｅ））。
ゲート絶縁膜４をスパッタリング等によって作製する場
合は、２００℃以上の高温となるため、感光性有機絶縁
膜３としては、耐熱性の良い感光性ポリイミド膜の使用
が適している。この感光性ポリイシド膜の使用にあたっ
ては、ゲート絶縁膜４の形成前に、所定の熱処理を施す
必要がある。また、ゲート電極２のエツチングをウェッ
トエツチングで行う場合は、水分が基板上に残留するこ
とが考えられるが、このような場合には、感光性有機絶
縁膜３として、耐湿性のよい感光性パリレン膜を使用す
るのが適している。パリレン膜は、紫外線の照射により
容易にパターン化することができる。
合は、２００℃以上の高温となるため、感光性有機絶縁
膜３としては、耐熱性の良い感光性ポリイミド膜の使用
が適している。この感光性ポリイシド膜の使用にあたっ
ては、ゲート絶縁膜４の形成前に、所定の熱処理を施す
必要がある。また、ゲート電極２のエツチングをウェッ
トエツチングで行う場合は、水分が基板上に残留するこ
とが考えられるが、このような場合には、感光性有機絶
縁膜３として、耐湿性のよい感光性パリレン膜を使用す
るのが適している。パリレン膜は、紫外線の照射により
容易にパターン化することができる。
第５図は、本発明方法を適用した容量と、従来方法によ
る容量（容量値は同じ）の絶縁破壊電圧を示したもので
ある。この図から明らかなように、本発明による容量は
、従来のものと比べて全体として破ｍ電圧が高く、また
特に、初期破壊電圧が高い。
る容量（容量値は同じ）の絶縁破壊電圧を示したもので
ある。この図から明らかなように、本発明による容量は
、従来のものと比べて全体として破ｍ電圧が高く、また
特に、初期破壊電圧が高い。
薄膜トランジスタ回路を考える場合、最初の電圧印加に
より１回路が正常に動作しなくなる可能性があるため、
初期の破壊電圧が高いことが非常に重要である。
より１回路が正常に動作しなくなる可能性があるため、
初期の破壊電圧が高いことが非常に重要である。
また、ゲートｆＦｉ極２の配線とソース、ドレイン電極
６の配線との配線間のクロスオーバー容量による信号伝
達の遅れ、もしくはその容量を介しての信号への雑音の
重畳ということも、薄膜トランジスタ回路にとって大き
な問題であるが１本発明方法によれば、このクロスオー
バー容量も小さくなるため、上記問題点も解消されると
いう効果も有する。
６の配線との配線間のクロスオーバー容量による信号伝
達の遅れ、もしくはその容量を介しての信号への雑音の
重畳ということも、薄膜トランジスタ回路にとって大き
な問題であるが１本発明方法によれば、このクロスオー
バー容量も小さくなるため、上記問題点も解消されると
いう効果も有する。
（発明の効果）
以上説明したように、本発明によれば、ゲート電極の上
に、ゲート電極パターン化のための絶縁膜をそのまま残
すことで、薄膜トランジスタ、薄膜トランジスタ回路中
の容量、さらには、配線間のクロスオーバ一部分での絶
縁破壊強度を大きくすることができる利点がある。
に、ゲート電極パターン化のための絶縁膜をそのまま残
すことで、薄膜トランジスタ、薄膜トランジスタ回路中
の容量、さらには、配線間のクロスオーバ一部分での絶
縁破壊強度を大きくすることができる利点がある。
第１図は、本発明の一実施例の薄膜トランジスタの製造
方法を示す図、第２図は、従来の薄膜トランジスタの製
造方法を示す図、第３図は、従来の構成における耐圧に
ついて説明する図、第４図は、本発明の構成における耐
圧について説明する図、第５図は１本発明方法による容
量と従来方法による容量の絶縁破壊試験の結果を示す図
である。 １ ・・・ガラス基板、 ２ ・・・ゲート電極、３
・・・感光性有機絶縁膜、 ４ ・・・ゲート絶縁膜、
５ ・・・半導体層、 ６ ・・・ソース、ドレイン
電極、 ７ ・・・ ピンホール。 特許出願人 松下電器産業株式会社 第１図 ２′ 第２図 第３図 第５図
方法を示す図、第２図は、従来の薄膜トランジスタの製
造方法を示す図、第３図は、従来の構成における耐圧に
ついて説明する図、第４図は、本発明の構成における耐
圧について説明する図、第５図は１本発明方法による容
量と従来方法による容量の絶縁破壊試験の結果を示す図
である。 １ ・・・ガラス基板、 ２ ・・・ゲート電極、３
・・・感光性有機絶縁膜、 ４ ・・・ゲート絶縁膜、
５ ・・・半導体層、 ６ ・・・ソース、ドレイン
電極、 ７ ・・・ ピンホール。 特許出願人 松下電器産業株式会社 第１図 ２′ 第２図 第３図 第５図
Claims (2)
- （１）基板上に、ゲート電極となる金属膜を形成する工
程と、前記金属膜上に所定のパターンを有する感光性有
機絶縁膜を形成する工程と、前記所定のパターンの感光
性有機絶縁膜をマスクとして前記金属膜をエッチングし
、ゲート電極を形成する工程と、前記感光性有機絶縁膜
を覆うようにしてゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上に、半導体層並びにソースドレイン電極
を形成する工程とを含むことを特徴とする薄膜トランジ
スタ回路の製造方法。 - （２）感光性有機絶縁膜は、感光性ポリイミド膜または
感光性パリレン膜からなることを特徴とする特許請求の
範囲第（１）項記載の薄膜トランジスタ回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60281129A JPS62140466A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタ回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60281129A JPS62140466A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタ回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140466A true JPS62140466A (ja) | 1987-06-24 |
Family
ID=17634768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60281129A Pending JPS62140466A (ja) | 1985-12-16 | 1985-12-16 | 薄膜トランジスタ回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140466A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
| JP2005136403A (ja) * | 2003-10-10 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
-
1985
- 1985-12-16 JP JP60281129A patent/JPS62140466A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
| JP2005136403A (ja) * | 2003-10-10 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US4700458A (en) | Method of manufacture thin film transistor | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| US7425473B2 (en) | Method of fabricating a thin film transistor for an array panel | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| KR960012469A (ko) | 커패시터, 바이폴라 트랜지스터 및 igfet를 갖는 반도체 집적 회로 장치의 제조 방법 | |
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR20020001737A (ko) | 트랜지스터를 제작하는 방법 | |
| US4968638A (en) | Semiconductor devices | |
| KR970063783A (ko) | 반도체 장치 형성방법 | |
| JPH04219736A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPS61225869A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPS60103677A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62140466A (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPS6273670A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100817215B1 (ko) | 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JP3061907B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06112485A (ja) | 薄膜トランジスタアレイ | |
| JP3338386B2 (ja) | 電界効果型半導体素子 | |
| KR0172901B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| JPH04206775A (ja) | 薄膜トランジスタ |