JPH04219736A - アクティブマトリクス表示装置の製造方法 - Google Patents
アクティブマトリクス表示装置の製造方法Info
- Publication number
- JPH04219736A JPH04219736A JP2404444A JP40444490A JPH04219736A JP H04219736 A JPH04219736 A JP H04219736A JP 2404444 A JP2404444 A JP 2404444A JP 40444490 A JP40444490 A JP 40444490A JP H04219736 A JPH04219736 A JP H04219736A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- active matrix
- display device
- electrode
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 89
- 239000003990 capacitor Substances 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタをス
イッチング素子として有し、付加容量を備えたアクティ
ブマトリクス表示装置に関する。
イッチング素子として有し、付加容量を備えたアクティ
ブマトリクス表示装置に関する。
【０００２】
【従来の技術】付加容量を備えた一般的なアクティブマ
トリクス表示装置の等価回路図を、図３に示す。この表
示装置では、一方向に平行するゲートバス配線２４に交
差して、ソースバス配線２５が設けられている。ゲート
バス配線２４及びソースバス配線２５に囲まれた１つの
絵素領域には、絵素容量（ＣＬＣ）２３及び付加容量（
ＣＳ）２２が並列に設けられている。ゲートバス配線２
４及びソースバス配線２５にはそれぞれ薄膜トランジス
タ（以下では「ＴＦＴ」と称する）２１のゲート電極及
びソース電極が接続されている。ＴＦＴ２１のドレイン
電極には絵素容量２３及び付加容量２２が接続されてい
る。
トリクス表示装置の等価回路図を、図３に示す。この表
示装置では、一方向に平行するゲートバス配線２４に交
差して、ソースバス配線２５が設けられている。ゲート
バス配線２４及びソースバス配線２５に囲まれた１つの
絵素領域には、絵素容量（ＣＬＣ）２３及び付加容量（
ＣＳ）２２が並列に設けられている。ゲートバス配線２
４及びソースバス配線２５にはそれぞれ薄膜トランジス
タ（以下では「ＴＦＴ」と称する）２１のゲート電極及
びソース電極が接続されている。ＴＦＴ２１のドレイン
電極には絵素容量２３及び付加容量２２が接続されてい
る。
【０００３】このような表示装置に用いられる、アクテ
ィブマトリクス基板の製造方法を図４（ａ）〜（ｄ）に
示す。このアクティブマトリクス基板は、以下のように
して作製される。まず、ガラス等の絶縁性基板１上に、
後に半導体層２となるシリコン層が減圧ＣＶＤ法によっ
て、１００ｎｍの厚さに堆積される。このシリコン層が
ホトリソグラフィ法及びドライエッチング法によってパ
ターニングされ、半導体層２が形成される（図４（ａ）
）。
ィブマトリクス基板の製造方法を図４（ａ）〜（ｄ）に
示す。このアクティブマトリクス基板は、以下のように
して作製される。まず、ガラス等の絶縁性基板１上に、
後に半導体層２となるシリコン層が減圧ＣＶＤ法によっ
て、１００ｎｍの厚さに堆積される。このシリコン層が
ホトリソグラフィ法及びドライエッチング法によってパ
ターニングされ、半導体層２が形成される（図４（ａ）
）。
【０００４】次に、シリコンの酸化物からなる絶縁膜３
が、基板１上の全面に、例えばＣＶＤ法によって１００
ｎｍの厚さに形成される。更に絶縁膜３上にレジスト４
が形成され、半導体層２の一部である第１容量電極２ｂ
上の部分のレジストが除去される。このレジスト４をマ
スクとして、イオン注入法によって第１容量電極２ｂと
なる部分に、例えばリンが不純物として、１００ＫｅＶ
、５×１０１５ｃｍ−２の条件下でドープされる（図４
（ｂ）。尚、リンのドープを絶縁膜３を形成する前に行
ってもよい。
が、基板１上の全面に、例えばＣＶＤ法によって１００
ｎｍの厚さに形成される。更に絶縁膜３上にレジスト４
が形成され、半導体層２の一部である第１容量電極２ｂ
上の部分のレジストが除去される。このレジスト４をマ
スクとして、イオン注入法によって第１容量電極２ｂと
なる部分に、例えばリンが不純物として、１００ＫｅＶ
、５×１０１５ｃｍ−２の条件下でドープされる（図４
（ｂ）。尚、リンのドープを絶縁膜３を形成する前に行
ってもよい。
【０００５】次に、レジスト４が除去され、シリコン半
導体層２上に絶縁膜３を挟んでゲート電極６及び第２容
量電極６ａがパターン形成される。ゲート電極６は前述
のゲートバス配線２４に接続されている。第１容量電極
２ｂ、絶縁膜３及び第２容量電極６ｂにより、付加容量
２２が形成される。従って、このアクティブマトリクス
基板では、絶縁膜３が付加容量の付加容量絶縁膜として
用いられている。
導体層２上に絶縁膜３を挟んでゲート電極６及び第２容
量電極６ａがパターン形成される。ゲート電極６は前述
のゲートバス配線２４に接続されている。第１容量電極
２ｂ、絶縁膜３及び第２容量電極６ｂにより、付加容量
２２が形成される。従って、このアクティブマトリクス
基板では、絶縁膜３が付加容量の付加容量絶縁膜として
用いられている。
【０００６】次に、ゲート電極６及び第２容量電極６ａ
をマスクとして、イオン注入法によって例えばリンが不
純物として、１００ＫｅＶ、５×１０１５ｃｍ−２の条
件下でドープされる（図４（ｃ））。この不純物のイオ
ン注入により、半導体層２のゲート電極６及び第２容量
電極６ａの下方以外の部分にソース領域５ａ及びドレイ
ン領域５ｂが形成され、半導体層２のゲート電極６の下
方の部分にチャネル領域２ａが形成される。絶縁膜３は
ゲート絶縁膜として機能している。以上によりＴＦＴ２
１が形成される。
をマスクとして、イオン注入法によって例えばリンが不
純物として、１００ＫｅＶ、５×１０１５ｃｍ−２の条
件下でドープされる（図４（ｃ））。この不純物のイオ
ン注入により、半導体層２のゲート電極６及び第２容量
電極６ａの下方以外の部分にソース領域５ａ及びドレイ
ン領域５ｂが形成され、半導体層２のゲート電極６の下
方の部分にチャネル領域２ａが形成される。絶縁膜３は
ゲート絶縁膜として機能している。以上によりＴＦＴ２
１が形成される。
【０００７】次に、基板１上の全面にＣＶＤ法によって
シリコンの酸化物からなる層間絶縁膜７が形成される。 次に、ドープした不純物を活性化させるために、この基
板は例えば窒素中で９５０℃に３０分間熱処理される。 更に、層間絶縁膜７のソース領域５ａ上及びドレイン領
域５ｂ上の部分にコンタクトホールが形成され、ソース
領域５ａ上のコンタクトホール上にソースバス配線２５
が形成される。ドレイン領域５ｂ上のコンタクトホール
上及び層間絶縁膜７上には、絵素電極８が形成される（
図４（ｄ））。
シリコンの酸化物からなる層間絶縁膜７が形成される。 次に、ドープした不純物を活性化させるために、この基
板は例えば窒素中で９５０℃に３０分間熱処理される。 更に、層間絶縁膜７のソース領域５ａ上及びドレイン領
域５ｂ上の部分にコンタクトホールが形成され、ソース
領域５ａ上のコンタクトホール上にソースバス配線２５
が形成される。ドレイン領域５ｂ上のコンタクトホール
上及び層間絶縁膜７上には、絵素電極８が形成される（
図４（ｄ））。
【０００８】更に、このアクティブマトリクス基板と対
向基板との間に液晶等の表示媒体が封入され、アクティ
ブマトリクス表示装置が得られる。
向基板との間に液晶等の表示媒体が封入され、アクティ
ブマトリクス表示装置が得られる。
【０００９】
【発明が解決しようとする課題】このような表示装置で
は、絶縁膜３はＴＦＴ２１のゲート絶縁膜としての機能
と、付加容量２２の付加容量絶縁膜としての機能を果た
している。ところで、ＴＦＴ２１のゲート電極には非常
に高い電圧が印加されるので、ゲート絶縁膜には高耐圧
性が要求される。従って、ゲート絶縁膜を厚くすること
が必要となる。一方、大きな付加容量値を得るためには
、付加容量絶縁膜は薄いことが必要となる。しかし、前
述のように絶縁膜３はＴＦＴ２１のゲート絶縁膜として
も機能しているので、付加容量値を大きくするためには
、第１容量電極２ｂ及び第２容量電極６ａの面積を大き
くすることが必要となる。ところが、第１容量電極２ｂ
及び第２容量電極６ａの面積を大きくすると、開口率、
即ち表示画面の全面積に対する絵素の面積の比率が低下
してしまう。開口率が低下すると、画面が暗くなるとい
う問題点がある。
は、絶縁膜３はＴＦＴ２１のゲート絶縁膜としての機能
と、付加容量２２の付加容量絶縁膜としての機能を果た
している。ところで、ＴＦＴ２１のゲート電極には非常
に高い電圧が印加されるので、ゲート絶縁膜には高耐圧
性が要求される。従って、ゲート絶縁膜を厚くすること
が必要となる。一方、大きな付加容量値を得るためには
、付加容量絶縁膜は薄いことが必要となる。しかし、前
述のように絶縁膜３はＴＦＴ２１のゲート絶縁膜として
も機能しているので、付加容量値を大きくするためには
、第１容量電極２ｂ及び第２容量電極６ａの面積を大き
くすることが必要となる。ところが、第１容量電極２ｂ
及び第２容量電極６ａの面積を大きくすると、開口率、
即ち表示画面の全面積に対する絵素の面積の比率が低下
してしまう。開口率が低下すると、画面が暗くなるとい
う問題点がある。
【００１０】本発明はこのような問題点を解決するもの
であり、本発明の目的は、高耐圧のゲート絶縁膜を有す
るＴＦＴを備え、且つ容量値の大きな付加容量を備えた
アクティブマトリクス表示装置を提供することである。 本発明の他の目的は、そのようなアクティブマトリクス
表示装置の製造方法を提供することである。
であり、本発明の目的は、高耐圧のゲート絶縁膜を有す
るＴＦＴを備え、且つ容量値の大きな付加容量を備えた
アクティブマトリクス表示装置を提供することである。 本発明の他の目的は、そのようなアクティブマトリクス
表示装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置の製造方法は、絶縁性基板上に薄膜トラ
ンジスタと付加容量とを有するアクティブマトリクス表
示装置の製造方法であって、該基板上に、該薄膜トラン
ジスタのチャネル層と、該付加容量を構成する第１容量
電極とを形成する工程と、該チャネル層及び該第１容量
電極上の全面に第１絶縁膜を形成する工程と、該第１容
量電極上の第１絶縁膜を除去する工程と、該第１絶縁膜
及び該第１容量電極上に第２絶縁膜を形成する工程と、
該チャネル層上方の該第２絶縁膜上にゲート電極を形成
し、且つ該第１容量電極上方の該第２絶縁膜上に第２容
量電極を形成する工程と、を包含しており、そのことに
よって上記目的が達成される。
リクス表示装置の製造方法は、絶縁性基板上に薄膜トラ
ンジスタと付加容量とを有するアクティブマトリクス表
示装置の製造方法であって、該基板上に、該薄膜トラン
ジスタのチャネル層と、該付加容量を構成する第１容量
電極とを形成する工程と、該チャネル層及び該第１容量
電極上の全面に第１絶縁膜を形成する工程と、該第１容
量電極上の第１絶縁膜を除去する工程と、該第１絶縁膜
及び該第１容量電極上に第２絶縁膜を形成する工程と、
該チャネル層上方の該第２絶縁膜上にゲート電極を形成
し、且つ該第１容量電極上方の該第２絶縁膜上に第２容
量電極を形成する工程と、を包含しており、そのことに
よって上記目的が達成される。
【００１２】
【作用】本発明のアクティブマトリクス表示装置では、
ＴＦＴのゲート絶縁膜は第１絶縁膜と第２絶縁膜から構
成されている。一方、付加容量の付加容量絶縁膜は第２
絶縁膜から構成され、第１絶縁膜を有していない。従っ
て、第２絶縁膜を付加容量絶縁膜に適した層厚とすれば
、適切な容量値を有する付加容量が得られる。また、第
１絶縁膜と第２絶縁膜との合計の層厚を、ＴＦＴのゲー
ト絶縁膜として適切な値に設定すれば、高耐圧性に優れ
たゲート絶縁膜を有するＴＦＴを得ることができる。
ＴＦＴのゲート絶縁膜は第１絶縁膜と第２絶縁膜から構
成されている。一方、付加容量の付加容量絶縁膜は第２
絶縁膜から構成され、第１絶縁膜を有していない。従っ
て、第２絶縁膜を付加容量絶縁膜に適した層厚とすれば
、適切な容量値を有する付加容量が得られる。また、第
１絶縁膜と第２絶縁膜との合計の層厚を、ＴＦＴのゲー
ト絶縁膜として適切な値に設定すれば、高耐圧性に優れ
たゲート絶縁膜を有するＴＦＴを得ることができる。
【００１３】
【実施例】本発明の実施例について以下に説明する。図
１は本発明のアクティブマトリクス表示装置の一実施例
を構成するアクティブマトリクス基板の断面図である。 本実施例の表示装置の等価回路図は、前述の図３と同様
である。図２（ａ）〜（ｃ）に図１のＴＦＴの製造工程
を示す。本実施例のアクティブマトリクス表示装置を製
造工程に従って説明する。まず、ガラス等の絶縁性基板
１上の全面に、後に半導体層２となるシリコン層が減圧
ＣＶＤ法を用いて、１００ｎｍの厚さに堆積される。こ
のシリコン層がホトリソグラフィ法及びドライエッチン
グ法によってパターニングされ、半導体層２が形成され
る（図２（ａ））。
１は本発明のアクティブマトリクス表示装置の一実施例
を構成するアクティブマトリクス基板の断面図である。 本実施例の表示装置の等価回路図は、前述の図３と同様
である。図２（ａ）〜（ｃ）に図１のＴＦＴの製造工程
を示す。本実施例のアクティブマトリクス表示装置を製
造工程に従って説明する。まず、ガラス等の絶縁性基板
１上の全面に、後に半導体層２となるシリコン層が減圧
ＣＶＤ法を用いて、１００ｎｍの厚さに堆積される。こ
のシリコン層がホトリソグラフィ法及びドライエッチン
グ法によってパターニングされ、半導体層２が形成され
る（図２（ａ））。
【００１４】次に、シリコン酸化物からなる第１絶縁膜
３ａが、半導体層２を覆って基板１上の全面にＣＶＤ法
によって形成される。第１絶縁膜３ａの厚さは５０ｎｍ
である。この第１絶縁膜３ａ上の全面にレジスト４が形
成され、後に半導体層２の第１容量電極２ｂとなる部分
上の該レジスト４が除去される。次に、このレジスト４
をマスクとして、第１容量電極２ｂとなる部分上の第１
絶縁膜３ａが除去される（図２（ｂ））。
３ａが、半導体層２を覆って基板１上の全面にＣＶＤ法
によって形成される。第１絶縁膜３ａの厚さは５０ｎｍ
である。この第１絶縁膜３ａ上の全面にレジスト４が形
成され、後に半導体層２の第１容量電極２ｂとなる部分
上の該レジスト４が除去される。次に、このレジスト４
をマスクとして、第１容量電極２ｂとなる部分上の第１
絶縁膜３ａが除去される（図２（ｂ））。
【００１５】次に、レジスト４が除去され、第１絶縁膜
３ａを覆って基板１上の全面に、シリコンの酸化物から
なる第２絶縁膜３ｂが５０ｎｍの厚さに形成される。従
って、半導体層２の第１容量電極２ｂの部分上には、第
２絶縁膜３ｂのみが存在し、第１絶縁膜３ａは存在しな
い。
３ａを覆って基板１上の全面に、シリコンの酸化物から
なる第２絶縁膜３ｂが５０ｎｍの厚さに形成される。従
って、半導体層２の第１容量電極２ｂの部分上には、第
２絶縁膜３ｂのみが存在し、第１絶縁膜３ａは存在しな
い。
【００１６】次に、イオン注入法によって第１容量電極
２ｂとなる部分に、例えばリンが不純物として、６０Ｋ
ｅＶ、５×１０１５ｃｍ−２の条件下でドープされる。 次に、シリコン半導体層２上に、第１絶縁膜３ａ及び第
２絶縁膜３ｂを挟んでゲート電極６がパターン形成され
、同時に第２絶縁膜３ｂを挟んで第２容量電極６ａがパ
ターン形成される。ゲート電極６は前述の図３に示すゲ
ートバス配線２４に接続されている。第１容量電極２ｂ
、第２絶縁膜３ｂ及び第２容量電極６ｂにより、付加容
量２２が形成される。従って、このアクティブマトリク
ス基板では、第２絶縁膜３ｂのみが付加容量の付加容量
絶縁膜として用いられている。
２ｂとなる部分に、例えばリンが不純物として、６０Ｋ
ｅＶ、５×１０１５ｃｍ−２の条件下でドープされる。 次に、シリコン半導体層２上に、第１絶縁膜３ａ及び第
２絶縁膜３ｂを挟んでゲート電極６がパターン形成され
、同時に第２絶縁膜３ｂを挟んで第２容量電極６ａがパ
ターン形成される。ゲート電極６は前述の図３に示すゲ
ートバス配線２４に接続されている。第１容量電極２ｂ
、第２絶縁膜３ｂ及び第２容量電極６ｂにより、付加容
量２２が形成される。従って、このアクティブマトリク
ス基板では、第２絶縁膜３ｂのみが付加容量の付加容量
絶縁膜として用いられている。
【００１７】次に、ゲート電極６及び第２容量電極６ａ
をマスクとして、イオン注入法によって例えばリンが不
純物として、１００ＫｅＶ、５×１０１５ｃｍ−２の条
件下でドープされる（図２（ｃ））。この不純物のイオ
ン注入により、半導体層２のゲート電極６及び第２容量
電極６ａの下方以外の部分にソース領域５ａ及びドレイ
ン領域５ｂが形成され、半導体層２のゲート電極６の下
方の部分にチャネル領域２ａが形成される。本実施例で
は第１絶縁膜３ａ及び第２絶縁膜３ｂがゲート絶縁膜と
して機能している。以上によりＴＦＴ２１が形成される
。
をマスクとして、イオン注入法によって例えばリンが不
純物として、１００ＫｅＶ、５×１０１５ｃｍ−２の条
件下でドープされる（図２（ｃ））。この不純物のイオ
ン注入により、半導体層２のゲート電極６及び第２容量
電極６ａの下方以外の部分にソース領域５ａ及びドレイ
ン領域５ｂが形成され、半導体層２のゲート電極６の下
方の部分にチャネル領域２ａが形成される。本実施例で
は第１絶縁膜３ａ及び第２絶縁膜３ｂがゲート絶縁膜と
して機能している。以上によりＴＦＴ２１が形成される
。
【００１８】次に、基板１上の全面にＣＶＤ法によって
シリコンの酸化物からなる層間絶縁膜７が形成される。 次に、ドープした不純物を活性化させるために、この基
板は例えば窒素中で９５０℃に３０分間熱処理される。 更に、層間絶縁膜７のソース領域５ａ上及びドレイン領
域５ｂ上の部分にコンタクトホールが形成され、ソース
領域５ａ上のコンタクトホール上にソースバス配線２５
が形成される。ドレイン領域５ｂ上のコンタクトホール
上及び層間絶縁膜７上には絵素電極８が形成され、図１
のアクティブマトリクス基板が得られる。
シリコンの酸化物からなる層間絶縁膜７が形成される。 次に、ドープした不純物を活性化させるために、この基
板は例えば窒素中で９５０℃に３０分間熱処理される。 更に、層間絶縁膜７のソース領域５ａ上及びドレイン領
域５ｂ上の部分にコンタクトホールが形成され、ソース
領域５ａ上のコンタクトホール上にソースバス配線２５
が形成される。ドレイン領域５ｂ上のコンタクトホール
上及び層間絶縁膜７上には絵素電極８が形成され、図１
のアクティブマトリクス基板が得られる。
【００１９】更に、このアクティブマトリクス基板と対
向基板との間に液晶等の表示媒体が封入され、アクティ
ブマトリクス表示装置が得られる。
向基板との間に液晶等の表示媒体が封入され、アクティ
ブマトリクス表示装置が得られる。
【００２０】本実施例のアクティブマトリクス表示装置
では、第１絶縁膜３ａ及び第２絶縁膜３ｂが、ＴＦＴ２
１のゲート絶縁膜として用いられている。第１絶縁膜３
ａ及び第２絶縁膜３ｂの層厚は、それぞれ５０ｎｍであ
り、これらを合計したゲート絶縁膜としての層厚は、１
００ｎｍである。この値は前述の図４（ｄ）の従来例の
ゲート絶縁膜の層厚と同じである。一方、本実施例の表
示装置では、第２絶縁膜３ｂのみが付加容量２２の付加
容量絶縁膜として機能している。従って、本実施例の表
示装置に於ける付加容量絶縁膜の層厚は、図４（ｄ）の
従来例に於ける付加容量絶縁膜の２分の１となる。従っ
て、本実施例では第１容量電極２ｂ及び第２容量電極６
ａの面積を小さく設定しても、図４（ｄ）の従来例に於
ける付加容量の容量値を確保でき、付加容量２２を設け
たことによる開口率の低下の影響を小さくすることがで
きる。即ち、明るい表示画面が得られる。
では、第１絶縁膜３ａ及び第２絶縁膜３ｂが、ＴＦＴ２
１のゲート絶縁膜として用いられている。第１絶縁膜３
ａ及び第２絶縁膜３ｂの層厚は、それぞれ５０ｎｍであ
り、これらを合計したゲート絶縁膜としての層厚は、１
００ｎｍである。この値は前述の図４（ｄ）の従来例の
ゲート絶縁膜の層厚と同じである。一方、本実施例の表
示装置では、第２絶縁膜３ｂのみが付加容量２２の付加
容量絶縁膜として機能している。従って、本実施例の表
示装置に於ける付加容量絶縁膜の層厚は、図４（ｄ）の
従来例に於ける付加容量絶縁膜の２分の１となる。従っ
て、本実施例では第１容量電極２ｂ及び第２容量電極６
ａの面積を小さく設定しても、図４（ｄ）の従来例に於
ける付加容量の容量値を確保でき、付加容量２２を設け
たことによる開口率の低下の影響を小さくすることがで
きる。即ち、明るい表示画面が得られる。
【００２１】
【発明の効果】本発明のアクティブマトリクス表示装置
では、第１絶縁膜及び第２絶縁膜を設けている。そして
、第１絶縁膜及び第２絶縁膜によってゲート絶縁膜を構
成し、第２絶縁膜によって付加容量絶縁膜を構成するこ
とにより、ゲート絶縁膜の層厚にかかわらず付加容量絶
縁膜の層厚を小さくすることができる。従って、本発明
によれば、明るい表示画面を有するアクティブマトリク
ス表示装置を提供することができる。
では、第１絶縁膜及び第２絶縁膜を設けている。そして
、第１絶縁膜及び第２絶縁膜によってゲート絶縁膜を構
成し、第２絶縁膜によって付加容量絶縁膜を構成するこ
とにより、ゲート絶縁膜の層厚にかかわらず付加容量絶
縁膜の層厚を小さくすることができる。従って、本発明
によれば、明るい表示画面を有するアクティブマトリク
ス表示装置を提供することができる。
【図１】本発明のアクティブマトリクス表示装置に用い
られる、アクティブマトリクス基板の断面図である。
られる、アクティブマトリクス基板の断面図である。
【図２】（ａ）〜（ｃ）は図１のアクティブマトリクス
基板の製造工程を示す断面図である。
基板の製造工程を示す断面図である。
【図３】アクティブマトリクス表示装置の等価回路図で
ある。
ある。
【図４】（ａ）〜（ｄ）は従来のアクティブマトリクス
基板の製造工程を示す断面図である。
基板の製造工程を示す断面図である。
１ 絶縁性基板
２ 半導体層
２ａ チャネル層
２ｂ 第１容量電極
３ａ 第１絶縁膜
３ｂ 第２絶縁膜
４ レジスト
５ａ ソース領域
５ｂ ドレイン領域
６ ゲート電極
６ａ 第２容量電極
７ 層間絶縁膜
８ 絵素電極
２１ 薄膜トランジスタ
２２ 付加容量
Claims (1)
- 【請求項１】絶縁性基板上に薄膜トランジスタと付加容
量とを有するアクティブマトリクス表示装置の製造方法
であって、該基板上に、該薄膜トランジスタのチャネル
層と、該付加容量を構成する第１容量電極とを形成する
工程と、該チャネル層及び該第１容量電極上の全面に第
１絶縁膜を形成する工程と、該第１容量電極上の第１絶
縁膜を除去する工程と、該第１絶縁膜及び該第１容量電
極上に第２絶縁膜を形成する工程と、該チャネル層上方
の該第２絶縁膜上にゲート電極を形成し、且つ該第１容
量電極上方の該第２絶縁膜上に第２容量電極を形成する
工程と、を包含するアクティブマトリクス表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40444490A JP2618534B2 (ja) | 1990-12-20 | 1990-12-20 | アクティブマトリクス表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40444490A JP2618534B2 (ja) | 1990-12-20 | 1990-12-20 | アクティブマトリクス表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219736A true JPH04219736A (ja) | 1992-08-10 |
| JP2618534B2 JP2618534B2 (ja) | 1997-06-11 |
Family
ID=18514121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40444490A Expired - Lifetime JP2618534B2 (ja) | 1990-12-20 | 1990-12-20 | アクティブマトリクス表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618534B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1022786A2 (en) * | 1999-01-21 | 2000-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| WO2001040856A1 (en) * | 1999-12-01 | 2001-06-07 | Koninklijke Philips Electronics N.V. | Active matrix substrate for liquid crystal display and method of manufacture for making the same |
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6639244B1 (en) | 1999-01-11 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US6690063B2 (en) | 1994-06-14 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor integrated circuit and method for forming the same |
| US6906347B2 (en) | 1999-01-11 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7189994B2 (en) | 2002-10-07 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2007142445A (ja) * | 1999-01-11 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2009124159A (ja) * | 2004-06-29 | 2009-06-04 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| US7659578B2 (en) | 2004-10-12 | 2010-02-09 | Samsung Mobile Display Co., Ltd. | Semiconductor device having variable thickness insulating film and method of manufacturing same |
-
1990
- 1990-12-20 JP JP40444490A patent/JP2618534B2/ja not_active Expired - Lifetime
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US6297518B1 (en) | 1994-06-02 | 2001-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6495858B1 (en) | 1994-06-02 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having thin film transistors |
| US6690063B2 (en) | 1994-06-14 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor integrated circuit and method for forming the same |
| US7473968B2 (en) | 1999-01-11 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a thin film transistor and a storage capacitor |
| US6906347B2 (en) | 1999-01-11 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6639244B1 (en) | 1999-01-11 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2007142445A (ja) * | 1999-01-11 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4558707B2 (ja) * | 1999-01-11 | 2010-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1022786B1 (en) * | 1999-01-21 | 2010-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6890784B2 (en) | 1999-01-21 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7727836B2 (en) | 1999-01-21 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7208766B2 (en) | 1999-01-21 | 2007-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7414267B2 (en) | 1999-01-21 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| EP1022786A2 (en) * | 1999-01-21 | 2000-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
| JP2000353811A (ja) * | 1999-04-07 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| WO2001040856A1 (en) * | 1999-12-01 | 2001-06-07 | Koninklijke Philips Electronics N.V. | Active matrix substrate for liquid crystal display and method of manufacture for making the same |
| US7365386B2 (en) | 2000-01-26 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7189994B2 (en) | 2002-10-07 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009124159A (ja) * | 2004-06-29 | 2009-06-04 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ |
| US9070716B2 (en) | 2004-06-29 | 2015-06-30 | Samsung Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| US9947771B2 (en) | 2004-06-29 | 2018-04-17 | Samsung Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| US7659578B2 (en) | 2004-10-12 | 2010-02-09 | Samsung Mobile Display Co., Ltd. | Semiconductor device having variable thickness insulating film and method of manufacturing same |
| JP2009192872A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2618534B2 (ja) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| JPH05129608A (ja) | 半導体装置 | |
| JP2618534B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
| KR100787140B1 (ko) | 액정 디스플레이를 위한 트랜지스터 기판과 그 제작 방법, 및 액정 디스플레이와 그 제작 방법 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP2798537B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0561071A (ja) | 液晶表示装置 | |
| JPH0792499A (ja) | アクティブマトリクスパネルおよびその製造方法 | |
| JPH04311066A (ja) | 半導体装置の製造方法 | |
| JPH07146489A (ja) | 液晶表示装置 | |
| JP3087363B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| JPH04233512A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07273345A (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH06275644A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04307941A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07221317A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0487339A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |