KR100817215B1 - 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents
자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100817215B1 KR100817215B1 KR1020060119863A KR20060119863A KR100817215B1 KR 100817215 B1 KR100817215 B1 KR 100817215B1 KR 1020060119863 A KR1020060119863 A KR 1020060119863A KR 20060119863 A KR20060119863 A KR 20060119863A KR 100817215 B1 KR100817215 B1 KR 100817215B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gate
- electrode
- substrate
- layer
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229920000642 polymer Polymers 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 5
- 239000011147 inorganic material Substances 0.000 claims abstract description 5
- 239000011368 organic material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 75
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- 239000012212 insulator Substances 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000000615 nonconductor Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract 4
- 229920000767 polyaniline Polymers 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229920000052 poly(p-xylylene) Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기물 혹은 고분자 전계 효과 트랜지스터의 전하이동도 및 성능 개선을 위한 새로운 형태의 유기물 전계 효과 트랜지스터 및 그 제조 방법에 관한 것으로, 본 유기물 전계 효과 트랜지스터는 기판상에 감광 고분자 박막을 이용하여 형성된 게이트 전극; 상기 기판과 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 전극과 상호 중첩되지 않도록 상기 게이트 절연층 상에 채널 영역을 사이에 두고 형성되는 소스 전극 및 드레인 전극; 및 상기 채널 영역의 상기 게이트 절연층 상에 형성되는 유기 반도체층을 포함하는 것으로, 소스 및 드레인 전극 사이의 채널 영역과 게이트 전극을 자기 정렬된(self-aligned) 방식으로 제조하는데 그 특징이 있다.
이에 따라, 진공 증착과 포토리소그래피 같은 공정들을 이용해 제조된 자기정렬 형태의 전극 구조물들을 이용하여 기생 정전용량(parasitic capacitance)이 없는 유기물 전계 효과 트랜지스터 소자의 구현이 가능하고 소자의 성능 개선을 이룰 수 있다.
유기물 전계효과 트랜지스터, 감광 고분자, 자기정렬, 기생 정전용량, 전하 이동도
Description
도 1a 및 도 1b는 종래 유기물 전계 효과 트랜지스터 소자를 설명하기 위한 평면도 및 측단면도이다.
도 2a 및 도 2b는 본 발명에 따른 유기물 전계 효과 트랜지스터 소자를 설명하기 위한 평면도 및 측단면도이다.
도 3a 내지 도 3i는 본 발명의 제1 실시 예에 따른 유기 전계 트랜지스터의 제작 순서를 나타내는 제작 공정도이다.
도 4a 내지 도 4h는 본 발명의 제2 실시 예에 따른 유기 전계 트랜지스터의 제작 순서를 나타내는 제작 공정도이다.
도 5a 내지 도 5j는 본 발명의 제3 실시 예에 따른 유기 전계 트랜지스터의 제작 순서를 나타내는 제작 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
201, 301: 기판 202, 302: 게이트 전극층
203, 303: 게이트 절연층 204, 304: 전극층
206, 207: 소스 및 드레인 전극 208, 309: 채널영역
209, 309: 금속박막 210, 310: 게이트 전극
211, 311: 유기물 반도체층
본 발명은 유기물 전계 효과 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 소스, 드레인 전극 사이의 채널영역과 게이트 전극을 자기 정렬된(self-aligned) 형태로 제조하여 기생 정전용량을 갖지 않는 유기물 전계 효과 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 유기물 전계 효과 트랜지스터는 기판상에 형성된 게이트, 절연층에 의해 게이트와 전기적으로 절연된 소스 및 드레인 전극들, 소스 및 드레인 사이의 절연층 상에 형성된 유기물 반도체층으로 이루어진다. 유기물 반도체층과 절연층 상의 계면은 전하들이 이동할 수 있는 채널 영역이 되고, 소스 및 드레인에 전압을 인가하면 낮은 전압 조건에서는 인가된 전압에 비례하는 양의 전류가 흐르게 되며 이것의 크기는 게이트에 인가된 전압에 의해 제어된다.
도 1a 및 도 1b는 종래 유기물 전계 효과 트랜지스터 소자를 설명하기 위한 평면도 및 측단면도이다.
도 1a 및 도 1b를 참조하면, 종래 유기물 전계 효과 트랜지스터 소자(100)는 기판(101) 상에 형성된 게이트 전극(102), 게이트 전극(102) 상에 형성된 절연층(103), 절연층(103) 상에 형성된 소스 전극 및 드레인 전극(104,105)과, 소스 및 드레인 전극(104, 105) 사이에 형성된 반도체층(106)을 포함한다. 종래 유기물 전계 효과 트랜지스터 소자(100)는 소스 및 드레인 전극(104, 105) 사이에 형성된 반도체층(106)의 채널 영역과 이 영역의 전하들을 조절하는 게이트 전극(102) 간의 정렬되지 않은(mis-align) 상태를 피하기 위해, 제작 과정 중에 게이트 전극(102)과 다른 전극들(104, 105) 사이를 일정 정도 중첩시켜서 제작한다.
예를 들어, 포토리소그래피 공정을 사용하여 소스-드레인/게이트 절연층/게이트 전극 구조의 트랜지스터를 제작하는 경우에, 우선, 게이트용 포토마스크를 통해 게이트 전극의 형태를 만들고, 게이트 전극 상에 차례로 게이트 절연층을 만든 다음 채널 전극용 포토마스크를 이용하여 소스-드레인 전극을 제조한다. 이때, 마스크 정렬의 오차 한계(margin)를 염두에 두고 제작하면, 도 1a 및 도 1b의 경우에 나타난 것처럼, 소스-게이트와 드레인-게이트 전극 간에 기생 커패시터가 나타난다.
도 1a를 참조하면, a1, b1, b2 및 a2를 연결한 사각형 면적이 드레인-게이트 전극 간에 기생 커패시터 면적이다. 기생 커패시터의 면적이 없도록 각각의 포토마스크를 설계한다면 여러 번의 포토 리소그래피 공정들을 미스 얼라인 없이 수행하여 트랜지스터를 제작해야 하는데 이것은 실질적으로 용이하지 않다. 종래의 유기 전계 효과 트랜지스터는 포토 리소그래피와 진공증착법을 통하여 게이트 전극과 절연층, 소스 전극, 드레인 전극을 적층시켜 만드는 데, 일반적으로 정렬 문제로 인하여 게이트-소스 간과 게이트-드레인 간의 중첩을 갖는 구조로 형성된다. 예를 들면, 브라운 등에 의해 발표된 논문 "Logic Gates Made from Polymer Transistors and Their Use in Ring Oscillators" A. R. Brown, A. Pomp, C. M. Hart, D. M. de Leeuw, Philips Research Laboratories Netherlands, Science, (1995) Vol 270, pp.972-974)과, 클라우크 등에 의해 발표된 논문 “Contact resistance in organic thin film transistors” Hagen Klauk, Guunter Schmid, Wolfgang Radlik, Werner Weber, Lisong Zhou, Chris D. Sheraw, Jonathan A. Nichols, Thomas N. Jackson, Infineon Technologies, Germany, Solid-State Electronics, (2003) Vol 47, pp 297-301에는 유기물 전계 효과 트랜지스터 소자와 이를 이용한 전자 회로(electronic circuits)에 대한 연구결과를 개시되어 있다.
그러나, 상기 논문들 역시 유기물 반도체와 소스나 드레인 간의 접촉 저항을 감소시켜 소자의 성능을 개선할 수 있다는 것이 개시되어 있기는 하지만, 기생 저항과 커패시터(capacitor)를 갖는 구조로 인한 고주파수 구동에 따른 문제점은 여전히 드러났다. 이와 유사한 많은 연구들이 실리콘(Si) 기판, 유리 기판, 플라스틱 기판상에 소스와 드레인 전극과 게이트 전극이 일부분 겹치는 구조의 트랜지스터 형태로 진행되어 왔는데, 이로 인하여 발생되는 소스-게이트 사이와 드레인-게이트 사이의 기생 커패시터와 기생 저항이 유기물 전자회로의 라디오 주파수(radio-frequency: rf) 같은 고주파수 영역에서 응답속도를 떨어뜨리는 문제점을 나타냈다.
전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은, 진공증착법과 잉크젯 프린팅 방법에서 적용할 수 있는 자기 정렬된 형태의 유기물 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명의 목적은 감광 고분자 박막을 이용하여 게이트 전극으로 이용하고, 게이트 전극과 소스 및 드레인 전극이 중첩되지 않도록 형성하여 기생 커패시턴스를 줄이는 유기물 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 유기물 전계 효과 트랜지스터는 기판상에 감광 고분자 박막을 이용하여 형성된 게이트 전극; 상기 기판과 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 전극과 상호 중첩되지 않도록 상기 게이트 절연층 상에 채널 영역을 사이에 두고 형성되는 소스 전극 및 드레인 전극; 및 상기 채널 영역의 상기 게이트 절연층 상에 형성되는 유기 반도체층을 포함한다.
바람직하게, 상기 감광 고분자 박막은 광개시제를 포함하며, 자외선을 조사하면 전도도가 변하는 물질을 이용한다. 상기 감광 고분자 박막은 상기 전도도가 도체에서 부도체로 변하는 박막 또는 상기 전도도가 부도체에서 도체로 변하는 박막 중 하나이다. 상기 감광 고분자 박막은 포토 폴리머(photo polymer: PP) 또는 인버스 포토 폴리머(inverse photo polymer: IPP)를 사용한다. 상기 게이트 절연체층은 투명성을 띠는 유기 물질이나 무기 물질을 이용한다. 상기 소스 전극 및 드레인 전극은 투명 전극층(transparent electrode)을 이용한다.
본 발명의 다른 일 측면에 따르면, 본 유기 전계 효과 트랜지스터의 제조방법은 (a) 기판상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 전극층을 순차적으로 적층하는 단계; (b) 소스와 드레인 전극의 폭이 형성되도록 상기 전극층을 패터닝하는 단계; (c) 상기 패터닝된 전극층이 형성된 상기 기판 상에 포토레지스트를 도포하고 패터닝하여 채널 영역과 게이트 전극이 형성될 영역을 제거하는 단계; (d) 상기 포토레지스트의 제거 영역을 통해 노출된 상기 전극층을 식각하여 상기 소스 및 드레인 전극 사이에 상기 채널 영역을 형성하는 단계; (e) 상기 포토레지스트가 형성된 상기 기판 전면에 금속박막을 증착하는 단계; (f) 리프트 오프 공정을 이용하여 상기 남아있는 포토레지스트를 제거하여 게이트용 마스크 역할을 수행하는 상기 금속박막을 패터닝하는 단계; (g) 상기 게이트 전극을 형성하기 위해, 상기 패터닝된 금속 박막이 형성된 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막의 전도도를 변화시켜 게이트 전극을 형성하는 단계; (h) 식각 공정을 이용하여 마스크 역할을 수행하는 상기 금속 박막을 제거하는 단계; 및 (i) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함한다.
본 발명의 또 다른 일 측면에 따르면, 본 유기 전계 효과 트랜지스터의 제조방법은, (a) 기판 상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 금속박막을 순차적으로 적층하는 단계; (b) 상기 금속 박막 상에 포토레지스트를 도포하고 게이트 형상의 마스크와 포토리소그래피 공정을 사용하여 채널 크기의 게이트 넓이를 갖는 게이트 전극이 형성되도록 상기 포토레지스트를 패터닝하는 단계; (c) 식각 공정과 상기 패터닝된 포토레지스트를 이용하여 노출된 상기 금속박막을 제거하여 게이트용 마스크 역할을 수행하는 금속박막 패턴을 형성하는 단계; (d) 상기 패터닝된 금속박막이 형성된 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막을 절연체층으로 변화시켜 게이트 전극을 형성하는 단계; (e) 상기 포토레지스트가 형성된 기판 상부에 전극층을 증착하는 단계; (f) 리프트 오프 공정을 이용하여 상기 포토레지스트를 제거하는 단계; (g) 상기 포토레지스트를 이용하여 노출된 상기 금속박막을 식각하여 상기 소스 및 드레인 전극 사이에 채널 영역을 형성하는 단계; (h) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함한다.
본 발명의 또 다른 일 측면에 따르면, 본 유기 전계 효과 트랜지스터의 제조방법은, (a) 기판 상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 전극층을 순차적으로 적층하는 단계; (b) 상기 게이트 절연체층 상에 형성된 상기 전극층을 패터닝하여 채널영역에서 소스와 드레인의 폭이 형성되도록 패터닝하는 단계; (c) 상기 패터닝된 전극층이 형성된 상기 기판 상에 금속 박막을 증착하는 단계; (d) 상기 금속박막 상에 포토레지스트를 도포하고 게이트 형상의 마스크와 포토리소그래피 공정을 사용하여 채널 크기의 게이트 넓이를 갖는 게이트 전극이 형성되 도록 상기 포토레지스트를 패터닝하는 단계; (e) 식각 공정을 이용하여 노출된 상기 금속박막을 제거하는 단계; (f) 식각 공정을 이용하여 상기 금속박막 제거 후에 노출된 상기 전극층을 제거하는 단계; (g) 상기 전극층 및 상기 금속박막이 제거된 다음, 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막을 변화시켜 게이트 전극을 형성하는 단계; (h) 리프트 오프 공정을 이용하여 상기 기판 상에 남아있는 상기 포토레지스트를 제거하는 단계; (i) 식각 공정을 이용하여 상기 기판 상에 남아있는 상기 금속박막을 제거하는 단계; 및 (j) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함한다.
바람직하게, 상기 유기물 반도체층을 형성하는 단계 전에, 상기 게이트 전극 중 일부를 외부로 노출시켜 배선을 제조하는 단계를 더 포함한다. 상기 감광 고분자 박막은 포토 폴리머(photo polymer: PP) 또는 인버스 포토 폴리머(inverse photo polymer: IPP)를 사용한다. 상기 게이트 절연체층은 투명성을 띠는 유기 물질이나 무기 물질을 이용한다. 상기 전극층은 투명 전극층(transparent electrode)을 이용한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다.
도 2a 및 도 2b는 본 발명에 따른 유기물 전계 효과 트랜지스터 소자를 설명하기 위한 평면도 및 측단면도이다.
본 발명에 따른 유기물 전계 효과 트랜지스터(200)는 기판(201), 기판(201) 상에 형성된 게이트 전극(210), 게이트 전극(210)과 감광 고분자 박막(202) 상에 형성된 절연층(203), 절연층(203) 상에 형성되는 소스 및 드레인 전극(206, 207) 및 반도체층(211)을 포함한다. 본 유기물 전계 효과 트랜지스터(200)에서는 게이트 전극(210)과 소스 및 드레인 전극(206, 207)이 중첩되지 않게 제작함으로써, 한 번의 포토리소그래피 공정을 이용하며, 이를 통해, 드레인-게이트 전극 및 소스-게이트 전극 간의 미스-얼라인(misalign)을 피할 수 있다. 도 2a에 개시된 직선 c1c2와 직선 d1d2의 패터닝이 동시에 진행된다. 게이트 전극(210)과 소스 및 드레인 전극(206, 207)의 중첩되지 않도록 하기 위해서, 게이트 전극층(202)은 광개시제(photoinitiator)를 첨가한 폴리아닐린(Polyaniline, PANI)과 같은 감광 고분자 박막을 사용하고, 게이트 절연체(203)는 투명한 유기 박막이나 무기 박막을 사용하고, 소스와 드레인 전극(206, 207)은 산화인듐막(Iudium tin oxide, ITO)와 같은 투명 전극이나 금속을 포함한 도체를 사용한다.
이하, 도 2a 및 도 2b에 개시된 본 발명에 따른 유기 전계 트랜지스터를 제작하는 과정을 제1 내지 제3 실시 예를 통해 구체적으로 설명한다.
도 3a 내지 도 3i는 본 발명의 제1 실시 예에 따른 유기 전계 트랜지스터의 제작 순서를 나타내는 제작 공정도이다. 상기 제작 과정은 전도성을 띠는 유기물, 무기물 전극들과 절연층을 증착하는 과정 및 포토 리소그래피를 이용하여 전극을 패터닝하는 과정을 순차적으로 나타낸 것이다. 각 도면은 평면도와 Ⅰ-Ⅰ'선에 따른 부분 확대 단면도가 개시되어 있다.
우선, 도 3a를 참조하면, 본 실시 예에 따른 유기 전계 트랜지스터(300)를 제작하기 위해서, 기판(301)을 준비하고, 기판(301) 상에 게이트 전극층(302), 게이트 절연체층(303), 및 전극층(304)을 순차적으로 적층한다. 준비된 기판(301)은 열증착법(thermal evaporation)으로 300㎚ 두께로 SiO2박막이 증착된 실리콘(Si) 기판이며, 기판(301) 상에 형성된 게이트 전극 층(302)은 자외선에 의해 상태가 변화하는 감광 고분자 박막이다. 예컨대, 감광 고분자 박막은 사진 폴리머(Photo-polymer; PP) 층으로 광개시제(photo initiator)를 첨가한 폴리아닐린(PANI) 박막이다. 광개시제가 첨가된 폴리아닐린 박막의 전도도는 약 103 Ω/□이다.
게이트 전극층(302) 상에 형성되는 게이트 절연체층(303)은 투명성을 띠는 유기 박막(예를 들면, Parylene 박막) 또는 무기 박막(예를 들면, SiO2 박막)을 이용하여 투명한 게이트 절연체(Transparent Dielectric, TD)로 증착하고, 게이트 절연체층(303) 상에 형성되는 전극층(304)은 산화인듐막(ITO)과 같은 투명 전극층(Transparent Electrode, TE)으로 증착한다.
다음, 도 3b를 참조하면, 증착된 투명 전극층(304)을 포토리소그래피 공정을 사용하여 채널 영역에서 소스와 드레인 전극(304a)의 폭(width)이 형성되도록 패터닝한다. 이때 패터닝된 소스와 드레인 전극 영역(304a)은 채널이 형성되는 부분을 제외한 나머지 부분, 즉 패드 부분까지 형성된 상태가 된다.
도 3c를 참조하면, 게이트 절연층(303)과 그 상부에 소스와 드레인 전극 영역(304a)이 형성된 기판(301) 상에 포토레지스트(305,Photoresist; PR, 예를 들면, AZ5214)를 도포하고, 후 형성될 채널영역과 게이트 전극 부분의 패턴을 마스크와 포토 리소그래피 공정을 사용하여 선택적으로 제거한다.
도 3d를 참조하면, 포토레지스트(Photoresist, PR)가 제거된 부분에 드러난 투명 전극층(304a)을 건식 또는 습식의 식각 공정을 사용하여 선택적으로 제거한다. 상기 식각 공정을 통하여 소스 및 드레인 전극(306,307)이 분리 형성되며, 그 사이에 트랜지스터의 채널 영역(308)이 형성된다.
도 3e를 참조하면, 식각 공정을 통해 소스와 드레인 전극(306, 307)이 분리 형성된 다음, 포토레지스트(305)와 노출된 게이트 절연체층(303) 상에는 열증착법으로 금속박막(309)이 증착된다. 이때, 금속박막(309)은 알루미늄(Al)과 같은 금속을 이용한다.
도 3f를 참조하면, 금속박막(309)이 증착된 다음, 기판(301) 상부에 남아있는 포토레지스트(305,Photoresist; PR)를 리프트 오프(lift off) 공정으로 제거한다. 제거된 후에 남아있는 금속박막(309)은 자외선을 조사하는 다음 단계에서 게이트용 마스크 역할을 수행할 수 있다.
도 3g를 참조하면, 광개시제(photoinitiator)가 첨가된 폴리아닐린(PANI) 박막으로 형성된 게이트 전극층(302)에 대의 자외선을 조사하면, 상기 박막의 고분자 상태가 변하면서 전도도가 약 103 Ω/□에서 약 1014 Ω/□으로 커지게 된다. 일반적으로, 게이트 전극층(302)의 두께와 패터닝 사이즈에 따라 자외선 조사 시간을 조절할 수 있으며, 다른 자외선 파장에 대해 반응하도록 광개시제를 선택하면 그 목적에 맞게 다양한 파장의 자외선을 사용할 수 있다. 본 실시 예에서는 금속 형태의 고분자 박막이 절연체 상으로 바뀌게 되는 원리를 이용한다. 이러한 원리를 이용하여 자외선이 마스크로 가려진 부분(또는, 게이트 전극 부분)을 제외한 나머지 부분에 조사되면 포토 폴리머층(PP층)인 폴리아닐린(PANI) 박막에서 전극 역할을 하는 부분, 즉, 게이트 전극(310)이 패터닝되는 것이다.
도 3h를 참조하면, 자외선을 조사하여 게이트 전극(310)이 형성되면, 건식 또는 습식의 식각 공정을 사용하여 기판(301) 상에 남아있는 금속박막(309)을 제거한다. 전술한 공정들을 통하여 기생 커패시터가 없는 소스 및 드레인 전극(306, 307)과 게이트 전극(310)이 형성된다.
마지막으로, 도 3i를 참조하면, 형성된 게이트 전극(310)의 일부분을 외부로 노출하여 배선하고, 채널영역(308)과 소스 및 드레인 전극(306,307) 상에 유기물 반도체층(311)을 도포한다. 도 3a 내지 도 3i를 참조하여, 전술한 모든 공정을 수행하면, 게이트 전극(310)과 소스 및 드레인 전극(306, 306)이 중첩되지 않는, 즉, 기생 커패시턴스가 없는 유기물 전계효과 트랜지스터를 제작할 수 있다.
도 4a 내지 도 4h는 본 발명의 제2 실시 예에 따른 유기 전계 트랜지스터(400)의 제작 순서를 나타내는 제작 공정도이다. 도 4a 내지 도 4h의 과정은 전도성을 띠는 유기물, 무기물 전극들과 절연층을 증착하는 과정과 포토리소그래피를 이용하여 전극을 패터닝하는 과정을 나타낸 것이다. 각 도면은 평면도와 Ⅱ-Ⅱ'선 에 따른 부분 확대 단면도가 개시되어 있다. 전술한 도 3a 내지 3i와 동일한 구성요소에 대해서는 동일한 참조 번호를 부여하여 설명한다.
우선, 도 4a를 참조하면, 본 실시 예에 따른 유기 전계 트랜지스터를 제작하기 위해서, 기판(301)을 준비하고, 기판(301) 상에 게이트 전극층(302), 게이트 절연체층(303), 및 금속박막(309)을 순차적으로 적층한다. 준비된 기판(301)은 열증착법(thermal evaporation)으로 300㎚ 두께로 SiO2박막이 증착된 실리콘(Si) 기판이며, 기판(301) 상에 형성된 게이트 전극층(302)은 자외선에 의해 상태가 변화하는 감광 고분자 박막을 이용한다. 예컨대, 감광 고분자 박막은 포토 폴리머(Photo-polymer; PP)층으로 광개시제(photoinitiator)를 첨가한 폴리아닐린(PANI) 박막이다. 광개시제가 첨가된 폴리아닐린 박막은 전도도는 약 103 Ω/□이다.
게이트 전극층(302) 상에 형성되는 게이트 절연체층(303)은 투명성을 띠는 유기 박막(예를 들면, Parylene 박막) 또는 무기 박막(예를 들면, SiO2 박막)을 이용하여 투명한 게이트 절연체(Transparent Dielectric, TD)로 증착하고, 게이트 절연체층(303) 상에 형성되는 금속박막(309)은 알루미늄(Al)과 같은 금속을 이용하여 증착한다.
다음, 도 4b를 참조하면, 증착된 금속 박막(309) 상에 포토레지스트(305, Photoresist; PR, 예를 들면, AZ5214)를 도포하고 게이트 형상의 마스크와 포토리소그래피 공정을 사용하여 게이트 전극 모양으로 패터닝한다. 게이트 전극 모양의 넓이는 채널의 간격(length)과 같은 크기이다.
도 4c를 참조하면, 금속박막(309) 상에 형성된 게이트 전극 모양으로 패터닝된 포토레지스트(305)를 이용하여, 건식 또는 습식의 식각 공정으로 포토레지스트(305)가 형성되지 않은 나머지 부분의 금속 박막(309)을 모두 제거한다. 이 공정을 통하여 게이트 전극용 마스크(309a)가 만들어진다.
도 4d를 참조하면, 게이트 전극용 마스크(309a)가 형성된 다음, 기판(301) 상에서 자외선을 조사하면 게이트 전극용 마스크(309a)를 제외한 나머지 부분의 광개시제(photoinitiator)가 첨가된 폴리아닐린(PANI) 박막으로 형성된 게이트 전극층(302)의 고분자 상태가 변하면서 전도도가 약 103 Ω/□에서 약 1014 Ω/□으로 커지게 된다. 본 실시 예에서는 금속 형태의 고분자 박막이 절연체 상으로 바뀌게 된다. 이러한 원리를 이용하여 자외선이 마스크로 가려진 부분(또는, 게이트 전극 부분)을 제외한 나머지 부분에 조사되면 포토 폴리머층(PP층)인 폴리아닐린(PANI) 박막에서 전극 역할을 하는 부분, 즉, 게이트 전극(310)이 패터닝되는 것이다.
도 4e를 참조하면, 자외선 조사 공정을 통해 게이트 전극(310)이 형성된 다음, 포토레지스트(305)와 노출된 게이트 절연체층(303) 상에 스퍼터링 법과 같은 PVD공정을 이용하여 전극층(304)을 증착한다. 상기 전극층(304)은 투명성을 띠는 물질을 이용하여 투명 전극층(transparent electrode, 예: ITO) 또는 금속 박막(309) 증착시 사용하지 않았던 금속을 이용하여 증착한다. 예컨대, 크롬 등을 이용하여 증착한다. 이때, 전극층(304)의 폭은 채널의 폭(width)에 대응하도록 형성한다. 만약, 전극층(304)으로 투명 전극층을 증착하는 경우에는 자외선 조사공 정과 전극층(304) 증착 공정 중 어느 것이든 먼저 수행할 수 있다.
도 4f를 참조하면, 전극층(304)을 증착한 다음, 기판(301) 상부에 남아있는 포토레지스트(305,Photoresist; PR)를 리프트 오프(lift off) 공정으로 제거한다. 이때, 포토레지스트(305) 상에 증착된 전극층(304) 역시 같이 제거된다.
그 다음, 도 4g를 참조하면, 게이트 전극용 마스크 역할을 수행하던 금속박막(309a)을 건식 또는 습식 식각 공정을 이용하여 제거한다. 전술한 공정들을 통하여 기생 커패시터가 없는 소스 및 드레인 전극(306, 307)과 게이트 전극(310)이 형성된다.
마지막으로, 도 4h를 참조하면, 형성된 게이트 전극(310)의 일부분을 외부로 노출하여 배선하고(310a), 채널영역(308)과 소스 및 드레인 전극(306,307) 상에 유기물 반도체층(311)을 도포한다. 도 4a 내지 도 4h를 참조하여, 전술한 모든 공정을 수행하면, 기생 캐패시턴스가 없는 유기물 전계효과 트랜지스터를 제작할 수 있다.
도 5a 내지 도 5j는 본 발명의 제3 실시 예에 따른 유기 전계 트랜지스터의 제작 순서를 나타내는 제작 공정도이다. 상기 제작 과정은 전도성을 띠는 유기물, 무기물 전극들과 절연층을 증착하는 과정 및 포토 리소그래피를 이용하여 전극을 패터닝하는 과정을 순차적으로 나타낸 것이다. 각 도면은 평면도와 Ⅲ-Ⅲ'선에 따른 부분 확대 단면도가 개시되어 있다.
우선, 도 5a를 참조하면, 본 실시 예에 따른 유기 전계 트랜지스터를 제작하 기 위해서, 기판(301)을 준비하고, 기판(301) 상에 게이트 전극층(302), 게이트 절연체층(303), 및 금속층(304)을 순차적으로 적층한다. 준비된 기판(301)은 열증착법(thermal evaporation)으로 300㎚ 두께로 SiO2박막이 증착된 실리콘(Si) 기판이며, 기판(301) 상에 형성된 게이트 전극층(302)은 자외선에 의해 상태가 변화하는 감광 고분자 박막을 이용한다. 예컨대, 감광 고분자 박막은 인버스 포토 폴리머(Inverse Photo-polymer; IPP)층으로 광개시제(photoinitiator)를 첨가 고분자 박막이다. 이렇게 제작된 감광 고분자 박막은 전도도는 약 1014 Ω/□이상이고, 폴리아닐린(PANI) 박막과 반대로 고분자 박막에 일정시간 동안 특정 파장대의 자외선을 조사하면 박막 고분자 상태가 변하면서 전도도가 약 1014 Ω/□이상에서 약 103 Ω/□이하로 작아지는 것을 특징으로 한다.
게이트 전극층(302) 상에 형성되는 게이트 절연체층(303)은 투명성을 띠는 유기 박막(예를 들면, Parylene 박막) 또는 무기 박막(예를 들면, SiO2 박막)을 이용하여 투명한 게이트 절연체(Transparent Dielectric, TD)로 증착하고, 게이트 절연체층(303) 상에 형성되는 금속층(304)은 산화인듐막(ITO)과 같은 투명 전극층(Transparent Electrode, TE)으로 증착한다.
다음, 도 5b를 참조하면, 증착된 투명 금속층(304)을 포토리소그래피 공정을 사용하여 소스와 드레인 영역(304a)의 폭(width)이 형성되도록 패터닝한다. 이때 패터닝된 소스와 드레인 영역(304a)은 채널이 형성되는 부분을 제외한 나머지 부분, 즉 패드 부분까지 형성된 상태가 된다.
도 5c를 참조하면, 투명 금속층(304)이 패터닝되어 형성된 소스와 드레인 영역(304a) 상에 열증착법(thermal evaporation)과 같은 방법을 사용하여 금속 박막(309)을 증착한다. 금속 박막(309)은 알루미늄(Al) 등을 이용한다.
도 5d를 참조하면, 금속박막(309) 상에 포토레지스트(305,Photoresist; PR, 예를 들면, Dyed Photoresist)를 도포하고, 채널영역과 게이트 전극 부분의 패턴을 마스크와 포토리소그래피 공정을 사용하여 선택적으로 제거한다.
도 5e를 참조하면, 포토레지스트(Photoresist, PR)가 제거된 부분에 드러난 금속박막(309)을 건식 또는 습식의 식각 공정을 사용하여 선택적으로 제거한다. 제거된 후에 남아있는 금속 박막(309)은 후공정인 자외선을 조사하는 과정에서 게이트전극 용 마스크 역할을 할 것이다.
도 5f를 참조하면, 다음 공정에서는 포토레지스트(305)와 금속 박막(309)이 제거된 부분에 드러난 투명 금속층(304)을 건식 또는 습식의 식각 공정을 사용하여 선택적으로 제거한다. 이 공정을 통하여 소스와 드레인 전극(306, 307)이 분리되어 트랜지스터의 채널 영역(308)이 만들어진다.
도 5g를 참조하면, 광개시제(photoinitiator)가 첨가된 고분자 박막의 게이트 전극층(302,IPP층)에 자외선을 조사하면, 상기 박막의 고분자 상태가 변하면서 전도도가 약 1014 Ω/□에서 약 103 Ω/□으로 작아지게 된다. 일반적으로, 게이트 전극층(302)의 두께와 패터닝 사이즈에 따라 자외선 조사 시간을 조절할 수 있으며, 다른 자외선 파장에 대해 반응하도록 광개시제를 선택하면 그 목적에 맞게 다 양한 파장의 자외선을 사용할 수 있다. 본 실시 예에서는 고분자 박막의 상태를 변화시키기 위해, 254 nm의 파장을 갖는 자외선을 1분 동안 조사하였다.
본 실시 예에서는 절연체 상태의 고분자 박막이 금속 형태로 바뀌게 된다. 이러한 원리를 이용하여 자외선이 마스크로 가려진 부분(또는, 게이트 전극 부분)을 제외한 나머지 부분에 조사되면 인버스 포토 폴리머층(IPP층)인 게이트 전극층(302)에서 전극 역할을 하는 부분, 즉, 게이트 전극(310)이 패터닝되는 것이다.
도 5h를 참조하면, 금속박막(309) 상에 남아있는 포토레지스트(305)를 리프트 오프 공정을 이용하여 제거한다.
다음 공정에서는, 도 5i를 참조하면, 건식 또는 습식의 식각 공정을 사용하여 남아있는 금속박막(309)을 제거한다. 전술한 공정들을 통하여 기생 커패시터가 없는 소스 및 드레인 전극(306, 307)과 게이트 전극(310)이 형성된다.
마지막으로, 도 5j를 참조하면, 형성된 게이트 전극(310)의 일부분을 외부로 노출하여 배선(310a)하고, 채널영역(308)과 소스 및 드레인 전극(306,307) 상에 유기물 반도체층(311)을 도포한다. 도 5a 내지 도 5j를 참조하여, 전술한 모든 공정을 수행하면, 기생 커패시턴스가 없는 유기물 전계효과 트랜지스터를 제작할 수 있다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시 예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한 정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허의 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이 본 발명은 감광 고분자 박막을 게이트 전극으로, 투명한 유기 박막이나 무기 박막을 게이트 절연체로, ITO와 같은 투명 전극이나 금속을 포함한 도체를 소스와 드레인 전극으로 사용하고, 한 번의 포토리소그래피 공정으로 채널 영역을 패터닝하여, 소스, 드레인과 게이트 사이에 겹치는 면적, 즉, 기생 커패시터 면적과 기생 정정용량이 없는 유기물 전계효과 트랜지스터 소자를 구현하여 소자의 성능 개선을 이룰 수 있다.
Claims (13)
- 기판상에 감광 고분자 박막을 이용하여 형성된 게이트 전극;상기 기판과 상기 게이트 전극 상에 형성된 게이트 절연층;상기 게이트 전극과 상호 중첩되지 않도록 상기 게이트 절연층 상에 채널 영역을 사이에 두고 형성되는 소스 전극 및 드레인 전극; 및상기 채널 영역의 상기 게이트 절연층 상에 형성되는 유기 반도체층을 포함하는 유기물 전계 효과 트랜지스터.
- 제1항에 있어서,상기 감광 고분자 박막은 광개시제를 포함하며, 자외선을 조사하면 전도도가 변하는 물질을 이용하는 유기물 전계 효과 트랜지스터.
- 제2항에 있어서,상기 감광 고분자 박막은 상기 전도도가 도체에서 부도체로 변하는 박막 또는 상기 전도도가 부도체에서 도체로 변하는 박막 중 하나인 유기물 전계 효과 트랜지스터.
- 제3항에 있어서,상기 감광 고분자 박막은 포토 폴리머(photo polymer :PP) 또는 인버스 포토 폴리머(inverse photo polymer: IPP)를 사용하는 유기물 전계 효과 트랜지스터.
- 제1항에 있어서,상기 게이트 절연체층은 투명성을 띠는 유기 물질이나 무기 물질을 이용하는 유기물 전계 효과 트랜지스터.
- 제1항에 있어서,상기 소스 전극 및 드레인 전극은 투명 전극층(transparent electrode)을 이용하는 유기물 전계 효과 트랜지스터.
- (a) 기판상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 전극층을 순차적으로 적층하는 단계;(b) 소스와 드레인 전극의 폭이 형성되도록 상기 전극층을 패터닝하는 단계;(c) 상기 패터닝된 전극층이 형성된 상기 기판상에 포토레지스트를 도포하고 패터닝하여 채널 영역과 게이트 전극이 형성될 영역을 제거하는 단계;(d) 상기 포토레지스트의 제거 영역을 통해 노출된 상기 전극층을 식각하여 상기 소스 및 드레인 전극 사이에 상기 채널 영역을 형성하는 단계;(e) 상기 포토레지스트가 형성된 상기 기판 전면에 금속박막을 증착하는 단계;(f) 리프트 오프 공정을 이용하여 상기 남아있는 포토레지스트를 제거하여 게이트용 마스크 역할을 수행하는 상기 금속박막을 패터닝하는 단계;(g) 상기 게이트 전극을 형성하기 위해, 상기 패터닝된 금속 박막이 형성된 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막의 전도도를 변화시켜 게이트 전극을 형성하는 단계;(h) 식각 공정을 이용하여 마스크 역할을 수행하는 상기 금속 박막을 제거하는 단계; 및(i) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함하는 유기물 전계 효과 트랜지스터의 제조방법.
- (a) 기판상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 금속박막을 순차적으로 적층하는 단계;(b) 상기 금속 박막 상에 포토레지스트를 도포하고 게이트 형상의 마스크와 포토리소그래피 공정을 사용하여 게이트 전극이 형성되도록 상기 포토레지스트를 패터닝하는 단계;(c) 식각 공정과 상기 패터닝된 포토레지스트를 이용하여 노출된 상기 금속박막을 제거하여 게이트용 마스크 역할을 수행하는 금속박막 패턴을 형성하는 단계;(d) 상기 패터닝된 금속박막이 형성된 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막을 절연체층으로 변화시켜 게이트 전극을 형성하는 단계;(e) 상기 포토레지스트가 형성된 기판 상부에 전극층을 증착하는 단계;(f) 리프트 오프 공정을 이용하여 상기 포토레지스트를 제거하는 단계;(g) 상기 포토레지스트를 이용하여 노출된 상기 금속박막을 식각하여 상기 소스 및 드레인 전극 사이에 채널 영역을 형성하는 단계;(h) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함하는 유기물 전계 효과 트랜지스터의 제조방법.
- (a) 기판상에 게이트 전극용 감광 고분자 박막, 게이트 절연체층 및 전극층을 순차적으로 적층하는 단계;(b) 상기 게이트 절연체층 상에 형성된 상기 전극층을 패터닝하여 채널영역에서 소스와 드레인의 폭이 형성되도록 패터닝하는 단계;(c) 상기 패터닝된 전극층이 형성된 상기 기판상에 금속 박막을 증착하는 단계;(d) 상기 금속박막 상에 포토레지스트를 도포하고 게이트 형상의 마스크와 포토리소그래피 공정을 사용하여 채널 크기의 게이트 넓이를 갖는 게이트 전극이 형성되도록 상기 포토레지스트를 패터닝하는 단계;(e) 식각 공정을 이용하여 노출된 상기 금속박막을 제거하는 단계;(f) 식각 공정을 이용하여 상기 금속박막 제거 후에 노출된 상기 전극층을 제거하는 단계;(g) 상기 전극층 및 상기 금속박막이 제거된 다음, 상기 기판상에서 자외선을 조사하여 상기 감광 고분자 박막을 변화시켜 게이트 전극을 형성하는 단계;(h) 리프트 오프 공정을 이용하여 상기 기판상에 남아있는 상기 포토레지스트를 제거하는 단계;(i) 식각 공정을 이용하여 상기 기판상에 남아있는 상기 금속박막을 제거하는 단계; 및(j) 상기 채널 영역 상에 유기물 반도체층을 형성하는 단계를 포함하는 유기물 전계 효과 트랜지스터의 제조방법.
- 제7항 내지 제9항 중 어느 한 항에 있어서,상기 유기물 반도체층을 형성하는 단계 전에, 상기 게이트 전극 중 일부를 외부로 노출시켜 배선을 제조하는 단계를 더 포함하는 유기물 전계 효과 트랜지스터의 제조방법.
- 제7항 내지 제9항 중 어느 한 항에 있어서,상기 감광 고분자 박막은 포토 폴리머(photo polymer :PP) 또는 인버스 포토 폴리머(inverse photo polymer: IPP)를 사용하는 유기물 전계 효과 트랜지스터의 제조방법.
- 제7항 내지 제9항 중 어느 한 항에 있어서,상기 게이트 절연체층은 투명성을 띠는 유기 물질이나 무기 물질을 이용하는 유기물 전계 효과 트랜지스터의 제조 방법.
- 제7항 내지 제9항 중 어느 한 항에 있어서,상기 전극층은 투명 전극층(transparent electrode)을 이용하는 유기물 전계 효과 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060119863A KR100817215B1 (ko) | 2006-11-30 | 2006-11-30 | 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060119863A KR100817215B1 (ko) | 2006-11-30 | 2006-11-30 | 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100817215B1 true KR100817215B1 (ko) | 2008-03-27 |
Family
ID=39411838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060119863A KR100817215B1 (ko) | 2006-11-30 | 2006-11-30 | 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100817215B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119463B2 (en) | 2008-12-05 | 2012-02-21 | Electronics And Telecommunications Research Institute | Method of manufacturing thin film transistor and thin film transistor substrate |
| CN108475680A (zh) * | 2016-02-05 | 2018-08-31 | 华为技术有限公司 | 场效应晶体管及场效应晶体管的制备方法 |
| US10217771B2 (en) | 2016-06-23 | 2019-02-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN113488590A (zh) * | 2021-07-05 | 2021-10-08 | 南京大学 | 一种平面型有机整流二极管结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064059A (ja) | 2002-06-05 | 2004-02-26 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法 |
| KR20050037051A (ko) * | 2003-10-17 | 2005-04-21 | 삼성전자주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| KR20060058920A (ko) * | 2004-11-26 | 2006-06-01 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 |
| JP2006190756A (ja) | 2005-01-05 | 2006-07-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
-
2006
- 2006-11-30 KR KR1020060119863A patent/KR100817215B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064059A (ja) | 2002-06-05 | 2004-02-26 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法 |
| KR20050037051A (ko) * | 2003-10-17 | 2005-04-21 | 삼성전자주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| KR20060058920A (ko) * | 2004-11-26 | 2006-06-01 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 |
| JP2006190756A (ja) | 2005-01-05 | 2006-07-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119463B2 (en) | 2008-12-05 | 2012-02-21 | Electronics And Telecommunications Research Institute | Method of manufacturing thin film transistor and thin film transistor substrate |
| US8378421B2 (en) | 2008-12-05 | 2013-02-19 | Electronics And Telecommunications Research Institute | Method of manufacturing thin film transistor and thin film transistor substrate |
| CN108475680A (zh) * | 2016-02-05 | 2018-08-31 | 华为技术有限公司 | 场效应晶体管及场效应晶体管的制备方法 |
| US10217771B2 (en) | 2016-06-23 | 2019-02-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US10396101B2 (en) | 2016-06-23 | 2019-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN113488590A (zh) * | 2021-07-05 | 2021-10-08 | 南京大学 | 一种平面型有机整流二极管结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071244B1 (en) | Thin-film transistor and method of manufacture therefor | |
| US7405424B2 (en) | Electronic device and methods for fabricating an electronic device | |
| US7384814B2 (en) | Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100980020B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20100073064A (ko) | 투명 트랜지스터 및 그의 제조 방법 | |
| JP2006108612A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20020001737A (ko) | 트랜지스터를 제작하는 방법 | |
| KR100817215B1 (ko) | 자기 정렬된 유기물 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| KR20130039945A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| TW202113443A (zh) | 半導體裝置 | |
| KR20080011826A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 | |
| JPS628570A (ja) | 薄膜トランジスタの製造方法 | |
| KR20050002231A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US20210217783A1 (en) | Transistor arrays | |
| KR20110017785A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101026811B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100864494B1 (ko) | 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR100984352B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060124306A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| US20230238377A1 (en) | Electronic circuits and their methods of manufacture | |
| US20200091449A1 (en) | Forming dielectric for electronic devices | |
| JPS62140466A (ja) | 薄膜トランジスタ回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20111208 Year of fee payment: 18 |