JP2522014B2 - 透明電極の形成方法 - Google Patents
透明電極の形成方法Info
- Publication number
- JP2522014B2 JP2522014B2 JP63127088A JP12708888A JP2522014B2 JP 2522014 B2 JP2522014 B2 JP 2522014B2 JP 63127088 A JP63127088 A JP 63127088A JP 12708888 A JP12708888 A JP 12708888A JP 2522014 B2 JP2522014 B2 JP 2522014B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- transparent conductive
- transparent
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板面に所定パターンの透明電極を形成す
る透明電極の形成方法に関するものである。
る透明電極の形成方法に関するものである。
例えば液晶表示素子に用いられるガラス基板面に所定
パターンの透明電極を形成する場合、従来は、基板面に
その全面にわたってITO等の金属酸化物からなる透明導
電膜を形成した後、この透明導電膜の上に所定パターン
のレジストマスクを形成し、上記透明導電膜をウエット
エッチング法またはドライエッチング法によりパターニ
ングして透明電極を形成している。
パターンの透明電極を形成する場合、従来は、基板面に
その全面にわたってITO等の金属酸化物からなる透明導
電膜を形成した後、この透明導電膜の上に所定パターン
のレジストマスクを形成し、上記透明導電膜をウエット
エッチング法またはドライエッチング法によりパターニ
ングして透明電極を形成している。
しかしながら、上記従来の方法では、ITO等の金属酸
化物からなる透明導電膜の物性が不安定でそのエッチン
グレートが温度の影響等によって変わるために、透明導
電膜の不要部分が完全にエッチングされずに残って透明
電極間に短絡を生じたり、逆にオーバーエッチングを生
じて透明電極の形状精度が悪くなるという問題をもって
いた。
化物からなる透明導電膜の物性が不安定でそのエッチン
グレートが温度の影響等によって変わるために、透明導
電膜の不要部分が完全にエッチングされずに残って透明
電極間に短絡を生じたり、逆にオーバーエッチングを生
じて透明電極の形状精度が悪くなるという問題をもって
いた。
本発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、透明導電膜をエッ
チングによらずに所定の電極形状にパターニングするこ
とができる透明電極の形成方法を提供することにある。
であって、その目的とするところは、透明導電膜をエッ
チングによらずに所定の電極形状にパターニングするこ
とができる透明電極の形成方法を提供することにある。
本発明の透明電極の形成方法は、基板面に金属酸化物
からなる透明導電膜を形成した後、この透明導電膜の上
にマスク材を所定の電極パターンに形成して還元ガス中
で熱処理することにより、上記透明導電膜の前記マスク
材で覆われていない領域を絶縁膜化して、上記透明導電
膜の絶縁膜化されない領域を透明電極とすることを特徴
とするものである。
からなる透明導電膜を形成した後、この透明導電膜の上
にマスク材を所定の電極パターンに形成して還元ガス中
で熱処理することにより、上記透明導電膜の前記マスク
材で覆われていない領域を絶縁膜化して、上記透明導電
膜の絶縁膜化されない領域を透明電極とすることを特徴
とするものである。
本発明の透明電極の形成方法によれば、金属酸化物か
らなる透明導電膜の透明電極となる領域以外の領域が還
元ガス中での熱処理により絶縁膜化されるために、透明
導電膜をエッチングしなくてもこの透明導電膜を所定の
電極形状にパターニングすることができるから、透明導
電膜をエッチングして透明電極を形成する場合に発生す
る、不要透明導電膜のエッチング残りやオーバーエッチ
ングといった問題をなくすことができる。
らなる透明導電膜の透明電極となる領域以外の領域が還
元ガス中での熱処理により絶縁膜化されるために、透明
導電膜をエッチングしなくてもこの透明導電膜を所定の
電極形状にパターニングすることができるから、透明導
電膜をエッチングして透明電極を形成する場合に発生す
る、不要透明導電膜のエッチング残りやオーバーエッチ
ングといった問題をなくすことができる。
以下、本発明の第１の実施例を、アクティブマトリッ
クス型液晶表示素子用のガラス基板面に形成される透明
画素電極の形成について第１図を参照し説明する。
クス型液晶表示素子用のガラス基板面に形成される透明
画素電極の形成について第１図を参照し説明する。
第１図において、１はガラス基板、２はこの基板１面
に形成されて画素電極駆動する薄膜トランジスタであ
り、この薄膜トランジスタ２は、基板１面に形成された
金属膜からなるゲート電極Ｇと、このゲート電極Ｇの上
に基板１のほぼ全面にわたって形成されたSiN等の透明
絶縁膜からなるゲート絶縁膜３と、ゲート絶縁膜３の上
にゲート電極Ｇと対向させて形成されたチャンネル領域
となるa-Si（アモルファスシリコン）層４と、この半導
体層３の上に形成されたソース，ドレイン領域となるn+
‐Si層5S,5Dとから構成されており、ドレイン領域とな
るn+‐Si層5Dの上には金属膜からなるドレイン電極Ｄが
形成されている。なお、このドレイン電極Ｄはこれと一
体のデータラインにつながっており、前記ゲート電極Ｇ
はこれと一体のゲートラインにつながっている。また、
６は基板１面に上記薄膜トランジスタ２を覆って形成さ
れたSoG（スピンオンガラス）等からなる透明な平坦化
膜であり、透明画素電極ａはこの平坦化膜６の上に形成
される。
に形成されて画素電極駆動する薄膜トランジスタであ
り、この薄膜トランジスタ２は、基板１面に形成された
金属膜からなるゲート電極Ｇと、このゲート電極Ｇの上
に基板１のほぼ全面にわたって形成されたSiN等の透明
絶縁膜からなるゲート絶縁膜３と、ゲート絶縁膜３の上
にゲート電極Ｇと対向させて形成されたチャンネル領域
となるa-Si（アモルファスシリコン）層４と、この半導
体層３の上に形成されたソース，ドレイン領域となるn+
‐Si層5S,5Dとから構成されており、ドレイン領域とな
るn+‐Si層5Dの上には金属膜からなるドレイン電極Ｄが
形成されている。なお、このドレイン電極Ｄはこれと一
体のデータラインにつながっており、前記ゲート電極Ｇ
はこれと一体のゲートラインにつながっている。また、
６は基板１面に上記薄膜トランジスタ２を覆って形成さ
れたSoG（スピンオンガラス）等からなる透明な平坦化
膜であり、透明画素電極ａはこの平坦化膜６の上に形成
される。
この画素電極ａは次のようにして形成される。
まず、画素電極ａの形成に先立って、第１図（ａ）に
示すように、前記平坦化膜６に、薄膜トランジスタ２の
ソース領域となるn+‐Si層5Sに対応させて画素電極ａを
接続するためのコンタクト孔７をあけておき、この平坦
化膜６の上面全体に第１図（ｂ）に示すように金属酸化
物例えばITOからなる透明導電膜８をスパッタリング法
等によって所定厚さ（形成する画素電極ａの厚さ）に堆
積形成し、さらにその上面全体にマスク材９を形成す
る。なお、上記透明導電膜８は、平坦化膜６のコンタク
ト孔７内にも堆積してソース領域となるn+‐Si層5Sと導
通接続し、この部分は薄膜トランジスタ２のソース電極
Ｓとなる。次に、第１図（ｃ）に示すように、前記マス
ク材９の上に、形成する画素電極ａのソース電極Ｓ部分
を含む形状に応じたレジストマスク10を形成してマスク
材９をウエットエッチング法またはドライエッチング法
によりパターニングし、透明導電膜８の画素電極ａとな
る領域以外の領域を露出させる。この後、レジストマス
ク10を剥離してから、真空チャンバ内において、250
℃、0.8Torr、100W程度の還元ガス（ここではH2）雰囲
気中で基板全体を約30分間熱処理する。この還元ガス
（H2）中での熱処理を行なうと、上記透明導電膜（ITO
膜）８のマスク材９で覆われている領域つまり画素電極
ａとなる領域は何等変化しないが、マスク材９で覆われ
ていない領域は、還元作用を受けて絶縁膜化する。第１
図（ｄ）はこの状態を示しており、図中ｂは透明導電膜
８の絶縁膜化領域を示している。この透明導電膜８の絶
縁膜化は、還元ガス中で熱処理すると、透明導電膜８の
還元ガスにさらされる領域が、還元により、互いに絶縁
された金属部分となり、この領域全体が絶縁性をもつた
めである。また、透明導電膜８の絶縁膜化された領域ｂ
は白くなるが、この領域ｂは液晶表示素子の表示には影
響しない部分であるし、またこの領域ｂが白くなると、
基板１の上面側からの光がこの領域ｂで遮られるように
なるから、基板上面側からの光が薄膜トランジスタのチ
ャンネル領域に当ってトランジスタが誤動作するのを防
ぐことができる。なお、上記透明導電膜８を部分的に絶
縁膜化する処理は250℃程度の高温で行なわれるため
に、マスク材９をレジストとしたのではレジストが炭化
してマスク材９としての働きを失う心配があるから、上
記マスク材としては、金属または高耐熱性絶縁材を使用
するのが望ましい。この後は、第１図（ｅ）に示すよう
にマスク材９をエッチングにより除去すればよく、この
マスク材９を除去すると、透明導電膜８のマスク材９で
覆われていた領域、つまり還元ガス中での熱処理時に還
元作用を受けなかった導電性領域がそのまま透明画素電
極ａとなる。
示すように、前記平坦化膜６に、薄膜トランジスタ２の
ソース領域となるn+‐Si層5Sに対応させて画素電極ａを
接続するためのコンタクト孔７をあけておき、この平坦
化膜６の上面全体に第１図（ｂ）に示すように金属酸化
物例えばITOからなる透明導電膜８をスパッタリング法
等によって所定厚さ（形成する画素電極ａの厚さ）に堆
積形成し、さらにその上面全体にマスク材９を形成す
る。なお、上記透明導電膜８は、平坦化膜６のコンタク
ト孔７内にも堆積してソース領域となるn+‐Si層5Sと導
通接続し、この部分は薄膜トランジスタ２のソース電極
Ｓとなる。次に、第１図（ｃ）に示すように、前記マス
ク材９の上に、形成する画素電極ａのソース電極Ｓ部分
を含む形状に応じたレジストマスク10を形成してマスク
材９をウエットエッチング法またはドライエッチング法
によりパターニングし、透明導電膜８の画素電極ａとな
る領域以外の領域を露出させる。この後、レジストマス
ク10を剥離してから、真空チャンバ内において、250
℃、0.8Torr、100W程度の還元ガス（ここではH2）雰囲
気中で基板全体を約30分間熱処理する。この還元ガス
（H2）中での熱処理を行なうと、上記透明導電膜（ITO
膜）８のマスク材９で覆われている領域つまり画素電極
ａとなる領域は何等変化しないが、マスク材９で覆われ
ていない領域は、還元作用を受けて絶縁膜化する。第１
図（ｄ）はこの状態を示しており、図中ｂは透明導電膜
８の絶縁膜化領域を示している。この透明導電膜８の絶
縁膜化は、還元ガス中で熱処理すると、透明導電膜８の
還元ガスにさらされる領域が、還元により、互いに絶縁
された金属部分となり、この領域全体が絶縁性をもつた
めである。また、透明導電膜８の絶縁膜化された領域ｂ
は白くなるが、この領域ｂは液晶表示素子の表示には影
響しない部分であるし、またこの領域ｂが白くなると、
基板１の上面側からの光がこの領域ｂで遮られるように
なるから、基板上面側からの光が薄膜トランジスタのチ
ャンネル領域に当ってトランジスタが誤動作するのを防
ぐことができる。なお、上記透明導電膜８を部分的に絶
縁膜化する処理は250℃程度の高温で行なわれるため
に、マスク材９をレジストとしたのではレジストが炭化
してマスク材９としての働きを失う心配があるから、上
記マスク材としては、金属または高耐熱性絶縁材を使用
するのが望ましい。この後は、第１図（ｅ）に示すよう
にマスク材９をエッチングにより除去すればよく、この
マスク材９を除去すると、透明導電膜８のマスク材９で
覆われていた領域、つまり還元ガス中での熱処理時に還
元作用を受けなかった導電性領域がそのまま透明画素電
極ａとなる。
すなわち、上記透明電極の形成方法は、透明導電膜８
の上にマスク材９を所定の電極パターンに形成して還元
ガス中で熱処理することにより、上記透明導電膜８のマ
スク材９で覆われていない領域ｂを絶縁膜化して、透明
導電膜８の絶縁膜化されない領域を透明画素電極ａとす
るものであり、この方法によれば、金属酸化物からなる
透明導電膜８の透明画素電極ａとなる領域以外の領域ｂ
が還元ガス中での熱処理により絶縁膜化されるために、
透明導電膜８をエッチングしなくてもこの透明導電膜８
を所定の電極形状にパターニングすることができるか
ら、透明導電膜をエッチングして透明電極を形成する場
合に発生する、不要透明導電膜のエッチング残りやオー
バーエッチングといった問題をなくすことができる。ま
た、従来は透明導電膜をエッチングして透明電極を形成
しているために、画素電極の抵抗値を下げるためにその
膜厚を厚くすると、画素電極とその間の部分との段差が
大きくなって画素電極形成面の上に形成される配向膜が
段差部において極端に薄くなったり切れたりすることが
あったが、上記方法によれば、透明導電膜８をエッチン
グするのではないために、形成された画素電極ａ間の部
分（透明導電膜８の絶縁膜化領域ｂ）は画素電極ａ面と
面一であり、したがって画素電極形成面の上に形成され
る配向膜を、全体にわたって均一な厚さの平坦膜とする
ことができる。
の上にマスク材９を所定の電極パターンに形成して還元
ガス中で熱処理することにより、上記透明導電膜８のマ
スク材９で覆われていない領域ｂを絶縁膜化して、透明
導電膜８の絶縁膜化されない領域を透明画素電極ａとす
るものであり、この方法によれば、金属酸化物からなる
透明導電膜８の透明画素電極ａとなる領域以外の領域ｂ
が還元ガス中での熱処理により絶縁膜化されるために、
透明導電膜８をエッチングしなくてもこの透明導電膜８
を所定の電極形状にパターニングすることができるか
ら、透明導電膜をエッチングして透明電極を形成する場
合に発生する、不要透明導電膜のエッチング残りやオー
バーエッチングといった問題をなくすことができる。ま
た、従来は透明導電膜をエッチングして透明電極を形成
しているために、画素電極の抵抗値を下げるためにその
膜厚を厚くすると、画素電極とその間の部分との段差が
大きくなって画素電極形成面の上に形成される配向膜が
段差部において極端に薄くなったり切れたりすることが
あったが、上記方法によれば、透明導電膜８をエッチン
グするのではないために、形成された画素電極ａ間の部
分（透明導電膜８の絶縁膜化領域ｂ）は画素電極ａ面と
面一であり、したがって画素電極形成面の上に形成され
る配向膜を、全体にわたって均一な厚さの平坦膜とする
ことができる。
なお、上記実施例では、画素電極ａの一部を薄膜トラ
ンジスタ２のソース電極Ｓとしているが、この画素電極
ａは、薄膜トランジスタ２のソース領域となるn+‐Si層
5Sの上に金属からなるソース電極を形成して、このソー
ス電極に接続してもよい。
ンジスタ２のソース電極Ｓとしているが、この画素電極
ａは、薄膜トランジスタ２のソース領域となるn+‐Si層
5Sの上に金属からなるソース電極を形成して、このソー
ス電極に接続してもよい。
次に、本発明の第２の実施例を第２図を参照して説明
する。この実施例は、基板１面に形成する透明導電膜８
を、薄膜トランジスタ２のa-Si層４とのコンタクト層と
しても利用するようにしたものである。なお、この実施
例では、前記第１の実施例における平坦化膜６をなくし
て、ゲート絶縁膜３の上に画素電極ａを形成している。
する。この実施例は、基板１面に形成する透明導電膜８
を、薄膜トランジスタ２のa-Si層４とのコンタクト層と
しても利用するようにしたものである。なお、この実施
例では、前記第１の実施例における平坦化膜６をなくし
て、ゲート絶縁膜３の上に画素電極ａを形成している。
この実施例による透明画素電極ａの形成は次のように
して行なわれる。
して行なわれる。
まず、第２図（ａ）に示すように、基板１面に薄膜ト
ランジスタ２のゲート電極Ｇとゲート絶縁膜３とa-Si層
４とを形成した後、その上に基板全面にわたってITO等
の透明導電膜８を形成し、さらにその上面全体に低抵抗
金属からなるマスク材９を形成する。次に、第２図
（ｂ）に示すように、前記マスク材９の上に、薄膜トラ
ンジスタ２のドレインコンタクト領域とソースコンタク
ト領域およびこのソースコンタクト領域に連なる画素電
極形成領域に対応する形状のレジストマスク10aを形成
してマスク材９をエッチング法によりパターニングし、
透明導電膜８の上記各領域以外の領域を露出させる。こ
の後、レジストマスク10aを剥離してから、前述した第
１の実施例と同様にして透明導電膜８を還元ガス（H2）
雰囲気中で熱処理し、第２図（ｃ）に示すように透明導
電膜８のマスク材９で覆われていない領域ｂを絶縁膜化
して、上記透明導電膜８を、薄膜トランジスタ２のドレ
インコンタクト層8Dと、ソースコンタクト層8Sおよび透
明画素電極ａとに電気的に絶縁して分離する。次に、第
２図（ｄ）に示すように、透明導電膜８上に残っている
マスク材９の上に薄膜トランジスタ２のドレインコンタ
クト領域とソースコンタクト領域のみを覆うレジストマ
スク10bを形成してマスク材９をエッチングし、透明導
電膜８の透明画素電極ａとなる部分を露出させるととも
に、エッチングされずに残ったレジストマスク10b下の
金属マスク材９を、上記透明導電膜８からなるドレイン
コンタクト層8Dとソースコンタクト層8Sの抵抗値を下げ
るための金属層9D,9Sとする。この後は、第２図（ｅ）
に示すようにレジストマスク10bを剥離すればよい。
ランジスタ２のゲート電極Ｇとゲート絶縁膜３とa-Si層
４とを形成した後、その上に基板全面にわたってITO等
の透明導電膜８を形成し、さらにその上面全体に低抵抗
金属からなるマスク材９を形成する。次に、第２図
（ｂ）に示すように、前記マスク材９の上に、薄膜トラ
ンジスタ２のドレインコンタクト領域とソースコンタク
ト領域およびこのソースコンタクト領域に連なる画素電
極形成領域に対応する形状のレジストマスク10aを形成
してマスク材９をエッチング法によりパターニングし、
透明導電膜８の上記各領域以外の領域を露出させる。こ
の後、レジストマスク10aを剥離してから、前述した第
１の実施例と同様にして透明導電膜８を還元ガス（H2）
雰囲気中で熱処理し、第２図（ｃ）に示すように透明導
電膜８のマスク材９で覆われていない領域ｂを絶縁膜化
して、上記透明導電膜８を、薄膜トランジスタ２のドレ
インコンタクト層8Dと、ソースコンタクト層8Sおよび透
明画素電極ａとに電気的に絶縁して分離する。次に、第
２図（ｄ）に示すように、透明導電膜８上に残っている
マスク材９の上に薄膜トランジスタ２のドレインコンタ
クト領域とソースコンタクト領域のみを覆うレジストマ
スク10bを形成してマスク材９をエッチングし、透明導
電膜８の透明画素電極ａとなる部分を露出させるととも
に、エッチングされずに残ったレジストマスク10b下の
金属マスク材９を、上記透明導電膜８からなるドレイン
コンタクト層8Dとソースコンタクト層8Sの抵抗値を下げ
るための金属層9D,9Sとする。この後は、第２図（ｅ）
に示すようにレジストマスク10bを剥離すればよい。
しかして、この実施例においては、ITO等の金属酸化
物からなる透明導電膜８を還元ガス中での熱処理により
部分的に絶縁膜化して画素電極ａを形成しているから、
前述した第１の実施例と同様に、透明導電膜８をエッチ
ングしなくてもこの透明導電膜８を所定の電極形状にパ
ターニングすることができるし、また、基板１面に形成
した上記透明導電膜８を薄膜トランジスタ２のa-Si層４
とのコンタクト層8D,8Sとしても利用するようにしてい
るから、薄膜トランジスタ２の形成においてa-Si層４上
にn+‐Si層を形成する工程を省略することができる。な
お、この実施例においては、マスク材９を金属として、
このマスク材９を透明導電膜８からなるドレインコンタ
クト層8Dとソースコンタクト層8Sの抵抗値を下げるため
の金属層9D,9Sとして残すようにしているが、透明導電
膜８を十分厚く形成する場合は、上記マスク材９をドレ
インコンタクト層8Dとソースコンタクト層8Sの上に残さ
ずに除去してもよく、その場合は、このマスク材９とし
て絶縁材を使用してもよい。
物からなる透明導電膜８を還元ガス中での熱処理により
部分的に絶縁膜化して画素電極ａを形成しているから、
前述した第１の実施例と同様に、透明導電膜８をエッチ
ングしなくてもこの透明導電膜８を所定の電極形状にパ
ターニングすることができるし、また、基板１面に形成
した上記透明導電膜８を薄膜トランジスタ２のa-Si層４
とのコンタクト層8D,8Sとしても利用するようにしてい
るから、薄膜トランジスタ２の形成においてa-Si層４上
にn+‐Si層を形成する工程を省略することができる。な
お、この実施例においては、マスク材９を金属として、
このマスク材９を透明導電膜８からなるドレインコンタ
クト層8Dとソースコンタクト層8Sの抵抗値を下げるため
の金属層9D,9Sとして残すようにしているが、透明導電
膜８を十分厚く形成する場合は、上記マスク材９をドレ
インコンタクト層8Dとソースコンタクト層8Sの上に残さ
ずに除去してもよく、その場合は、このマスク材９とし
て絶縁材を使用してもよい。
なお、上記第１および第２の実施例では、透明導電膜
８を部分的に絶縁膜化するための還元ガスとしてH2を使
用しているが、この還元ガスとしては、BCl3等の塩素ガ
スを使用してもよい（この塩素ガスを使用する場合は透
明導電膜８の絶縁膜化領域ｂの表面がある程度エッチン
グされることがある）。また、上記実施例では、アクテ
ィブマトリックス型液晶表示素子用の基板面に形成され
る透明画素電極の形成について説明したが、本発明は、
一対の基板面にそれぞれストライプ状の透明走査電極お
よび透明信号電極を形成しているマトリックス型液晶表
示素子用の基板面に形成される上記透明走査電極および
透明信号電極の形成等にも適用できることはもちろんで
ある。
８を部分的に絶縁膜化するための還元ガスとしてH2を使
用しているが、この還元ガスとしては、BCl3等の塩素ガ
スを使用してもよい（この塩素ガスを使用する場合は透
明導電膜８の絶縁膜化領域ｂの表面がある程度エッチン
グされることがある）。また、上記実施例では、アクテ
ィブマトリックス型液晶表示素子用の基板面に形成され
る透明画素電極の形成について説明したが、本発明は、
一対の基板面にそれぞれストライプ状の透明走査電極お
よび透明信号電極を形成しているマトリックス型液晶表
示素子用の基板面に形成される上記透明走査電極および
透明信号電極の形成等にも適用できることはもちろんで
ある。
本発明の透明電極の形成方法によれば、金属酸化物か
らなる透明導電膜の透明電極となる領域以外の領域が還
元ガス中での熱処理により絶縁膜化されるために、透明
導電膜をエッチングしなくてもこの透明導電膜を所定の
電極形状にパターニングすることができるから、透明導
電膜をエッチングして透明電極を形成する場合に発生す
る、不要透明導電膜のエッチング残りやオーバーエッチ
ングといった問題をなくすことができる。
らなる透明導電膜の透明電極となる領域以外の領域が還
元ガス中での熱処理により絶縁膜化されるために、透明
導電膜をエッチングしなくてもこの透明導電膜を所定の
電極形状にパターニングすることができるから、透明導
電膜をエッチングして透明電極を形成する場合に発生す
る、不要透明導電膜のエッチング残りやオーバーエッチ
ングといった問題をなくすことができる。
第１図は本発明の第１の実施例を示す透明画素電極の形
成工程図、第２図は本発明の第２の実施例を示す透明画
素電極の形成工程図である。 １……基板、２……薄膜トランジスタ、３……ゲート絶
縁膜、６……平坦化膜、８……透明導電膜、ａ……透明
画素電極、ｂ……絶縁膜化領域、９……マスク材、10,1
0a,10b……レジストマスク。
成工程図、第２図は本発明の第２の実施例を示す透明画
素電極の形成工程図である。 １……基板、２……薄膜トランジスタ、３……ゲート絶
縁膜、６……平坦化膜、８……透明導電膜、ａ……透明
画素電極、ｂ……絶縁膜化領域、９……マスク材、10,1
0a,10b……レジストマスク。
Claims (1)
- 【請求項１】基板面に所定パターンの透明電極を形成す
る方法において、基板面に金属酸化物からなる透明導電
膜を形成した後、この透明導電膜の上にマスク材を所定
の電極パターンに形成して還元ガス中で熱処理すること
により、上記透明導電膜の前記マスク材で覆われていな
い領域を絶縁膜化して、上記透明導電膜の絶縁膜化され
ない領域を透明電極とすることを特徴とする透明電極の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127088A JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127088A JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297620A JPH01297620A (ja) | 1989-11-30 |
| JP2522014B2 true JP2522014B2 (ja) | 1996-08-07 |
Family
ID=14951285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127088A Expired - Lifetime JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522014B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211527A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及び液晶表示装置 |
| US9952355B1 (en) * | 2017-03-13 | 2018-04-24 | Goodrich Corporation | Spatially controlled conductivity in transparent oxide coatings |
-
1988
- 1988-05-26 JP JP63127088A patent/JP2522014B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| １９８８年（昭和６３年）春季第３５回応用物理学関係連合講演会予稿集第２分冊（１９８８−３−２８）（社）応用物理学会Ｐ．４８３３１Ｐ−Ｓ−７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01297620A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| EP1338914A2 (en) | Method for manufacturing liquid crystal display | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR0178775B1 (ko) | 액티브매트릭스 기판의 제조방법 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JP2956380B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| KR100678730B1 (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2757538B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0172901B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP2002314088A (ja) | 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置 | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 |