KR100314201B1

KR100314201B1 - 박막트랜지스터형액정표시장치및그제조방법

Info

Publication number: KR100314201B1
Application number: KR1019980033620A
Authority: KR
Inventors: 채기성
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 1997-08-22
Filing date: 1998-08-19
Publication date: 2002-10-25
Also published as: KR19990023709A; JPH1164887A; US5978058A; JP4111569B2

Abstract

알루미늄층과 ITO층을 간편하고 동시에 확실하게 접속하는 것이 가능한 박막트랜지스터형 액정표시장치 및 그 제조방법을 제공한다.

이 박막트랜지스터형 액정표시장치는 한쌍의 기판 간에 액정이 협지되고, 상기 한쪽 기판의 상기 액정이 협지되는 측의 면상에 알루미늄층이 형성되고, 이 알루미늄층을 덮는 절연층에 상기 알루미늄층 표면에 달하는 컨택홀이 설치되는 동시에 이 컨택홀의 내면을 포함하는 상기 절연층 상에 인듐산화물층이 형성되고, 상기 컨택홀의 저면상에서 상기 인듐산화물층과 상기 알루미늄층의 사이에 실리사이드층이 개재하고 있다.

Description

박막트랜지스터형 액정표시장치 및 그 제조방법

본 발명은 기판 상의 알루미늄층과 인듐산화물층과의 접속방법을 개량한 박막트랜지스터형 액정표시장치 및 그 제조방법에 관한다.

배선재료로서의 알루미늄은 저저항이라고 하는 이점을 가지고 있으며, 최근에는 박막트랜지스터형 액정표시장치에 있어서 기판 상의 게이트배선, 소스배선 등의 배선이나 전극에 많이 사용되어 오고 있다. 그런데 박막트랜지스터형 액정표시장치의 투명화소전극 등에 사용되는 인듐산화물(이하, ITO으로 생략)과 알루미늄을 직접 접촉시키면 ITO 중의 산소가 알루미늄으로 빠져 버리고, 그 결과 컨택부분의 전기 저항이 상승하여 버린다는 것이 알려져 있다.

따라서 종래의 박막트랜지스터형 액정표시장치에서는 알루미늄층과 ITO층이 직접 접촉하지 않는 구조가 채용되어 있었다. 예를 들면 도3에 나타내듯이 기판 상에 설치된 알루미늄층32를 덮도록 텅스텐 등으로 이루어지는 도전성의 배리어층 33을 미리 설치해 두고, 절연층34에 배리어층33까지 도달하는 컨택홀35를 형성하고, 그 컨택홀35에서 배리어층33과 ITO층36을 접촉시키는 것으로 알루미늄층32와 ITO층36을 배리어층33을 개재시켜서 전기적으로 접촉하고 있었다. 혹은 도4에 나타내듯이 기판 상에 알루미늄 이외의 금속층42와 알루미늄층43을 설치하고, 절연층 44 및 알루미늄층43에 금속층42 표면까지 달하는 컨택홀45를 형성하고, 그 컨택홀 45에서 금속층42와 ITO층46을 접촉시키는 것으로 알루미늄층43과 ITO층46을 알루미늄 이외의 금속층42를 개재시켜서 전기적으로 접속하고 있었다.

그러나, 도3에 나타내는 컨택구조에서는 알루미늄층32와 배리어층33의 2층으로 배선패턴을 작성하기 위하여 이 2층을 에칭한 후에 절연층34를 형성할 필요가 있다. 그런데, 배선패턴을 에칭할 때에 알루미늄과 배리어층 금속은 이들을 에칭할 수 있는 에천트가 다르기 때문에 에천트를 교환한 2회의 에칭을 행하지 않으면 안되어 공정이 번잡하게 되어 있다. 또 도4에 나타내는 컨택구조에서는 알루미늄 이외의 금속층42와 알루미늄층43과 절연층44를 형성한 후, 절연층44와 알루미늄층 43을 각각 에칭하여 금속층42의 표면을 노출시킬 필요가 있고, 공정 수가 증가한다고 하는 문제가 있었다.

상기의 점을 감안하여 본 발명은 알루미늄층과 ITO층을 간단한 제조 프로세스에 의하여 저항치를 증대시키지 않고 접속하는 것이 가능한 박막트랜지스터형 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.

본 발명에 관한 박막트랜지스터형 액정표시장치는, 한쌍의 기판 간에 액정이 협지되고, 상기 한쪽 기판의 상기 액정이 협지되는 측의 면상에 알루미늄층이 형성되고, 이 알루미늄층을 덮는 절연층에 상기 알루미늄층 표면에 달하는 컨택홀을 설치하는 동시에 이 컨택홀의 내면을 포함하는 상기 절연층 상에 인듐산화물층이 형성되고, 상기 컨택홀의 저면상에서 상기 인듐산화물층과 상기 인듐층의 사이에 실리사이드층이 개재하고 있는 것을 특징으로 한다.

상기 구성에 의하여 ITO층과 알루미늄층은 도전성을 가지는 실리사이드층을 개재하여 접속되기 때문에 ITO층과 알루미늄층이 직접 접촉하는 것에 의한 저항치 상승 등의 문제를 일으키지 않는다.

종래의 컨택구조에서는 절연층이 알루미늄층과 배리어층의 2층을 덮고 있는 것에 비하여 본 발명에서의 실리사이드층은 절연층에 설치된 컨택홀의 저면상에만 형성되어 있기때문에 절연층은 알루미늄층 1층만을 덮으면 되고, 절연층의 스텝 커버리지가 향상한다.

또 컨택홀의 저면 상에 실리사이드층이 형성되는 만큼 컨택홀이 얕아지기 때문에 그 후 컨택홀의 내부에 형성되는 ITO층의 단차가 완화되게 되고 이것에 의하여 ITO층의 스텝 커버리지도 향상한다.

또 배선패턴이 알루미늄층의 1층으로 구성되어 있기 때문에 배선패턴형성 시의 에칭이 1회로 끝나고, 배선패턴의 가공이 용이하게 된다.

또 본 발명에 관한 박막트랜지스터형 액정표시장치는 상기 알루미늄층이 상기 기판상에 배치된 게이트배선 또 소스배선 단자부의 하층측을 이루고, 상기 인듐산화물층이 상기 단자부의 상층측을 이루는 것을 특징으로 한다.

박막트랜지스터형 액정표시장치에 있어서 컨택홀은 박막트랜지스터부와 게이트배선 또는 소스배선의 단자부에 존재한다. 이들 컨택홀의 깊이를 비교한 경우 박막트랜지스터부 컨택홀의 깊이가 패시베이션막의 막 두께 정도인데 비하여 게이트배선 또는 소스배선 단자부의 컨택홀의 깊이는 게이트절연막과 패시베이션막의 막 두께정도가 되고, 게이트배선 또는 소스배선 단자부의 컨택홀의 깊이 쪽이 더욱더 깊게 되어 있다. 본 발명의 컨택구조에는 컨택홀의 깊이가 얕아지고 ITO층의 스텝커버리지가 양호하게 된다고 하는 이점이 있지만, 상기와 같이 게이트배선 또는 소스배선 단자부에 그 구조를 채용하는 것이 보다 효과적이다.

또, 실리사이드층의 예로서는 몰리브덴실리사이드, 텅스텐실리사이드, 티탄실리사이드 혹은 크롬실리사이드를 사용하는 것이 가능하고, 그 막 두께는 200 내지 600Å 정도인 것이 바람직하다. 그 이유는 200Å 이하에서는 배리어효과가 없어지고, 600Å를 넘으면 막 중의 스트레스가 너무 커져 쉽게 벗겨지게 되기 때문이다.

본 발명에 관한 박막트랜지스터형 액정표시장치의 제조방법은, 한쌍 기판의 한측 기판 상에 알루미늄층으로 이루어지는 패턴을 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 절연층에 상기 알루미늄층 표면에 달하는 컨택홀을 형성하고, 실리사이드층을 플라즈마 CVD법에 의하여 기판 전면에 성막한 후, 상기 절연층 표면의 실리사이드층을 제거하는 것에 의하여 상기 컨택홀 저부의 상기 알루미늄층 상에만 실리사이드층을 형성하고, 이어서 상기 실리사이드층의 상부에 인듐산화물층을 형성하고, 상기 한쪽 기판과 다른쪽 기판과의 사이에 액정을 접지한 것을 특징으로 한다.

상기 구성에 의하여 박막트랜지스터형 액정표시장치를 공정 수의 증가를 종래보다 억제하여 제조하는 것이 가능하다. 또 플라즈마 CVD법에 의하여 실리사이드층을 기판 전면에 성막한 후, 상기 절연층 표면의 실리사이드층을 제거하는 것에 의하여 상기 컨택홀 저부의 알루미늄층 상에만 하지층과 강고하게 밀착한 실리사이드층을 형성하는 것이 가능하다. 실리사이드층과 절연층은 실리사이드층과 알루미늄층에 비교하여 밀착성이 좋지않으므로 절연층 표면의 실리사이드층은 비교적 간단하게 제거하는 것이 가능하다.

또 본 발명에 관한 박막트랜지스터형 액정표시장치의 제조방법은 한쌍 기판의 한쪽 기판 상에 알루미늄층으로 이루어지는 패턴을 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 절연층에 상기 알루미늄층 표면에 도달하는 컨택홀을 형성하고, 실리사이드층을 스퍼터법에 의하여 기판 전면에 성막한 후 상기 절연층 표면의 실리사이드층을 제거하는 것에 의하여 상기 컨택홀 저부의 상기 알루미늄층 상에만 실리사이드층을 형성하고, 이어서 상기 실리사이드층의 상부에 인듐산화물층을 형성하고, 상기 한쪽 기판과 다른쪽 기판과의 사이에 액정을 협지한 것을 특징으로 한다.

상기 제조방법에 있어서는 스퍼터법에 의하여 실리사이드층을 기판 전면에 성막한 후 상기 절연층 표면의 실리사이드층을 제거하는 것에 의하여 상기 컨택홀 저부의 알루미늄층 상에만 하지층과 강고하게 밀착한 실리사이드층을 형성하는 것이 가능하다. 실리사이드층과 절연층은 실리사이드층과 알루미늄층을 비교하여 밀착성이 좋지 않으므로 절연층 표면의 실리사이드층은 비교적 간단하게 제거하는것이 가능하다.

또 본 발명에 관한 박막트랜지스터형 액정표시장치의 제조방법은 한쌍 기판의 한쪽 기판 상에 알루미늄층으로 이루어지는 패턴을 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 절연층에 상기 알루미늄층 표면에 달하는 컨택홀을 형성하고, 상기 컨택홀 형성 시에 사용한 포토레지스트를 남긴채 실리사이드층을 기판 전면에 성막한 후 상기 포토레지스트를 제거하는 동시에 상기 실리사이드층을 제거하는 것에 의하여 상기 컨택홀 저부의 상기 알루미늄층 상에만 실리사이드층을 형성하고, 이어서 상기 실리사이드층의 상부에 인듐산화물을 형성하고, 상기 한쪽 기판과 다른쪽 기판과의 사이에 액정을 접지한 것을 특징으로 한다.

상기 제조방법에 있어서 상기 컨택홀 형성 시에 사용한 포토레지스트를 남긴채 실리사이드층을 기판 전면에 성막한 후 상기 포토레지스트를 제거하는 동시에 상기 포토레지스트 상의 실리사이드층을 제거하는 소위 리프트 오프라고 불리는 방법을 사용하는 것으로 상기 컨택홀 저부의 알루미늄층 상에만 하지층과 강고하게 밀착한 실리사이드층을 형성하는 것이 가능하다. 컨택홀의 형성에 사용한 포토레지스트를 그대로 마스크로서 사용하는 것으로 새로운 마스크를 형성할 필요없이 실리사이드층을 형성하는 것이 가능하다.

도1은 본 발명의 박막트랜지스터형 액정표시장치의 부분 개략도이다.

도2는 본 발명의 박막트랜지스터형 액정표시장치에 있어서, 콘택홀 및 ITO층을 형성할 때의 순서를 설명하는 플로우도이다.

도3은 종래의 알루미늄층과 ITO층 컨택구조의 일 예를 나타내는 개략도이다.

도4는 종래의 알루미늄층과 ITO층 컨택구조의 다른 일 예를 나타내는 개략도이다.

*간단한 부호의 설명*

1 게이트전극

2 게이트절연막

3 반도체막

4 n+형 a-Si층

5 드레인전극

6 소스전극

7 패시베이션막

8 컨택홀

9 실리사이드층

10 ITO층

11 알루미늄층

12 컨택홀

13 실리사이드층

14 ITO층

이하, 도면에 의한 본 발명에 관하여 상세하게 설명하지만, 본 발명은 이들의 실시형태 예에만 한정되는 것은 아니다.

도1은 본 발명인 박막트랜지스터형 액정표시장치의 부분 개략도이다. 부호A 부분은 박막트랜지스터의 부분, B 부분은 게이트배선 또는 소스배선의 단자부를 나타내고 있다. 또 이들 2개의 부분은 실제의 액정표시장치에 있어서는 떨어진 곳에 있지만 도시의 형편상 근접시켜서 도시한다.

우선 박막트랜지스터부A의 부분에 관하여 설명한다.

박막트랜지스터부A는 막두께 1500 내지 2000Å의 알루미늄으로 이루어지는 게이트전극1을 설치하고, 그 위에 게이트절연막2를 설치하고, 이 게이트절연막 상에 막 두께 1000 내지 2000Å의 아몰퍼스실리콘(a-Si)으로 이루어지는 반도체막3을 설치하고, 또 이 반도체막 상에 막 두께 300 내지 500Å의 n+형 a-Si층4를 설치하고, 그 위에 막 두께 1000 내지 2000Å의 알루미늄으로 이루어지는 드레인전극5와 소스전극6을 설치하여 구성된다. 또 드레인전극5나 소스전극6의 상측에 이들을 덮는 패시베이션막7이 형성되고, 이 패시베이션막7에 컨택홀8이 형성되어 있다. 그리고 컨택홀8의 저면상에 막두께 200 내지 600Å의 실리사이드층9가 형성되고, 그 상측에 화소전극으로 이루어지는 막 두께 1000 내지 1500Å의 ITO층10이 형성되어 있다. 이 컨택홀8을 통하여 드레인전극5와 ITO층10(화소전극)이 전기적으로 접속되어 있다.

이어서 게이트배선 또는 소스배선의 단자부B에 관해서는 단자부의 하층측을 이루는 알루미늄층11 상에 게이트절연층2와 패시베이션막7이 형성되고, 이 2층을 관통하는 컨택홀12가 형성되어 있다. 그리고 박막트랜지스터부A의 컨택홀8과 마찬가지로 컨택홀12의 저면상에 막 두께 200 내지 600Å의 실리사이드층13이 형성되고, 그 상측에 막 두께 1000 내지 1500Å의 ITO층14가 형성되어 있다. 이 컨택홀12를 통하여 알루미늄층11과 ITO층14가 전기적으로 접속되어 있다.

이러한 구성으로 하는 것으로 ITO층과 알루미늄층은 도전성을 가지는 실리사이드층을 개재하여 접속되기 때문에 서로 직접 접촉하는 것에 의한 저항치 상승을 일으키지 않는다.

상기 실리사이드층에 사용하는 것이 가능한 실리사이드의 예로서는 몰리브덴실리사이드, 텅스텐실리사이드, 티탄실리사이드 혹은 크롬실리사이드 등을 들 수 있다.

또 상기 패시베이션막의 예로서는 a(아몰퍼스)-SiNx : H, a-SiNx, a-SiO₂: H, SiO₂등을 들 수 있다.

이어서, 본 발명의 박막트랜지스터형 액정표시장치에 있어서 컨택홀 및 ITO층을 형성할 때의 순서를 도2를 이용하여 설명한다.

우선 도2a에 나타내듯이 패시베이션막7 상면의 소요부분에 포토레지스트층21을 성막한 후, 패시베이션막7 및 게이트절연막2를 SF₆계 또는 CHFx계의 가스를 이용하여 드라이에칭하여 컨택홀8, 12를 형성한다.

이어서 도2b에 나타내듯이 포토레지스트층21을 제거하고, 패시베이션막7의 표면 및 컨택홀8, 12를 오존수 또는 자외선 주사한 오존수로 세정한다. 컨택홀8, 12의 저부에 노출한 알루미늄층으로 이루어지는 드레인전극5 및 알루미늄층11의 표면을 HF-수(1:100)으로 세정하여 알루미늄 표면의 산화막을 제거한 후, 컨택홀8, 12의 저부에만 실리사이드층9, 13을 형성한다. 이 컨택홀의 저부에만 실리사이드층을 형성하는 방법에 관하여는 후술한다.

이어서 ITO층을 전면에 형성한 후 패터닝하는 것에 의하여 도2c에 나타내듯이 실리사이드층9, 13의 상부에서부터 컨택홀8, 12의 내벽, 패시베이션막7의 상면에 걸쳐 ITO층10, 14를 형성한다.

이러한 순서로 본 실시형태의 박막트랜지스터형 액정표시장치의 컨택구조를 형성하는 것이 가능하다.

상술한 도2b의 공정에서 사용되는 컨택홀8, 12의 저부에만 실리사이드층9, 13을 형성할 수 있는 3가지 방법을 이하에 열기한다.

우선 실리사이드층9, 13을 플라즈마 CVD법을 이용하여 성막하는 방법을 들 수 있다. 미리 포토레지스트층21을 제거하고 실리사이드층9, 13을 프라즈마 CVD법을 이용하여 성막한다. 이 때 플라즈마 CVD법을 이용하는 것으로 기판상 전면에 실리사이드층이 형성된다. 이 프라즈마 CVD법으로 형성되는 실리사이드층은 금속인 알루미늄층의 하지와는 강고한 밀착성을 나타내지만 절연물인 패시베이션막의 하지와는 밀착성이 나쁘므로 순수(純水) 등을 이용하는 초음파세정 등에 의하여 패시베이션막 상에 형성된 실리사이드층은 용이하게 제거하는 것이 가능하고, 실리사이드층9, 13은 금속표면에만 선택적으로 형성된다. 즉, 알루미늄층5, 11이 노출해 있는 컨택홀8, 12의 저부에만 실리사이드층9, 13이 형성되는 것이 된다. 이렇게 플라즈마CVD법을 이용하면 하지와 강고하게 밀착하는 실리사이드층9, 13은 필요한 곳에만 형성되므로 실리사이드층을 형성하지 않는 부분을 마스킹하거나 불필요한 부분의 실리사이드층을 제거하는 수고를 생략하는 것이 가능하다.

또 실리사이드층9, 13을 스퍼터법을 이용하여 성막하는 방법을 들 수 있다. 미리 포토레지스트층21을 제거하고, 스퍼터법에 의하여 컨택홀8, 12 내부에서부터 패시베이션막7의 상면까지 실리사이드층9, 13을 성막한다. 여기서 실리사이드막 9, 13과 패시베이션막7의 밀착성이 나쁜 것을 이용한다. 즉 물을 내뿜거나 혹은 초음파세정등의 조작을 행하는 것으로 패시베이션막7 상면의 실리사이드층9, 13만을 기계적으로 제거하는 것이 가능하다. 이 조작에 있어서는 드레인전극5 및 알루미늄층11 상에 형성된 실리사이드층9, 13은 제거되지 않는다. 이것에 의하여 컨택홀8 저부의 드레인전극5의 위 및 컨택홀12 저부의 알루미늄층11 상에만 실리사이드층9, 13을 형성하는 것이 가능하다.

혹은 컨택홀8, 12의 형성에 사용한 포토레지스트층21을 마스크로 하여 실리사이드층9, 13을 성막하는 것도 가능하다. 컨택홀8, 12 내부에서부터 포토레지스트층21의 상면까지 실리사이드층9, 13을 성막한다. 그리고 포토레지스트층21을 제거하면 그것과 동시에 실리사이드층9, 13을 형성하는 것이 가능하다. 이 방법에서는 컨택홀8, 12의 형성에 사용한 포토레지스트층21을 다시 마스크로써 사용하므로 새롭게 마스킹할 필요가 없다.

종래의 박막트랜지스터형 액정표시장치의 제조방법에 있어서는 알루미늄층32와 배리어층33 혹은 금속층42와 알루미늄층43의 2층을 에칭하여 배선패턴을 형성할 필요가 있었지만, 본 실시 형태의 박막트랜지스터형 액정표시장치의 제조방법에서는 알루미늄층만을 에칭하면 되므로 공정 수를 감소시키는 것이 가능하다.

또 종래의 박막트랜지스터형 액정표시장치의 제조방법에서는 절연층34 혹은44를 성막할 때, 알루미늄층32와 배리어층33 혹은 금속층42와 알루미늄층43의 2층이 중첩해 있는 상태에서 성막하지 않으면 안되었지만, 본 실시형태의 박막트랜지스터형 액정표시장치의 제조방법에 있어서는 패시베이션막7을 알루미늄층 상에 성막하면 되므로 종래보다 단차가 낮아진 만큼 절연층의 스텝 커버리지를 향상시키는 것이 가능하다.

또 종래의 박막트랜지스터형 액정표시장치의 제조방법에서는 ITO층36 혹은 46을 성막할 때 절연층34 혹은 절연층44와 알루미늄층43이 중첩해 있는 상태에서 성막하지 않으면 안되었지만, 본 실시 형태의 박막트랜지스터형 액정표시장치의 제조방법에서는 컨택홀이 깊이가 실리사이드층9, 13에 의하여 메꾸어지고, 얕아지게 되므로 종래보다 단차가 낮아진 만큼 ITO층10, 14의 스텝커버리지를 향상시키는 것이 가능하다.

또 본발명의 기술범위는 상기 실시 형태에 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경을 더하는 것이 가능하다.

또 본 실시형태에서 이용한 막의 종류, 막 두께 등의 구체적인 수치, 각 공정의 구체적인 처리방법이나 처리조건에 관하여는 적당히 변경이 가능하다.

상술한 바와 같이 본 발명의 박막트랜지스터형 액정표시장치는 ITO층과 알루미늄층을 도전성을 가지는 실리사이드층을 개재하여 접속하는 것으로 ITO층과 알루미늄층이 직접 접촉하는 것으로 기인하는 저항치의 상승 등을 일으키지 않는다.

본 발명의 박막트랜지스터형 액정표시장치의 제조방법에서는 배선패턴을 형성할 때 알루미늄층만을 에칭하면 되고, 종래와 비교하여 공정 수를 감소시키는 것이 가능하다.

또 본 발명의 박막트랜지스터형 액정표시장치의 제조방법에 있어서는 절연층을 성막할 때 알루미늄층의 위에 성막하면 되므로 종래보다 단차가 낮아진만큼 절연층의 스텝 커버리지를 향상시키는 것이 가능하다.

또 본 발명의 박막트랜지스터형 액정표시장치의 제조방법에서는 ITO층을 성막할 때, 컨택홀의 깊이가 실리사이드층에 의하여 메꿔져서, 얕아지게 되므로 종래보다 단차가 낮아진만큼 ITO층의 스텝 커버리지를 향상시키는 것이 가능하다.

Claims

한쌍의 기판 간에 액정이 협지되고, 상기 한쪽 기판의 상기 액정이 협지되는 측의 면상에 알루미늄층과 상기 알루미늄층과 소정 간격을 두고 박막트랜지스터가 형성되고, 상기 알루미늄층을 덮는 절연층 상에 상기 알루미늄층 표면에 달하는 컨택홀이 설치되고, 상기 박막트랜지스터를 덮는 절연층 상에 상기 박막트랜지스터의 드레인전극에 달하는 컨택홀이 설치됨과 동시에 상기 컨택홀들의 내면을 포함하는 상기 절연층들 상에 인듐산화물층이 형성되고, 상기 컨택홀들의 저면상에 있어서 상기 인듐산화물층과 상기 알루미늄층 및 드레인전극 사이에 실리사이드층을 개재하고 있는 것을 특징으로 하는 박막트랜지스터형의 액정표시장치.
제1항에 있어서, 상기 알루미늄층이 상기 기판 상에 배치된 게이트배선 또는 소스배선 단자부의 하층측을 이루고, 상기 인듐면화물층이 상기 단자부의 상층측을 이루는 것을 특징으로 하는 액정표시장치.
한쌍 기판의 한쪽 기판 상에 알루미늄층으로 이루어지는 패턴 및 박막트랜지스터를 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 박막트랜지스터 상에 다른 절연층을 형성하고, 상기 절연층들 상에 상기 알루미늄층 표면에 달하는 컨택홀과 상기 박막트랜지스터의 드레인전극에 달하는 컨택홀을 형성하고, 실리사이드층을 프라즈마 CVD법에 의하여 기판 전면에 성막한 후, 상기 절연층들 표면의실리사이드층을 제거하는 것에 의해 상기 컨택홀들 저부의 상기 알루미늄층 및 드레인전극 상에만 실리사이드층을 형성하고, 이어서 상기 실리사이드층의 상부에 인듐산화물층을 형성하고, 상기 한쪽 기판과 다른쪽 기판의 사이에 액정을 협지한 것을 특징으로 하는 박막트랜지스터형 액정표시장치.
한쌍 기판의 한쪽 기판 상에 알루미늄층으로 이루어지는 패턴 및 박막트랜지스터를 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 박막트랜지스터 상에 다른 절연층을 형성하고, 상기 절연층들에 상기 알루미늄층 표면에 달하는 컨택홀과 상기 박막트랜지스터의 드레인전극에 달하는 컨택홀을 형성하고, 실리사이드층을 스퍼터법에 의하여 기판 전면에 성막한 후, 상기 절연층들 표면의 실리사이드층을 제거하는 것에 의해 상기 컨택홀들 저부의 상기 알루미늄층 및 드레인전극 상에만 실리사이드층을 형성하고, 이어서, 상기 실리사이드층의 상부에 인듐산화물층을 형성하고, 상기 한쪽 기판과 다른쪽 기판의 사이에 액정을 협지한 것을 특징으로 하는 박막트랜지스터형 액정표시장치.
한쌍 기판의 한쪽 기판 상에 알루이뮨층으로 이루어지는 패턴 및 박막트랜지스터를 형성하고, 상기 알루미늄층 상에 절연층을 형성하고, 상기 박막트랜지스터 상에 다른 절연층을 형성하고, 상기 절연층들에 상기 알루미늄층 표면에 달하는 컨택홀과 상기 박막트랜지스터 드레인 전극에 달하는 컨택홀을 형성하고, 상기 컨택홀들 형성 시에 사용한 포토레지스트를 남긴채 실리사이드층을 기판 전면에 성막한후, 상기 포토레지스트를 제거하는 것에 의하여 상기 컨택홀들 저부의 상기 알루미늄층 및 드레인전극 상에만 실리사이드층을 형성하고, 이어서 상기 실리사이드층의 상부에 인듐산화물층을 형성하고, 상기 한쪽 기판과 다른쪽 기판의 사이에 액정을 협지한 것을 특징으로 하는 박막트랜지스터형 액정표시장치.