KR100623979B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100623979B1
KR100623979B1 KR1019990030631A KR19990030631A KR100623979B1 KR 100623979 B1 KR100623979 B1 KR 100623979B1 KR 1019990030631 A KR1019990030631 A KR 1019990030631A KR 19990030631 A KR19990030631 A KR 19990030631A KR 100623979 B1 KR100623979 B1 KR 100623979B1
Authority
KR
South Korea
Prior art keywords
gate
pad
data
data line
electrode
Prior art date
Application number
KR1019990030631A
Other languages
English (en)
Other versions
KR20010011323A (ko
Inventor
노남석
허명구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990030631A priority Critical patent/KR100623979B1/ko
Publication of KR20010011323A publication Critical patent/KR20010011323A/ko
Application granted granted Critical
Publication of KR100623979B1 publication Critical patent/KR100623979B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 알루미늄 계열의 금속으로 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막의 게이트 전극 상부에 반도체층을 형성하고, 게이트선과 교차하는 데이터선, 데이터선의 분지인 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 보호막을 적층하고 게이트 절연막을 함께 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 제1 내지 제3 접촉 구멍을 형성한다. 이어, 보호막의 상부에 IZO막을 적층하고 패터닝하여 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극, 제3 접촉 구멍을 통하여 데이터 패드와 연결되는 보조 데이터 패드 및 제3 접촉 구멍을 통하여 게이트 패드와 연결되며 게이트 패드를 드러내는 제1 개구부를 가지는 보조 게이트 패드를 포함하는 도전막 패턴을 형성한다.
배터리 효과, 알루미늄, IZO, 쇼팅 바, 정전기, 어레이 검사, 화소 불량

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 전체 구성을 간략히 나타낸 배치도이고,
도 2, 도 4 및 도 6은 도 1에서 II, IV 및 VI 부분을 상세하게 도시한 배치도이고,
도 3, 도 5 및 도 7은 도 2, 도 4 및 도 6에서 III-III', V-V' 및 VII-VII' 선을 따라 각각의 절단한 단면도이고,
도 8a, 도 8b 및 도 8c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고,
도 9a, 도 9b 및 도 9c는 8a, 도 8b 및 도 8c의 각각에서 IXa-IXa', IXb-IXb' 및 IXb-IXb'선을 따라 잘라 도시한 단면도이고,
도 10a, 도 10b 및 도 10c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고,
도 11a, 도 11b 및 도 11c는 10a, 도 10b 및 도 10c의 각각에서 XIa-XIa', XIb-XIb' 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 12a, 도 12b 및 도 12c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고,
도 13a, 도 13b 및 도 13c는 12a, 도 12b 및 도 12c의 각각에서 XIIIa-XIIIa', XIIIb-XIIIb' 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고,
도 14a, 도 14b 및 도 14c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고,
도 15a, 도 15b 및 도 15c는 14a, 도 14b 및 도 14c의 각각에서 XVa-XVa', XVb-XVb' 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이고,
도 16a. 도 17a 및 도 18a는 도 14a에서 XVa-XVa' 선을 따라 절단한 단면도로서 도 15a의 다음 단계를 차례로 공정 순서에 따라 도시한 도면이고,
도 16b, 도 17b 및 도 18b는 도 14b에서 XVb-XVb' 선을 따라 절단한 단면도로서 도 15b의 다음 단계를 차례로 공정 순서에 따라 도시한 도면이고,
도 16c, 도 17c 및 도 18c는 도 14c에서 XVc-XVc' 선을 따라 절단한 단면도로서 도 15c의 다음 단계를 공정 순서에 따라 차례로 도시한 도면이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이 루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
이러한 박막 트랜지스터를 제조함에 있어서, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. 그러나, 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 패드부의 신뢰성을 확보하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하고 알루미늄 또는 알루미늄 합금은 제거해야 한다. 이때, 개재되는 금속은 알루미늄 또는 알루미늄 합금과 한 번에 식각되지 않아야 하기 때문에 사진 공정이 추가되어 공정이 복잡해지는 문제점이 있다. 또한, ITO와 알루미늄 계열의 금속 사이에는 접촉 저항이 높으며, 배터리(battery) 효과로 인하여 접촉 부위에서 부식이 발생하여 패드부의 신뢰도가 떨어진다.
한편, 이러한 박막 트랜지스터 기판은 제조 공정 중에 발생하는 정전기에 노출되기 쉬우며, 이러한 정전기로 인하여 박막 트랜지스터의 특성이 저하되거나 파괴될 수도 있어 쇼팅 바(shorting bar)를 이용하여 각각의 신호선 등을 서로 연결하여 정전기를 방전시키는 방법이 적용되고 있다.
또한, 이러한 액정 표시 장치용 기판의 제조 공정이 완료된 이후에는 기판 내의 결함을 검출하기 위한 어레이(array) 검사를 실시하는데, 이를 위해서는 어레이 검사를 실시하기 전에 게이트선 및 데이터선으로터 쇼팅 바를 용이하게 분리하는 것이 바람직하다.
본 발명의 과제는 액정 표시 장치용 박막 트랜지스터의 제조 공정을 단순화하는 것이다.
또한, 본 발명의 다른 과제는 패드부의 접촉 저항을 최소화하고 부식을 방지하여 패드부의 신뢰도를 확보하는 것이다.
또한, 본 발명의 다른 과제는 제조 공정 시에 발생하는 정전기를 방전시키기 위해 사용하는 쇼팅 바를 게이트선 및 데이터선으로부터 용이하게 분리할 수 있는 액정 표시 장치용 박막트랜지스터 기판의 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치용 기판의 제조 방법에서는 배선을 알루미늄 계열의 금속으로 이루어진 단일막으로 형성하고, 알루미늄 계열과 접촉하더라도 부식 현상이 발생하지 않는 IZO(indium zinc oxide)를 이용하여 패드부의 신뢰도를 확보한다. 또한, 패드부의 접촉 저항을 줄이기 위하여 패드부에서 IZO의 일부를 제거한다.
더욱 상세하게 본 발명에 따른 제조 방법에서는, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성하고, 게이트 전극의 게이트 절연막 상부에 반도체층을 형성한다. 이어, 게이트 절연막 위에 게이트선과 교차하는 데이터선, 데이터의 분지인 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극 및 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하고 데이터 배선을 덮고 드레인 전극, 데이터 패드 및 게이트 패드를 드러내는 제1 내지 제3 접촉 구멍을 가지는 보호막을 형성한다. 다음, 보호막 상부에 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극, 제2 접촉 구멍을 통하여 데이터 패드와 연결되는 보조 데이터 패드 및 제3 접촉 구멍을 통하여 게이트 패드와 연결되며 게이트 패드를 드러내는 제1 개구부를 가지는 보조 게이트 패드를 포함하는 도전막 패턴을 형성한다.
여기서, 게이트 배선은 알루미늄 계열, 특히 알루미늄 네오디늄 합금으로 형성하고, 도전막 패턴은 IZO로 형성하는 것이 바람직하다.
이때, 도전막 패턴을 형성하기 위해서는, 먼저, 도전막을 적층하고, 도전막 상부에 감광막을 형성하고, 감광막을 노광 및 현상하여 화소 전극, 보조 데이터 패드 및 보조 게이트 패드의 일부 상부에 위치하는 제1 부분과 보조 게이트 패드의 일부 위에 위치하며 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막 패턴을 형성한다. 이어, 감광막 패턴을 마스크로 도전막을 식각하여 화소 전극 및 보조 데이터 패드와 게이트 패드 상부에 도전막 일부를 남기고, 애싱 공정을 실시하여 제2 부분을 일부를 제거하고, 게이트 패드 상부의 도전막의 일부를 제거하여 상기 개구부를 형성하여 보조 게이트 패드를 형성한다.
여기서, 도전막 패턴은 알루미늄 식각액 또는 옥살산 IZO 식각액을 이용하여 패터닝할 수 있다.
데이터 배선은 데이터선 연장부 및 방전용 데이터 쇼팅 바를 더 포함하며, 게이트 배선은 게이트선 연장부 및 방전용 게이트 쇼팅 바를 더 포함하며, 보호막 및 게이트 절연막은 데이터선 연장부 및 게이트선 연장부를 드러내는 제2 및 제3 개구부를 가진다. 이러한 개구부를 통하여 게이트선 연장부와 데이터선 연장부를 식각하여 게이트 배선 및 데이터 배선으로부터 데이터 쇼팅 바 및 게이트 쇼팅 바를 분리하는 단계를 더 포함한다. 이때, 알루미늄 식각액을 이용하면 게이트 쇼팅 바와 도전막 패턴 한 번의 식각 공정으로 형성할 수 있다.
게이트 배선을 형성하는 단계에서는 데이터선 연장부와 교차하는 제1 내지 제3 검사용 데이터선 연결부를 형성할 수 있고, 보호막 및 게이트 절연막은 제1 내지 제3 검사용 데이터선 연결부와 데이터선 연장부를 드러내는 제4 및 제5 접촉 구멍을 가지며, 도전막 패턴 형성 단계에서 보호막의 제4 및 제5 접촉 구멍을 데이터선 연장부와 제1 내지 제3 검사용 데이터선 연장부를 각각 연결하는 제1 도전 패턴을 더 형성할 수 있다.
또한, 데이터 배선을 형성하는 단계에서는, 게이트선 연장부와 교차하는 제1 및 제2 검사용 게이트선 연결부를 형성할 수 있고, 보호막은 게이트선 연장부와 제1 및 제2 검사용 게이트선 연결부를 드러내는 제6 및 제7 접촉 구멍을 가지며, 도전막 패턴 형성 단계에서 제6 및 제7 접촉 구멍을 통하여 게이트선 연장부와 제1 및 제2 검사용 게이트선 연결부와 각각 연결하는 제2 도전 패턴을 더 형성할 수 있 다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치용 기판 및 그 제조 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저 본 발명의 실시예에 따른 액정 표시 장치용 기판의 구조에 대해 개략적으로 설명한다. 도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 전체 구성을 간략히 나타낸 배치도이다.
도 1에 나타난 바와 같이, 기판(10) 위에 가로 방향으로 다수의 게이트선(20)이 형성되어 있고, 각각의 게이트선(20)의 끝에는 게이트 드라이버와 연결되어 외부로부터 전달되는 주사 신호를 게이트선(20)에 전달하는 게이트 패드(22)가 형성되어 있다. 또한, 표시 영역(A) 밖에는 다수의 게이트 배선(20, 22)과 연결되어 있으며 게이트 패드(22)로부터 연장된 게이트선 연장부(23)가 형성되어 있으며, 다수의 게이트선 연장부(23)는 방전용 게이트 쇼팅 바(24)를 통하여 모두 연결되어 있다. 실제로 게이트선 연장부(23)는 보호막(도시하지 않음)의 개구부를 중심으로 두 부분으로 분리되어 있어 게이트 쇼팅 바(24)는 게이트 배선(20, 22, 23)으로부터 분리되어 다수의 게이트 배선(20, 22, 23)은 서로 분리되어 있다. 이에 대해서는 도 2 및 도 4를 통하여 상세하게 설명하기로 한다. 세로 방향으로는 게이트선(20)과 절연되어 교차하도록 형성되어 단위 화소를 정의하는 데이터선(60)이 형성되어 있으며, 각각의 데이터선(60) 끝에는 데이터 드라이버와 연결되어 외부로부터 영상 신호를 데이터선(60)에 전달하는 데이터 패드(63)가 형성되어 있다. 다수의 데이터 배선(60, 63)은 표시 영역(A) 밖으로 연장된 데이터선 연장부(84)와 각각 연결되어 있으며, 다수의 데이터선 연장부(84)는 방전용 데이터 쇼팅 바(65)를 통하여 서로 모두 연결되어 있다. 실제로 데이터선 연장부(64)는 보호막(도시하지 않음)에 형성되어 있는 개구부를 중심으로 두 부분으로 분리되어 방전용 데이터 쇼팅 바(65)는 데이터 배선(60,63, 64)으로부터 분리되어 다수의 데이터 배선(60, 63, 64)은 서로 분리되어 있다. 여기서, 방전용 게이트 쇼팅 바(24)와 방전용 데이터 쇼팅 바(65)는 서로 저항을 사이에 두고 연결되어 있으며, 제조 공정 중에는 게이트 배선(20, 22, 23) 및 데이터 배선(60, 63, 64)과 연결되어 액정 표시 장치용 기판의 제조 과정에서 발생하는 정전기를 효과적으로 방전시켜 박막 트랜지스터를 보호하며 제조 공정의 마지막 단계에서 게이트 배선(20, 22, 23) 및 데이터 배선(60, 63, 64)으로부터 방전용 게이트선 및 데이터선 연결부(24, 65)를 분리하여 다수의 게이트 배선(20, 22, 23)과 다수의 데이터선(60, 63, 64)을 서로 분리한다. 또한, 표시 영역(A) 밖에는 제1 및 제2 검사용 게이트선 연결부(67, 66)와 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)가 형성되어 있는데, 제1 검사용 게이트선 연결부(67)는 게이트선 연장부((23)를 통하여 홀수 번째 게이트선(20)과 연결되어 있으며, 제2 검사용 게이트선 연결부(66)는 짝수 번째 게이트선(20)과 게이트선 연장부(23)를 통하여 연결되어 있다. 또한, 제1 검사용 데이터선 연결부(25)는 3n-2 번째 데이터선(60)과 데이터선 연장부(64)를 통하여 연결되어 있으며 제2 검사용 데이터선 연결부(26)는 3n-1 번째 데이터선(60)과 데이터선 연장부(64)를 통하여 연결되어 있으며 제3 검사용 데이터선 연결부(27)는 3n 번째 데이터선(60)과 데이터선 연장부(64)를 통하여 연결되어 있다. 이러한 구조에서는 홀수 번째 게이트선(20)이 연결되어 있는 제1 검사용 게이트선 연결부(67)와 짝수 번째 게이트선(20)이 연결되어 있는 제2 검사용 게이트선 연결부(66)에 각각 다른 신호를 인가하고, 데이터선(60)에 대해서는 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)를 이용하여 세 개의 그룹으로 나누어 각각 R, G, B 신호를 인가하여 기판 내 화소 불량이나 게이트선(20)과 데이터선(60)의 단락을 검사하게 된다. 이러한 2G3D 구조라 한다.
표시 영역(A)은 다수의 게이트선(20)과 데이터선(60)의 교차로 정의되는 다수의 화소의 집합으로 이루어지며, 각각 화소 영역에는 액정 분자를 구동하는 방법에 따라 화소 전극 또는 공통 전극의 구조가 다르게 형성될 수 있다. 즉, 비틀린 네마틱 방식(twisted nematic mode)인 경우에는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 화소 전극이 화소를 단위로 형성되어 있으며, 공통 전극은 다른 기판에 형성되어 있다. 또한, 기판에 거의 평행한 수평 전계를 이용하여 액정 분자를 구동하는 경우에는 화소에 서로 마주하는 공통 전극 및 화소 전극이 형성되어 있다.
이제 본 발명의 실시예에 따른 액정 표시 장치에서 게이트 배선(20, 22, 23, 24)은 알루미늄 계열의 단일막으로 형성되어 있으며, 화소 전극은 IZO로 형성되어 있다. 이러한 구조에 대하여 정전기를 방전시키거나 어레이 검사를 실시할 수 있는 배선 구조와 더불어 도 2 내지 도 7 및 도 1을 참조하여 상세하게 설명하기로 한다. 도 2, 도 4 및 도 6은 도 1에서 II, IV 및 VI 부분을 상세하게 도시한 배치 도이고, 도 3, 도 5 및 도 7은 도 2. 도 4 및 도 6에서 III-III', V-V' 및 VII-VII' 선을 따라 각각의 절단한 단면도이다.
도 1 내지 도 7에 나타난 바와 같이, 투명한 절연 기판(10) 위에 가로 방향으로 게이트선(20), 게이트선(20)의 분지인 게이트 전극(21) 및 게이트 패드(22)를 포함하는 게이트 배선이 형성되어 있다. 또한, 게이트 배선은 게이트 패드(22)로부터 표시 영역(A) 밖으로 연장되어 되어 있는 게이트선 연장부(23)와 게이트선 연장부(23)에 인접하게 세로 방향으로 형성되어 있는 방전용 게이트 쇼팅 바(24)를 포함한다. 또한, 기판(10) 위에는 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)가 가로 방향으로 형성되어 있다. 단면도로는 도시되지 않았지만, 게이트 배선(20, 21, 22, 23, 24)과 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)는 동일한 층으로 형성되어 있으며, 이들은 알루미늄 또는 알루미늄 합금, 특히 알루미늄 네오디뮴 합금의 단일막으로 형성되어 있으나, 크롬 또는 몰리브덴 또는 몰리브덴 합금과 함께 이중막으로 형성될 수 있다.
게이트 배선(20, 21, 22, 23, 24)과 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 형성되어 이들을 덮고 있다.
게이트 전극(21)의 게이트 절연막(30) 위에는 비정질 규소로 이루어진 방전용 패턴의 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(51, 52)이 게이트 전극(21)을 중심으로 양쪽으로 분리되어 형성되어 있다.
게이트 절연막(30) 상부에는 게이트선(20)과 교차하여 화소를 정의하는 데이터선(60), 데이터선(60)과 연결되어 있으며 접촉층(61) 상부에 형성되어 있는 소스 전극(61) 및 게이트 전극(21)을 중심으로 소스 전극(61)과 마주하는 접촉층(62) 상부에 형성되어 있는 드레인 전극(62) 및 데이터선(60)에 연결되어 데이터선(60)에 화상 신호를 전달하는 데이터 패드(63)를 포함하는 데이터 배선이 형성되어 있다. 또한, 데이터 배선은 데이터 패드(63)에 연결되어 있으며 활성 영역(A)의 밖으로 연장되어 있는 데이터선 연장부(64)와 데이터선 연장부(64)에 인접하게 가로 방향으로 형성되어 있는 방전용 데이터 쇼팅 바(65)를 포함한다. 또한, 게이트 절연막(30) 위에는 세로로 형성되어 있으며, 게이트선 연장부(23)와 교차하는 제1 및 제2 검사용 게이트선 연결부(67, 66)가 형성되어 있다. 여기서도, 데이터 배선(60, 63, 64, 65) 및 제1 및 제2 검사용 게이트선 연결부(67, 66)는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 알루미늄 또는 알루미늄 합금 등의 단일막 또는 이들의 이중막으로 형성될 수 있다.
게이트 절연막(30)의 상부에는 데이터 배선(60, 63, 64, 65) 및 제1 및 제2 검사용 게이트선 연결부(67, 66)를 덮는 보호막(70)이 질화 규소 등으로 형성되어 있다. 보호막(70)에는 드레인 전극(62), 데이터 패드(63), 게이트선 연장부(23)에 인접하거나 이와 교차하는 제1 및 제2 검사용 게이트선 연결부(67, 66) 및 데이터선 연장부(64)와 인접하거나 이와 교차하는 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)를 드러내는 접촉 구멍(71, 73, 77, 78)이 형성되어 있으며, 게이트 절연막(30)을 드러내며 데이터선 연장부(64)를 두 부분으로 분리하는 개구부(74)가 형성되어 있다. 또한, 보호막(70)에는 게이트 절연막(30)과 함께 게이트 패드(22), 제1 및 제2 검사용 게이트선 연결부(67, 68)에 인접하거나 이와 교차하는 게이트선 연장부(23) 및 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)에 인접하거나 이와 교차하는 데이터선 연장부(64)를 드러내는 접촉 구멍(72, 76, 79)이 형성되어 있으며, 기판(10)을 드러내면 게이트선 연장부(23)를 두 부분으로 분리하는 개구부(75)가 형성되어 있다.
도면상에 도시되지는 않았지만 방전용 게이트 및 데이터 쇼팅 바(24, 65) 위의 보호막(70)도 일부 제거되어 방전용 게이트선 및 데이터선 연결부(24, 64)를 드러내고 있다.
보호막(70) 위에는 IZO로 이루어져 있으며, 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있는 화소 전극(80), 접촉 구멍(72)을 통하여 게이트 패드(22)와 연결되어 있는 보조 게이트 패드(82) 및 접촉 구멍(73)을 통하여 데이터 패드(63)와 연결되어 있는 보조 데이터 패드(83)가 형성되어 있다. 여기서, 보조 게이트 패드(82)는 게이트 패드(22)를 드러내는 개구부(81)를 가지고 있다.
또한, 보호막 위에는 접촉 구멍(76, 77)을 통하여 홀수 번째 게이트선 연장부(23)와 제1 검사용 게이트선 연결부(67) 및 짝수 번째 게이트선 연장부(23)와 제2 검사용 게이트선 연결부(66)를 각각 연결하는 도전 패턴(86)이 형성되어 있고, 접촉 구멍(78, 79)을 통하여 3n-2 번째 데이터선 연장부(64)와 제1 검사용 데이터선 연결부(25), 3n-1 번째 데이터선 연장부(64)와 제2 검사용 데이터선 연결부(26) 및 3n 번째 데이터선 연장부(64)와 제2 검사용 데이터선 연결부(27)를 연결하는 도 전 패턴(84)이 형성되어 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에서는, 알루미늄 계열의 금속으로 이루어진 게이트 패드(22)가 IZO로 이루어진 보조 게이트 패드(82)가 접촉되어 배터리 효과에 의한 부식 현상은 발생하지 않는다. 또한, 보조 게이트 패드(82)의 일부가 제거되어 게이트 패드(22)와 보조 게이트 패드(82)의 접촉 면적이 줄어들어 패드부의 접촉 저항을 최소화할 수 있다. 따라서 패드부의 신뢰도를 확보할 수 있다.
또한, 본 발명에 따른 액정 표시 장치용 기판에서는 노출된 개구부(74, 75)를 통하여 게이트선 연장부(23) 및 데이터선 연장부(64)의 일부를 제거되어 있어 게이트선(20)을 교대로 연결하는 제1 및 제2 검사용 게이트선 연결부(67, 66)와 R, G, B 단위로 데이터선(60)을 연결하는 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)에 신호를 인가하여 화소 불량이나 단선/단락 불량을 검사하는 어레인 검사를 용이하게 실시할 수 있다. 이러한 배선 구조를 2G3D 구조라 한다.
그러면, 도 8a 내지 도 18c를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
도 8a, 도 8b 및 도 8c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고, 도 9a, 도 9b 및 도 9c는 8a, 도 8b 및 도 8c의 각각에서 IXa-IXa', IXb-IXb' 및 IXb-IXb'선을 따라 잘라 도시한 단면도이고, 도 10a, 도 10b 및 도 10c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고, 도 11a, 도 11b 및 도 11c는 10a, 도 10b 및 도 10c의 각각에서 XIa-XIa', XIb-XIb' 및 XIb-XIb' 선을 따 라 잘라 도시한 단면도이고, 도 12a, 도 12b 및 도 12c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고, 도 13a, 도 13b 및 도 12c는 12a, 도 12b 및 도 12c의 각각에서 XIIIa-XIIIa', XIIIb-XIIIb' 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고, 도 14a, 도 14b 및 도 14c는 본 발명의 실시예에 따른 제조 공정을 도시한 배치도이고, 도 15a, 도 15b 및 도 15c는 14a, 도 14b 및 도 14c의 각각에서 XVa-XVa', XVb-XVb' 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이고, 도 16a. 도 17a 및 도 18a는 도 14a에서 XVa-XVa' 선을 따라 절단한 단면도로서 도 15a의 다음 단계를 차례로 공정 순서에 따라 도시한 도면이고, 도 16b, 도 17b 및 도 18b는 도 14b에서 XVb-XVb' 선을 따라 절단한 단면도로서 도 15b의 다음 단계를 차례로 공정 순서에 따라 도시한 도면이고, 도 16c, 도 17c 및 도 18c는 도 14c에서 XVc-XVc' 선을 따라 절단한 단면도로서 도 15c의 다음 단계를 공정 순서에 따라 차례로 도시한 도면이다.
먼저, 도 8a 및 도 9c에서 보는 바와 같이, 투명한 절연 기판(10) 위에 알루미늄 계열의 단일막을 적층하고 패터닝하여, 게이트선(20), 게이트 전극(21), 게이트 패드(22), 방전용 게이트 쇼팅 바(24), 게이트선 연장부(23), 그리고 제1, 제2 및 제3 검사용 데이터선 연결부(25, 26, 27) 등을 포함하는 게이트 배선과 방전용 및 검사용 패턴을 형성한다. 이때, 알루미늄 계열의 금속으로는 알루미늄 네오디뮴 합금을 사용하는 것이 바람직하다.
이렇게 본 발명에서는 게이트 배선을 저저항을 가지는 알루미늄 계열의 금속으로 이루어진 단일막으로 형성함으로써, 다층막으로 배선을 형성할 때보다 패터닝 공정에서 적층 및 식각 공정을 단순화할 수 있다.
이어, 도 10a 및 도 11c에서 보는 바와 같이, 질화 규소 또는 산화 규소의 게이트 절연막(30)과 비정질 규소층 및 n+ 비정질 규소층으로 연속하여 적층하고 위의 비정질 규소층과 n+ 비정질 규소층을 패터닝하여 반도체층(40)과 도핑된 비정질 규소층의 저항성 접촉층(50)을 형성한다.
다음, 도 12a 및 도 13c에서 보는 바와 같이, 데이터 배선용 도전 물질을 적층하고 패터닝하여 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)와 함께 방전용 데이터 쇼팅 바(65), 데이터선 연장부(64)를 포함하는 데이터 배선과 제1 및 제 2 검사용 게이트선 연결부(67, 66)를 형성한다.
이어, 이 데이터 배선(60, 61, 62)으로 가리지 않는 n+ 비정질 규소층(50)을 식각하여 저항 접촉층(51, 52)을 완성하고 소스 전극(61)과 드레인 전극(62) 사이의 반도체층(40)을 드러낸다.
다음, 도 14a 내지 도 15c에서 보는 바와 같이, 그 위에 보호막(70)을 적층한 후, 게이트 절연막(30)과 함께 식각하여 드레인 전극(62)과 게이트 패드(22)와 데이터 패드(63)를 드러내는 접촉 구멍(71, 72, 73)을 형성하면서 제1 및 제2 검사용 게이트선 연결부(67, 66), 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27), 데이터선 연장부(64) 및 게이트선 연장부(23)를 드러내는 접촉 구멍(77, 79, 78, 76)을 각각 형성하고, 방전용 게이트 쇼팅 바(24)에 인접한 게이트선 연장부(23) 및 방전용 데이터 쇼팅 바(65)에 인접한 데이터선 연장부(64)를 각각 드러내는 개 구부(74, 75)를 형성한다.
그 후, 도 16a, 도 16b 및 도 16c에서 보는 바와 같이, 기판(10)의 상부에 IZO로 이루어진 투명 도전막(85)을 적층하고, 그 상부에 감광막을 도포한다. 이어, 감광막을 노광 현상하여 감광막 패턴(114, 112)을 형성한다. 이때, 감광막 패턴은 게이트 패드(22) 상부에 위치한 얇은 부분(114)과 그 외의 두꺼운 부분(112)으로 이루어져 있다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 게이트 패드(22)에 대응하는 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한 다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 도 17a, 도 17b 및 도 18b에서 보는 바와 같이, 감광막 패턴(112, 114)을 식각 마스크로 사용하여 그 하부의 투명 도전막(85)을 식각하여, 화소 전극(80), 보조 게이트 패드(82) 및 보조 데이터 패드(83)를 형성하고, 도전 패턴(84, 86)을 형성한다. 도전 패턴(84)은 접촉 구멍(78, 79)을 통하여 제1 내지 제3 검사용 데이터선 연결부(25, 26, 27)와 데이터선 연장부(64)를 연결하며, 다른 도전 패턴(86)은 접촉 구멍(76, 77)을 통하여 제1 및 제2 검사용 게이트선 연결부(67, 66)와 게이트선 연장부(23)를 연결한다. 이때는 습식 식각을 이용하며, 식각액은 옥살산 IZO용 식각액를 사용한다.
이때, 알루미늄 식각액과 데이터 배선용 식각액을 이용하여 도 17b 및 도 17c에서 보는 바와 같이, 개구부(74, 75)를 통하여 드러나는 게이트선 연장부(23) 및 데이터선 연장부(64)의 일부를 제거하여 게이트 배선(20, 21, 22, 23) 및 데이터 배선(60, 61, 62, 63, 64)으로부터 방전용 게이트 쇼팅 바(24) 및 방전용 데이터 쇼팅 바(65)를 분리한다. 이를 통하여 2G3D 구조를 완성하게 된다. 이때, 알 루미늄 식각액인 H3PO4+CH3COOH+HNO3+O2를 이용하면, IZO의 투명 도전막(85)을 함께 패터닝할 수 있어 식각 공정을 줄일 수 있다. 물론, 2G3D 구조를 형성하지 않는 구조에서는 상술한 공정을 생략할 수 있다.
이어, 도 18a, 도 18b 및 도 18c에서 보는 바와 같이, 애싱 공정을 실시하여 감광막의 일부를 제거하면, 얇은 부분(114)의 대부분이 제거되어 보조 게이트 패드(82)의 일부가 드러난다. 이때, 다시 노출된 보조 게이트 패드(82)의 IZO를 제거하여 보조 게이트 패드(82)에 개구부(81)를 형성하여 그 하부의 게이트 패드(22)를 드러낸다.
이상에서와 같이, 액정 표시 장치의 제조 방법에서 배선을 단일막으로 형성함으로써 제조 공정을 단순화하여 제조 비용을 줄일 수 있다. 또한, 패드를 보강하는 물질을 IZO막으로 형성하여 알루미늄 계열의 금속으로 이루어진 배선과 접촉하더라도 배선의 부식을 방지하고, 패드부에서 IZO막의 일부를 제거하여 패드부의 접촉 저항을 최소화하여 패드부의 신뢰도를 확보할 수 있다. 또한, 제조 공정 중에 발생하는 정전기를 효과적으로 방전시키고, 제조 공정 중에 신호선으로부터 방전용 쇼팅 바를 용이하게 분리하여 어레이 검사를 할 수 있는 2G3D 배선 구조를 만들 수 있다.

Claims (12)

  1. 기판 위에 알루미늄 계열의 금속을 적층하고 패터닝하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극의 상기 게이트 절연막 상부에 반도체층을 형성하는 단계,
    상기 게이트 절연막 위에 상기 게이트선과 교차하는 데이터선, 상기 데이터의 분지인 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극 및 상기 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮고 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드를 드러내는 제1 내지 제3 접촉 구멍을 가지는 보호막을 형성하는 단계,
    상기 보호막 상부에 IZO막을 적층하고 패터닝하여 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉 구멍을 통하여 상기 데이터 패드와 연결되는 보조 데이터 패드 및 상기 제3 접촉 구멍을 통하여 상기 게이트 패드와 연결되며 상기 게이트 패드를 드러내는 제1 개구부를 가지는 보조 게이트 패드를 포함하는 도전막 패턴을 형성하는 단계
    를 포함하고,
    상기 도전막 패턴 형성 단계는,
    IZO의 도전막을 적층하는 단계,
    상기 도전막 상부에 감광막을 형성하는 단계,
    상기 감광막을 노광 및 현상하여 상기 화소 전극, 상기 보조 데이터 패드 및 상기 보조 게이트 패드의 일부 상부에 위치하는 제1 부분과 상기 보조 게이트 패드의 일부 위에 위치하며 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 도전막을 식각하여 상기 화소 전극 및 상기 보조 데이터 패드와 상기 게이트 패드 상부에 상기 도전막 일부를 남기는 단계,
    애싱 공정을 실시하여 상기 제2 부분을 일부를 제거하는 단계,
    상기 게이트 패드 상부의 상기 도전막의 일부를 제거하여 상기 개구부를 형성하여 상기 보조 게이트 패드를 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 게이트 배선은 알루미늄 네오디뮴 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 삭제
  4. 제1항에서,
    상기 도전막 패턴 형성은 알루미늄 식각액 또는 옥살산 IZO 식각액을 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 데이터 배선은 데이터선 연장부 및 방전용 데이터 쇼팅 바를 더 포함하며,
    상기 게이트 배선은 게이트선 연장부 및 방전용 게이트 쇼팅 바를 더 포함하며,
    상기 보호막 및 상기 게이트 절연막은 상기 데이터선 연장부 및 상기 게이트선 연장부를 드러내는 제2 및 제3 개구부를 가지며,
    상기 개구부를 통하여 상기 게이트선 연장부와 상기 데이터선 연장부를 식각하여 상기 게이트 배선 및 상기 데이터 배선으로부터 상기 데이터 쇼팅 바 및 상기 게이트 쇼팅 바를 분리하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제2항 또는 제5항에서,
    상기 게이트 쇼팅 바 분리 단계와 상기 도전막 패턴 형성 단계는 한 번의 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 게이트 쇼팅 바 분리 단계와 상기 도전막 패턴 형성 단계는 알루미늄 식각액을 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제5항에서,
    상기 게이트 배선을 형성하는 단계에서,
    상기 데이터선 연장부와 교차하는 제1 내지 제3 검사용 데이터선 연결부를 형성하는 단계를 더 포함하고,
    상기 보호막 및 상기 게이트 절연막은 상기 제1 내지 제3 검사용 데이터선 연결부와 상기 데이터선 연장부를 드러내는 제4 및 제5 접촉 구멍을 가지며,
    상기 도전막 패턴 형성 단계에서 상기 보호막의 제4 및 제5 접촉 구멍을 상기 데이터선 연장부와 상기 제1 내지 제3 검사용 데이터선 연장부를 각각 연결하는 제1 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제5항에서, 상기 데이터 배선을 형성하는 단계에서,
    상기 게이트선 연장부와 교차하는 제1 및 제2 검사용 게이트선 연결부를 형성하는 단계를 더 포함하며,
    상기 보호막은 상기 게이트선 연장부와 상기 제1 및 제2 검사용 게이트선 연결부를 드러내는 제6 및 제7 접촉 구멍을 가지며,
    상기 도전막 패턴 형성 단계에서 상기 제6 및 제7 접촉 구멍을 통하여 상기 게이트선 연장부와 상기 제1 및 제2 검사용 게이트선 연결부와 각각 연결하는 제2 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 기판의 제조 방법.
  10. 제1항에서,
    상기 도전막 패턴 형성 단계는 부분적으로 투과율을 다르게 조절할 수 있는 하나의 마스크를 이용한 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 기판 위에 알루미늄 계열의 금속으로 형성되어 있으며 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극 및 상기 게이트선에 연결되어 있으며 외부로부터 주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 상기 게이트선과 교차하는 데이터선, 상기 데이터의 분지이며 상기 반도체층 일부 위에 형성되어 있는 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하며 상기 반도체층의 일부 위에 형성되어 있는 드레인 전극 및 상기 데이터선에 연결되어 외부로부터 영상 신호를 전달 받는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선을 덮고 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드를 드러내는 제1 내지 제3 접촉 구멍을 가지는 보호막,
    상기 보호막 상부에 IZO로 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉 구멍을 통하여 상기 데이 터 패드와 연결되는 보조 데이터 패드 및 상기 제3 접촉 구멍을 통하여 상기 게이트 패드와 연결되며 상기 게이트 패드를 드러내는 제1 개구부를 가지는 보조 게이트 패드를 포함하는 도전막 패턴
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 게이트 배선은 알루미늄 네오디뮴 합금으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990030631A 1999-07-27 1999-07-27 액정 표시 장치 및 그 제조 방법 KR100623979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030631A KR100623979B1 (ko) 1999-07-27 1999-07-27 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030631A KR100623979B1 (ko) 1999-07-27 1999-07-27 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010011323A KR20010011323A (ko) 2001-02-15
KR100623979B1 true KR100623979B1 (ko) 2006-09-13

Family

ID=19605027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030631A KR100623979B1 (ko) 1999-07-27 1999-07-27 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100623979B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100685920B1 (ko) * 2001-06-13 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100783608B1 (ko) * 2002-02-26 2007-12-07 삼성전자주식회사 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618925A (ja) * 1992-07-02 1994-01-28 Nec Corp 液晶表示装置用薄膜トランジスタ基板
KR19990023709A (ko) * 1997-08-22 1999-03-25 아베 아키라 박막트랜지스터형 액정표시장치 및 그 제조방법
KR19990025570A (ko) * 1997-09-12 1999-04-06 구자홍 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618925A (ja) * 1992-07-02 1994-01-28 Nec Corp 液晶表示装置用薄膜トランジスタ基板
KR19990023709A (ko) * 1997-08-22 1999-03-25 아베 아키라 박막트랜지스터형 액정표시장치 및 그 제조방법
KR19990025570A (ko) * 1997-09-12 1999-04-06 구자홍 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010011323A (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
KR100695303B1 (ko) 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100623979B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100656900B1 (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
KR100552297B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100737626B1 (ko) 액정표시장치의 제조방법
KR100560968B1 (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100816343B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100628681B1 (ko) 액정표시장치 및 그 제조방법
US20060054889A1 (en) Thin film transistor array panel
JP3773834B2 (ja) 液晶表示装置
KR100840309B1 (ko) 박막 트랜지스터 기판 및 그의 수리 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JPH02272774A (ja) アクティブマトリクス回路基板
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee