KR100840309B1 - 박막 트랜지스터 기판 및 그의 수리 방법 - Google Patents

박막 트랜지스터 기판 및 그의 수리 방법 Download PDF

Info

Publication number
KR100840309B1
KR100840309B1 KR1020010035304A KR20010035304A KR100840309B1 KR 100840309 B1 KR100840309 B1 KR 100840309B1 KR 1020010035304 A KR1020010035304 A KR 1020010035304A KR 20010035304 A KR20010035304 A KR 20010035304A KR 100840309 B1 KR100840309 B1 KR 100840309B1
Authority
KR
South Korea
Prior art keywords
gate
dummy wiring
line
data
thin film
Prior art date
Application number
KR1020010035304A
Other languages
English (en)
Other versions
KR20020096614A (ko
Inventor
박주원
정배현
변재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010035304A priority Critical patent/KR100840309B1/ko
Publication of KR20020096614A publication Critical patent/KR20020096614A/ko
Application granted granted Critical
Publication of KR100840309B1 publication Critical patent/KR100840309B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그의 수리 방법에 관한 것으로, 팬아웃부에서의 배선이 오픈되는 것을 방지하기 위하여, 팬아웃부에서의 게이트선 혹은 데이터선과 중첩되는 더미 배선을 형성한다. 본 발명에 따른 박막 트랜지스터 기판에는, 다수개의 게이트선 및 게이트선 각각의 일단에 다수개의 게이트 패드가 형성되어 있고, 게이트선 각각에 교차하여 표시 영역에 다수개의 화소 영역을 정의하는 다수개의 데이터선과 데이터선 각각의 일단에 형성되는 다수개의 데이터 패드가 형성되어 있다. 화소 영역 각각에는 게이트선 및 데이터선에 전기적으로 연결되는 다수개의 박막 트랜지스터 및 다수개의 화소 전극이 형성되어 있고, 표시 영역과 패드들의 사이의 영역에 위치하여 게이트선 및 데이터선 중 적어도 하나의 배선에 중첩하는 다수개의 더미 배선이 형성되어 있다. 이렇게 제조된 박막 트랜지스터 기판을 수리하는 방법으로서, 제1 더미 배선 또는, 제2 더미 배선을 레이저로 조사하여 제1 더미 배선을 게이트선과 단락시키거나, 제2 더미 배선을 데이터선과 단락시킬 수 있다.
배선 오픈, 레이저 조사, 단락, 수리

Description

박막 트랜지스터 기판 및 그의 수리 방법{THIN FILM TRANSISTOR PANELS AND METHODS FOR REPAIRING THE SAME}
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'에 따라 나타낸 도면이고,
도 3a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조에 있어서, 첫 번째 제조 단계에서의 기판의 구조를 나타낸 배치도이고,
도 3b는 도 3a에 도시한 절단선 Ⅲb-Ⅲb'에 따른 기판의 단면도이고,
도 4a는 도 3a의 다음 제조 단계에서의 기판의 구조를 나타낸 배치도이고,
도 4b는 도 4a에 도시한 절단선 Ⅳb-Ⅳb'에 따른 기판의 단면도이고,
도 5a는 도 4a의 다음 제조 단계에서의 기판의 구조를 나타낸 배치도이고,
도 5b는 도 5a에 도시한 절단선 Ⅴb-Ⅴb'에 따른 기판의 단면도이고,
도 6a는 도 5a의 다음 제조 단계에서의 기판의 구조를 나타낸 배치도이고,
도 6b는 도 6a에 도시한 절단선 Ⅵb-Ⅵb'에 따른 기판의 단면도이고,
도 7과 도 8은 본 발명의 실시예에 따른 박막 트랜지스터 기판에서, 팬아웃부에서의 금속 패턴들의 기능을 설명하기 위한 도면이다.
본 발명은 박막 트랜지스터 기판 및 그의 수리 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 이러한 액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다.
박막 트랜지스터가 형성되는 기판의 중앙부에는 화면이 표시되는 표시 영역이 위치한다. 표시 영역에는 다수의 신호선, 즉 다수의 게이트선 및 데이터선이 교차하여 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어한다.
표시 영역의 밖에는 게이트선과 데이터선에 각각 연결되어 있는 다수의 게이트 패드 및 데이터 패드가 형성되어 있으며, 이 패드들은 외부 구동 회로와 연결되어 외부로부터 게이트 신호 및 데이터 신호를 인가 받아 게이트선과 데이터선에 전달한다. 여기서, 각 패드들과 표시 영역 사이에 위치하는 부분을 팬아웃(fanout) 부분이라 한다.
이러한 박막 트랜지스터 기판에는 게이트선, 데이터선 및 화소 전극 사이에 각각 절연막이 형성되어 있으며, 각각의 절연막에는 배선을 드러내는 접촉 구멍이 형성되어 있다. 이들은 감광막 패턴을 식각 마스크를 이용하는 사진 식각 공정을 통하여 형성한다.
그러나, 사진 식각 공정에 사용되는 감광막 패턴에 뚫림이 발생하거나, 절연막에 틈이 발생하는 경우에는 후속 공정에 사용되는 식각액에 의하여 게이트 배선 혹은 데이터 배선이 식각되어 배선 오픈이 발생하는 경우가 있다.
이러한 문제를 해결하기 위하여, 수리선을 두어 배선의 단선을 수리하고 있으나, 팬아웃부에서의 게이트선 혹은 데이터선에 오픈이 발생하는 경우에는 주변의 패턴이 존재하지 않아 수리할 수 없는 문제가 있다.
본 발명은 팬아웃부에서의 배선이 오픈되는 것을 방지할 수 있는 박막 트랜지스터 기판 및 그의 수리 방법을 제공하고자 한다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 팬아웃부에서의 게이트선 혹은 데이터선과 중첩되는 더미 배선을 형성한다.
상세하게, 본 발명에 따른 박막 트랜지스터 기판에는, 다수개의 게이트선 및 게이트선 각각의 일단에 다수개의 게이트 패드가 형성되어 있고, 게이트선 각각에 교차하여 표시 영역에 다수개의 화소 영역을 정의하는 다수개의 데이터선과 데이터선 각각의 일단에 형성되는 다수개의 데이터 패드가 형성되어 있다. 화소 영역 각각에는 게이트선 및 데이터선에 전기적으로 연결되는 다수개의 박막 트랜지스터 및 다수개의 화소 전극이 형성되어 있고, 표시 영역과 패드들의 사이의 영역에 위치하여 게이트선 및 데이터선 중 적어도 하나의 배선에 중첩하는 다수개의 더미 배선이 형성되어 있다.
이 때, 더미 배선은 게이트선에 중첩하는 제1 더미 배선과 데이터선에 중첩하는 제2 더미 배선으로 이루어질 수 있다. 여기서, 제1 더미 배선은 데이터선 형성용 도전 물질로 형성되고, 제2 더미 배선은 게이트선 형성용 도전 물질로 형성될 수 있다.
이렇게 제조된 박막 트랜지스터 기판을 수리하는 방법으로서, 제1 더미 배선 또는, 제2 더미 배선을 레이저로 조사하여 제1 더미 배선을 게이트선과 단락시키거나, 제2 더미 배선을 데이터선과 단락시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'에 따라 나타낸 단면도이다. 도 1 및 도 2에는 게이트 패드 및 데이터 패드와 이들 패드 주변부에 위치하는 화소의 배치 구조 및 단면 구조를 나타낸 것으로, 팬아웃부의 영역은 점선으로 표시하고 "A"가 가리키도록 도시하였다.
절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 외부로부터 게이트선(22)에 주사 신호를 전달하는 게이트 패드(24) 및 게이트선(22)으로부터 돌출되어 있는 게이트 전극(26)을 가지는 게이트선 배선(22, 24, 26)과 팬아웃부(A)에 위치하며 후술되는 데이터선(62)과 중첩하는 제1 더미 배선(28)이 형성되어 있다. 여기서, 제1 더미 배선(28)은 팬아웃부(A)에서 데이터선(62)과는 전면적으로 중첩되도록 형성되어 있는데, 팬아웃부(A)에서 데이터선(62)이 단선되는 경우, 데이터선의 단선 부분과 제1 더미 배선을 레이저로 조사하여 두 패턴을 단락시킴으로써, 용이하게 수리할 수 있다.
게이트 배선(22, 24, 26)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 게이트 배선(22, 24, 26)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.
절연 기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 상부에는 게이트 전극(26)에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴(55, 56)이 각각 형성되어 있다.
게이트 절연막(30) 위에는 가로 방향으로 뻗어 있는 게이트선(22)에 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)의 일단에 형성되어 데이터선(62)에 영상 신호를 전달하는 데이터 패드(64), 데이터선(62)에 연장되어 하나의 저항성 접촉층(55)에 접촉되어 있는 소스 전극(65), 소스 전극(65)에 대응하여 다른 하나의 저항성 접촉층(56)에 접촉되어 있는 드레인 전극(66)을 포함하는 데이터선 배선(62, 64, 65, 66)이 형성되어 있으며, 팬아웃부(A)에 위치하는 게이트선(22)에는 제2 더미 배선(68)이 형성되어 있다. 여기서, 제2 더미 배선(68)은 팬아웃부(A)의 게이트선(22)과 전면적으로 중첩되도록 형성되어 있는데, 팬아웃부(A)에서 게이트선(22)이 단선되는 경우, 게이트선의 단선 부분과 제2 더미 배선을 레이저로 조사하여 두 패턴을 단락시킴으로써, 용이하게 수리할 수 있다.
데이터 배선(62, 64, 65, 66)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.
여기서, 게이트 전극(26), 반도체 패턴(42), 소스 전극(65) 및 드레인 전극(66)은 박막 트랜지스터(TFT)를 구성한다.
데이터 배선(62, 64, 65, 66), 제2 더미 배선(68) 및 박막 트랜지스터(TFT) 상부에는 질화 규소 등으로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(64)를 각각 드러내는 제1 및 제2 접촉 구멍(72, 74)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 형성되어 있다.
그리고, 보호막(70) 위에는 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82)이 형성되어 있고, 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 및 게이트 패드(64, 24)에 연결되는 보조 데이터 및 보조 게이트 패드(84, 86)가 형성되어 있다.
상술한 바와 같은 구조를 가지는 박막 트랜지스터 기판에서, 팬아웃부에 위치하는 게이트선 혹은 데이터선에 오픈이 발생하는 경우, 팬아웃부의 게이트선 혹은 데이터선 부분을 레이저로 조사하여 배선을 수리한다. 이렇게 하면, 게이트선과 더미 배선이 융용되면서 서로 접촉하여 게이트선의 단선 부분이 다시 연결되고, 데이터선과 더미 배선이 융용되면서 접촉하여 데이터선의 단선 부분이 다시 연결된다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 3a 내지 도 7b 및 앞의 도 1 및 도 2를 참조하여 상세히 설명한다.
우선, 도 3a 및 3b에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금 혹은, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트선부(22, 24, 26)와 팬아웃부(A)에 위치하는 게이트 더미 배선(28)을 포함하는 게이트 배선(22, 24, 26, 28)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소 등으로 이루어진 게이 트 절연막(30), 반도체층, 불순물이 도핑된 반도체층의 삼층막을 연속하여 적층한 후, 불순물이 도핑된 반도체층 및 반도체층을 사진 식각 공정에 의하여 패터닝하여 게이트 전극(26)에 대응하는 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30) 위에 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터선부(62, 64, 65, 66)와 팬아웃부(A)에 위치하는 데이터 더미 배선(68)을 포함하는 데이터 배선(62, 64, 65, 66, 68)을 형성한다.
이어, 데이터 배선을 마스크로하여 그 하단에 위치하는 저항성 접촉층 패턴(52)을 식각하여 소스 전극(65)에 접촉하는 저항성 접촉층(55)과 드레인 전극(65)에 접촉하는 저항성 접촉층(56)으로 분리한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68)이 형성된 결과의 기판 위에 질화 규소 등으로 이루어진 보호막(70)을 형성한다.
이어, 보호막(70)을 사진 식각 공정으로 패터닝하여 드레인 전극(62)과 데이터 패드(64)를 드러내는 제1 접촉 구멍(72) 및 제2 접촉 구멍(74)을 형성하고, 동일한 식각 조건에서 계속해서 게이트 절연막(30)을 식각하여 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 형성한다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이, 보호막(70) 및 제1 내지 제3 접촉 구멍(72, 74, 76)이 형성된 결과의 기판 위에 ITO 또는 IZO 등으로 이루어진 투명 도전층을 증착한 후, 사진 식각 공정으로 패터닝하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 및 게이트 패드(64, 24)에 연결되는 보조 데이터 및 보조 게이트 패드(84, 86)을 형성한다.
이후, 후속 공정을 진행하여 박막 트랜지스터 기판의 제조를 완료한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판에서, 팬아웃부에서의 금속 패턴들의 기능을 도 7 내지 도 8을 참조하여 설명하면 다음과 같다.
우선, 도 7에 도시한 바와 같이, 본 발명에 따라 박막 트랜지스터 기판을 제조하는 과정에서, 팬아웃부(A)에 위치하는 게이트선(22) 위의 감광막 패턴(PR)에 뚫림(100)이 발생하는 경우, 보호막을 식각하는 식각액이 감광막 패턴(PR)의 뚫림 부분(100) 하단에 위치하는 보호막(70)을 식각하여 보호막(70)에도 막뚫림(200)을 형성하게 되고, 제2 더미 배선(68)이 드러나게 된다.
또한, 팬아웃부(A)에서 데이터선(62)의 감광막 패턴(PR)에 뚫림(101)이 발생하는 경우, 보호막을 식각하는 식각액이 감광막 패턴의 뚫림 부분(101) 하단에 위치하는 보호막(70)을 식각하여 보호막(70)에도 막뚫림(201)을 형성하게 되고, 데이터선(62)이 드러나게 된다.
이후, 도 8에 도시한 바와 같이, 후속 공정인 화소 전극(82)을 형성하는 과정에서, ITO 또는 IZO를 식각하는 화소 전극 형성용 식각액이 보호막의 뚫림 부분(200)을 통하여 침투하게 된다.
이 때, 화소 전극 형성용 식각액은 보호막(70)의 뚫림 부분(200)을 통하여 드러난 제2 더미 배선(68)을 식각하나, 게이트 절연막(30)의 존재로 그 하부에 있는 게이트선(22)까지는 침투하지 못한다. 그래서, 제2 더미 배선(68)만이 식각되어 오픈되고, 게이트선(22)은 제2 더미 배선(68)의 희생 식각에 의하여 손상을 받지 않게 된다.
한편, 팬아웃부(A)에서 게이트선(22) 또는 데이터선(62) 위에 투명 도전층으로 이루어진 더미 배선을 함께 형성할 수 있는데, 이 경우, 감광막 및 보호막에 막뚫림이 생겨 배선이 드러난다 하더라도, 이 더미 배선이 막뚫림 부분을 막고 있으므로, 화소 전극을 형성하는 과정에서 ITO 또는 IZO를 식각하는 식각액이 막뚫림부분을 통과하여 배선에 침투할 염려가 없어서 배선 오픈 방지에 더욱 유리하다.
또한, 화소 전극 형성용 식각액은 보호막(70)의 뚫림 부분(201)을 통하여 침투하게 된다. 이 때, 화소 전극 형성용 식각액은 보호막(70)의 뚫림 부분(201)을 통하여 드러난 데이터선(62)을 식각하여, 데이터선 오픈(301)을 일으킨다.
이 경우에는 액정 표시 장치의 제조 완료 후, 데이터선 오픈(301)이 발생되는 부분을 레이저로 조사하여 데이터선(62)과 그의 하층에 있는 제1 더미 배선(28)을 단락시킨다.
한 편, 본 발명은 감광막 패턴의 뚫림으로 인하여 팬아웃부(A)의 배선에 오픈 불량이 일어나는 경우 이외에, 게이트선 혹은 데이터선을 형성하는 과정에서 핀홀(pin hole) 등의 발생으로 인하여 배선에 오픈이 일어나는 경우에도 동일하게 적용할 수 있다. 예를 들어, 게이트선을 형성하는 과정이나 후속 공정을 통하여 게이트선에 오픈이 일어난 경우, 레이저 조사에 의하여, 게이트선을 제2 더미 배선과 단락시킴으로써, 배선을 수리하다. 마찬가지로, 데이터선에 오픈이 일어나는 경우에도, 레이저 조사에 의하여 데이터선과 제1 더미 배선과 단락시킴으로써, 배선을 수리한다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판은 팬아웃부에서 배선 오픈이 발생하는 것을 방지할 수 있고, 팬아웃부에서 배선 오픈이 발생하는 경우에도 레이저 조사에 의하여 배선의 오픈 부분과 더미 배선을 연결함으로써, 배선 오픈에 대한 문제를 간단히 해결할 수 있다.

Claims (4)

  1. 다수개의 게이트선 및 상기 게이트선 각각의 일단에 형성되는 다수개의 게이트 패드;
    상기 게이트선 각각에 교차하여 표시 영역에 다수개의 화소 영역을 정의하는 다수개의 데이터선 및 상기 데이터선 각각의 일단에 형성되는 다수개의 데이터 패드;
    상기 화소 영역 각각에 게이트선 및 데이터선에 전기적으로 연결되는 다수개의 박막 트랜지스터 및 다수개의 화소 전극 및
    상기 표시 영역과 상기 패드들 사이의 영역에 위치하며, 상기 게이트선과 상기 데이터선 중 적어도 하나의 배선과 중첩하는 복수개의 더미 배선
    을 포함하고,
    상기 더미 배선은 상기 더미 배선의 길이 전부가 선택된 상기 데이터선 또는 상기 게이트선과 중첩하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 더미 배선은 상기 데이터선에 중첩하는 제1 더미 배선과 상기 게이트선에 중첩하는 제2 더미 배선으로 이루어지는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 제1 더미 배선은 상기 게이트선 형성용 도전 물질로 형성되고,
    상기 제2 더미 배선은 상기 데이터선 형성용 도전 물질로 형성되는 박막 트랜지스터 기판.
  4. 제2항에 따라 제조되는 박막 트랜지스터 기판을 수리하는 방법으로서,
    상기 제1 더미 배선 또는 상기 제2 더미 배선에 레이저를 조사하여, 상기 제2 더미 배선을 상기 게이트선과 단락시키거나, 상기 제1 더미 배선을 상기 데이터선과 단락시키는 박막 트랜지스터 기판의 수리 방법.
KR1020010035304A 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 수리 방법 KR100840309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010035304A KR100840309B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 수리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010035304A KR100840309B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 수리 방법

Publications (2)

Publication Number Publication Date
KR20020096614A KR20020096614A (ko) 2002-12-31
KR100840309B1 true KR100840309B1 (ko) 2008-06-25

Family

ID=27710287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035304A KR100840309B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 수리 방법

Country Status (1)

Country Link
KR (1) KR100840309B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488943B1 (ko) * 2001-10-12 2005-05-11 비오이 하이디스 테크놀로지 주식회사 리페어라인이 형성된 액정표시장치 및 그 제조방법
KR20090127546A (ko) * 2008-06-09 2009-12-14 주식회사 토비스 액정 표시 장치 및 그 수리 방법
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086041A (ko) * 1997-05-30 1998-12-05 윤종용 수리선이 형성된 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086041A (ko) * 1997-05-30 1998-12-05 윤종용 수리선이 형성된 액정표시장치

Also Published As

Publication number Publication date
KR20020096614A (ko) 2002-12-31

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2002350900A (ja) 液晶表示装置用薄膜トランジスタアレイ基板
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
KR20010099958A (ko) 액정 표시 장치의 제조 방법
JP2007004158A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101392208B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP3884625B2 (ja) 液晶表示装置及びその欠陥修復方法
US6476881B2 (en) Liquid crystal display device and defect repairing method therefor
KR100840309B1 (ko) 박막 트랜지스터 기판 및 그의 수리 방법
JP6173049B2 (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル
KR100345992B1 (ko) 액티브매트릭스형tft소자어레이
KR100816343B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20040058840A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100737626B1 (ko) 액정표시장치의 제조방법
KR20110072433A (ko) 액정표시장치 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
JP2004318076A (ja) 横方向電場駆動液晶ディスプレイの製造方法
KR100646780B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR20050117845A (ko) 액정표시장치용 어레이 기판과 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20080229

Effective date: 20080605

E701 Decision to grant or registration of patent right
S901 Examination by remand of revocation
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee