KR20110072433A - 액정표시장치 제조방법 - Google Patents
액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR20110072433A KR20110072433A KR1020090129348A KR20090129348A KR20110072433A KR 20110072433 A KR20110072433 A KR 20110072433A KR 1020090129348 A KR1020090129348 A KR 1020090129348A KR 20090129348 A KR20090129348 A KR 20090129348A KR 20110072433 A KR20110072433 A KR 20110072433A
- Authority
- KR
- South Korea
- Prior art keywords
- common electrode
- mask
- electrode pattern
- forming
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910016027 MoTi Inorganic materials 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 230000035699 permeability Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 28
- 238000002834 transmittance Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 액정표시장치 제조방법은, 기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 공통배선, 제 1 화소전극, 화소전극패턴, 제 1 공통전극패턴, 제 2 공통전극패턴, 게이트 패드 및 데이터 패드를 형성하는 단계; 상기 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 상기 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계; 및 상기 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 제 1 공통 전극, 제 2 공통전극 및 화소 전극을 형성하는 단계를 포함한다.
Description
본원 발명은 액정표시장치 제조방법에 관한 것이다.
액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점이 있어 CRT(Cathode-Ray Tube)의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.
이러한 액정표시장치는 일반적으로 액정의 특정한 분자 배열에 전압을 인가하여, 다른 분자 배열로 변환시켜 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치이다.
상기 액정표시장치는 화소 단위를 이루는 액정 셀의 형성 공정을 동반하는 패널 상부기판 및 하부기판의 제조공정과, 액정 배향을 위한 배향막의 형성 및 러빙(Rubbing) 공정과, 상부기판 및 하부기판의 합착 공정과, 합착된 상부기판 및 하부기판 사이에 액정을 주입하고 봉지하는 공정 등의 여러 과정을 거쳐 완성되게 된 다.
상기 하부기판 제조공정에서는 복수개의 게이트 배선과 데이터 배선을 교차 배열하여 단위 화소 영역을 정의하고, 각각의 화소 영역에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)와 화소 전극(Pixel electrode)을 형성한다. 상기 박막 트랜지스터는 게이트 배선을 통해 공급되는 구동신호에 의해 턴온(Turn On) 되어, 상기 데이터 배선으로부터 공급되는 그래픽 신호를 화소 전극에 공급하는 스위칭 기능을 한다. 이렇게 화소 전극에 공급된 그래픽 신호는 액정을 회전시키는 전계를 발생시켜 외부광 또는 내부광을 변조시켜 화상을 디스플레이한다.
상기와 같은 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점이 있다.
이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 개발되었다.
상기 횡전계 방식 액정표시장치는 액정표시장치의 하부기판 상에 화소전극과 공통전극을 배치한 구조이다. 특히, 횡전계 방식 액정표시장치는 화소전극 또는 공 통전극 중 어느 하나를 불투명 금속으로 사용하기 때문에 개구율이 낮은 단점이 있다.
액정표시장치가 고개구율과 고투과율 특성을 갖기 위해서는 정해진 화소 영역 내에서 배치된 게이트 배선과 데이터 배선, 화소전극 및 공통전극의 폭을 좁게 형성하는 것이 바람직하다.
하지만, 액정표시장치 제조방법에 사용되는 노광기의 물리적 특성상 패터닝되는 배선폭 또는 전극 폭을 일정폭 이하로 줄이기 어렵다. 이것은 액정표시장치 제조공정에서 사용되는 마스크와 노광기의 한계 때문이다.
본 발명은 액정표시장치 제조 공정에 사용되는 마스크와 노광 장비의 물리적 해상도보다 훨씬 좁게 배선 또는 전극 폭을 형성할 수 있는 액정표시장치 제조방법을 제공함에 있다.
또한, 본 발명은 액정표시장치의 화소 영역에 형성되는 신호 배선과 전극 폭을 미세 패턴으로 형성하여 화소 개구율과 투과율을 높인 액정표시장치 제조방법을 제공함에 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 액정표시장치 제조방법은, 기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하 여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 공통배선, 제 1 화소전극, 화소전극패턴, 제 1 공통전극패턴, 제 2 공통전극패턴, 게이트 패드 및 데이터 패드를 형성하는 단계; 상기 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 상기 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계; 및 상기 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 제 1 공통 전극, 제 2 공통전극 및 화소 전극을 형성하는 단계를 포함한다.
본 발명의 액정표시장치 제조 방법은 기존 사용되는 마스크와 노광 장비를 이용하면서 훨씬 좁은 폭의 배선과 전극을 형성할 수 있는 효과가 있다.
또한, 본 발명의 액정표시장치 제조 방법은 장비 추가 없이 화소 영역에 형성되는 신호 배선과 전극 폭을 미세 패턴으로 형성하여 고개구율과 고투과율 액정표시장치를 구현한 효과가 있다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 1을 참조하면, 게이트 배선(101)과 데이터 배선(103)이 교차되어 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 TFT가 배치되어 있다.
상기 화소 영역에는 상기 게이트 배선(101)과 인접한 영역에 상기 게이트 배선(101)과 평행한 공통 배선(104)이 배치되어 있다. 상기 공통 배선(104)은 상기 데이터 배선(103)과 교차된다.
또한, 상기 화소 영역의 양측 가장자리를 따라 상기 공통 배선(104)으로부터 분기되는 제 1 공통 전극(114)이 일체로 형성된다. 상기 제 1 공통 전극(114)은 화소 영역이 오픈된 사각 구조로 형성된다.
상기 화소 영역의 중심에는 상기 데이터 배선(103)과 평행한 방향으로 제 2 공통 전극(124)이 형성된다.
또한, 상기 화소 영역 내에는 공통배선(104)과 평행한 방향으로 제 1 화소 전극(109)이 형성되어 있다. 상기 제 1 화소 전극(109)으로부터 상기 데이터 배선(103)과 평행한 방향으로 제 2 화소 전극(109a)이 형성된다. 상기 제 2 화소 전극(109a)은 상기 제 2 공통 전극(124)과 교대로 배치된다.
상기 제 1 화소 전극(109)과 제 2 화소 전극(109a)은 일체로 형성되며, 상기 제 1 화소 전극(109)은 TFT의 드레인 전극과 전기적으로 콘택된다.
패드 영역에는 게이트 패드(110)가 상기 게이트 배선(101)으로부터 연장되어 형성되고, 상기 게이트 패드(110) 상에는 게이트 패드전극(140)이 형성되어 있다.
또한, 상기 데이터 패드(103a)는 상기 데이터 배선(103)으로부터 연장되어 형성되고, 상기 데이터 패드(103a) 상에는 데이터 패드전극(130)이 형성되어 있다.
본 발명에서는 화소 전극과 공통 전극들이 1, 2차 식각 공정에 노출되도록 하여 마스크 또는 노광 장비에 의해 구현할 수 있는 전극 폭 보다 좁게 형성한 효과가 있다. 본 발명에서는 공통 전극과 화소 전극의 폭을 2㎛ 이하로 줄일 수 있어, 화소 영역의 개구율과 투과율을 향상시켰다.
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 것이다.
도 2a 내지 도 2e를 참조하면, 투명성 절연기판(100) 상에 투명성 도전물질(ITO, ITZO, IZO)과 금속막을 순차적으로 형성한다. 이후, 마스크 공정을 진행하 여 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130)를 동시에 형성한다.
상기 금속막은 Cu, MoTi, Al, Ag 등과 같은 물질을 사용하며 적어도 하나 이상의 금속막으로 형성한다.
따라서, 상기 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130) 들은 투명성 도전물질로 된 금속층을 포함하는 2개 이상의 금속층으로 형성된다.
상기 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130)를 형성하는 방법은, 투명성 도전층 상의 금속막을 식각한 후, 식각된 금속막을 마스크로 하여 하부의 투명성 도전층을 식각하는 방법으로 이루어진다.
즉, 제 1 마스크 공정에서는 상기 금속막에 대한 습식각 공정과 투명성 도전층에 대한 습식각 공정이 순차적으로 진행된다.
상기 금속막과 투명성 도전층의 식각비 차이로 인하여 상기 금속막 아래의 투명성 도전층은 언더 컷 형태로 식각된다. 즉, 식각되는 금속막의 양측 가장자리 내측까지 투명성 도전층이 식각된다. 구체적인 설명은 도 3a 내지 도 3d를 참조한다.
이와 같이, 절연기판(100) 상에 게이트 배선(101) 등이 형성되면 도 2b에 도시한 바와 같이, 게이트 절연막(102)과 비정질 실리콘막 및 도핑된(p+ 또는 n+) 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 전극 역할을 하는 게이트 배선(101) 상부에 액티브층(116)을 형성한다.
상기 액티브층(116) 형성 공정에서는 회절 마스크 또는 하프톤 마스크를 사용하여 제 1 화소전극(109), 게이트 패드(110) 및 데이터 패드(130)의 일부를 노출시키는 콘택홀도 함께 형성한다.
즉, 회절 마스크 또는 하프톤 마스크를 이용하는 제 2 마스크 공정에서는 하프톤 패턴으로 형성된 감광막을 마스크로 하여 먼저, 상기 제 1 화소전극(109), 게이트 패드(110) 및 데이터 패드(130) 일부를 노출한다. 이후, 에싱(ashing) 공정을 진행한 다음 상기 액티브층(116)을 형성한다.
그런 다음, 도 2c에 도시한 바와 같이, 액티브층(116)이 형성된 절연기판(100) 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극(117a, 117b), 데이터 배선(103), 게이트 패드패턴(140a) 및 데이터 패드패턴(130a)을 형성한다.
상기 소스/드레인 금속막은 Cu/MoTi과 같은 이중층 금속막으로 형성할 수 있다. 또한, 부식성에 강한 투명성 도전층(ITO, ITZO, IZO)과 Cu, Al, Mo과 같은 금속층으로된 이중층 금속막으로 형성할 수 있다.
상기와 같이 소스/드레인 전극(117a, 117b)이 형성되면, 도 2d 및 도 2e에 도시한 바와 같이, 절연기판(100) 상에 보호막(108)을 형성한다. 상기 보호 막(108)이 형성되면 감광막(200)을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역의 게이트 절연막(102)과 보호막(108)을 제거한다.
따라서, 상기 화소 영역에서는 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)이 외부로 노출된다. 상기 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)의 하측 투명성 도전층을 대상으로 2 차 식각 공정을 진행한다. 따라서, 상기 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)의 하측에 형성된 투명성 도전층의 폭은 더욱 좁게 형성된다.
이후, 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(240)의 상부 금속층을 식각하여 화소 영역에 제 1 공통 전극(114), 제 2 공통전극(124) 및 화소 전극(109a)을 형성한다.
예를 들면, 제 1 마스크 공정에서 형성된 적층 금속막이 Cu/MoTi/ITO라고 한다면, 먼저, ITO에 대한 습식각 공정을 진행하고, 이후 Cu/MoTi에 대한 식각 공정을 진행한다.
이후, 하프톤 영역과 대응되는 패드 영역의 게이트 패드패턴(140a) 및 데이터 패드패턴(130a)의 상부 금속막을 식각한다. 이로 인하여 게이트 패드 전극(140) 및 데이터 패드 전극(130)이 형성된다.
상기 소스/드레인 금속막을 Cu/MoTi로 형성할 경우, 상기 게이트 패드 전극(140) 및 데이터 패드 전극(130)은 MoTi 금속층으로 형성된다. 하지만, 소스/드레인 금속막을 Cu, Al, Mo 중 어느 하나와 투명성 도전층으로 형성할 경우에는 상기 게이트 패드 전극(140)과 데이터 패드 전극(130)은 투명성 도전층으로 형성된 다.
따라서, 본 발명의 화소 영역에 형성되는 공통 전극들과 화소 전극의 전극 폭은 노광 장비에 의해 패터닝되는 전극 폭보다 좁은 폭으로 형성된다.
왜냐하면, 제 1 마스크 공정에서 공통전극과 화소 전극은 1차적으로 식각되고, 이후 마지막 마스크 공정에서 2차적으로 식각되어 전극 폭이 좁아지기 때문이다.
그러므로 노광 장비에 의해 형성할 수 있는 전극 폭이 3~4㎛이였다면, 본 발명의 화소 전극과 공통 전극의 폭은 2㎛이하의 값을 갖는다.
이와 같이, 본 발명은 화소 영역에 형성되는 공통 전극과 화소 전극이 점유 면적으로 줄이고, 전극 간 거리를 넓혀 고개구율과 고투과율을 얻을 수 있다.
도 3a 내지 도 3d는 본 발명에 따라 형성되는 전극 폭이 식각 공정에 의해 줄어드는 모습을 도시한 것이다.
도 3a 내지 도 3d를 참조하면, 기판(300) 상에 제 1 금속막(310)을 형성하고, 계속해서 제 2, 3 금속막을 형성한 다음, 마스크 공정을 진행하여, 상기 제 2, 3 금속막을 식각하여 제 2, 3 금속패턴(320, 330)을 형성한다.
그런 다음, 제 1 금속막(310)을 식각하기 위한 식각 공정을 진행하여, 제 1 금속패턴(311)을 형성한다. 이때, 상기 제 2, 3 금속패턴(320, 330)을 형성하기 위한 식각비와 제 1 금속패턴(311)을 형성하는 식각비의 차이에 의해 서 제 1 금속패턴(311)은 상기 제 2, 3 금속패턴(320, 330)들 안으로 언더 컷이 발생된다.
예를 들어, 본 발명에서는 제 1 금속막을 투명성 도전물질(ITO, IZO, ITZO)로 형성하고, 상기 제 2, 3 금속막을 각각 MoTi와 Cu를 사용하였다.
이후, 액정표시장치 제조 공정 중 보호막을 제거하는 마지막 마스크 공정에서 상기 제 1, 2, 3 금속패턴(311, 320, 330)들을 노출시킨다. 그런 다음, 제 1 금속패턴(311)에 대한 2차 식각 공정을 진행하여 전극(312)을 형성한다.
따라서, 최초 마스크를 이용한 노광 공정으로 형성할 수 있는 제 1 금속패턴(311)의 폭이 3~4㎛라면, 2차 식각 공정에 의해 형성되는 전극(312)의 전극 폭은 2㎛ 이하가 된다.
도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 것이다.
도 3a 내지 도 3d는 본 발명에 따라 형성되는 전극 폭이 식각 공정에 의해 줄어드는 모습을 도시한 것이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100: 기판 101: 게이트 배선
103: 데이터 배선 109: 제 1 화소 전극
109a: 제 2 화소 전극 124: 제 2 공통 전극
110: 게이트 패드
Claims (6)
- 기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 공통배선, 제 1 화소전극, 화소전극패턴, 제 1 공통전극패턴, 제 2 공통전극패턴, 게이트 패드 및 데이터 패드를 형성하는 단계;상기 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계;상기 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계;상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 상기 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계; 및상기 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 제 1 공통 전극, 제 2 공통전극 및 화소 전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 금속막은 Cu, MoTi, Al, Ag와 이들의 합금중 적어도 하나 이상의 금속막으로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 게이트 배선, 공통배선, 제 1 화소전극, 화소전극패턴, 제 1 공통전극패턴, 제 2 공통전극패턴, 게이트 패드 및 데이터 패드를 형성하는 단계는,상기 금속막을 습식각 하여 패터닝하고, 이후 패터닝된 금속막을 마스크고 하여 투명성 도전층을 습식각 하는 것을 포함하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 액티브층 형성 공정에서는 사용하는 마스크는 회절 마스크 또는 하프톤 마스크인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 4 항에 있어서, 상기 액티브층 형성 공정은,상기 회절 마스크 또는 하프톤 마스크로 패터닝된 하프톤 감광막을 마스크고 하여, 상기 제 1 화소전극, 게이트 패드 및 데이터 패드에 콘택홀을 형성하고, 에싱 공정을 진행한 후, 액티브층을 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 1 항에 있어서, 상기 제 1 공통 전극, 제 2 공통전극 및 화소 전극들의 폭은 2㎛ 이하인 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090129348A KR101725993B1 (ko) | 2009-12-22 | 2009-12-22 | 액정표시장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090129348A KR101725993B1 (ko) | 2009-12-22 | 2009-12-22 | 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110072433A true KR20110072433A (ko) | 2011-06-29 |
| KR101725993B1 KR101725993B1 (ko) | 2017-04-11 |
Family
ID=44403348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090129348A KR101725993B1 (ko) | 2009-12-22 | 2009-12-22 | 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101725993B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180001472A (ko) * | 2016-06-24 | 2018-01-04 | 캐논 톡키 가부시키가이샤 | 기판 협지 방법, 기판 협지 장치, 성막 방법, 성막 장치 및 전자 디바이스의 제조 방법, 기판 재치 방법, 얼라인먼트 방법, 기판 재치 장치 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102661283B1 (ko) | 2018-11-26 | 2024-05-02 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050035684A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
| KR20050035645A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
| KR20050116307A (ko) * | 2004-06-07 | 2005-12-12 | 엘지.필립스 엘시디 주식회사 | 횡전계모드 액정표시소자 및 그 제조방법 |
| KR20070103158A (ko) * | 2006-04-18 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정 표시 장치 및 그의 제조 방법 |
-
2009
- 2009-12-22 KR KR1020090129348A patent/KR101725993B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050035684A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
| KR20050035645A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
| KR20050116307A (ko) * | 2004-06-07 | 2005-12-12 | 엘지.필립스 엘시디 주식회사 | 횡전계모드 액정표시소자 및 그 제조방법 |
| KR20070103158A (ko) * | 2006-04-18 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정 표시 장치 및 그의 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180001472A (ko) * | 2016-06-24 | 2018-01-04 | 캐논 톡키 가부시키가이샤 | 기판 협지 방법, 기판 협지 장치, 성막 방법, 성막 장치 및 전자 디바이스의 제조 방법, 기판 재치 방법, 얼라인먼트 방법, 기판 재치 장치 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
| CN109524356B (zh) * | 2018-09-03 | 2021-08-31 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101725993B1 (ko) | 2017-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170212372A1 (en) | Liquid crystal display device and method for fabricating the same | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US8654296B2 (en) | Liquid crystal display device | |
| US8895987B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| KR101323408B1 (ko) | 액정표시장치 제조방법 | |
| KR101192073B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| US9219080B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
| KR20070000893A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| CN103278979B (zh) | 平面式液晶显示器的阵列基板及其制造方法 | |
| KR20060001165A (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR101258082B1 (ko) | 액정표시소자 및 제조방법 | |
| KR101725993B1 (ko) | 액정표시장치 제조방법 | |
| KR101674208B1 (ko) | 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR101172048B1 (ko) | 액정 표시패널 및 그 제조방법 | |
| KR20080057921A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20040058840A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20110072434A (ko) | 액정표시장치 제조방법 | |
| KR101011150B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR101374997B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100614322B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101953593B1 (ko) | 액정표시장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |