KR101953593B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101953593B1
KR101953593B1 KR1020110124371A KR20110124371A KR101953593B1 KR 101953593 B1 KR101953593 B1 KR 101953593B1 KR 1020110124371 A KR1020110124371 A KR 1020110124371A KR 20110124371 A KR20110124371 A KR 20110124371A KR 101953593 B1 KR101953593 B1 KR 101953593B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
substrate
liquid crystal
pixel electrode
Prior art date
Application number
KR1020110124371A
Other languages
English (en)
Other versions
KR20130058387A (ko
Inventor
이민직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110124371A priority Critical patent/KR101953593B1/ko
Publication of KR20130058387A publication Critical patent/KR20130058387A/ko
Application granted granted Critical
Publication of KR101953593B1 publication Critical patent/KR101953593B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

액정표시장치 및 그의 제조방법이 개시된다.
본 발명의 실시예에 따른 액정표시장치는 게이트배선, 게이트 전극 및 화소전극이 형성된 제1 기판과, 상기 제1 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막이 형성된 제1 기판 상에 상기 게이트 전극과 중첩되도록 형성된 반도체층과, 상기 반도체층 상에 형성된 데이터배선과, 상기 데이터배선으로부터 연장된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극과, 상기 데이터배선, 소스 및 드레인 전극이 형성된 제1 기판 상에 형성되며 상기 드레인 전극의 일부를 노출하는 제1 컨택홀 및 상기 화소전극의 일부를 노출하는 제2 컨택홀을 구비한 보호층과, 상기 보호층 상에 형성되며 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되고 상기 제2 컨택홀을 통해 상기 화소전극과 화소 영역에서 접속되며 투명 도전성 물질로 구성된 연결 화소전극과, 상기 보호층 상에 위치하여 상기 보호층에 의해 상기 화소전극과 상호 이격되어 위치하는 공통전극과, 상기 제1 기판에 대향되는 제2 기판 및 상기 제1 및 제2 기판 사이에 형성된 액정층을 포함하고, 상기 게이트 절연막은 상기 게이트 배선 및 게이트 전극이 형성된 제1 기판 상에 형성되고, 상기 화소전극과 대응되는 제1 기판 상에서 상기 화소전극이 외부로 노출되도록 제거되며, 상기 액정층은 유전율 이방성이 음인 네가티브 액정분자를 포함한다.

Description

액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 투과율을 향상시킬 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display: 이하, LCD)는 경량, 박형 및 저소비전력 등의 특성을 갖기 때문에 음극선관(CRT:Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오 기기 등에 사용되고 있다. 특히, 박막트랜지스터(TFT)가 구비된 TFT-LCD는 응답특성이 우수하고 고화소수에 적합하기 때문에 고화질 및 대형표시장치를 실현할 수 있다.
한편, TFT-LCD는 트위스트 네마틱(TN:Twisted Nematic) 모드를 채택하여 왔기 때문에 시야각이 협소하다는 단점이 있었지만, 최근 인플레인 스위칭(In Plane Switching:이하, IPS) 액정표시장치와 프린지 필드 스위칭(Fringe Field Switching: 이하, FFS) 액정표시장치와 같은 횡전계 방식의 액정표시장치가 제안되어 상기 협소한 시야각 문제를 어느 정도 해결하였다.
또한, FFS-LCD는 IPS-LCD의 단점인 낮은 개구율과 투과율을 향상시킨 개선된 액정표시장치이다.
이러한 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성인 양(+)인 포지티브 액정과 음(-)인 네가티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 포지티브 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율이방성이 음인 네가티브 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
액정분자의 장축이 인가되는 전기장의 방향대로 평행하게 배열하는 포지티브 액정이 일반적으로 액정표시장치에 적용되지만, 상기 프린지 필드 스위칭 액정표시장치(FFS-LCD)에 상기 포지티브 액정을 적용할 경우 네가티브 액정을 적용하는 경우에 비해 투과율이 저하되는 문제가 발생한다.
투과율 개선을 위해 상기 프린지 필드 스위칭 액정표시장치(FFS-LCD)에 네가티브 액정을 적용할 경우, 상기 네가티브 액정을 구동하기 위한 구동 전압이 포지티브 액정의 구동 전압에 대비하여 50% 이상 상승하여 D-IC의 구동전압 범위를 초과하게 하여 기존의 D-IC를 적용할 수 없는 문제가 발생한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 화소전극 상의 게이트 절연막을 제거하여 공통전극과 화소전극 사이의 간격을 줄임으로써 두 전극의 구동 전압을 낮출 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 네가티브 액정을 적용하여 투과율을 개선할 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 게이트배선, 게이트 전극 및 화소전극이 형성된 제1 기판과, 상기 제1 기판 상에 형성된 게이트 절연막과, 상기 게이트 절연막이 형성된 제1 기판 상에 상기 게이트 전극과 중첩되도록 형성된 반도체층과, 상기 반도체층 상에 형성된 데이터배선과, 상기 데이터배선으로부터 연장된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극과, 상기 데이터배선, 소스 및 드레인 전극이 형성된 제1 기판 상에 형성되며 상기 드레인 전극의 일부를 노출하는 제1 컨택홀 및 상기 화소전극의 일부를 노출하는 제2 컨택홀을 구비한 보호층과, 상기 보호층 상에 형성되며 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되고 상기 제2 컨택홀을 통해 상기 화소전극과 화소 영역에서 접속되며 투명 도전성 물질로 구성된 연결 화소전극과, 상기 보호층 상에 위치하여 상기 보호층에 의해 상기 화소전극과 상호 이격되어 위치하는 공통전극과, 상기 제1 기판에 대향되는 제2 기판 및 상기 제1 및 제2 기판 사이에 형성된 액정층을 포함하고, 상기 게이트 절연막은 상기 게이트 배선 및 게이트 전극이 형성된 제1 기판 상에 형성되고, 상기 화소전극과 대응되는 제1 기판 상에서 상기 화소전극이 외부로 노출되도록 제거되며, 상기 액정층은 유전율 이방성이 음인 네가티브 액정분자를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 액정표시장치의 제조방법은 제1 기판 상에 게이트배선과 상기 게이트라인으로부터 연장된 게이트 전극 및 화소전극을 형성하는 단계와, 상기 게이트배선과 게이트 전극 및 화소전극이 형성된 제1 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에 제1 비정질 실리콘층, 불순물을 포함한 제2 비정질 실리콘층 및 금속층을 순차적으로 형성하는 단계와, 상기 제1 및 제2 비정질 실리콘층과 금속층을 순차적으로 식각하여 상기 제1 기판 상에 상기 게이트배선과 교차하는 데이터배선과, 소스 및 드레인 전극 및 반도체층을 형성함과 동시에 상기 화소전극이 외부로 노출되도록 상기 게이트 절연층을 제거하는 단계와, 상기 데이터배선, 소스 및 드레인 전극 및 반도체층이 형성된 제1 기판 상에 보호층을 형성하는 단계와, 상기 보호층을 패터닝하여 상기 드레인 전극의 일부를 노출시키는 제1 컨택홀 및 상기 화소전극의 일부를 노출시키는 제2 컨택홀을 형성하는 단계와, 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되고 상기 제2 컨택홀을 통해 화소전극과 화소 영역에서 접속되며 투명 도전성 물질로 구성된 연결 화소전극과 상기 보호층 상에 위치하여 상기 보호층에 의해 상기 화소전극과 상호 이격되어 위치하는 공통전극을 형성하는 단ㄱ계와, 상기 제1 기판에 대향되는 제2 기판을 준비하는 단계 및 상기 제1 및 제2 기판 사이에 유전율 이방성이 음인 네가티브 액정분자를 포함하는 액정층을 형성하는 단계를 포함하고, 상기 화소전극이 노출되도록 상기 게이트 절연층을 제거하는 단계는 상기 제2 비정질 실리콘층의 일부를 제거하여 상기 반도체층의 채널 영역을 형성하는 식각 공정과 동시에 진행된다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치 및 그의 제조방법은 화소전극 상의 게이트 절연막을 제거하여 상기 공통전극과 화소전극 사이의 간격을 줄여 두 전극의 구동전압의 범위를 낮출 수 있다.
또한, 본 발명의 실시예에 따른 액정표시장치 및 그의 제조방법은 네가티브 액정을 적용하여 투과율을 향상시킬 수 있다.
도 1은 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치의 평면도이다.
도 2는 도 1의 Ⅰ~ Ⅰ', Ⅱ ~ Ⅱ' 및 Ⅲ ~ Ⅲ'을 따라 절단한 단면도를 나타낸 도면이다.
도 3a 내지 도 3h는 도 1의 프린지 필드 스위칭 모드 액정표시장치의 제조방법을 단계적으로 도시한 공정 단면도이다.
도 4의 (a) 및 (b)는 도 1의 액정표시장치에 포지티브 액정을 적용할 때의 러빙 방향을 나타낸 도면이다.
도 5의 (a) 및 (b)는 도 1의 액정표시장치에 네가티브 액정을 적용할 때의 러빙 방향을 나타낸 도면이다.
도 6은 화소전극과 공통전극 사이에 위치한 보호막의 간격과 액정의 구동 전압과의 관계를 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치의 평면도이고, 도 2는 도 1의 Ⅰ~ Ⅰ', Ⅱ ~ Ⅱ' 및 Ⅲ ~ Ⅲ'을 따라 절단한 단면도를 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치는 기판(100) 상에 형성된 다수의 게이트 배선(112)과, 다수의 데이터 배선(114)와, 다수의 게이트 배선(112) 및 데이터 배선(114)의 교차에 의해서 정의되는 다수의 화소영역(PA) 및 상기 다수의 화소영역(PA)에 위치하고 다수의 게이트 및 데이터 배선(112, 114)과 연결되고 스위칭 기능을 하는 다수의 박막 트랜지스터(TFT)를 포함한다.
또한, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치는 상기 다수의 화소영역(PA) 각각에 위치하고 다수의 박막트랜지스터(TFT) 각각과 연결되는 화소전극(120) 및 상기 화소전극(120)과 함께 수직 전계를 발생시켜 액정을 구동시키는 공통전극(118)을 포함하여 구성된다.
상기 박막트랜지스터(TFT)는 게이트 배선(112)과 연결되는 게이트 전극(122)과, 상기 게이트 전극(122) 상에 게이트 절연층(103)을 사이에 두고 형성된 반도체층(124)과, 상기 반도체층(124) 상에 형성되는 소스 및 드레인 전극(126a, 126b)을 포함하여 구성된다.
상기 소스 및 드레인 전극(126a, 126b)은 상기 반도체층(124) 상에서 서로 이격되어 형성되고, 상기 소스 전극(126a)은 데이터 배선(114) 및 반도체층(124)의 일단과 연결되고, 상기 드레인 전극(126b)은 화소전극(120)과 연결 화소전극(120')을 통해 연결된다.
상기 반도체층(124)은 제1 비정질 실리콘 패턴(124a, 액티브층) 및 제2 비정질 실리콘 패턴(124b, 오믹 콘택층)을 포함한다.
상기 화소영역(PA)에 형성되는 공통전극(118)은 다수의 개구(118a)를 가진 판형으로 형성될 수 있으며 상기 화소전극(120)은 인접하는 2개의 게이트배선(112) 사이에 형성될 수 있다.
상기 프린지 필드 스위칭 모드 액정표시장치는 다수의 게이트 배선(112) 각각의 단부에 연결되고 외부로부터 주사신호를 인가받는 다수의 게이트 패드부(128)와, 상기 다수의 데이터 배선(114) 각각의 단부에 연결되고 외부로부터 화상신호를 인가받는 다수의 데이터 패드부(130)를 더욱 포함하여 구성된다.
상기 다수의 게이트 패드부(128) 각각은 게이트 패드 하부 전극(128a)과 게이트 패드 상부 전극(128b)을 포함하고, 상기 다수의 데이터 패드부(130) 각각은 데이터 패드 하부 전극(130a)과 데이터 패드 상부 전극(130b)을 포함한다.
상기 기판(100) 상에 형성된 화소전극(120) 상에는 보호층(111)만이 형성되어 있다. 이로 인해, 상기 화소전극(120)과 상기 공통전극(118) 사이의 간격은 상기 보호층(111)의 두께로 결정된다.
상기 화소전극(120)과 상기 공통전극(118) 사이의 간격이 줄어들기 때문에 상기 화소전극(120)과 상기 공통전극(118) 사이에 전압을 적게 인가하더라도 상기 화소전극(120)과 공통전극(118) 상에 형성된 액정을 구동할 수 있다.
다시 말하면, 상기 화소전극(120)과 공통전극(118) 사이 간격이 줄어들기 때문에 상기 화소전극(120)과 공통전극(118) 사이에 발생하는 전위차가 작더라도 액정을 충분히 구동할 수 있다.
따라서, 투과율 개선을 위해 유전율 이방성이 음인 네가티브 액정을 본 발명에 따른 액정표시장치에 적용하더라도 상기 화소전극(120)과 공통전극(118) 사이의 간격이 줄어들기 때문에 포지티브 액정을 구동하기 위한 D-IC를 이용해서 상기 네가티브 액정을 구동할 수 있다.
도 3a 내지 도 3h는 도 1의 프린지 필드 스위칭 모드 액정표시장치의 제조방법을 단계적으로 도시한 공정 단면도이다. 이때, 기판(100)은 데이터 배선 영역(DL)과, 스위칭 영역(S)과, 화소영역(PA)과, 게이트 패드 영역(GP) 및 데이터 패드 영역(DP)로 정의된다.
도 3a에 도시된 바와 같이, 기판(100) 상에 투명한 금속물질로 이루어진 제1 금속 물질층(도시하지 않음) 및 불투명한 금속물질로 이루어진 제2 금속 물질층(도시하지 않음)을 순차적으로 형성하고, 상기 제1 및 제2 금속 물질층을 패터닝하여 스위칭 영역(S)에 게이트 전극(122), 화소영역(PA)에 화소전극(120)과, 게이트 패드 영역(GP)에 게이트 하부 전극(128a)을 형성한다.
이때, 상기 기판(100)의 화소영역(PA) 상에 패터닝된 제1 및 제2 금속 물질층은 식각액에 의해 제2 금속 물질층이 제거되어 투명한 금속물질인 제1 금속 물질층만 남게 되어 화소전극(120)을 이룬다.
상기 화소영역(PA)을 제외한 나머지 영역에 형성된 게이트 전극(122), 게이트 하부 전극(128a)은 제1 및 제2 금속 물질층이 패터닝된 이중 구조로 이루어져 있다.
편의를 위해 상기 기판(100) 상에 형성된 게이트 전극(122) 및 게이트 하이 전극(128a)은 도면 상에서는 단일층으로 표현되었다.
도면에서 상세하게 도시하지 않았지만, 제1 금속 물질층이 형성된 기판(100) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속물 중 하나를 선택하여 제2 금속 물질층을 형성하고, 제2 금속 물질층 상에 감광층을 도포한다.
그리고, 제1 마스크를 사용하여 상기 감광층을 노광 및 현상함으로써 제1 감광성 패턴을 형성한 후 상기 제1 감광성 패턴을 마스크로 하여 제1 및 제2 금속 물질층을 선택적으로 식각하여 도 1의 게이트 배선(112), 게이트 전극(122), 화소전극(120) 및 게이트 패드 하부 전극(128a)을 형성한다.
이어, 도 3b 및 도 3c에 도시된 바와 같이, 게이트 전극(122), 화소전극(120) 및 게이트 패드 하부 전극(128a)이 형성된 기판(100) 상에 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)와 같은 무기 절연물질의 게이트 절연층(103)을 형성한다.
이어, 상기 게이트 절연층(103)이 형성된 기판(100) 상에 불순물이 도핑되지 않은 제1 비정질 실리콘층(105)과, N형 불순물이 도핑된 제2 비정질 실리콘층(107) 및 제3 금속물질층(109)을 순차적으로 형성한다.
상기 제3 금속 물질층(109)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 금속물질을 사용하여 단일층 또는 이중층으로 사용할 수 있다.
상기 제3 금속 물질층(109) 상에 감광층(210)을 도포하고, 마스크(200)을 사용하여, 상기 감광층(210)을 노광 및 현상함으로써 감광층 패턴(220)을 형성한다.
이때, 상기 마스크(200)는 조사광을 모두 투과시키는 투과영역(TA)과, 조사광을 완전하게 차단하는 차단영역(BA) 및 조사광의 일부를 투과시키는 반투과 영역(HTA)를 포함한다.
상기 마스크(200)를 사용하여 상기 감광층(210)을 노광 및 현상하면, 차단 영역(BA)과 반투과 영역(HTA)에는 각각 제1 마스크 패턴(220a) 및 제2 마스크 패턴(220b)을 포함하는 마스크 패턴(220)이 형성된다.
상기 차단 영역(BA)과 대응되는 제1 마스크 패턴(220a)은 상기 반투과 영역(HTA)과 대응되는 제2 마스크 패턴(220b)보다 두꺼운 두께를 가진다. 상기 감광층(210)은 포지티브 타입의 감광층을 사용한다.
도 3d에 도시된 바와 같이, 상기 마스크 패턴(도 3c의 220)을 사용하여, 제1 및 제2 비정질 실리콘층(105, 107)과 제3 금속 물질층(109)을 순차적으로 식각하여, 도 1의 다수의 게이트배선(112)과 교차하는 다수의 데이터 배선(114)과, 소스 및 드레인 패턴(도시하지 않음) 및 반도체층(124)을 형성한다.
상기 마스크 패턴(도 3c의 220)을 이방성 식각하여 제2 마스크 패턴(220b)을 제거하면, 제2 마스크 패턴(220b) 하부의 제3 금속물질층(109)으로 형성된 소스 및 드레인 패턴이 노출된다. 상기 제2 마스크 패턴(220b)이 제거되면서 제1 마스크 패턴(220a) 또한 얇아지지만, 여전히 제1 마스크 패턴(220a)은 소스 및 드레인 패턴 상에 위치한다.
상기 제1 마스크 패턴(220a)을 이용하여 소스 및 드레인 패턴을 식각함으로써 소스 및 드레인 전극(126a, 126b)을 형성하고, 연속적으로 제1 마스크 패턴(220a)을 이용하여 상기 반도체층(124)의 제2 비정질 실리콘층(124b)을 식각한다.
이때, 상기 제2 비정질 실리콘층(124b)은 드라이 에칭 공정으로 식각되는데, 상기 드라이 에칭 공정의 에칭 타임을 늘려 상기 화소영역(PA)의 화소전극(120) 상에 형성된 게이트 절연층(103)을 동시에 제거한다.
따라서, 기판(100)의 스위칭 영역(S)에는 서로 이격되는 소스 및 드레인 전극(126a, 126b)이 형성되고, 계속해서 상기 반도체층(124)의 채널영역에서 제2 비정질 실리콘층(124b)이 식각된다. 또한, 상기 화소영역(PA)의 화소전극(120)이 도 3e에 도시된 바와 같이 외부로 노출된다.
연속하여 도 3f에 도시된 바와 같이, 상기 소스 및 드레인 전극(126a, 126b)이 형성된 기판(100) 상에 보호층(111)을 형성한다. 상기 보호층(111)은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질로 사용될 수 있다.
상기 보호층(111) 상에 감광층(도시하지 않음)을 형성하고, 마스크를 사용하여 상기 감광층을 노광 및 현상함으로써 감광층 패턴을 형성한다.
상기 감광성 패턴을 이용하여 상기 보호층(111) 및 게이트 절연층(103)을 식각하여 도 3g에 도시된 바와 같이, 드레인 전극(126b), 화소전극(120), 게이트 패드 하부 전극(128a) 및 데이터 패드 하부 전극(130a) 각각을 노출시키는 제 내지 제4 컨택홀(H1 ~ H4)을 형성한다.
이어서, 도 3h에 도시된 바와 같이, 상기 제1 내지 제4 컨택홀(H1 ~ H4)을 포함하는 보호층(111) 상에 제4 금속 물질층(도시하지 않음)을 형성한다. 상기 제2 금속 물질층은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)을 포함하는 투명 도전성 물질로 형성할 수 있다.
상기 제4 금속 물질층 상에 감광층을 형성하고, 마스크를 사용하여 상기 감광층을 노광 및 현상함으로써 감광성 패턴을 형성한다.
상기 감광성 패턴을 이용하여 제4 금속 물질층을 식각함으로써 스위칭영역(S)과 화소영역(PA)상에 연결 화소전극(120')과, 화소영역(PA) 상에 공통전극(118)과, 게이트 패드영역(GP) 상에 게이트 패드 상부 전극(128b) 및 데이터 패드 영역(DP) 상에 데이터 패드 상부 전극(130b)이 형성된다.
상기 연결 화소전극(120')은 상기 제1 및 제2 컨택홀(H1, H2)을 통하여 드레인 전극(126b) 및 화소전극(120)에 각각 연결된다. 상기 공통전극(118)은 다수의 개구부(118a)을 포함한다.
상기 공통전극(118)과 화소전극(120) 사이에서 형성되는 프린지 필드가 상기 다수의 개구부(118a)를 통하여 액정을 구동한다.
상기 게이트 패드 상부 전극(128b)은 제3 컨택홀(H3)을 통하여 게이트 패드 하부 전극(128a)과 연결되고, 상기 데이터 패드 상부 전극(130b)은 제4 컨택홀(H3)을 통하여 데이터 패드 하부 전극(130b)과 연결된다.
상기 화소전극(120)과 공통전극(118) 사이에는 보호층(111)만 존재하기 때문에 상기 화소전극(120)과 공통전극(118) 사이의 간격은 상기 보호층(111)의 두께에 의해 결정된다.
상기 보호층(111)의 두께가 작을수록 도 6에 도시된 바와 같이, 액정의 구동 전압이 줄어들게 된다. 따라서, 상기 보호층(111)의 두께가 줄어들수록 상기 화소전극(120)과 공통전극(118) 사이의 간격이 줄어들어 상기 화소전극(120)과 공통전극(118)에 인가되는 전압의 범위를 작게하더라도 상기 화소전극(120)과 공통전극(118) 상에 형성된 액정을 충분히 구동할 수 있다.
다시 말하면, 상기 화소전극(120)과 공통전극(118) 사이 간격이 줄어들기 때문에 상기 화소전극(120)과 공통전극(118) 사이에 발생하는 전위차가 작더라도 액정을 충분히 구동할 수 있다.
도 4의 (a) 및 (b)는 도 1의 액정표시장치에 포지티브 액정을 적용할 때의 러빙 방향을 나타낸 도면이고, 도 5의 (a) 및 (b)는 도 1의 액정표시장치에 네가티브 액정을 적용할 때의 러빙 방향을 나타낸 도면이다.
도 4에 도시된 바와 같이, 액정표시장치는 게이트 절연막(103)과 액티브층(124a)과 데이터배선(114) 및 보호층(111)이 형성된 제1 기판(100)과, 블랙 매트릭스(310) 및 컬러필터(320)가 형성된 제2 기판(300) 및 두 기판(100, 300) 사이에 형성된 액정층(400)을 포함한다.
상기 액정층(400)은 유전율 이방성이 양인 포지티브 액정분자로 이루어져 있다. 상기 액정표시장치에 포지티브 액정이 적용될 경우, 도면에 도시된 화살표 방향(수평 방향)으로 러빙이 이루어진다.
상기 액정표시장치는 화소전극(도 2의 140) 상에 게이트 절연막(도 2의 103)이 제거되기 때문에 상기 데이터배선(114) 주변에 높은 단차가 발생하여 상기 데이터배선(114)의 단차부에서 러빙이 제대로 이루어 지지 않는다.
이로 인해, 상기 포지티브 액정분자의 방향이 상기 데이터배선(114)의 단차부를 따라 서 있게 되어 블랙 상태에서 상기 데이터배선(114)의 단차부로 빛샘이 발생하게 된다.
도 5는 도 1의 액정표시장치에 네가티브 액정을 적용할 때의 러빙 방향을 나타낸 도면이다.
도 5에 도시된 바와 같이, 액정표시장치는 두 기판(100, 300) 사이에 형성된 액정층(500)을 포함하는데, 상기 액정층(500)은 유전율 이방성이 음인 네가티브 액정분자로 이루어져 있다.
상기 액정표시장치에 네가티브 액정이 적용될 경우, 도면에 도시된 화살표 방향(수직방향)으로 러빙이 이루어진다. 상기 네가티브 액정분자의 방향이 상기 데이터배선(114) 방향으로 정렬하기 때문에 블랙 상태에서 빛샘이 발생하지 않는다.
결국, 투과율 및 빛샘 불량을 개선하기 위해 유전율 이방성이 음인 네가티브 액정을 본 발명에 따른 액정표시장치에 적용하게 되더라도 상기 화소전극(120)과 공통전극(118) 사이의 간격이 줄어들기 때문에 낮은 범위의 구동 전압으로도 상기 네가티브 액정을 구동할 수 있다.
본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가 개념으로부터 도출되는 모든 변경 및 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100:제1 기판 103:게이트 절연층
111:보호층 118:공통전극
120:화소전극 120':연결화소전극
300:제2 기판 400, 500:액정층

Claims (10)

  1. 게이트배선, 게이트 전극 및 화소전극이 형성된 제1 기판;
    상기 제1 기판 상에 형성된 게이트 절연막;
    상기 게이트 절연막이 형성된 제1 기판 상에 상기 게이트 전극과 중첩되도록 형성된 반도체층;
    상기 반도체층 상에 형성된 데이터배선과, 상기 데이터배선으로부터 연장된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극;
    상기 데이터배선, 소스 및 드레인 전극이 형성된 제1 기판 상에 형성되며 상기 드레인 전극의 일부를 노출하는 제1 컨택홀 및 상기 화소전극의 일부를 노출하는 제2 컨택홀을 구비한 보호층;
    상기 보호층 상에 형성되며 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되고 상기 제2 컨택홀을 통해 상기 화소전극과 화소 영역에서 접속되며 투명 도전성 물질로 구성된 연결 화소전극;
    상기 보호층 상에 위치하여 상기 보호층에 의해 상기 화소전극과 상호 이격되어 위치하는 공통전극;
    상기 제1 기판에 대향되는 제2 기판; 및
    상기 제1 및 제2 기판 사이에 형성된 액정층;을 포함하고,
    상기 게이트 절연막은 상기 게이트 배선 및 게이트 전극이 형성된 제1 기판 상에 형성되고, 상기 화소전극과 대응되는 제1 기판 상에서 상기 화소전극이 외부로 노출되도록 제거되며,
    상기 액정층은 유전율 이방성이 음인 네가티브 액정분자를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 화소전극과 공통전극 사이의 간격은 상기 보호층의 두께에 따라 제어되는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 네가티브 액정분자는 수직 방향으로 러빙되어 상기 데이터배선의 방향으로 배열되는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 보호층은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1 기판 상에 게이트배선과 상기 게이트배선으로부터 연장된 게이트 전극 및 화소전극을 형성하는 단계;
    상기 게이트배선과 게이트 전극 및 화소전극이 형성된 제1 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 제1 비정질 실리콘층, 불순물을 포함한 제2 비정질 실리콘층 및 금속층을 순차적으로 형성하는 단계;
    상기 제1 및 제2 비정질 실리콘층과 금속층을 순차적으로 식각하여 상기 제1 기판 상에 상기 게이트배선과 교차하는 데이터배선과, 소스 및 드레인 전극 및 반도체층을 형성함과 동시에 상기 화소전극이 외부로 노출되도록 상기 게이트 절연층을 제거하는 단계;
    상기 데이터배선, 소스 및 드레인 전극 및 반도체층이 형성된 제1 기판 상에 보호층을 형성하는 단계;
    상기 보호층을 패터닝하여 상기 드레인 전극의 일부를 노출시키는 제1 컨택홀 및 상기 화소전극의 일부를 노출시키는 제2 컨택홀을 형성하는 단계;
    상기 제1 컨택홀을 통해 상기 드레인 전극과 접속되고 상기 제2 컨택홀을 통해 화소전극과 화소 영역에서 접속되며 투명 도전성 물질로 구성된 연결 화소전극과 상기 보호층 상에 위치하여 상기 보호층에 의해 상기 화소전극과 상호 이격되어 위치하는 공통전극을 형성하는 단계;
    상기 제1 기판에 대향되는 제2 기판을 준비하는 단계; 및
    상기 제1 및 제2 기판 사이에 유전율 이방성이 음인 네가티브 액정분자를 포함하는 액정층을 형성하는 단계;를 포함하고,
    상기 화소전극이 노출되도록 상기 게이트 절연층을 제거하는 단계는 상기 제2 비정질 실리콘층의 일부를 제거하여 상기 반도체층의 채널 영역을 형성하는 식각 공정과 동시에 진행되는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 삭제
  8. 제6 항에 있어서,
    상기 화소전극과 공통전극 사이의 간격은 상기 보호층의 두께에 따라 제어되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제6 항에 있어서,
    상기 네가티브 액정분자는 수직 방향으로 러빙되어 상기 데이터배선의 방향으로 배열되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제6 항에 있어서,
    상기 보호층은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020110124371A 2011-11-25 2011-11-25 액정표시장치 및 그의 제조방법 KR101953593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110124371A KR101953593B1 (ko) 2011-11-25 2011-11-25 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124371A KR101953593B1 (ko) 2011-11-25 2011-11-25 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20130058387A KR20130058387A (ko) 2013-06-04
KR101953593B1 true KR101953593B1 (ko) 2019-03-05

Family

ID=48857672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110124371A KR101953593B1 (ko) 2011-11-25 2011-11-25 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101953593B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432645B1 (ko) 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838324B1 (ko) * 2006-08-04 2008-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 액정표시소자, 그 제조 방법 및 그 구동 방법
KR101350908B1 (ko) * 2006-12-05 2014-01-16 부산대학교 산학협력단 액정 표시 패널 및 그 제조 방법
KR20110072434A (ko) * 2009-12-22 2011-06-29 엘지디스플레이 주식회사 액정표시장치 제조방법

Also Published As

Publication number Publication date
KR20130058387A (ko) 2013-06-04

Similar Documents

Publication Publication Date Title
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7764349B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP4929432B2 (ja) 液晶表示装置及びその製造方法
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US20070153206A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR20070071163A (ko) 액정표시장치의 제조방법
KR20050058058A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR20100059508A (ko) 액정표시장치의 패드부
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101953593B1 (ko) 액정표시장치 및 그의 제조방법
KR101725993B1 (ko) 액정표시장치 제조방법
KR101674208B1 (ko) 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR101147267B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR101374997B1 (ko) 액정표시장치 및 그 제조방법
KR101785914B1 (ko) 횡전계형 액정표시장치
KR101668993B1 (ko) 횡전계 방식 액정표시장치
KR20110072434A (ko) 액정표시장치 제조방법
KR20040061809A (ko) 액정 표시 장치 및 그 제조 방법
KR101852632B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant