KR20010099958A - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20010099958A
KR20010099958A KR1020017008137A KR20017008137A KR20010099958A KR 20010099958 A KR20010099958 A KR 20010099958A KR 1020017008137 A KR1020017008137 A KR 1020017008137A KR 20017008137 A KR20017008137 A KR 20017008137A KR 20010099958 A KR20010099958 A KR 20010099958A
Authority
KR
South Korea
Prior art keywords
bus line
gate bus
storage capacitor
film
liquid crystal
Prior art date
Application number
KR1020017008137A
Other languages
English (en)
Other versions
KR100690517B1 (ko
Inventor
오자키기요시
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010099958A publication Critical patent/KR20010099958A/ko
Application granted granted Critical
Publication of KR100690517B1 publication Critical patent/KR100690517B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/103Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

마스크의 수를 저감시켜 제조 비용을 저감시킬 수 있는 액정 표시 장치의 제조 방법을 제공한다. 게이트 버스 라인(3)이 형성된 기판(41) 상에 게이트 절연막(43), 반도체막(45), 실리콘 질화막(47)을 적층시키고, 게이트 버스 라인(3)을 마스크로 하여 뒷면 노광(露光)을 행하며, 실리콘 질화막(47)을 패터닝하여 게이트 버스 라인(3)에 따른 채널 보호막(47)을 형성한다. 게이트 버스 라인(3)을 따라 소스 전극(17) 및 드레인 전극(15)을 끼워 넣는 2개소에서 2개의 소자 분리용 구멍(25, 27)을 개구한다. 소자 분리용 구멍(25, 27)에 삽입되어 다른 화소 영역으로부터 전기적으로 분리된 반도체막(45)으로 동작 반도체막을 구성하고, 게이트 버스 라인(3)의 2개의 소자 분리용 구멍 사이의 영역에서 게이트 전극을 구성하는 박막 트랜지스터를 형성한다.

Description

액정 표시 장치의 제조 방법{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY}
컴퓨터를 포함하는 OA 기기 등의 표시 장치로서 사용되고 있는 액티브 매트릭스형 액정 표시 장치는 고화질의 플랫 패널 디스플레이로서 주목되고 있다. 이 액티브 매트릭스형 액정 표시 장치는 종전계(縱電界) 방식과 횡전계(橫電界) 방식의 구동 방식으로 크게 나뉜다. 종전계 방식의 액정 표시 패널은 TFT 및 화소 전극이 형성된 어레이 기판과 공통 전극이 형성된 대향 기판과의 사이에 액정을 봉입(封入)하고 있고, 액정층을 사이에 끼우는 전극간에 전압이 인가되면 기판면에 대략 수직인 방향으로 전계가 발생하도록 되어 있다. 한편, 횡전계 방식의 액정 표시 패널은 TFT 및 화소 전극과 함께 공통 전극도 어레이 기판 측에 형성되어 있고, 전극간에 전압이 인가되면, 어레이 기판과 대향 기판과의 사이에 밀봉된 액정층에는 기판면에 대략 평행한 방향으로 전계가 발생하도록 되어 있다.
도 14는 종전계 방식의 액정 표시 패널의 어레이 기판을 액정층 측으로부터본 기판면을 나타내고 있다. 도 14에 나타낸 바와 같이, 기판 상에는 도면 중의 상하방향으로 연장되는 복수의 데이터 버스 라인(드레인 버스 라인)(101)이 형성되어 있다. 또한, 기판 상에는 도면 중의 좌우 방향으로 연장되는 파선(破線)으로 나타낸 복수의 게이트 버스 라인(103)이 형성되어 있다. 이것들 데이터 버스 라인(101)과 게이트 버스 라인(103)에 의해 획정(劃定)되는 영역에 화소가 형성된다. 그리고, 각 데이터 버스 라인(101)과 게이트 버스 라인(103)과의 교차 위치 근방에 TFT가 형성되어 있다. TFT의 드레인 전극(117)은 도면 중의 왼쪽에 도시된 데이터 버스 라인(101)으로부터 인출되어, 그 단부(端部)가 게이트 버스 라인(103) 상에 형성된 채널 보호막(105) 상의 한쪽 끝변 측에 위치하도록 형성되어 있다.
한편, 소스 전극(119)은 채널 보호막(105) 상의 다른쪽 끝변 측에 위치하도록 형성되어 있다. 이러한 구성에 있어서 채널 보호막(105) 바로 아래의 게이트 버스 라인(103) 영역이 상기 TFT의 게이트 전극으로서 기능하도록 되어 있다. 도시는 생략하고 있으나, 게이트 버스 라인(103) 상에는 게이트 절연막이 형성되고, 그 위에 채널을 구성하는 동작 반도체층이 형성되어 있다. 이와 같이 도 14에 나타낸 TFT 구조는 게이트 전극이 게이트 버스 라인(103)으로부터 인출되어 형성되어 있지 않고, 직선 형상으로 배선된 게이트 버스 라인(103)의 일부를 게이트 전극으로서 사용하는 구성으로 되어 있다. 또한, 화소 영역 대략 중앙을 좌우로 연장되는 파선으로 나타낸 영역에 보조 용량 버스 라인(115)이 형성되어 있다. 보조 용량 버스 라인(115)의 상층에는 절연막을 개재시켜 각 화소마다 축적 용량 전극(109)이 형성되어 있다. 소스 전극(119) 및 축적 용량 전극(109)의 상층에는 투명 전극으로 이루어진 화소 전극(113)이 형성되어 있다. 화소 전극(113)은 그 아래쪽에 형성한 보호막에 형성된 콘택트 홀(107)을 통하여 소스 전극(119)과 전기적으로 접속되어 있다. 또한, 화소 전극(113)은 콘택트 홀(111)을 통하여 축적 용량 전극(109)과 전기적으로 접속되어 있다.
다음으로, 도 14에 나타낸 액정 표시 장치의 제조 방법에 대해서 도 15 내지 도 20을 이용하여 설명한다. 또한, 도 15 내지 도 20에 있어서, 도 14에 나타낸 구성요소와 동일한 구성요소에 대해서는 동일 부호를 첨부하고 있다. 또한, 도 15 내지 도 20에서의 a는 도 14의 M-M'선으로 절단한 TFT의 단면을 나타내고, b는 도 14의 N-N'선으로 절단한 축적 용량부의 단면을 나타내고 있다.
먼저, 도 15에 나타낸 바와 같이, 투명 유리 기판(121) 상에, 예를 들어, Al(알루미늄)을 전면(全面)에 성막하여 두께 약 150㎚의 금속층을 형성한다. 이어서, 제 1 마스크를 사용하여 패터닝하고, 게이트 버스 라인(103)(도 15a 참조) 및 보조 용량 버스 라인(115)을 형성한다(도 15b 참조). 다음으로, 예를 들어, 실리콘 질화막(SiN)을 플라즈마 CVD법에 의해 기판 전면에 성막하여 게이트 절연막(123)을 형성한다. 다음으로, 동작 반도체막을 형성하기 위한, 예를 들어, 비정질 실리콘(a-Si)층(125)을 플라즈마 CVD법에 의해 기판 전면에 성막한다. 또한, 채널 보호막을 형성하기 위한, 예를 들어, 실리콘 질화막(SiN)(127)을 플라즈마 CVD법에 의해 전면에 형성한다.
다음으로, 게이트 버스 라인(103) 및 보조 용량 버스 라인(115)을 마스크로 하여 투명 유리 기판(121)에 대하여 뒷면 노광(露光)을 행하고, 제 2 마스크를 사용하여 게이트 버스 라인(103) 상에 자기 정합적으로 레지스트 패턴(도시 생략)을 형성하며, 게이트 버스 라인(103) 및 보조 용량 버스 라인(115) 상에 형성된 실리콘 질화막(127)을 에칭하여 TFT 형성 영역의 게이트 버스 라인(103) 상에 채널 보호막(105)을 형성한다(도 16a 및 도 16b 참조).
다음으로, 도 17에 나타낸 바와 같이, 오믹 콘택트층을 형성하기 위한 n+a-Si층(129)을 플라즈마 CVD법에 의해 전면에 형성한다. 이어서, 드레인 전극(117), 소스 전극(119), 축적 용량 전극(109), 및 데이터 버스 라인(101)을 형성하기 위한 금속(예를 들어, Cr)층(131)을 스퍼터링에 의해 성막한다.
다음으로, 도 18에 나타낸 바와 같이, 제 3 마스크를 사용하여 금속층(131), n+a-Si층(129), 비정질 실리콘층(125)을 패터닝하고, 데이터 버스 라인(101)(도 18에서는 도시 생략), 드레인 전극(117), 소스 전극(119), 축적 용량 전극(109), 및 동작 반도체층(106)을 형성한다. 이 패터닝에서의 에칭 처리에서 채널 보호막(105)은 에칭 스톱퍼로서 기능하여, 그 하층의 비정질 실리콘층(125)은 에칭되지 않고 잔존한다.
다음으로, 도 19에 나타낸 바와 같이, 예를 들어, 실리콘 질화막으로 이루어진 보호막(133)을 플라즈마 CVD법에 의해 형성한다. 이어서, 제 4 마스크를 사용하여 보호막(133)을 패터닝하고, 소스 전극(119) 및 축적 용량 전극(109) 상의 보호막(133)을 개구하여 소스 전극(119) 상에 콘택트 홀(107)을 형성하며, 축적 용량 전극(109) 상에 콘택트 홀(111)을 형성한다.
다음으로, 도 20에 나타낸 바와 같이, 투명 유리 기판(121) 전면에, 예를 들어, ITO로 이루어진 화소 전극재(135)를 성막한다. 이어서, 제 5 마스크를 사용하여 화소 전극재(135)를 패터닝하고, 도 14에 나타낸 바와 같은 소정 형상의 화소 전극(113)을 형성한다. 또한, 화소 전극(113)은 콘택트 홀(107)을 통하여 소스 전극(119)과 전기적으로 접속되며, 콘택트 홀(111)을 통하여 축적 용량 전극(109)과 전기적으로 접속된다. 상술한 공정을 거쳐 도 14에 나타낸 바와 같은 종전계 방식의 액정 표시 장치가 완성된다.
다음으로, 횡전계 방식의 액정 표시 패널의 구성을 도 21 및 도 22를 이용하여 설명한다. 도 21은 횡전계 방식의 액정 표시 패널의 어레이 기판을 액정층 측으로부터 본 기판 평면을 나타내고 있다. 도 21에 나타낸 바와 같이, 기판 상에는 도면 중의 상하방향으로 연장되는 복수의 데이터 버스 라인(101)(도 21에서는 1개만 도시하고 있음)이 형성되어 있다. 또한, 기판 상에는 데이터 버스 라인(101)에 직교하여 도면 중의 좌우 방향으로 연장되는 복수의 게이트 버스 라인(103)(도 21에서는 1개만 도시하고 있음)이 형성되어 있다. 이것들 데이터 버스 라인(101)과 게이트 버스 라인(103)에 의해 획정되는 영역이 화소 영역이다. 그리고, 각 데이터 버스 라인(101)과 게이트 버스 라인(103)과의 교차 위치 근방에 TFT가 형성되어 있다. TFT의 드레인 전극(117)은 데이터 버스 라인(101)으로부터 인출되어, 그 단부가 게이트 버스 라인(103) 상에 형성된 채널 보호막(105) 상의 한쪽 끝변 측에 위치하도록 형성되어 있다. 소스 전극을 겸하는 화소 전극(141)의 일 단부는 드레인 전극(117)에 대향하도록 채널 보호막(105) 상의 다른쪽 끝변 측에 형성되어 있다.이러한 구성에 있어서 채널 보호막(105) 바로 아래의 게이트 버스 라인(103) 영역이 상기 TFT의 게이트 전극으로서 기능하도록 되어 있다. 도시는 생략하고 있으나, 게이트 버스 라인(103) 상에는 게이트 절연막이 형성되고, 게이트 절연막과 상층의 채널 보호막(105)과의 사이에 채널을 구성하는 동작 반도체층이 형성되어 있다.
도 21에 나타낸 TFT 구조는 게이트 전극이 게이트 버스 라인(103)으로부터 인출되어 형성되어 있지 않고, 직선 형상으로 연장되는 게이트 버스 라인(103)의 일부를 게이트 전극으로서 사용하는 구성으로 되어 있다. 또한, 소스 전극을 겸하는 화소 전극(141)은 도면 중의 위쪽으로부터 아래쪽으로 연장되는 빗살 형상으로 형성된 구조를 하고 있다. 또한, 기판 상의 화소 영역 내에는, 이 빗살 형상의 화소 전극(141)에 서로 맞물리도록 대향하여 아래쪽으로부터 위쪽으로 연장되는 빗살 형상으로 성형된 대향 전극(143)이 형성되어 있다.
도 22는 도 21의 P-P'선으로 절단한 횡전계 방식의 액정 표시 패널의 단면을 모식적으로 나타내고 있다. 어레이 기판인 투명 유리 기판(147)과 기판(147)에 소정의 셀 갭으로 대향하는 투명 유리 기판(163)과의 사이에 액정(155)이 밀봉되어 있다. 어레이 기판은 광 입사(入射) 측으로부터 차례로 편광판(145), 투명 유리 기판(147), 하지 절연막(149), 화소 전극(141) 및 대향 전극(143), 보호막(151), 배향막(153)이 형성되어 있다. 한편, 대향 기판은 광 사출(射出) 측으로부터 차례로 편광판(165), 투명 유리 기판(163), 컬러 필터(161), 배향막(159)이 형성되어 있다.
이 횡전계 방식의 액정 표시 패널의 제조 방법은 종전계 방식의 액정 표시패널의 제조 방법과 대략 동일하지만, 횡전계 방식의 경우, 1개의 마스크를 사용한 패터닝에 의해 데이터 버스 라인(101), 드레인 전극(117), 소스 전극을 겸하는 화소 전극(141), 대향 전극(143)을 형성할 수 있는 점이 상이하다. 따라서, 종전계 방식의 액정 표시 패널의 어레이 기판을 제조하기 위해서는 상술한 도 15 내지 도 20을 이용하여 설명한 바와 같이 5개의 마스크를 필요로 했던 것에 대하여, 횡전계 방식의 액정 표시 패널의 어레이 기판을 제조하기 위해서는 4개의 마스크로 충족되게 된다.
그런데, 액티브 매트릭스형 액정 표시 장치의 보급에 따라, 저렴한 가격으로 안정된 액정 표시 장치를 시 장에 공급하기 위해서는, 제조 비용의 삭감이 중요한 과제로 된다. 제조 비용을 저감시키기 위해서는, 첫째로 액정 표시 장치의 제조 수율을 개선하는 것이 강하게 요구된다. 둘째로는 액정 표시 장치의 제조에서의 생산성(throughput)을 향상시키는 것도 필요하다. 그것을 위해서는, 제조 공정의 간소화를 도모하는 동시에, 종래에 비하여 고도의 성막 공정 또는 포토리소그래피 공정이 요구되나, 고성능 제조 설비를 도입함으로써 오히려 비용이 증가하게 된다는 문제를 갖고 있다. 또한, 현재 상황의 제조 방법에서는, 최근의 액정 표시 장치의 고정밀화 및 대(大)화면화의 요구에 있어서는, 제조 수율 또는 생산성을 비약적으로 향상시키는데 한도가 있다. 또한, 반도체장치의 제조와 비교하여 액정 표시 장치의 제조에 있어서는, 포토리소그래피 공정에서 사용하는 마스크의 제작 비용이 증가되기 때문에, 제조 비용상의 과제로 되고 있으나, 액정 표시 장치의 고정밀화 및 대화면화의 요구에 있어서는 어쩔 수 없다는 문제를 갖고 있다.
본 발명의 목적은 제조 비용을 저감시킬 수 있는 액정 표시 장치의 제조 방법을 제공함에 있다.
본 발명은 액정 표시 장치(Liquid Crystal Display)의 제조 방법에 관한 것으로, 특히, 박막 트랜지스터(Thin Film Transistor : 이하, TFT라고 함)를 스위칭 소자로서 구비한 액티브 매트릭스형 액정 표시 장치의 제조 방법에 관한 것이다.
도 1은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법에 의해 제조한 종전계 방식의 액정 표시 패널의 어레이 기판을 나타내는 평면도.
도 2는 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 1 단계를 나타내고 있고, 도 2 내지 도 7에서 a는 도 1의 A-A'선에서의 단면도, b는 도 1의 B-B'선에서의 단면도, c는 도 1의 C-C'선에서의 단면도, d는 도 1의 D-D'선 및 E-E'선에서의 단면도, e는 도 1의 F-F'선에서의 단면도, f는 도 1의 G-G'선에서의 단면도.
도 3은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 2 단계를 나타내고 있는 도면.
도 4는 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 3 단계를 나타내고 있는 도면.
도 5는 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 4 단계를 나타내고 있는 도면.
도 6은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 5 단계를 나타내고 있는 도면.
도 7은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 6 단계를 나타내고 있는 도면.
도 8은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법으로 제조한 횡전계 방식의 액정 표시 패널의 어레이 기판을 나타내는 평면도.
도 9는 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 1 단계를 나타내고 있고, 도 9 내지 도 13에서 a는 도 8의 K-K'선에서의 단면도, b는 도 8의 H-H'선에서의 단면도, c는 도 8의 I-I'선에서의 단면도, d는 도 8의 J-J'선에서의 단면도, e는 도 8의 L-L'선에서의 단면도.
도 10은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 2 단계를 나타내고 있는 도면.
도 11은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 3 단계를 나타내고 있는 도면.
도 12는 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 4 단계를 나타내고 있는 도면.
도 13은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 5 단계를 나타내고 있는 도면.
도 14는 종래의 종전계 방식의 액정 표시 패널을 나타내는 평면도.
도 15는 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 1 단계를 나타내고 있고, 도 15 내지 도 20에서 a는 도 14의 M-M'선에서의 단면도, b는 도 14의 N-N'선에서의 단면도.
도 16은 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 2 단계를 나타내고 있는 도면.
도 17은 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 3 단계를 나타내고 있는 도면.
도 18은 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 4 단계를 나타내고 있는 도면.
도 19는 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판 단면도로서, 공정의 제 5 단계를 나타내고 있는 도면.
도 20은 종래의 종전계 방식의 액정 표시 패널의 제조 방법을 설명하는 기판단면도로서, 공정의 제 6 단계를 나타내고 있는 도면.
도 21은 종래의 횡전계 방식의 액정 표시 패널을 나타내는 평면도.
도 22는 도 21의 P-P'선에서의 기판 단면을 나타내는 도면.
상기 목적은, 기판 및 기판 상에 형성한 게이트 버스 라인 상에 게이트 절연막, 반도체막, 제 1 절연막을 이 순서로 적층시키고, 게이트 버스 라인을 마스크로 하여 뒷면 노광을 행하며, 제 1 절연막을 패터닝하여 게이트 버스 라인에 따른 채널 보호막을 형성하고, 채널 보호막을 개재시켜 대향하는 소스 전극 및 드레인 전극을 화소 영역마다 형성하고, 게이트 버스 라인을 따라 소스 전극 및 드레인 전극을 끼워 넣는 2개소에서 게이트 버스 라인 상의 적어도 채널 보호막 및 반도체막을 에칭 제거하여 2개의 소자 분리용 구멍을 개구하고, 상기 2개의 소자 분리용 구멍에 삽입되어 다른 화소 영역으로부터 전기적으로 분리된 반도체막으로 동작 반도체막을 구성하고, 게이트 버스 라인의 상기 2개의 소자 분리용 구멍 사이의 영역에서 게이트 전극을 구성하는 박막 트랜지스터를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법에 의해 달성된다.
본 발명의 제 1 실시형태에 의한 액정 표시 장치의 제조 방법을 도 1 내지 도 7을 이용하여 설명한다. 본 실시형태에서는 종전계 방식의 액정 표시 패널의 제조 방법에 대해서 설명한다. 먼저, 본 실시형태에 의해 제조된 종전계 방식의 액정 표시 패널의 개략 구성을 도 1을 이용하여 설명한다. 도 1은 종전계 방식의 액정 표시 패널의 어레이 기판을 액정층 측으로부터 본 기판 평면을 나타내고 있다. 또한, 도 1에서는 화소 영역의 도시와 함께, 게이트 버스 라인, 데이터 버스 라인, 및 보조 용량 버스 라인의 각 단자부를 도중의 도시를 생략하여 나타내고 있다.
도 1에 나타낸 바와 같이, 기판 상에는 도면 중의 상하방향으로 연장되는 복수의 데이터 버스 라인(1)(도 1에서는 2개만 도시하고 있음)이 형성되어 있다. 또한, 기판 상에는 데이터 버스 라인(1)에 직교하여 도면 중의 좌우 방향으로 연장되는 파선으로 도시된 복수의 게이트 버스 라인(3)(도 1에서는 1개만 도시하고 있음)이 형성되어 있다. 이것들 데이터 버스 라인(1)과 게이트 버스 라인(3)에 의해 획정되는 영역이 화소 영역이다. 그리고, 각 데이터 버스 라인(1)과 게이트 버스 라인(3)과의 교차 위치 근방에 TFT가 형성되어 있다. TFT의 드레인 전극(15)은 도면 중의 왼쪽의 데이터 버스 라인(1)으로부터 인출되어, 그 단부가 게이트 버스 라인(3) 상에 형성된 채널 보호막(47) 상의 한쪽 끝변 측에 위치하도록 형성되어있다. 채널 보호막(47)은 드레인 전극(15)을 사이에 두고 게이트 버스 라인(3) 상에 개구된 2개의 소자 분리용 구멍(25, 27)에 의해 다른 영역으로부터 획정되어 있다. 소스 전극(17)은 드레인 전극(15)에 대향하도록 채널 보호막(47) 상의 다른쪽 끝변 측에 형성되어 있다. 이러한 구성에 있어서 채널 보호막(47) 바로 아래의 게이트 버스 라인(3) 영역이 상기 TFT의 게이트 전극으로서 기능하도록 되어 있다. 도시는 생략하고 있으나, 게이트 버스 라인(3) 상에는 게이트 절연막이 형성되고, 게이트 절연막과 상층의 채널 보호막(47)과의 사이에는 채널을 구성하는 동작 반도체층이 형성되어 있다.
2개의 소자 분리용 구멍(25, 27)은 게이트 버스 라인(3)을 완전하게 횡단하는 길이를 갖는 슬릿 형상 개구를 갖고, 개구 저부(底部)에 게이트 버스 라인(3)이 노출되는 깊이를 갖고 있다. 따라서, 게이트 버스 라인(3) 위쪽에 게이트 버스 라인(3)을 따라 반도체층이 형성되어 있으나, 이 2개의 소자 분리용 구멍(25, 27)에 의해 획정된 동작 반도체층은 인접하는 다른 화소의 TFT의 동작 반도체층으로부터 전기적으로 분리되어 있다. 도 1에 나타낸 TFT 구조는 게이트 전극이 게이트 버스 라인(3)으로부터 인출되어 형성되어 있지 않고, 직선 형상으로 배선된 게이트 버스 라인(3)의 일부를 게이트 전극으로서 사용하는 구성으로 되어 있다.
또한, 화소 영역 대략 중앙의 좌우로 연장되는 파선으로 도시된 영역에 보조 용량 버스 라인(9)이 형성되어 있다. 화소 영역 내의 보조 용량 버스 라인(9)의 상층에는 절연막(도시 생략)을 개재시켜 축적 용량 전극(7)이 형성되어 있다. 또한, 보조 용량 버스 라인(9) 상층의 절연막과 축적 용량 전극(7)과의 사이에는 보조 용량 버스 라인(9)을 따라 반도체층(도시 생략)이 형성되어 있다. 이 반도체층은 화소 전극(19)과 데이터 버스 라인(1)과의 사이에 형성된 소자 분리용 구멍(33, 35)에 의해 획정되어, 인접하는 화소에 형성된 축적 용량부(도시 생략)와 전기적으로 분리되어 있다. 2개의 소자 분리용 구멍(33, 35)은 보조 용량 버스 라인(9)을 완전하게 횡단하는 슬릿 형상 개구를 갖고, 개구 저부에 보조 용량 버스 라인(9)이 노출되는 깊이를 갖고 있다. 따라서, 이 2개의 소자 분리용 구멍(33, 35)에 의해 획정된 반도체층을 갖는 축적 용량부는 인접하는 다른 화소에 설치된 축적 용량부로부터 전기적으로 분리되어 있다.
소스 전극(17) 및 축적 용량 전극(7)의 상층에는 투명 전극으로 이루어진 화소 전극(19)이 형성되어 있다. 화소 전극(19)은 그 하층에 형성한 보호막(도시 생략)에 형성된 콘택트 홀(21)을 통하여 소스 전극(17)과 전기적으로 접속되어 있다. 또한, 화소 전극(19)은 콘택트 홀(23)을 통하여 축적 용량 전극(7)과 전기적으로 접속되어 있다.
게이트 버스 라인(1)의 일 단부에는 외부 소자와 전기적인 접속을 행하기 위한 데이터 버스 라인 단자(5)가 설치되어 있다. 상기와 동일하게, 게이트 버스 라인(3)의 일 단부에는 게이트 버스 라인 단자(11)가 설치되어 있다. 또한, 보조 용량 버스 라인(9)의 일 단부에도 외부와의 전기적인 접속을 행하기 위한 보조 용량 버스 라인 단자(13)가 설치되어 있다. 이것들 단자 중에서 게이트 버스 라인 단자(11) 근방에는 게이트 버스 라인(3)을 완전하게 횡단하는 슬릿 형상 개구를 갖고, 개구 저부에 게이트 버스 라인(3)이 노출되는 깊이를 갖는 소자 분리용구멍(31)이 형성되어 있다. 이 소자 분리용 구멍(31)에 의해, 게이트 버스 라인(3)을 따라 형성되어 있는 반도체층을 절단하여, 단자(11)에 형성된 반도체층과 단자(11)에 인접하는 화소의 TFT의 동작 반도체층을 전기적으로 분리시키고 있다. 또한, 보조 용량 버스 라인 단자(13) 근방에도 보조 용량 버스 라인(9)을 완전하게 횡단하는 슬릿 형상 개구를 갖고, 개구 저부에 보조 용량 버스 라인(9)이 노출되는 깊이를 갖는 소자 분리용 구멍(37)이 형성되어 있다. 이 소자 분리용 구멍(37)에 의해 보조 용량 버스 라인(9)을 따라 형성되어 있는 반도체층을 절단하여, 단자(13)에 형성된 반도체층과 단자(13)에 인접하는 화소의 축적 용량부의 반도체층을 전기적으로 분리시키고 있다.
다음으로, 도 1에 나타낸 액정 표시 장치의 제조 방법에 대해서 도 2 내지 도 7을 이용하여 설명한다. 또한, 도 2 내지 도 7에 있어서, 도 1에 나타낸 구성요소와 동일한 구성요소에 대해서는 동일 부호를 첨부하고 있다. 여기서, 도 2 내지 도 7에서의 a는 도 1의 A-A'선으로 절단한 데이터 버스 라인 단자(5)의 단면을 나타내고, b는 도 1의 B-B'선으로 절단한 TFT의 단면을 나타내고 있다. 또한, c는 도 1의 C-C'선으로 절단한 축적 용량부의 단면을 나타내고, d는 도 1의 D-D'선 및 E-E'선으로 절단한 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13)의 단면을 나타내고 있다. 이것들 단자(11, 13)의 적층 구조는 동일하기 때문에 하나로 합쳐서 도시하고 있다. 또한, e는 도 1의 F-F'선으로 절단한 TFT의 게이트 버스 라인(3)에 평행한 방향의 단면을 나타내고, f는 도 1의 G-G'선으로 절단한 축적 용량부의 보조 용량 버스 라인(9)에 평행한 방향의 단면을 나타내고 있다.
또한, 도 2에 나타낸 바와 같이, 투명한 유리 기판(41) 상에, 예를 들어, Al(알루미늄) 및 Ti(티타늄)을 이 순서로 스퍼터링에 의해 전면(全面)에 성막하고, 두께 약 150㎚의 금속층을 형성한다. 이어서, 제 1 마스크(포토마스크 또는 레티클(reticle), 이하 마스크라고 함)를 사용하여 패터닝하고, 게이트 버스 라인(3)(도 2b 및 도 2e 참조) 및 보조 용량 버스 라인(9)(도 2c 및 도 2f 참조), 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13)(도 2d 참조)를 형성한다. 이어서, 예를 들어, 실리콘 질화막(SiN)을 플라즈마 CVD법에 의해 약 400㎚의 두께로 기판 전면에 성막하여 게이트 절연막(성막 부위에 따라 층간 절연막; 이하, 성막 부위에 따라 게이트 절연막 또는 절연막이라고 함)(43)을 형성한다. 다음으로, 동작 반도체막(45)을 형성하기 위한, 예를 들어, 비정질 실리콘(a-Si)층(45')을 플라즈마 CVD법에 의해 약 15㎚의 두께로 기판 전면에 성막한다. 또한, 채널 보호막(47)을 형성하기 위한, 예를 들어, 실리콘 질화막(SiN)(47')을 플라즈마 CVD법에 의해 약 120㎚의 막 두께로 전면에 형성한다.
다음으로, 스핀 코팅 등에 의해 전면에 포토레지스트(도시 생략)를 도포한 후, 게이트 버스 라인(3) 및 보조 용량 버스 라인(9)을 마스크로 하여 투명 유리 기판(41)에 대하여 뒷면 노광을 행한다. 노광된 영역의 레지스트층을 용해시킴으로써, 게이트 버스 라인(3) 및 보조 용량 버스 라인(9), 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13) 상에 자기 정합적으로 레지스트 패턴(도시 생략)이 형성된다. 이 레지스트 패턴을 에칭 마스크로 하여 실리콘 질화막(47')에 대하여 건식(dry) 에칭을 행함으로써 채널 보호막(성막 부위에 따라서는 층간 절연막으로 된다; 이하, 채널 보호막 또는 실리콘 질화막이라고 함)(47)이 형성된다.(도 3 참조).
도 3에 나타낸 바와 같이, 채널 보호막(47)은 게이트 버스 라인(3) 및 보조 용량 버스 라인(9), 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13) 상에 형성된다. 이 단계에서는, 동작 반도체층(45)을 형성하기 위한 비정질 실리콘층(45')은 기판 전면에 존재하고 있다.
다음으로, 도 4에 나타낸 바와 같이, 오믹 콘택트층(49)을 형성하기 위한, 예를 들어, n+a-Si층(49')을 플라즈마 CVD법에 의해 약 30㎚의 두께로 투명 유리 기판(41) 전면에 형성한다. 이어서, 드레인 전극(15), 소스 전극(17), 축적 용량 전극(7), 및 데이터 버스 라인(1)을 형성하기 위한, 예를 들어, 크롬(Cr)으로 이루어진 금속층(51)을 스퍼터링에 의해 약 170㎚의 두께로 성막한다. 금속층(51)은 크롬 이외에도, 예를 들어, 몰리브덴(Mo), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al) 등을 사용할 수 있고, 또는 그것들의 복합막, 또는 Ti/Al/Ti 등의 복합막을 사용할 수 있다.
다음으로, 기판 전면에 포토레지스트층(도시 생략)을 형성하고, 제 2 마스크를 사용하여 레지스트를 노광시킨 후에 현상하여 레지스트층을 패터닝한다. 패터닝된 레지스트층을 에칭 마스크(도시 생략)로 하여, 금속층(51), n+a-Si층(49'), 비정질 실리콘층(45')에 대하여 에칭 처리를 행하여, 도 5에 나타낸 바와 같이 데이터 버스 라인(1), 데이터 버스 라인 단자(5), 드레인 전극(15), 소스 전극(17), 축적 용량 전극(7), 콘택트층(49) 및 동작 반도체층(45)을 형성한다. 이 에칭 처리에 있어서, 채널 보호막(47)은 에칭 스톱퍼로서 기능하기 때문에, 그 하층의 비정질 실리콘층(45')은 에칭되지 않고 잔존하여 원하는 동작 반도체층(45)이 형성된다.
이상의 공정이 종료되면, 도 5a에 나타낸 바와 같이, 데이터 버스 라인 단자(5)에는 비정질 실리콘층(45'), n+a-Si층(49'), 금속층(51)이 이 순서로 적층된 구조가 형성된다. 또한, 도 5b 및 도 5e에 나타낸 바와 같이, 게이트 버스 라인(3) 상에 게이트 절연막(43)을 개재시켜 동작 반도체층(45)이 형성되고, 동작 반도체층(45) 상에 채널 보호막(47), 드레인 전극(15), 소스 전극(17)을 구비한 TFT 구조의 원형(原型)이 형성된다. 드레인 전극(15) 및 소스 전극(17)은 콘택트층(49) 및 금속층(51)이 이 순서로 적층된 구조로서 형성된다. 또한, 도 5c 및 도 5f에 나타낸 바와 같이, 보조 용량 버스 라인(9) 상에 절연막(43)을 개재시켜 비정질 실리콘층(45')이 형성되고, 그 위에 채널 보호막과 동일한 실리콘 질화막(47)을 개재시켜 n+a-Si층(49') 및 금속층(51)이 이 순서로 적층된 축적 용량 전극(7)이 형성되어 있다. 축적 용량 전극(7)의 폭은 실리콘 질화막(47)의 폭보다 크게 형성되어 있고, 이 영역에 나중에 콘택트 홀(23)이 형성된다. 또한, 도 5f에 나타낸 바와 같이, 인접하는 데이터 버스 라인(1) 사이의 화소 영역 내의 실리콘 질화막(47) 상에 n+a-Si층(49') 및 금속층(51)에 의한 축적 용량 전극(7)이 형성되어 있다.
또한, 도 5d에 나타낸 바와 같이, 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13) 상에 절연막(43)을 개재시켜 비정질 실리콘층(45') 및 실리콘 질화막(47)이 이 순서로 적층되어 있다.
도 5a 내지 도 5f로부터 명확히 알 수 있듯이, 이 단계에 있어서, 동작 반도체층(비정질 실리콘층)(45)은 게이트 버스 라인(3) 상의 전면 및 보조 용량 버스 라인(9) 상의 전면, 게이트 버스 라인 단자(11) 및 보조 용량 버스 라인 단자(13) 상에 잔존하고 있다.
다음으로, 도 6에 나타낸 바와 같이, 예를 들어, 실리콘 질화막으로 이루어진 보호막(53)을 플라즈마 CVD법에 의해 약 30O㎚의 두께로 형성한다. 이어서, 기판 전면에 포토레지스트층(도시 생략)을 형성하고, 제 3 마스크를 사용하여 레지스트를 노광시킨 후에 현상하여 레지스트층(도시 생략)을 패터닝한다. 패터닝된 레지스트층을 에칭 마스크로 하여 보호막(53)을 에칭하고, 데이터 버스 라인 단자(5)의 패드용 창(55), 게이트 버스 라인 단자(11)의 패드용 창(57), 및 보조 용량 버스 라인 단자(13)의 패드용 창(57)을 개구한다(도 6a 및 도 6d 참조). 이것들 패드용 창(55, 57)을 통하여 외부 구동회로로부터의 신호가 액정 표시 장치 내에 전송된다. 또한, 에칭 마스크를 사용하여 창(55, 57)의 개구와 동시에 소스 전극(17) 및 축적 용량 전극(7) 상의 보호막(53)도 에칭 제거하고, 소스 전극(17) 상에 콘택트 홀(21)을 형성하며, 축적 용량 전극(7) 상에는 콘택트 홀(23)을 형성한다.
또한, 도 1 및 도 6e에 나타낸 바와 같이, 소자 분리용 구멍(25∼31)의 형성 영역의 보호막(53)을 상기 에칭 마스크에 의해 에칭 제거하고, 이어서 채널보호막(실리콘 질화막)(47), 비정질 실리콘층(45'), 및 절연막(43)을 제거하여 저부에 게이트 버스 라인(3)이 노출될 때까지 에칭을 행하여, 소자 분리용 구멍(25∼31)을 형성한다. 도 1을 이용하여 상술했으나, 소자 분리용 구멍(25∼31)은 게이트 버스 라인(3)의 폭보다 긴 폭으로 게이트 버스 라인(3)을 완전하게 횡단하는 슬릿 형상 개구를 갖도록 형성된다. 이 소자 분리용 구멍(25∼31)을 형성함으로써, 게이트 버스 라인(3)을 따라 각 화소 사이에서 접속되어 있던 동작 반도체층(45)이 절단되고, 각 화소 사이의 TFT가 전기적으로 분리된다. 또한, 게이트 버스 라인(3) 상에서 단자(11)와 인접하는 화소의 TFT의 동작 반도체층(45)과 상기 단자(11)의 비정질 실리콘층(45')을 전기적으로 분리시킬 수 있게 된다.
또한, 동시에 도 1 및 도 6f에 나타낸 바와 같이, 소자 분리용 구멍(33∼39)의 형성 영역의 보호막(53)을 상기 에칭 마스크에 의해 에칭 제거하고, 이어서 채널 보호막(실리콘 질화막)(47), 비정질 실리콘층(45'), 및 절연막(43)을 제거하여 저부에 보조 용량 버스 라인(9)이 노출될 때까지 에칭을 행하고, 소자 분리용 구멍(33∼39)을 형성한다. 소자 분리용 구멍(33∼39)은 보조 용량 버스 라인(9)의 폭보다 긴 폭으로 보조 용량 버스 라인(9)을 완전하게 횡단하는 슬릿 형상 개구를 갖도록 형성된다. 이 소자 분리용 구멍(33∼39)을 형성함으로써, 보조 용량 버스 라인(9)을 따라 각 화소 사이에서 접속되어 있던 비정질 실리콘층(45')을 포함하는 축적 용량 전극(7)이 절단되고, 각 화소 사이의 축적 용량부를 전기적으로 분리시킬 수 있다. 또한, 보조 용량 버스 라인(9) 상에서 단자(13)에 인접하는 화소의 축적 용량부와 단자(13)를 전기적으로 분리시킬 수 있게 된다.
이상의 처리를 행하는 공정에서의 건식 에칭의 조건은, RF 전력은, 예를 들어, 600W, 압력은, 예를 들어, 8.0㎩이다. 또한, 에칭제로서는 보호막(53), 채널 보호막(실리콘 질화막)(47), 비정질 실리콘층(45), 및 절연막(43)을 용해시킬 수 있는 불소계 재료가 사용된다. 예를 들면, SF6:15OSccm, O2:25OSccm에 있어서 에칭 시간은 약 16O초이다.
다음으로, 도 7에 나타낸 바와 같이, 투명 유리 기판(41) 전면에, 예를 들어, ITO(인듐 주석 산화물)로 이루어진 화소 전극재(59)를 성막한다. 이 화소 전극재(59)의 막 두께는 약 70㎚이다. 이어서, 제 4 마스크를 사용하여 화소 전극재(59)를 패터닝하고, 도 1에 나타낸 바와 같은 소정 형상의 화소 전극(19)을 형성하는 동시에, 각 단자의 창(55, 57)에 소정의 패드를 형성한다(도 7a 및 도 7d 참조). 또한, 화소 전극(19)은 콘택트 홀(21)을 통하여 소스 전극(17)과 전기적으로 접속되며, 콘택트 홀(23)을 통하여 축적 용량 전극(7)과 전기적으로 접속된다(도 7b 및 도 7c 참조). 상술한 공정을 거쳐 도 1에 나타낸 바와 같은 본 실시형태에서의 종전계 방식의 액정 표시 장치의 어레이 기판이 완성된다.
이와 같이 본 실시형태에 의한 액정 표시 장치의 제조 방법에 의하면, 종전계 방식의 액정 표시 장치의 제조에 있어서, 어레이 기판의 제조에 종래 5개 필요했던 마스크를 1개 적게 하여 4개로 할 수 있게 된다. 따라서, 마스크 제작에 소요되는 비용을 경감시킬 수 있으며, 포토리소그래피 공정을 1개 감소시킬 수 있기 때문에, 소자 제조의 비용을 저감시키는 것이 가능해지는 동시에, 소자 제조의 생산성(throughput)도 향상시킬 수 있게 된다.
다음으로, 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 제조 방법을 도 8 내지 도 13을 이용하여 설명한다. 본 실시형태에서는 횡전계 방식의 액정 표시 패널의 제조 방법에 대해서 설명한다. 먼저, 본 실시형태에 의해 제조된 횡전계 방식의 액정 표시 패널의 개략 구성을 도 8을 이용하여 설명한다. 도 8은 횡전계 방식의 액정 표시 패널의 어레이 기판을 액정층 측으로부터 본 기판 평면을 나타내고 있다. 또한, 도 8에서는 화소 영역의 도시와 함께, 게이트 버스 라인 및 데이터 버스 라인의 각 단자부를 도중의 도시를 생략하여 나타내고 있다.
도 8에 나타낸 바와 같이, 기판 상에는 도면 중의 상하방향으로 연장되는 복수의 데이터 버스 라인(61)(도 8에서는 1개만 도시하고 있음)이 형성되어 있다. 또한, 기판 상에는 데이터 버스 라인(61)에 직교하여 도면 중의 좌우 방향으로 연장되는 복수의 게이트 버스 라인(63)(도 8에서는 1개만 도시하고 있음)이 형성되어 있다. 이것들 데이터 버스 라인(61)과 게이트 버스 라인(63)에 의해 획정되는 영역이 화소 영역이다. 그리고, 각 데이터 버스 라인(61)과 게이트 버스 라인(63)과의 교차 위치 근방에 TFT가 형성되어 있다. TFT의 드레인 전극(65)은 데이터 버스 라인(61)으로부터 인출되어, 그 단부가 게이트 버스 라인(63) 상에 형성된 채널 보호막(85) 상의 한쪽 끝변 측에 위치하도록 형성되어 있다. 채널 보호막(85)은 드레인 전극(65)을 사이에 두고 게이트 버스 라인(63) 상에 개구된 2개의 소자 분리용 구멍(75, 77)에 의해 다른 영역으로부터 획정되어 있다. 소스 전극(67)은 드레인 전극(65)에 대향하도록 채널 보호막(85) 상의 다른쪽 끝변 측에 형성되어 있다. 이러한 구성에 있어서 채널 보호막(85) 바로 아래의 게이트 버스 라인(63) 영역이 상기TFT의 게이트 전극으로서 기능하도록 되어 있다. 도시는 생략하고 있으나, 게이트 버스 라인(63) 상에는 게이트 절연막이 형성되고, 게이트 절연막과 상층의 채널 보호막(85)과의 사이에 채널을 구성하는 동작 반도체층이 형성되어 있다.
2개의 소자 분리용 구멍(75, 77)은 게이트 버스 라인(63)을 완전하게 횡단하는 길이를 갖는 슬릿 형상 개구를 갖고, 개구 저부에 게이트 버스 라인(63)이 노출되는 깊이를 갖고 있다. 따라서, 게이트 버스 라인(63) 위쪽에 게이트 버스 라인(63)을 따라 반도체층이 형성되어 있으나, 이 2개의 소자 분리용 구멍(75, 77)에 의해 획정된 동작 반도체층은 인접하는 다른 화소의 TFT의 동작 반도체층으로부터 전기적으로 격리되어 있다. 도 8에 나타낸 TFT 구조는 게이트 전극이 게이트 버스 라인(63)으로부터 인출되어 형성되어 있지 않고, 직선 형상으로 형성된 게이트 버스 라인(63)의 일부를 게이트 전극으로서 사용하는 구성으로 되어 있다. 또한, 소스 전극(67)은 화소 영역 내에 직접 인출되어, 도면 중의 위쪽으로부터 아래쪽으로 연장되는 빗살 형상으로 형성된 화소 전극(67')을 구성하고 있다. 기판 상의 화소 영역 내에는, 이 빗살 형상의 화소 전극(67')에 서로 맞물리도록 대향하여 도면 중의 아래쪽으로부터 위쪽으로 연장되는 빗살 형상으로 성형된 대향 전극(69)이 형성되어 있다.
또한, 데이터 버스 라인(61)의 일 단부에는 외부 소자와 전기적인 접속을 행하기 위한 데이터 버스 라인 단자(71)가 설치되어 있다. 상기와 동일하게, 게이트 버스 라인(63)의 일 단부에는 게이트 버스 라인 단자(73)가 설치되어 있다.
다음으로, 도 8에 나타낸 액정 표시 장치의 제조 방법에 대해서 도 9 내지도 13을 이용하여 설명한다. 또한, 도 9 내지 도 13에 있어서, 도 8에 나타낸 구성요소와 동일한 구성요소에 대해서는 동일 부호를 첨부하고 있다. 여기서, 도 9 내지 도 13에서의 a는 도 8의 K-K'선으로 절단한 데이터 버스 라인 단자(71)의 단면을 나타내고, b는 도 8의 H-H'선으로 절단한 TFT의 단면을 나타내고 있다. 또한, c는 도 8의 I-I'선으로 절단한 대향 전극(69)의 단면을 나타내고, d는 도 8의 J-J'선으로 절단한 게이트 버스 라인 단자(73)의 단면을 나타내고 있다. 또한, e는 도 8의 L-L'선으로 절단한 TFT의 게이트 버스 라인(63)에 평행한 방향의 단면을 나타내고 있다.
또한, 도 9에 나타낸 바와 같이, 투명한 유리 기판(79) 상에, 예를 들어, Al(알루미늄) 및 Ti(티타늄)을 이 순서로 스퍼터링에 의해 전면에 성막하고, 두께 약 150㎚의 금속층을 형성한다. 이어서, 제 1 마스크를 사용하여 패터닝하고, 게이트 버스 라인(63)(도 9b 및 도 9e 참조) 및 게이트 버스 라인 단자(73)(도 9d 참조)를 형성한다. 이어서, 예를 들어, 실리콘 질화막(SiN)을 플라즈마 CVD법에 의해 약 400㎚의 두께로 기판 전면에 성막하여 게이트 절연막(성막 부위에 따라 층간 절연막; 이하, 성막 부위에 따라 게이트 절연막 또는 절연막이라고 함)(81)을 형성한다. 다음으로, 동작 반도체막(83)을 형성하기 위한, 예를 들어, 비정질 실리콘(a-Si)층(83')을 플라즈마 CVD법에 의해 약 15㎚의 두께로 기판 전면에 성막한다. 또한, 채널 보호막(85)을 형성하기 위한, 예를 들어, 실리콘 질화막(SiN)(85')을 플라즈마 CVD법에 의해 약 120㎚의 막 두께로 전면에 형성한다.
다음으로, 스핀 코팅 등에 의해 전면에 포토레지스트(도시 생략)를 도포한후, 게이트 버스 라인(3)을 마스크로 하여 투명 유리 기판(79)에 대하여 뒷면 노광을 행한다. 노광된 영역의 레지스트층(도시 생략)을 용해시킴으로써, 게이트 버스 라인(63) 및 게이트 버스 라인 단자(73) 상에 자기 정합적으로 레지스트 패턴이 형성된다. 이 레지스트 패턴(도시 생략)을 에칭 마스크로 하여 실리콘 질화막(85')에 대하여 건식 에칭을 행함으로써 채널 보호막(성막 부위에 따라서는 층간 절연막으로 된다; 이하, 채널 보호막 또는 실리콘 질화막이라고 함)(85)이 형성된다.(도 10 참조).
도 10에 나타낸 바와 같이, 채널 보호막(85)은 게이트 버스 라인(63) 및 게이트 버스 라인 단자(73) 상에 형성된다. 이 단계에서는, 동작 반도체층(83)을 형성하기 위한 비정질 실리콘층(83')은 기판 전면에 존재하고 있다.
다음으로, 도 11에 나타낸 바와 같이, 오믹 콘택트층(87)을 형성하기 위한, 예를 들어, n+a-Si층(87')을 플라즈마 CVD법에 의해 약 30㎚의 두께로 투명 유리 기판(79) 전면에 형성한다. 이어서, 드레인 전극(65), 소스 전극(67) 및 화소 전극(67'), 대향 전극(69), 데이터 버스 라인(61)을 형성하기 위한, 예를 들어, 크롬(Cr)으로 이루어진 금속층(89)을 스퍼터링에 의해 약 110∼170㎚의 두께로 성막한다. 금속층(89)은 크롬 이외에도, 예를 들어, 몰리브덴(Mo), 탄탈(Ta), 티타늄(Ti), 알루미늄(Al) 등을 사용할 수 있고, 또는 그것들의 복합막, 또는 Ti/Al/Ti 등의 복합막을 사용할 수 있다.
다음으로, 기판 전면에 포토레지스트층을 형성하고, 제 2 마스크를 사용하여 레지스트를 노광시킨 후에 현상하여 레지스트층을 패터닝한다. 패터닝된 레지스트층(도시 생략)을 에칭 마스크로 하여 금속층(89), n+a-Si층(87'), 비정질 실리콘층(83')에 대하여 에칭 처리를 행하여, 도 12에 나타낸 바와 같이 데이터 버스 라인(61), 데이터 버스 라인 단자(71), 드레인 전극(65), 소스 전극(67), 화소 전극(67'), 대향 전극(69) 및 동작 반도체층(83)을 형성한다. 이 에칭 처리에 있어서, 채널 보호막(85)은 에칭 스톱퍼로서 기능하기 때문에, 그 하층의 비정질 실리콘층(83')은 에칭되지 않고 잔존하여 원하는 동작 반도체층(83)이 형성된다.
이상의 공정이 종료되면, 도 12a에 나타낸 바와 같이, 데이터 버스 라인 단자(71)로서 비정질 실리콘층(83'), n+a-Si층(87'), 금속층(89)이 이 순서로 적층된 구조가 형성된다. 또한, 도 12b 및 도 12e에 나타낸 바와 같이, 게이트 버스 라인(63) 상에 게이트 절연막(81)을 개재시켜 동작 반도체층(83)이 형성되고, 동작 반도체층(83) 상에 채널 보호막(85), 드레인 전극(65), 소스 전극(67)을 구비한 TFT 구조가 형성된다. 또한, 도 12에는 도시하고 있지 않으나, 동시에 화소 전극(67')도 형성되어 있다. 드레인 전극(65), 소스 전극(67), 및 화소 전극(67')의 영역은 비정질 실리콘층(83'), 콘택트층(87), 금속층(89)이 이 순서로 적층된 구조로 되어 있다. 또한, 도 12c에 나타낸 바와 같이, 비정질 실리콘층(83') 상에 n+a-Si층(87') 및 금속층(89)이 이 순서로 적층된 대향 전극(69)이 형성되어 있다.
또한, 도 12d에 나타낸 바와 같이, 게이트 버스 라인 단자(73) 상에 절연막(81)을 개재시켜 비정질 실리콘층(83') 및 실리콘 질화막(85)이 이 순서로 적층되어 있다.
도 12a 내지 도 12e로부터 명확히 알 수 있듯이, 이 단계에 있어서, 동작 반도체층(비정질 실리콘층)(83)은 게이트 버스 라인(63) 상부의 전면 및 단자(73) 상부에 잔존하고 있다.
다음으로, 도 13에 나타낸 바와 같이, 예를 들어, 실리콘 질화막으로 이루어진 보호막(91)을 플라즈마 CVD법에 의해 약 30O㎚의 두께로 형성한다. 이어서, 기판 전면에 포토레지스트층을 형성하고, 제 3 마스크를 사용하여 레지스트를 노광시킨 후에 현상하여 레지스트층(도시 생략)을 패터닝한다. 패터닝된 레지스트층을 에칭 마스크로 하여 보호막(91)을 에칭하고, 데이터 버스 라인 단자(71)의 패드용 창(95) 및 게이트 버스 라인 단자(73)의 패드용 창(93)을 개구한다(도 13a 및 도 13d 참조). 이것들 패드용 창(95, 93)을 통하여 외부 구동회로로부터의 신호가 액정 표시 장치 내에 전송된다.
이 패터닝에 있어서 동시에, 도 8 및 도 12e에 나타낸 바와 같이, 소자 분리용 구멍(75, 77)의 형성 영역의 보호막(91)을 상기 에칭 마스크에 의해 에칭 제거하고, 이어서 채널 보호막(실리콘 질화막)(85), 비정질 실리콘층(83'), 및 절연막(81)을 제거하여 저부에 게이트 버스 라인(63)이 노출될 때까지 에칭을 행하여, 소자 분리용 구멍(75, 77)을 형성한다. 도 8을 이용하여 상술했으나, 소자 분리용 구멍(75, 77)은 게이트 버스 라인(63)의 폭보다 긴 폭으로 게이트 버스 라인(63)을 완전하게 횡단하는 슬릿 형상 개구를 갖도록 형성된다. 이 소자 분리용 구멍(75, 77)을 형성함으로써, 게이트 버스 라인(63)을 따라 각 화소 사이에서 접속되어 있던 동작 반도체층(83)이 절단되고, 각 화소 사이의 TFT가 전기적으로 분리된다. 또한, 게이트 버스 라인(63) 상에서 단자(73)의 비정질 실리콘층(83')과 단자에 인접하는 소자의 TFT의 동작 반도체층(83)을 전기적으로 분리시킬 수 있게 된다.
이상의 처리를 행하는 공정에서의 건식 에칭의 조건은, RF 전력은, 예를 들어, 600W, 압력은, 예를 들어, 8.0㎩이다. 또한, 에칭제로서는 보호막(91), 채널 보호막(실리콘 질화막)(85), 비정질 실리콘층(83), 및 절연막(81)을 용해시킬 수 있는 불소계 재료가 사용된다. 예를 들면, SF6:15OSccm, O2:25OSccm에 있어서 에칭 시간은 약 16O초이다.
상술한 공정을 거쳐 도 8에 나타낸 바와 같은 본 실시형태에서의 횡전계 방식의 액정 표시 장치의 어레이 기판이 완성된다.
이와 같이 본 실시형태에 의한 액정 표시 장치의 제조 방법에 의하면, 횡전계 방식의 액정 표시 장치의 제조에 있어서 어레이 기판의 제조에 종래 4개 필요했던 마스크를 1개 적게 하여 3개로 할 수 있게 된다. 따라서, 마스크 제작에 소요되는 비용을 경감시킬 수 있으며, 포토리소그래피 공정을 1개 감소시킬 수 있기 때문에, 소자 제조의 비용을 저감시키는 것이 가능해지는 동시에, 소자 제조의 생산성도 향상시킬 수 있게 된다.
이상과 같이, 본 발명에 의하면, 포토리소그래피 공정에서 사용하는 마스크의 수를 저감시켜 제조 비용을 저감시킬 수 있게 된다. 또한, 본 발명에 의하면, 제조 공정을 간소화하는 동시에, 생산성을 향상시키는 것이 가능해진다.

Claims (3)

  1. 기판 및 상기 기판 상에 형성한 게이트 버스 라인 상에 게이트 절연막, 반도체막, 제 1 절연막을 이 순서로 적층시키고,
    상기 게이트 버스 라인을 마스크로 하여 뒷면 노광(露光)을 행하여, 상기 제 1 절연막을 패터닝하여 상기 게이트 버스 라인에 따른 채널 보호막을 형성하고,
    상기 채널 보호막을 개재시켜 대향하는 소스 전극 및 드레인 전극을 화소 영역마다 형성하고,
    상기 게이트 버스 라인을 따라 상기 소스 전극 및 드레인 전극을 끼워 넣는 2개소에서 상기 게이트 버스 라인 상의 적어도 상기 채널 보호막 및 상기 반도체막을 에칭 제거하여 2개의 소자 분리용 구멍을 개구하고, 상기 2개의 소자 분리용 구멍에 삽입되어 다른 화소 영역으로부터 전기적으로 분리된 상기 반도체막으로 동작 반도체막을 구성하고, 상기 게이트 버스 라인의 상기 2개의 소자 분리용 구멍 사이의 영역에서 게이트 전극을 구성하는 박막 트랜지스터를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 게이트 버스 라인의 형성과 동시에 축적 용량 선을 형성하고,
    상기 축적 용량 선을 마스크로 하여 뒷면 노광을 행하여, 상기 제 1 절연막을 패터닝하여 상기 축적 용량 선에 따른 보호막을 형성하고,
    상기 보호막을 개재시켜 상기 축적 용량 선 상에 축적 용량 전극을 형성하고,
    상기 축적 용량 선에 따른 상기 화소 영역 내의 2개소에서 적어도 상기 보호막 및 상기 반도체막을 에칭 제거하여 2개의 소자 분리용 구멍을 개구하고, 상기 2개의 소자 분리용 구멍에 삽입되어 다른 화소 영역으로부터 전기적으로 분리된 축적 용량부를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 버스 라인의 단자부 또는 상기 축적 용량 선의 단자부 근방에 상기 소자 분리용 구멍을 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020017008137A 1999-03-16 1999-12-16 액정 표시 장치의 제조 방법 KR100690517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-70153 1999-03-16
JP11070153A JP2000267140A (ja) 1999-03-16 1999-03-16 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010099958A true KR20010099958A (ko) 2001-11-09
KR100690517B1 KR100690517B1 (ko) 2007-03-09

Family

ID=13423357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008137A KR100690517B1 (ko) 1999-03-16 1999-12-16 액정 표시 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6469769B2 (ko)
JP (1) JP2000267140A (ko)
KR (1) KR100690517B1 (ko)
TW (1) TW548502B (ko)
WO (1) WO2000055683A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP4633128B2 (ja) * 2001-10-02 2011-02-16 シャープ株式会社 液晶表示装置の製造方法
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
US6794119B2 (en) * 2002-02-12 2004-09-21 Iridigm Display Corporation Method for fabricating a structure for a microelectromechanical systems (MEMS) device
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US7359022B2 (en) * 2002-11-22 2008-04-15 Lg.Philips Lcd Co., Ltd. Wire structure of display device
TW570896B (en) 2003-05-26 2004-01-11 Prime View Int Co Ltd A method for fabricating an interference display cell
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
TW593126B (en) * 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
US6869833B1 (en) * 2004-03-16 2005-03-22 Quanta Display Inc. Method of manufacturing a thin film transistor of a liquid crystal display
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
JP4742295B2 (ja) * 2004-09-08 2011-08-10 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
US7373026B2 (en) 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
US7684104B2 (en) 2004-09-27 2010-03-23 Idc, Llc MEMS using filler material and method
US7405861B2 (en) 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
JP4516518B2 (ja) * 2005-03-15 2010-08-04 株式会社フューチャービジョン 薄膜トランジスタを用いた液晶表示装置及びその製造方法
US7795061B2 (en) 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US7450295B2 (en) * 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7763546B2 (en) 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
US7706042B2 (en) 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
EP2181355A1 (en) * 2007-07-25 2010-05-05 Qualcomm Mems Technologies, Inc. Mems display devices and methods of fabricating the same
US7864403B2 (en) 2009-03-27 2011-01-04 Qualcomm Mems Technologies, Inc. Post-release adjustment of interferometric modulator reflectivity
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8842252B2 (en) * 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3263250B2 (ja) * 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
JP3439552B2 (ja) 1994-12-08 2003-08-25 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタ基板及び液晶表示装置
JPH10163499A (ja) * 1996-11-29 1998-06-19 Fujitsu Ltd 薄膜トランジスタの製造方法
TW441133B (en) * 2000-02-25 2001-06-16 Hannstar Display Corp Manufacturing method of thin-film transistor with three photomask processes

Also Published As

Publication number Publication date
KR100690517B1 (ko) 2007-03-09
JP2000267140A (ja) 2000-09-29
US6469769B2 (en) 2002-10-22
WO2000055683A1 (fr) 2000-09-21
TW548502B (en) 2003-08-21
US20010040649A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
KR101107682B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US20050079657A1 (en) Manufacturing method of a thin film transistor array substrate
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010081858A (ko) 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR100670044B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100345960B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101888035B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH07153959A (ja) 薄膜トランジスタおよびその製法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee