JP3527168B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3527168B2
JP3527168B2 JP2000092375A JP2000092375A JP3527168B2 JP 3527168 B2 JP3527168 B2 JP 3527168B2 JP 2000092375 A JP2000092375 A JP 2000092375A JP 2000092375 A JP2000092375 A JP 2000092375A JP 3527168 B2 JP3527168 B2 JP 3527168B2
Authority
JP
Japan
Prior art keywords
reference signal
line
voltage
liquid crystal
trunk line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000092375A
Other languages
English (en)
Other versions
JP2001051254A (ja
Inventor
晃史 藤原
尚人 井上
久夫 岡田
智彦 山本
恵一 田中
秀樹 市岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000092375A priority Critical patent/JP3527168B2/ja
Priority to US09/580,500 priority patent/US6433765B1/en
Publication of JP2001051254A publication Critical patent/JP2001051254A/ja
Application granted granted Critical
Publication of JP3527168B2 publication Critical patent/JP3527168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、さらに詳しくは、フラットパネルディスプレイ分野
において好適なアクティブマトリクス駆動型液晶表示装
置に関するものである。
【０００２】
【従来の技術】従来、ネマティック液晶を用いた液晶表
示装置は、セグメント型の液晶表示装置として時計や電
卓などに広く用いられている。最近においても、薄型、
軽量、低消費電力などの特徴を活かし、ワードプロセッ
サ、パーソナルコンピュータ、およびナビゲーションシ
ステムなどをはじめ、各種のディスプレイとして、より
広く、その市場を拡大している。特にＴＦＴ(Thin Film
Transistor)などの能動素子をスイッチング素子として
用い、画素をマトリクス状に配した、アクティブマトリ
クス型の液晶表示装置が注目されている。
【０００３】このような液晶表示装置は、例えばＣＲＴ
(Cathode Ray Tube)と比較して、厚み（奥行き）を格段
に薄くできること、フルカラー化が容易なこと、消費電
力が小さいことなどの利点を有するため、ノート型ある
いはデスクトップ型パーソナルコンピュータの表示装
置、携帯テレビや省スペーステレビ、デジタルカメラや
デジタルビデオカメラの表示装置など、さらに広い分野
でその需要が広がっている。
【０００４】従来の透過型のアクティブマトリクス型液
晶表示装置は、ＴＦＴによるアクティブマトリクス回路
が形成された、透光性のアクティブマトリクス基板と、
該アクティブマトリクス基板に対向して配される、共通
電極が形成された対向基板と、アクティブマトリクス基
板と対向基板との間に挟持された液晶層とを備えてい
る。
【０００５】図２３は、上記アクティブマトリクス基板
におけるアクティブマトリクス回路の一例の概略を示し
た回路図である。該アクティブマトリクス基板上には、
複数の画素電極９１…がマトリクス状に形成されてい
る。この画素電極９１…は、通常、行方向および列方向
にそれぞれ数百以上ずつ並んで形成される。
【０００６】また、図示しない対向基板上には、液晶層
を介して画素電極９１…に対向するように、共通電極
（図示せず）が形成されており、画素電極９１…と共通
電極とによって、液晶層に電圧が印加される。なお、共
通電極は、一般に、対向基板の略全面に形成された構成
となっている。
【０００７】また、上記画素電極９１…を選択駆動する
ためのスイッチング手段である能動素子として、ＴＦＴ
９２…が、上記アクティブマトリクス基板上に形成さ
れ、画素電極９１…に接続されている。さらに、カラー
表示を行うために、対向基板あるいはアクティブマトリ
クス基板などに、赤色、緑色、青色などのカラーフィル
タ層（図示せず）が設けられている。
【０００８】上記ＴＦＴ９２…におけるゲート電極には
走査線９３…が、また、ソース電極には階調信号線９４
…がそれぞれ接続されている。走査線９３…と階調信号
線９４…とは、マトリクス状に配列された画素電極９１
…の周囲を通り、互いに直交するように配置されてい
る。上記走査線９３…を介してゲート信号が入力される
ことにより、ＴＦＴ９２…が駆動制御される。また、Ｔ
ＦＴ９２…の駆動時に、上記階調信号線９４…を介し
て、データ信号が画素電極９１…に入力される。なお、
走査線９３…の端部には、走査信号入力端子９３ａ…が
接続され、階調信号線９４…の端部には、データ信号入
力端子９４ａ…が接続されている。
【０００９】また、ＴＦＴ９２…のドレイン電極は、画
素電極９１…に接続されるとともに、付加容量９５…に
接続されている。そして、この付加容量９５…の絶縁層
を介し、対向する側の電極がそれぞれ共通信号線９６…
に接続されている。この付加容量９５…は、液晶層に印
加される電圧を保持する役割を持つ。
【００１０】上記のようなアクティブマトリクス型液晶
表示装置では、アクティブマトリクス基板と対向基板と
の間に挟持されている液晶層の厚みが、通常、平均３．
０〜４．５μｍに設定されており、画素電極９１…と共
通電極と液晶層とによって液晶容量を形成していること
になる。そして、上記付加容量９５…は、この液晶容量
と並列接続されていることになる。
【００１１】しかしながら、上記のような構成のアクテ
ィブマトリクス型液晶表示装置では、走査線９３…と階
調信号線９４…とが同じ基板上で交差することになり、
これらの多数の交差部において短絡欠陥などが生じやす
いという問題がある。これにより、歩留りの低下ならび
にコストの増大を招いていた。
【００１２】このように、走査線と階調信号線とが同じ
基板上で交差するような構成が有する問題点を解決する
構成として、例えば図２４に示すような構成の液晶表示
装置が提案されている。この液晶表示装置は、以下のよ
うな構成となっている。
【００１３】一方の基板１００上において、アモルファ
スシリコン半導体などから構成される３端子のスイッチ
ング素子１０１…がマトリクス状に多数設けられてい
る。そして、スイッチング素子１０１…の各行毎の一端
子には走査線１０２…が接続され、スイッチング素子１
０１…の各行毎の別の端子には基準信号線１０３…が接
続されている。また、スイッチング素子１０１…のさら
に別の端子には、画素電極１０４…が接続されている。
【００１４】基板１００に対向するように配置される対
向基板１０５上には、上記走査線１０２…に直交する方
向に、階調信号線１０６…が複数配置されている。この
階調信号線１０６…は、画素電極１０４…に対向する部
分において、対向電極としての機能をも担っている。
【００１５】このような構成によれば、共通の基板上に
おいて走査線と階調信号線とが交差することがなく、そ
れぞれ別の基板上に形成されるので、ライン欠陥の発生
率を低下させることができる。よって、歩留りの向上な
らびにコストの低減を図ることができる。なお、以降で
は、図２３に示す液晶表示装置の構造を現行構造、図２
４に示す液晶表示装置の構造を対向ソース構造と称する
ことにする。
【００１６】
【発明が解決しようとする課題】前記のように、液晶表
示装置に対して、そのパネルサイズの大型化および高精
細化への要求が年々高まっている。パネルサイズの大型
化および高精細化を実現する上での大きな問題の１つ
に、信号遅延による表示品位の低下がある。なお、ここ
でいう信号遅延とは、現行構造では共通信号線における
信号遅延、対向ソース構造では基準信号線における信号
遅延を指している。
【００１７】パネルサイズが大きくなると、信号配線が
長くなることにより、信号配線自身の抵抗値および信号
配線に負荷する寄生容量が増大する。信号遅延の大きさ
は、信号配線の抵抗値と負荷容量との積に比例するの
で、信号配線の抵抗値と負荷容量との両方が増大するパ
ネルサイズの拡大は、大きな信号遅延を引き起こすこと
になる。その結果、液晶表示装置の表示領域内のある領
域では、書き込み時間内に液晶に所望の電圧を印加する
ことができず、十分に液晶が充電されない状態、すなわ
ち、電荷供給不足となることがある。このような状態に
なると、いわゆるシャドーイングが生じ、表示品位が低
下してしまう。
【００１８】ここで、図１９を参照しながら、シャドー
イングについて説明する。一例として、図１９に示すよ
うに、ライン反転駆動の液晶表示装置の表示領域におい
て、その中央部の領域３１のみを黒表示とし、その他の
領域では、中間調表示させるような画像パターン（以
下、シャドーイングパターンと称する）を表示させたと
する。なお、図１９において、中央部の領域３１の右側
の領域を領域３２、中央部の領域３１の左側の領域を領
域３３、領域３１・３２・３３の上側の領域を領域３
４、領域３１・３２・３３の下側の領域を領域３５とす
る。
【００１９】ノーマリーホワイト表示の場合は、黒表示
の方が白表示より液晶容量が大きくなる。つまり、この
ような表示状態では、領域３１・３２・３３に含まれる
横の信号配線、すなわち、黒表示を行う画素に接続され
ている横の信号配線における負荷容量は、黒表示となっ
ている領域３１の影響により、領域３４・３５における
信号配線の負荷容量よりも大きくなっている。すなわ
ち、黒表示を行う画素に接続されている横の信号配線に
おける信号遅延は大きくなっており、場合によっては、
領域３２・３３における液晶に対する印加電圧と、領域
３４・３５における液晶に対する印加電圧との間に差が
生じることになる。つまり、黒表示部分の両側の領域で
は、信号遅延によって所望の電圧が液晶にかからず、充
電不足が生じ、他の中間調部分と異なった表示になって
しまう。これが信号遅延による、シャドーイングという
現象である。
【００２０】以上では、液晶表示装置のパネルサイズの
大型化に伴う問題点について述べたが、高精細化につい
ても同様の問題が生じる。すなわち、高精細化すること
によって、信号の書き込み時間が短くなり、信号遅延の
影響が如実にでるようになる。よって、液晶に対して十
分な充電を行うことができなくなり、上記と同様に、表
示品位が低下することになる。
【００２１】このように、液晶表示装置においてパネル
の大型化および高精細化を行うと、各信号配線の抵抗値
の増大、各信号配線に負荷する容量の増大、信号の書き
込み時間の減少などが生じることにより、信号遅延の発
生およびこれに伴うシャドーイングなどの表示品位の低
下が生じることになる。
【００２２】上記したような信号遅延を減少させ、液晶
への電荷供給不足を解消するためには、信号配線の抵抗
値を減少させ、信号配線に負荷する容量を軽減させれば
良い。具体的には、信号配線の抵抗を下げるために、
信号配線を形成する金属膜を厚く積層する、信号配線
の抵抗を下げるために、信号配線の線幅を太くする、
信号配線に負荷する容量を軽減するために、信号配線間
の距離を大きくする、などの構成によって信号遅延を減
少させることができる。
【００２３】しかしながら、の構成では、金属膜を厚
く積層させる必要から、金属膜の成膜時間が増大し、生
産能力が低下することになる。加えて、金属膜を所望の
パターンにエッチングする際の制御も難しくなり、ひい
ては良品率の低下やさらなるコストアップの要因となっ
てしまう。
【００２４】およびの構成では、信号配線を太くす
る、または信号配線間の距離を大きくすることによっ
て、画素として用いられる領域が減少し、開口率の低下
を引き起こすことになる。開口率が減少すると、液晶表
示装置の透過率、輝度が減少し、表示品位を低下させて
しまう。
【００２５】このように、上記の〜の構成では、良
品率の低下、開口率の減少などの弊害が生じてしまい、
結果的には、コストアップや表示品位の低下を引き起こ
すことになる。
【００２６】また、信号をパネルの両側、すなわち、各
信号配線の両側から入力し、信号入力箇所を増加させる
ことにより、信号遅延を減少させ、電荷供給不足を補う
という構成も考えられる。しかしながら、パネルの両側
から信号を入力するには、信号入力のためのドライバを
パネルの両側に配置する必要が生じる。すなわち、ドラ
イバの数が２倍になるので、コストが非常に高くなると
いう問題がある。
【００２７】また、パネル内の設計を変えることなく、
信号遅延を起因とするシャドーイングを抑制する手段と
して、ドット反転駆動によって各画素に電圧を印加する
方法が挙げられる。ここで、ドット反転駆動とライン反
転駆動とについて以下に説明する。
【００２８】まず、ライン反転駆動について、図２３お
よび図２１（ａ）・（ｂ）を参照しながら説明する。図
２３において、ある１つの走査線９３に、該走査線９３
に接続されている全てのＴＦＴ９２…をＯＮとするよう
な信号が入力されているとき、表示させる画像をベタ画
像とすると、隣合う階調信号線９４…には、すべて同極
性の印加電圧信号が入力される。すなわち、該走査線９
３に接続されている画素電極９１…に印加される電圧は
全て同極性となる。
【００２９】１ライン分の走査が終わった後に、次の走
査線９３に対して、全てのＴＦＴ９２…をＯＮとするよ
うな信号が入力されるときには、１つ前の走査時とは逆
の極性からなる印加電圧信号が、全ての階調信号線９４
…に入力される。すなわち、この時の走査線９３に接続
されている画素電極９１…に印加される電圧は、全て同
極性で、かつ、１つ前の走査時とは逆の極性となる。
【００３０】以上のような走査を繰り返した際の、各画
素に印加されている電圧の極性の様子を一部示したのが
図２１（ａ）である。そして、１画面分の走査を終えて
次の画面の走査を行う際には、前の画面の走査における
極性とは逆の極性の電圧が、各ライン毎の画素電極９１
…に印加される。この状態を図２１（ｂ）に示す。すな
わち、ライン反転駆動を行う場合には、図２１（ａ）の
状態と図２１（ｂ）の状態とを繰り返すことによって画
面のリフレッシュを行っていることになる。
【００３１】次に、ドット反転駆動について、図２３お
よび図２２（ａ）・（ｂ）を参照しながら説明する。図
２３において、ある１つの走査線９３に、該走査線９３
に接続されている全てのＴＦＴ９２…をＯＮとするよう
な信号が入力されているとき、表示させる画像をベタ画
像とすると、隣合う階調信号線９４…には、互いに逆極
性となる印加電圧信号が入力される。すなわち、該走査
線９３に接続されている、隣合う画素電極９１…に印加
される電圧は互いに逆極性となる。
【００３２】１ライン分の走査が終わった後に、次の走
査線９３に対して、全てのＴＦＴ９２…をＯＮとするよ
うな信号が入力されるときには、１つ前の走査時とは逆
の極性からなる印加電圧信号が、全ての階調信号線９４
…に入力される。すなわち、この時の走査線９３に接続
されている、隣合う画素電極９１…に印加される電圧
は、互いに逆極性で、かつ、１つ前の走査時とは逆の極
性となる。
【００３３】以上のような走査を繰り返した際の、各画
素に印加されている電圧の極性の様子を一部示したのが
図２２（ａ）である。そして、１画面分の走査を終えて
次の画面の走査を行う際には、前の画面の走査における
極性とは逆の極性の電圧が、各ライン毎の画素電極９１
…に印加される。この状態を図２２（ｂ）に示す。すな
わち、ドット反転駆動を行う場合には、図２２（ａ）の
状態と図２２（ｂ）の状態とを繰り返すことによって画
面のリフレッシュを行っていることになる。
【００３４】図１９に示すようなシャドーイングパター
ンを表示させる際に、ライン反転駆動の場合には、ＴＦ
Ｔ９２…をＯＮとさせる信号が入力されている走査線９
３に接続されている共通信号線９６および対応する対向
電極は、該走査線９３に接続されている全ての画素電極
９１…に同極性の電荷を充放電する必要がある。したが
って、信号遅延によって電荷供給不足になりやすく、シ
ャドーイングが発生しやすい。
【００３５】一方、ドット反転駆動の場合には、１本の
走査線９３に接続されている画素電極９１…に印加する
電圧は、隣合う画素電極９１…同士で互いに逆極性とな
っているので、共通信号線９６は、同時に大きな電荷を
充放電する必要がない。したがって、信号遅延による電
荷供給不足が生じにくく、シャドーイングが発生しにく
い。
【００３６】したがって、前記したように、信号遅延を
起因とするシャドーイングを抑制する手段としては、ド
ット反転駆動によって各画素に電圧を印加する方法が有
効となっている。
【００３７】ところが、ドット反転駆動の場合、隣合う
画素の階調電圧が互いに逆に振幅するように、倍の電圧
を出力するソースドライバが必要となることや、共通信
号線９６および対向電極が同時にプラス充電とマイナス
充電との基準となるために、ライン反転駆動時の２倍の
信号線電圧を出力することが可能で、要求される耐圧性
能の高いソースドライバが必要となるなどの制約が生じ
ることになる。したがって、結果的には、ライン反転駆
動を行う構成よりも、ソースドライバのコストが上昇す
ることになる。
【００３８】ところで、上記の対向ソース構造では、上
述したように、共通の基板上で走査線と階調信号線とが
交差することなく、それぞれ別の基板上に形成された構
成であるので、ライン欠陥の発生率が低下することによ
って歩留りが向上し、コストの低減を図ることができる
というメリットを有している。また、共通の基板上で信
号配線同士が交差することがないので、信号配線に負荷
する容量を軽減することができ、信号遅延を抑制するこ
とができる。しかしながら、液晶パネルが大型高精細化
するにつれて、表示品位を落とさず、かつ、コストを大
幅に上昇させることなく生産することは非常に難しくな
っている。
【００３９】ここで、対向ソース構造において、現行構
造と比較して、液晶パネルの大型化および高精細化に伴
う問題が大きいことについて以下に説明する。図２３に
示す現行構造においては、画像データに基づく画像信号
の流れは以下のようになっている。該画像信号は、階調
信号線９４からＴＦＴ９２を介して画素電極９１に到
り、対向電極との間で液晶に対して電圧が印加される。
【００４０】一方、図２４に示す対向ソース構造におい
ては、階調信号線１０６に画像信号が入力されると、基
準信号線１０３からＴＦＴ１０１を介して画素電極１０
４に電流が流れ、液晶に対して電圧が印加される。
【００４１】以上のように、現行構造では、液晶に対し
て、各階調信号線９４に接続されたソースドライバの出
力と、対向電極における基準電圧とによって電圧を印加
しているのに対し、対向ソース構造では、液晶に対し
て、各階調信号線１０６に接続されたソースドライバの
出力と、基準信号線１０３における基準電圧とによって
電圧を印加していることになる。
【００４２】現行構造においては、基準電圧が入力され
るのは対向電極となっている。この対向電極は、一般的
に１５００〜４５００Å程度の透明な導電性膜で形成さ
れており、その幅は各画素領域の幅と同程度となってい
る。すなわち、対向電極は、その幅を比較的広くとるこ
とができるので、抵抗を比較的小さくすることができ
る。一方、対向ソース構造においては、基準電圧が入力
されるのは基準信号線１０３となっている。この基準信
号線１０３は、不透明な金属薄膜で形成されるため、液
晶パネルの開口率を下げないように、その幅をできるだ
け細くする必要がある。したがって、基準信号線１０３
は、その抵抗が比較的高いものとなっている。よって、
対向ソース構造は、現行構造と比較して、基準信号線１
０３における信号遅延に伴う電荷供給不足が生じやす
く、非常に大きなシャドーイングを引き起こすことにな
る。
【００４３】本発明は、上記の問題点を解決するために
なされたもので、その目的は、対向ソース構造の液晶表
示装置において、対向ソース構造のメリットを維持する
とともに、基準信号の遅延による液晶への電荷供給不足
をなくすることによって、シャドーイングを防止し、表
示品位の優れた、大型高精細の液晶表示装置を提供する
ことにある。
【００４４】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、画素基板と、上記画素
基板との間に間隙をおいて対向して配置される対向基板
と、上記画素基板と上記対向基板との間隙に挟持される
液晶層と、上記画素基板上にマトリクス状に複数設けら
れた画素電極と、上記画素電極に対応して上記対向基板
上に設けられた対向電極と、上記画素基板上において、
上記画素電極同士の境界領域に、互いに平行となるよう
に配置された、複数の走査線および複数の基準信号線
と、上記対向基板上において、上記走査線に直交する方
向で配置され、上記対向電極に電気的に接続された階調
信号線と、上記画素基板上において、上記走査線、上記
基準信号線、および上記画素電極が各端子に電気的に接
続された３端子型のスイッチング素子とを備えた液晶表
示装置であって、上記基準信号線が設けられている領域
の周辺部において、上記基準信号線同士を電気的に接続
するように設けられた基準信号幹線と、上記基準信号線
および上記基準信号幹線からなる基準信号回路に基準信
号電圧を印加するとともに、上記基準信号回路における
電圧変動に応じて印加電圧を制御する電圧印加回路とを
さらに備え、上記基準信号幹線として入力幹線と出力幹
線とが設けられ、上記入力幹線と上記出力幹線とは上記
基準信号線を介して電気的に接続され、かつ、上記基準
信号線を介する以外では電気的に絶縁した状態またはイ
ンピーダンスが高い状態であるとともに、上記電圧印加
回路からの電圧を印加するための入力部が上記入力幹線
に設けられ、上記電圧印加回路へ電圧を帰還させるため
の出力部が上記出力幹線に設けられていることを特徴と
している。
【００４５】上記の構成によれば、基準信号幹線として
入力幹線と出力幹線とが設けられ、上記入力幹線と上記
出力幹線とは上記基準信号線を介して電気的に接続さ
れ、かつ、上記基準信号線を介する以外では電気的に絶
縁した状態またはインピーダンスが高い状態であるとと
もに、上記電圧印加回路からの電圧を印加するための入
力部が上記入力幹線に設けられ、上記電圧印加回路へ電
圧を帰還させるための出力部が上記出力幹線に設けられ
ているので、基準信号回路に入力部から印加された電圧
は、各基準信号線を通った後に出力部から出力されるこ
とになる。したがって、電圧印加回路は、基準信号回路
内の各基準信号線によって生じる微小な電圧変動を的確
に検知し、この検知した電圧変動に基づいて印加電圧を
調整することによって、適切に電圧補償を行うことがで
きる。よって、基準信号線の線幅やライン間距離を広げ
ることによる開口率の低下を招くことなく、基準信号の
遅延を起因とする電荷供給不足によるシャドーイングを
防止し、良好な表示品位の液晶表示装置を提供すること
ができる。
【００４６】また、上記の構成による液晶表示装置は、
いわゆる対向ソース構造となっており、走査線と階調信
号線とがそれぞれ別の基板上に形成されているので、同
一の基板上で走査線と階調信号線とが交差することがな
く、ライン欠陥の発生率を低減することができる。した
がって、歩留りの向上ならびにコストの低減を図ること
ができる。
【００４７】ここで、「インピーダンスが高い状態」と
は、パネルの中での電圧変動を正確に検知するために、
パネル内のインピーダンスに比べて、十分大きいインピ
ーダンスを持つ状態をいう。
【００４８】また、本発明の液晶表示装置は、上記の構
成において、上記画素基板と上記対向基板とに挟まれた
領域において、上記画素基板上に設けられている上記入
力部あるいは上記出力部から、上記対向基板に到る、導
電性材料からなる導電部をさらに備え、上記入力部と上
記電圧印加回路からの配線との電気的な接続、あるいは
上記出力部と上記電圧印加回路からの配線との電気的な
接続が、上記導電部を介して行われる構成とすることも
できる。
【００４９】画素基板上において、入力部と出力部とを
分離して設ける場合には、それぞれが離れた位置に配置
されることになる。例えば、電圧印加回路が、走査信号
を駆動するドライバが設けられたゲートコントロール基
板上に設けられており、ゲートコントロール基板に近い
位置に入力部を設けた構成例を想定すると、出力部は、
ゲートコントロール基板から最も遠い位置に設けられる
ことになる。すると、出力部から電圧印加回路に到る配
線は、画素基板に対して、ゲートコントロール基板とは
逆の位置に設けた配線基板を一端通過し、該配線基板か
ら、階調信号を駆動するドライバが設けられたソースコ
ントロール基板上を介して、ゲートコントロール基板上
に到るように設計する必要がある。
【００５０】これに対して、上記の構成によれば、入力
部あるいは出力部が、導電部を介して電圧印加回路に到
る配線に電気的に接続されるので、例えば上記の構成例
の場合、出力部からの電圧は、導電部を介し、対向基板
上の配線からソースコントロール基板を通ってゲートコ
ントロール基板上の電圧印加回路に帰還させることにな
る。したがって、上記のような配線基板を設ける必要が
なくなるので、液晶表示装置の実装形態の簡素化、装置
全体のサイズの縮小、材料コストおよび製造コストの低
減などを図ることができる。
【００５１】また、本発明の液晶表示装置は、上記の構
成において、上記入力部および／または上記出力部が、
複数箇所設けられている構成とすることもできる。
【００５２】上記の構成によれば、上記入力部および／
または上記出力部が、複数箇所設けられているので、電
圧印加回路が、入力幹線および出力幹線のインピーダン
スの影響をほとんど受けずに、各基準信号線において生
じる微小な電圧変動をより的確に補償することができ
る。よって、より表示品位の優れた液晶表示装置を提供
することができる。
【００５３】また、本発明の液晶表示装置は、上記の構
成において、上記入力幹線および上記出力幹線が、上記
基準信号線よりもインピーダンスの低い構成とすること
もできる。
【００５４】上記の構成によれば、上記入力幹線および
上記出力幹線が、上記基準信号線よりもインピーダンス
の低い構成となるので、電圧印加回路が、入力幹線およ
び出力幹線のインピーダンスの影響をほとんど受けず
に、各基準信号線において生じる微小な電圧変動をさら
に的確に補償することができる。よって、さらに表示品
位の優れた液晶表示装置を提供することができる。
【００５５】また、本発明の液晶表示装置は、上記の構
成において、上記入力幹線および上記出力幹線が、上記
基準信号線よりも太い線幅で形成されている構成とする
こともできる。
【００５６】上記の構成によれば、上記入力幹線および
上記出力幹線が、上記基準信号線よりも太い線幅で形成
されているので、容易にインピーダンスの低い構成を実
現することができる。
【００５７】また、本発明の液晶表示装置は、上記の構
成において、上記入力幹線および／または上記出力幹線
が、複数のブロックに分離されている構成とすることも
できる。
【００５８】上記の構成によれば、上記入力幹線および
／または上記出力幹線が、複数のブロックに分離されて
いるので、各ブロック毎に電圧変動を検出しており、各
基準信号線において生じる微小な電圧変動をさらに的確
に補償することができる。よって、さらに表示品位の優
れた液晶表示装置を提供することができる。
【００５９】また、本発明の液晶表示装置は、上記の構
成において、上記階調信号線が、上記基準信号幹線の上
辺部および下辺部に対応する位置まで形成されている構
成とすることもできる。
【００６０】上記の構成によれば、上記階調信号線を上
記基準信号幹線の上辺部および下辺部に対応する位置ま
で形成するので、基準信号幹線の上辺部および下辺部と
階調信号線との間で容量が形成され、基準信号幹線の上
辺部および下辺部のインピーダンスが高くなる。したが
って、基準信号幹線を入力幹線と出力幹線と分けて形成
する必要がなくなるので、液晶表示装置の簡素化および
製造コストの低減などを図ることができる。
【００６１】ここで、「上辺部および下辺部」とは、基
準信号幹線が形成される四辺のうちの対向する二辺であ
って、入力幹線と出力幹線との間に位置する二辺をい
う。
【００６２】また、本発明の液晶表示装置は、上記の構
成において、上記電圧印加回路が上記印加電圧を調整す
る調整手段を備えた構成とすることもできる。
【００６３】上記の構成によれば、上記電圧印加回路が
上記印加電圧を調整する調整手段を備えているので、シ
ャドーイングを防止しつつ、最適な表示を行えるよう
に、電圧印加回路の増幅率を容易に調整することができ
る。
【００６４】
【発明の実施の形態】本発明の実施の一形態について図
面に基づいて説明すれば、以下のとおりである。
【００６５】図２は、本実施形態に係る液晶表示装置の
一部の概略構成を示す斜視図であり、図３は、図２にお
けるＡ−Ａ’断面を示す断面図である。該液晶表示装置
は、画素基板１と、画素基板１に対して所定の間隔をお
いて配置される対向基板２と、画素基板１および対向基
板２の間隙に挟持された液晶層３とを備えている。
【００６６】画素基板１は、絶縁性透明基板４上に、マ
トリクス状に設けられたアモルファスシリコン半導体な
どからなるスイッチング素子５…と、各行毎のスイッチ
ング素子５…における一端子に接続された走査線６…
と、各行毎のスイッチング素子５…における別の端子に
接続された基準信号線７…と、スイッチング素子５…の
それぞれにおけるさらに別の端子に接続された画素電極
８…とが形成された構成となっている。また、画素基板
１の周縁部には、基準信号幹線９が設けられており、各
基準信号線７は、その両端で基準信号幹線９に接続され
ている。
【００６７】画素基板１に対向する対向基板２は、絶縁
性透明基板１０上に、上記走査線６…と直交する方向
に、階調信号線１１…が形成された構成となっている。
この階調信号線１１…は、上記画素電極８…に対向する
部分において、対向電極を兼ねた構成となっている。
【００６８】次に、画素基板１の製造手順について、図
３を参照しながら説明する。まず、絶縁性透明基板４の
上に、例えばＴａをスパッタリングなどにより３０００
Å程度の厚さに積層し、これをパターニングすることに
よって、走査線６…および基準信号線７…が形成され
る。
【００６９】次に、例えばＳｉＮｘをプラズマＣＶＤ(C
hemical Vapor Deposition) によって２０００〜４００
０Å程度の厚さで積層することによって、ゲート絶縁膜
１２が形成される。そして、引き続きプラズマＣＶＤに
よって、チャネル層としてのａ−Ｓｉ層１３が１５００
Å程度の厚さで、ｎ+ ａ−Ｓｉ膜１４が４００Å程度の
厚さで積層される。
【００７０】チャネル部をパターニングした後、ゲート
絶縁膜１２に、ホール部１６をエッチングによって形成
し、その後、ＩＴＯ(Indium Tin Oxide)などからなる透
明導電膜を、スパッタリングなどにより１０００〜１５
００Å程度の厚さに積層する。そして、この透明導電膜
に対してパターニングを行うことによって画素電極８
…、およびスイッチング素子５…と基準信号線７…とを
ホール部１６を介して連結する配線１５…が形成され
る。さらに、プラズマＣＶＤによって、例えばＳｉＮｘ
を２０００Å程度の厚さに積層し、パターニングを行う
ことによって、保護膜１７が形成される。
【００７１】次に、対向基板２の製造手順について、再
び図３を参照しながら説明する。まず、絶縁性透明基板
１０における画素基板１側の面上に、カラーフィルタ層
１８およびブラックマトリクス層１９が形成される。そ
して、カラーフィルタ層１８およびブラックマトリクス
層１９のさらに画素基板１側の面に、平坦化膜としての
オーバーコート層２０が形成される。さらに、オーバー
コート層２０の画素基板１側の面に、上記走査線６…に
直交する方向に、階調信号線１１…が複数形成され、パ
ターニングによって対向電極部と対向電極間配線部とが
形成される。
【００７２】図４は、上記基準信号線７…および基準信
号幹線９から構成される基準信号回路２１と、該基準信
号回路２１に電圧を印加する電圧印加回路２２との配線
を示す回路図である。電圧印加回路２２は、入力基準信
号Ｓｇをオペアンプ（調整手段）ＯＰによって増幅し、
電圧印加線Ｌ１を介して基準信号回路２１に電圧を印加
している。また、基準信号回路２１には、電圧帰還線Ｌ
２が接続されており、接続点における基準信号回路２１
の電圧を電圧印加回路２２に帰還させている。電圧帰還
線Ｌ２は、オペアンプＯＰの信号入力線に抵抗Ｒ１を介
して接続されており、この抵抗Ｒ１の値と基準信号Ｓｇ
の入力部に接続された抵抗Ｒ２の値により、基準信号Ｓ
ｇの増幅率が決定される。また、オペアンプＯＰの接地
入力に接続される抵抗Ｒ３は、基準信号回路２１におけ
るオフセット電圧を設定するためのものである。
【００７３】また、電圧印加線Ｌ１と電圧帰還線Ｌ２と
は、コンデンサＣｆと抵抗Ｒｆとによって並列に接続さ
れている。この抵抗Ｒｆは可変抵抗となっており、その
抵抗値を変化させることによって、電圧帰還線Ｌ２から
電圧印加線Ｌ１への帰還量、言い換えれば、電圧の増幅
率を変化させることができる。
【００７４】本実施形態では、基準信号回路２１と電圧
印加回路２２とが上記のような構成で接続されているの
で、次のような作用・効果を奏する。すなわち、基準信
号電圧が、表示パネル内において、各配線の抵抗や容量
の分布に影響されて不均一となった場合にも、電圧帰還
線Ｌ２が基準電圧の変動を電圧印加回路２２に帰還し、
印加電圧を一定にするような方向にオペアンプの増幅度
を変化させることができる。したがって、表示パネル内
に均一な基準信号電圧を印加することができるので、基
準信号遅延を起因とするシャドーイングの発生を抑え、
表示品位の低下を防止することができる。
【００７５】なお、電圧帰還線Ｌ２からの電圧帰還量が
大きすぎると、通常に表示している部分にも影響を及ぼ
し、正常な表示が行われなくなる場合がある。これを防
止するために、電圧帰還線Ｌ２と電圧印加線Ｌ１との間
を接続する抵抗Ｒｆの抵抗値を適宜調整することによ
り、シャドーイングを防止しつつ、最適な表示を行える
ように、オペアンプの増幅率（帰還量）を増減させるこ
とが必要である。
【００７６】次に、本実施形態に係る基準信号回路２１
の具体的な構成例について説明する。図１（ａ）ないし
（ｆ）は、基準信号回路２１の構成例を単純化して示し
た模式図である。ここで示している基準信号回路２１の
構成例は、基準信号回路２１内での微小な電圧変動が生
じた場合に、その変動を検知し、電圧印加回路２２に帰
還させることによって補償を行うように構成されてい
る。
【００７７】ここで、まず、比較例として、図２０に示
す基準信号回路について説明しておく。通常、基準信号
幹線９は、遮光部材としての機能をも果たす必要があ
り、表示パネル内の基準信号線７…よりもかなり太く形
成される場合が多い。その結果、基準信号幹線９の抵抗
値が基準信号線７の抵抗値よりも小さくなり、電圧を印
加した場合に、電流は抵抗値の小さい基準信号幹線９の
方へ多く流れることになる。よって、電圧検知箇所で検
知する電圧変動は、表示パネル内の基準信号線７…の変
動よりも、基準信号幹線９の変動をより多く検知してし
まうことになり、表示パネル内の微小な電圧変動を正し
く検知、補償することができなくなる。これに対して、
本実施形態の液晶表示装置は、以下に示すような構成の
基準信号回路を設けることによって、以上のような問題
を解消している。
【００７８】図１（ａ）に示す構成において、基準信号
回路２１は、電圧印加線Ｌ１と電圧帰還線Ｌ２とを接続
することによって、基準信号回路２１内部の電圧変動を
電圧印加回路２２に帰還させるために、基準信号幹線９
をパターニングの際に入力幹線（部分幹線）９Ａと出力
幹線（部分幹線）９Ｂとに分離した構成となっている。
すなわち、基準信号回路２１内における電圧変動を的確
に電圧印加回路に帰還させることが可能となるように、
基準電圧を印加する箇所と、基準電圧を帰還させる箇所
とを分離させている。このような構成により、基準信号
回路２１内で生じる微小な電圧変動を検知し、この電圧
変動に応じて電圧印加回路が印加電圧を調整すること
で、基準信号電圧の補償を行うことができる。
【００７９】このように、基準信号の電圧補償を行うこ
とによって表示パネル内での基準信号電圧を均一にし、
良好な表示を行うためには、次のような考慮すべき点が
ある。上述したように、上記のような構成によれば、抵
抗Ｒｆの抵抗値を調整することによって、帰還量（増幅
率）をシャドーイングに対して最適な値に制御すること
は可能である。しかしながら、その増幅率は常に、表示
パネル全体に対して一定量であるので、表示パネル内全
体で均一となる電圧補償を行うためには、電圧を検知す
る箇所を、基準信号回路２１全体のインピーダンスを正
確に検知することが可能な箇所、換言すれば、表示に関
係のない部分の余計なインピーダンスの影響をほとんど
受けない箇所に設定する必要がある。したがって、基準
信号幹線９の分離も、上記のことを考慮して設計する必
要がある。
【００８０】また、基準信号幹線９は、遮光体としての
機能をも有しているので、パターニングによって入出力
を分離する際には、入力幹線９Ａと出力幹線９Ｂとの分
離領域ＳＰを極力小さくする必要もある。
【００８１】図１（ａ）に示す構成では、基準信号幹線
９を図中の左上および左下で分離し、入力幹線９Ａと出
力幹線９Ｂとを形成している。この構成の場合、基準信
号幹線９の上辺部と下辺部とのインピーダンスの影響を
排除して、基準信号電圧の印加を行うことができる。
【００８２】図１（ｂ）に示す構成では、基準信号幹線
９を図中の右上および左下で分離し、入力幹線９Ａと出
力幹線９Ｂとを形成している。この構成の場合、基準信
号幹線９の上辺部のインピーダンスの影響を排除して、
基準信号電圧を検知することができる。
【００８３】図１（ｃ）に示す構成では、基準信号幹線
９を図中の左上および右下で分離し、入力幹線９Ａと出
力幹線９Ｂとを形成している。この構成の場合、基準信
号幹線９の下辺部のインピーダンスの影響を排除して、
基準信号電圧を検知することができる。
【００８４】図１（ｄ）に示す構成では、基準信号幹線
９を図中の右上および右下で分離し、入力幹線９Ａと出
力幹線９Ｂとを形成している。この構成の場合、基準信
号幹線９の上辺部および下辺部の両方のインピーダンス
の影響を排除して、基準信号電圧を検知することができ
る。
【００８５】図１（ｅ）に示す構成では、基準信号幹線
９を図中の中央上部および中央下部で分離し、入力幹線
９Ａと出力幹線９Ｂとを形成している。この構成の場
合、基準信号幹線９の上辺部および下辺部のインピーダ
ンスの影響を、基準信号電圧の検知、および基準信号電
圧の印加において同等にすることができる。
【００８６】図１（ｆ）に示す構成では、基準信号幹線
９を図中の左上、左下、右上、右下の４か所で分離し、
入力幹線９Ａと出力幹線９Ｂとを形成している。この構
成の場合、基準信号幹線９の上辺部および下辺部の両方
のインピーダンスの影響を、基準信号電圧の検知、およ
び基準信号電圧の印加において排除することができる。
【００８７】以上のように、基準信号幹線９のインピー
ダンスの影響を、基準信号電圧の印加および検知の際に
できるだけ排除することによって、より正確に基準信号
回路２１内の基準信号線７…の微小な電圧変動を検知
し、補償することができる。その結果、液晶表示装置に
おける表示品位を向上させることができる。
【００８８】次に、上記のように基準信号幹線９をパタ
ーニングの際に分離する構成ではなく、基準信号回路２
１への入出力の分離をインピーダンス的に行う構成につ
いて、図５（ａ）および（ｂ）を参照しながら説明す
る。
【００８９】図５（ａ）において、階調信号を入力する
ソースドライバが表示パネルの下側に配置されていると
すると、基準信号幹線９の下辺部における対向基板２上
には、ソースドライバに接続された階調信号線１１…が
配置されていることになる。この場合、階調信号線１１
…と基準信号幹線９の下辺部との間で容量が形成されて
おり、基準信号幹線９の下辺部のインピーダンスは非常
に高いものとなっている。これと同様にして、階調信号
線１１…を基準信号幹線９の上辺部に対応する位置まで
形成すれば、基準信号幹線９の上辺部と階調信号線１１
…との間で容量が形成され、基準信号幹線９の上辺部の
インピーダンスを高くすることができる。すなわち、こ
のような構成とすることによって、基準信号幹線９の上
辺部および下辺部のインピーダンスが高くなり、インピ
ーダンス的に基準信号幹線９の上辺部および下辺部では
電流を流れにくくすることができる。図５（ｂ）は、基
準信号幹線９の上辺部および下辺部のインピーダンスが
高くなった状態を模式的に示した図である。
【００９０】なお、上記では、基準信号幹線９の上辺部
および下辺部に発生する容量を上げることによってイン
ピーダンスを高くしているが、例えば、基準信号幹線９
の上辺部および下辺部の線幅を細くし、抵抗値を上げる
ことによってインピーダンスを高くすることもできる。
しかし、基準信号幹線９の上辺部および下辺部の線幅を
細くすると、遮光性能が低下するというデメリットも生
じることになる。
【００９１】次に、電圧印加線Ｌ１および電圧帰還線Ｌ
２の基準信号回路２１に対する接続の例について、図６
（ａ）ないし（ｇ）を参照しながら説明する。
【００９２】図６（ａ）および（ｂ）は、電圧帰還線Ｌ
２の基準信号回路２１に対する接続箇所を変更させた例
を示している。このように、電圧帰還線Ｌ２の基準信号
回路２１に対する接続箇所は、基準信号幹線９の右辺部
の中央に限られたものではなく、液晶表示装置における
その他の構成の配置との兼ね合いで、自由にその位置を
変更することができる。
【００９３】また、電圧印加線Ｌ１および電圧帰還線Ｌ
２の基準信号回路２１に対する接続箇所は一箇所に限ら
れたものではなく、それぞれ複数箇所で接続してもよ
い。図６（ｃ）ないし（ｅ）は、電圧印加線Ｌ１および
電圧帰還線Ｌ２の基準信号回路２１に対する接続箇所を
複数とした場合の構成例をそれぞれ示している。このよ
うに、複数箇所で、電圧印加線Ｌ１および電圧帰還線Ｌ
２を基準信号回路２１に接続することにより、より正確
に基準信号回路２１内の微小な電圧変動を検知すること
が可能になる。よって、さらに表示品位を向上させるこ
とができる。
【００９４】さらに精度良く電圧変動を検出するため
に、図６（ｆ）に示すような構成も考えられる。この構
成では、出力幹線９Ｂを３つのブロックに分離し、各ブ
ロック毎に電圧変動を検出していることになる。これに
より、さらに正確に基準信号回路２１内の微小な電圧変
動を検知・補償することが可能となる。なお、出力幹線
９Ｂを分離するブロックの数は３つに限定されるもので
はなく、２つや３つ以上としても勿論かまわない。
【００９５】さらに、図６（ｇ）に示すように、出力幹
線９Ｂだけでなく、入力幹線９Ａに対しても複数のブロ
ックに分離することによって、さらに正確に基準信号回
路２１内の微小な電圧変動を検知・補償することを可能
とする構成とすることも可能である。
【００９６】ここで、基準信号回路２１内におけるイン
ピーダンスの関係について、より詳しく説明する。全て
の基準信号線７…を総合したインピーダンスをＲpixel
とし、基準信号幹線９のインピーダンスをＲgakuとおく
とする。図１６（ｂ）に示すように、基準信号幹線９が
表示パネルの周囲を全て囲むように設けられている場合
には、電圧印加線Ｌ１と電圧帰還線Ｌ２との間のインピ
ーダンスは、ＲpixelとＲgakuとの並列インピーダンス
となる。この時、ＲgakuのインピーダンスがＲpixel に
比べて十分に大きくないと、オペアンプＯＰの増幅率変
動により、表示画素内でのシャドーイングを低減させる
ための感度が鈍くなる。よって、Ｒgakuを十分大きいも
のとするために、一例として、図１６（ａ）に示すよう
に、基準信号幹線９を複数に分離した構成とする必要が
ある。このように、基準信号幹線９を入力幹線９Ａと出
力幹線９Ｂとに分離すれば、Ｒgakuは十分無視できる程
度のとなり、オペアンプＯＰの増幅変動の感度は向上す
る。つまり、図１６（ｂ）の構成よりも、図１６（ａ）
の構成の方がシャドーイングの低減には有効であるとい
える。
【００９７】一方、図１６（ａ）においては、入力幹線
９Ａおよび出力幹線９Ｂのそれぞれのインピーダンス
が、基準信号回路２１内の全ての基準信号線７…のイン
ピーダンスＲpixel よりも十分小さい方が、オペアンプ
ＯＰに対するそれぞれの基準信号線７のインピーダンス
が均等となる。よって、基準信号回路２１内の基準信号
線７…と基準信号幹線９とを同一の金属層によって形成
する場合には、基準信号幹線９の線幅を、基準信号線７
の線幅より十分に太く形成することが好ましいといえ
る。
【００９８】次に、上記のような構成の液晶表示装置に
おけるシャドーイング低減のための駆動方法について説
明する。ここで、図１５において、基準信号回路２１内
の全ての基準信号線７…のインピーダンスＲpixel より
も、基準信号幹線９のインピーダンスＲgakuの方が十分
に大きいものとし、Ｒgakuの影響は無視するものとす
る。図１７は、表示画面上にシャドーイングパターンを
表示させた際の、電圧印加線Ｌ１から表示画面上の各領
域に印加される入力波形と、表示画面上の各領域から電
圧帰還線Ｌ２に帰還される出力波形とを示した説明図で
ある。
【００９９】入力基準信号Ｓｇは、オペアンプＯＰから
なる反転増幅回路によって増幅される。このとき、調整
用の可変抵抗Ｒｆを無視した時の増幅率は、−（Ｒpixe
l ＋Ｒ１）／Ｒ２倍となる。
【０１００】通常、図１７における領域３４および領域
３５では、電圧印加線Ｌ１における入力波形（ａ）およ
び（ｃ）に対して、電圧帰還線Ｌ２における出力波形
（ａ’）および（ｃ’）はほとんど変化しないので、増
幅率は、−（Ｒpixel ＋Ｒ１）／Ｒ２倍となっている。
一方、黒表示領域３１を含む領域においては、入力波形
（ｂ）に対して出力波形（ｂ’）に変化が現れ、入力波
形（ｂ）が遅延した出力波形（ｂ’）が出力される。出
力波形（ｂ’）では、信号遅延によって電圧の立ち上が
りが遅くなり、また電圧の供給が不足した状態となって
おり、シャドーイングの要因となっている。
【０１０１】しかしながら、この状態では、出力波形
（ａ’）および（ｃ’）と、出力波形（ｂ’）との違い
により、基準信号線７…のインピーダンスＲpixel は大
きくなる。具体的には、出力波形（ｂ’）において緩や
かに立ち上がる部分では、−（Ｒpixel ＋Ｒ１）／Ｒ２
倍よりも大きな増幅率が得られることになる。これによ
り、結果的には、電圧印加線Ｌ１における入力波形は、
図１８（ａ）に示す波形から図１８（ｂ）に示す波形に
変化することになる。入力電圧が、図１８（ｂ）に示す
ような波形となれば、図１７における出力波形（ｂ’）
における緩やかに立ち上がる部分が、より急峻に立ち上
がるようになり、電圧の供給不足も解消される。したが
って、何もしなければ、領域３４よりも領域３２の方が
白い画面になるのに対して、本実施形態の構成によれ
ば、領域３４と領域３２とでほぼ同じ輝度にすることが
可能となり、シャドーイングを低減することができる。
【０１０２】次に、本実施形態に係る液晶表示装置の実
装形態について説明する。通常の対向ソース構造は、図
７に示すように、画素基板１に接続した状態でゲートコ
ントロール基板２３が配置され、対向基板２に接続した
状態でソースコントロール基板２４が配置された構成と
なっている。
【０１０３】本実施形態に係る液晶表示装置において、
基準信号電圧の印加箇所と検知箇所とは、基準信号回路
２１が形成されている画素基板１上に設けられることに
なる。そして、基準信号回路２１内で生じた基準信号の
電圧変動を検知し、この電圧変動を電圧印加回路２２に
伝達することになる。これを実現するには、ゲートコン
トロール基板２３、ソースコントロール基板２４の他
に、図８に示すように、電圧変動を伝達するための配線
基板２５を、画素基板１に接続した状態で設けることが
考えられる。
【０１０４】さらに、図９に示すように、対向基板２か
ら、導電部２６を介して画素基板１上の基準信号回路２
１の電圧変動を検知する構成とすることによって、基準
信号回路２１に対する電圧印加箇所と電圧検知箇所と
を、それぞれ別の基板上に設けることができる。すなわ
ち、検知した電圧変動は、導電部２６を介してソースコ
ントロール基板２４を通り、電圧印加回路２２が設けら
れているゲートコントロール基板２３に伝達されること
になる。この構成によれば、上記のような配線基板２５
を新たに設けることなく、また、画素基板１の形状を変
更することなく、本実施形態の液晶表示装置を実装する
ことができる。
【０１０５】次に、対向基板２から導電部２６を介して
画素基板１上の基準信号回路２１の電圧変動を検知する
構成について、より詳しく説明する。図１０は、画素基
板１上の各配線と、対向基板２上の各配線と、導電部２
６との接続の状態を示す斜視図であり、図１１は、図１
０の平面図、図１２は、図１１中のＢ−Ｂ’における断
面図をそれぞれ示している。
【０１０６】図１０中には、対向基板２側の階調信号線
１１、画素基板１側の走査線６、基準信号線７、基準信
号幹線９、および導電部２６が図示されている。さら
に、対向基板２側には、基準信号転移パッド２７が、導
電部２６に接続するように設けられている。
【０１０７】図１２に示すように、対向基板２側には、
対向ソース構造の説明の際に記述したように、絶縁性透
明基板１０上に形成された、ブラックマトリクス層１９
およびオーバーコート層２０の上に、階調信号線１１
と、基準信号転移パッド２７とが設けられている。
【０１０８】画素基板１側には、絶縁性透明基板４上
に、走査線６、基準信号線７、および基準信号幹線９が
形成され、その上部に、ゲート絶縁膜１２、保護膜１７
が積層されている。そして、導電部２６が配置される部
分におけるゲート絶縁膜１２および保護膜１７にホール
部２８を形成し、基準信号幹線９の金属膜を露出させ、
導電部２６を介して基準信号転移パッド２７と基準信号
幹線９との導通をとっている。導電部２６としては、カ
ーボンペーストや、銀ペースト、金ペーストなどが用い
られる。
【０１０９】次に、導電部２６および基準信号転移パッ
ド２７と、基準信号回路２１とを接続する際の具体的な
構成例について説明する。図１３（ａ）ないし（ｇ）
は、基準信号回路２１の構成例を単純化して示した模式
図である。ここで示している基準信号回路２１の構成例
は、図１（ａ）ないし（ｄ）に示した構成例と同様に、
基準信号回路２１内での微小な電圧変動が生じた場合
に、その変動を検知し、電圧印加回路２２に帰還させる
ことによって補償を行うように構成されている。
【０１１０】前記したように、基準信号の電圧補償を行
うことによって表示パネル内での基準信号電圧を均一に
し、良好な表示を行うためには、次のような考慮すべき
点があり、ここで再度記述する。上述したように、抵抗
Ｒｆの抵抗値を調整することによって、帰還量（増幅
率）をシャドーイングに対して最適な値に制御すること
は可能である。しかしながら、その増幅率は常に、表示
パネル全体に対して一定量であるので、表示パネル内全
体で均一となる電圧補償を行うためには、電圧を検知す
る箇所を、基準信号回路２１全体のインピーダンスを正
確に検知することが可能な箇所、換言すれば、表示に関
係のない部分の余計なインピーダンスの影響をほとんど
受けない箇所に設定する必要がある。したがって、基準
信号幹線９の分離も、上記のことを考慮して設計する必
要がある。
【０１１１】また、上記の構成の場合、電圧変動を検知
する場所は、基準信号転移パッド２７と基準信号回路２
１とが導電部２６を介して接続される箇所となる。した
がって、基準信号幹線９を入力幹線９Ａと出力幹線９Ｂ
とに分離する際には、出力幹線９Ｂに導電部２６を設け
る構成とする必要がある。
【０１１２】また、基準信号幹線９は、遮光体としての
機能をも有しているので、パターニングによって入出力
を分離する際には、入力幹線９Ａと出力幹線９Ｂとの分
離領域ＳＰを極力小さくする必要もある。
【０１１３】図１３（ａ）に示す構成では、基準信号幹
線９を図中の左上および左下で分離し、入力幹線９Ａと
出力幹線９Ｂとを形成している。この構成の場合、基準
信号幹線９の上辺部と下辺部とのインピーダンスの影響
を排除して、基準信号電圧の印加を行うことができる。
【０１１４】図１３（ｂ）に示す構成では、基準信号幹
線９を図中の右上および左下で分離し、入力幹線９Ａと
出力幹線９Ｂとを形成している。この構成の場合、基準
信号幹線９の上辺部のインピーダンスの影響を排除し
て、基準信号電圧を検知することができる。
【０１１５】図１３（ｃ）に示す構成では、基準信号幹
線９を図中の中央上部および中央下部で分離し、入力幹
線９Ａと出力幹線９Ｂとを形成している。この構成の場
合、基準信号幹線９の上辺部および下辺部のインピーダ
ンスの影響を、基準信号電圧の検知、および基準信号電
圧の印加において同等にすることができる。
【０１１６】図１３（ｄ）に示す構成では、基準信号幹
線９を図中の左上、左下、右上、右下の４か所で分離
し、入力幹線９Ａと出力幹線９Ｂとを形成している。こ
の構成の場合、基準信号幹線９の上辺部および下辺部の
両方のインピーダンスの影響を、基準信号電圧の検知、
および基準信号電圧の印加において排除することができ
る。
【０１１７】以上のように、基準信号幹線９のインピー
ダンスの影響を、基準信号電圧の印加および検知の際に
できるでけ排除することによって、より正確に基準信号
回路２１内の基準信号線７…の微小な電圧変動を検知
し、補償することができる。その結果、液晶表示装置に
おける表示品位を向上させることができる。
【０１１８】次に、電圧印加線Ｌ１および電圧帰還線Ｌ
２の基準信号回路２１に対する接続の例について、図１
３（ｅ）ないし（ｇ）および図１４（ａ）および（ｂ）
を参照しながら説明する。
【０１１９】図１３（ｅ）は、電圧帰還線Ｌ２の基準信
号回路２１に対する接続箇所、すなわち導電部２６の配
置位置を基準信号幹線９の右辺部の中央に設定し、基準
信号転移パッド２７を導電部２６から図示しないソース
コントロール基板まで形成した構成となっている。この
ように、導電部２６の配置位置は、出力幹線９Ｂのどの
位置に設定しても構わないので、液晶表示装置における
その他の構成の配置との兼ね合いで、自由にその位置を
変更することができる。
【０１２０】また、電圧印加線Ｌ１および電圧帰還線Ｌ
２の基準信号回路２１に対する接続箇所は一箇所に限ら
れたものではなく、それぞれ複数箇所で接続してもよ
い。図１３（ｆ）および（ｇ）は、電圧印加線Ｌ１およ
び電圧帰還線Ｌ２の基準信号回路２１に対する接続箇所
を複数とした場合の構成例をそれぞれ示している。この
ように、複数箇所で、電圧印加線Ｌ１および電圧帰還線
Ｌ２を基準信号回路２１に接続することにより、より正
確に基準信号回路２１内の微小な電圧変動を検知するこ
とが可能になる。よって、さらに表示品位を向上させる
ことができる。
【０１２１】さらに精度良く電圧変動を検出するため
に、図１４（ａ）に示すような構成も考えられる。この
構成では、出力幹線９Ｂを３つのブロックに分離し、各
ブロック毎に電圧変動を検出していることになる。これ
により、さらに正確に基準信号回路２１内の微小な電圧
変動を検知・補償することが可能となる。なお、出力幹
線９Ｂを分離するブロックの数は３つに限定されるもの
ではなく、２つや３つ以上としても勿論かまわない。
【０１２２】さらに、図１４（ｂ）に示すように、出力
幹線９Ｂだけでなく、入力幹線９Ａに対しても複数のブ
ロックに分離することによって、さらに正確に基準信号
回路２１内の微小な電圧変動を検知・補償することを可
能とする構成とすることも可能である。
【０１２３】以上のように、本実施形態に係る液晶表示
装置は、基準信号幹線９が入力幹線９Ａおよび出力幹線
９Ｂに互いに絶縁した状態で分離されているとともに、
電圧印加回路２２から電圧を印加するための電圧印加線
Ｌ１と、電圧印加回路２２へ電圧を帰還させるための電
圧帰還線Ｌ２とが、それぞれ入力幹線９Ａおよび出力幹
線９Ｂに接続されているので、入力幹線９Ａに印加され
た電圧は、各基準信号線７を通った後に出力幹線９Ｂか
ら出力されることになる。したがって、電圧印加回路２
２は、基準信号回路２１内の各基準信号線７によって生
じる微小な電圧変動を的確に検知し、この検知した電圧
変動に基づいて印加電圧を調整することによって、適切
に電圧補償を行うことができる。よって、各基準信号線
７の線幅やライン間距離を広げることによる開口率の低
下を招くことなく、基準信号の遅延を起因とする電荷供
給不足によるシャドーイングを防止し、良好な表示品位
の液晶表示装置を提供することができる。
【０１２４】また、この液晶表示装置は、いわゆる対向
ソース構造となっており、走査線６…と階調信号線１１
…とがそれぞれ別の基板上に形成されているので、同一
の基板上で走査線６…と階調信号線１１…とが交差する
ことがなく、ライン欠陥の発生率を低減することができ
る。したがって、歩留りの向上ならびにコストの低減を
図ることができる。
【０１２５】なお、本実施形態においては、透過型の液
晶表示装置を想定した構成を示したが、反射型の液晶表
示装置としても同様に構成することが可能であり、上記
と同様の作用・効果を奏することができる。
【０１２６】
【発明の効果】以上のように、本発明に係る液晶表示装
置は、画素基板と、上記画素基板との間に間隙をおいて
対向して配置される対向基板と、上記画素基板と上記対
向基板との間隙に挟持される液晶層と、上記画素基板上
にマトリクス状に複数設けられた画素電極と、上記画素
電極に対応して上記対向基板上に設けられた対向電極
と、上記画素基板上において、上記画素電極同士の境界
領域に、互いに平行となるように配置された、複数の走
査線および複数の基準信号線と、上記対向基板上におい
て、上記走査線に直交する方向で配置され、上記対向電
極に電気的に接続された階調信号線と、上記画素基板上
において、上記走査線、上記基準信号線、および上記画
素電極が各端子に電気的に接続された３端子型のスイッ
チング素子とを備えた液晶表示装置であって、上記基準
信号線が設けられている領域の周辺部において、上記基
準信号線同士を電気的に接続するように設けられた基準
信号幹線と、上記基準信号線および上記基準信号幹線か
らなる基準信号回路に基準信号電圧を印加するととも
に、上記基準信号回路における電圧変動に応じて印加電
圧を制御する電圧印加回路とをさらに備え、上記基準信
号幹線として入力幹線と出力幹線とが設けられ、上記入
力幹線と上記出力幹線とは上記基準信号線を介して電気
的に接続され、かつ、上記基準信号線を介する以外では
電気的に絶縁した状態またはインピーダンスが高い状態
であるとともに、上記電圧印加回路からの電圧を印加す
るための入力部が上記入力幹線に設けられ、上記電圧印
加回路へ電圧を帰還させるための出力部が上記出力幹線
に設けられている構成である。
【０１２７】これにより、基準信号回路に入力部から印
加された電圧は、各基準信号線を通った後に出力部から
出力されることになるので、電圧印加回路は、基準信号
回路内の各基準信号線によって生じる微小な電圧変動を
的確に検知し、この検知した電圧変動に基づいて印加電
圧を調整することによって、適切に電圧補償を行うこと
ができる。よって、基準信号線の線幅やライン間距離を
広げることによる開口率の低下を招くことなく、基準信
号の遅延を起因とする電荷供給不足によるシャドーイン
グを防止し、良好な表示品位の液晶表示装置を提供する
ことができるという効果を奏する。
【０１２８】また、上記の構成による液晶表示装置は、
いわゆる対向ソース構造となっているので、同一の基板
上で走査線と階調信号線とが交差することがなく、ライ
ン欠陥の発生率を低減することができる。したがって、
歩留りの向上ならびにコストの低減を図ることができる
という効果を奏する。
【０１２９】また、本発明に係る液晶表示装置は、上記
画素基板と上記対向基板とに挟まれた領域において、上
記画素基板上に設けられている上記入力部あるいは上記
出力部から、上記対向基板に到る、導電性材料からなる
導電部をさらに備え、上記入力部と上記電圧印加回路か
らの配線との電気的な接続、あるいは上記出力部と上記
電圧印加回路からの配線との電気的な接続が、上記導電
部を介して行われる構成である。
【０１３０】これにより、例えば配線基板などを新たに
設ける必要がなくなるので、液晶表示装置の実装形態の
簡素化、装置全体のサイズの縮小、材料コストおよび製
造コストの低減などを図ることができるという効果を奏
する。
【０１３１】また、本発明に係る液晶表示装置は、上記
入力部および／または上記出力部が、複数箇所設けられ
ている構成である。
【０１３２】これにより、電圧印加回路が、入力幹線お
よび出力幹線のインピーダンスの影響をほとんど受けず
に、各基準信号線において生じる微小な電圧変動をより
的確に補償することができるので、より表示品位の優れ
た液晶表示装置を提供することができるという効果を奏
する。
【０１３３】また、本発明に係る液晶表示装置は、上記
入力幹線および上記出力幹線が、上記基準信号線よりも
インピーダンスの低い構成である。
【０１３４】これにより、電圧印加回路が、入力幹線お
よび出力幹線のインピーダンスの影響をほとんど受けず
に、各基準信号線において生じる微小な電圧変動をさら
に的確に補償することができる。よって、さらに表示品
位の優れた液晶表示装置を提供することができるという
効果を奏する。
【０１３５】また、本発明に係る液晶表示装置は、上記
入力幹線および上記出力幹線が、上記基準信号線よりも
太い線幅で形成されている構成である。
【０１３６】これにより、インピーダンスの低い入力幹
線および出力幹線の構成を容易に実現することができる
という効果を奏する。
【０１３７】また、本発明に係る液晶表示装置は、上記
入力幹線および／または上記出力幹線が、複数のブロッ
クに分離されている構成である。
【０１３８】これにより、各ブロック毎に電圧変動を検
出しており、各基準信号線において生じる微小な電圧変
動をさらに的確に補償することができる。よって、さら
に表示品位の優れた液晶表示装置を提供することができ
るという効果を奏する。
【０１３９】また、本発明に係る液晶表示装置は、上記
階調信号線が、上記基準信号幹線の上辺部および下辺部
に対応する位置まで形成されている構成である。
【０１４０】これにより、基準信号幹線を入力幹線と出
力幹線と分けて形成する必要がなくなるので、液晶表示
装置の簡素化および製造コストの低減などを図ることが
できるという効果を奏する。
【０１４１】また、本発明に係る液晶表示装置は、上記
電圧印加回路が上記印加電圧を調整する調整手段を備え
る構成である。
【０１４２】これにより、シャドーイングを防止しつ
つ、最適な表示を行えるように、電圧印加回路の増幅率
を容易に調整することができるという効果を奏する。
【図面の簡単な説明】
【図１】同図（ａ）ないし（ｆ）は、本発明の実施の一
形態に係る液晶表示装置が備える基準信号回路の構成例
を単純化して示した模式図である。
【図２】上記液晶表示装置の一部の概略構成を示す斜視
図である。
【図３】図２におけるＡ−Ａ’断面を示す断面図であ
る。
【図４】基準信号線および基準信号幹線から構成される
基準信号回路と、該基準信号回路に電圧を印加する電圧
印加回路との配線を示す回路図である。
【図５】同図（ａ）は、基準信号幹線の上辺部および下
辺部のインピーダンスを高くする構成の基準信号回路を
示した平面図であり、同図（ｂ）は、その模式図であ
る。
【図６】同図（ａ）ないし（ｇ）は、電圧印加線および
電圧帰還線の基準信号回路に対する接続の例を示す平面
図である。
【図７】通常の対向ソース構造の液晶表示装置の実装形
態を示す平面図である。
【図８】配線基板を設けた液晶表示装置の実装形態を示
す平面図である。
【図９】導電部を設けた液晶表示装置の実装形態を示す
平面図である。
【図１０】画素基板上の各配線と、対向基板上の各配線
と、導電部との接続の状態を示す斜視図である。
【図１１】図１０を上方向から見た際の平面図である。
【図１２】図１１中のＢ−Ｂ’における断面図である。
【図１３】同図（ａ）ないし（ｇ）は、電圧印加線およ
び電圧帰還線を基準信号回路に対して導電部および基準
信号転移パッドを介して接続する配線例を示す平面図で
ある。
【図１４】同図（ａ）は、出力幹線を３つのブロックに
分離した構成、同図（ｂ）は、入力幹線および出力幹線
をそれぞれ３つのブロックに分離した構成を示す平面図
である。
【図１５】基準信号線のインピーダンスおよび基準信号
幹線のインピーダンスを示す基準信号回路と、該基準信
号回路に電圧を印加する電圧印加回路との配線を示す回
路図である。
【図１６】同図（ａ）は、基準信号幹線を複数に分離し
た場合の基準信号回路の構成を示す説明図であり、同図
（ｂ）は、基準信号幹線が表示パネルの周囲を全て囲む
ように設けられている場合の基準信号回路の構成を示す
説明図である。
【図１７】表示画面上にシャドーイングパターンを表示
させた際の、電圧印加線から表示画面上の各領域に印加
される入力波形と、表示画面上の各領域から電圧帰還線
に帰還される出力波形とを示した説明図である。
【図１８】同図（ａ）および（ｂ）は、基準信号線の出
力波形の変化を示す説明図である。
【図１９】シャドーイングパターンを示す説明図であ
る。
【図２０】比較例としての、基準信号幹線が表示パネル
の周囲を取り囲んでいる構成の基準信号回路を示す平面
図である。
【図２１】同図（ａ）および（ｂ）は、ライン反転駆動
における、各画素に印加されている電圧の極性の様子を
一部示した説明図である。
【図２２】同図（ａ）および（ｂ）は、ドット反転駆動
における、各画素に印加されている電圧の極性の様子を
一部示した説明図である。
【図２３】現行構造としての、アクティブマトリクス基
板におけるアクティブマトリクス回路の一例の概略を示
した回路図である。
【図２４】対向ソース構造の液晶表示装置の概略構成を
示す斜視図である。
【符号の説明】
１ 画素基板 ２ 対向基板 ３ 液晶層 ４・１０ 絶縁性透明基板 ５ スイッチング素子 ６ 走査線 ７ 基準信号線 ８ 画素電極 ９ 基準信号幹線 ９Ａ 入力幹線（部分幹線） ９Ｂ 出力幹線（部分幹線） １１ 階調信号線 ２１ 基準信号回路 ２２ 電圧印加回路 ２６ 導電部 ２７ 基準信号転移パッド Ｌ１ 電圧印加線 Ｌ２ 電圧帰還線 ＯＰ オペアンプ（調整手段）
フロントページの続き (72)発明者 山本 智彦 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 田中 恵一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 市岡 秀樹 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平７−128687（ＪＰ，Ａ) 特開 平２−165124（ＪＰ，Ａ) 特開 平４−191821（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】画素基板と、 上記画素基板との間に間隙をおいて対向して配置される
    対向基板と、 上記画素基板と上記対向基板との間隙に挟持される液晶
    層と、 上記画素基板上にマトリクス状に複数設けられた画素電
    極と、 上記画素電極に対応して上記対向基板上に設けられた対
    向電極と、 上記画素基板上において、上記画素電極同士の境界領域
    に、互いに平行となるように配置された、複数の走査線
    および複数の基準信号線と、 上記対向基板上において、上記走査線に直交する方向で
    配置され、上記対向電極に電気的に接続された階調信号
    線と、 上記画素基板上において、上記走査線、上記基準信号
    線、および上記画素電極が各端子に電気的に接続された
    ３端子型のスイッチング素子とを備えた液晶表示装置で
    あって、 上記基準信号線が設けられている領域の周辺部におい
    て、上記基準信号線同士を電気的に接続するように設け
    られた基準信号幹線と、 上記基準信号線および上記基準信号幹線からなる基準信
    号回路に基準信号電圧を印加するとともに、上記基準信
    号回路における電圧変動に応じて印加電圧を制御する電
    圧印加回路とをさらに備え、 上記基準信号幹線として入力幹線と出力幹線とが設けら
    れ、上記入力幹線と上記出力幹線とは上記基準信号線を
    介して電気的に接続され、かつ、上記基準信号線を介す
    る以外では電気的に絶縁した状態またはインピーダンス
    が高い状態であるとともに、上記電圧印加回路からの電
    圧を印加するための入力部が上記入力幹線に設けられ、
    上記電圧印加回路へ電圧を帰還させるための出力部が上
    記出力幹線に設けられていることを特徴とする液晶表示
    装置。
  2. 【請求項２】上記画素基板と上記対向基板とに挟まれた
    領域において、上記画素基板上に設けられている上記入
    力部あるいは上記出力部から、上記対向基板に到る、導
    電性材料からなる導電部をさらに備え、上記入力部と上
    記電圧印加回路からの配線との電気的な接続、あるいは
    上記出力部と上記電圧印加回路からの配線との電気的な
    接続が、上記導電部を介して行われることを特徴とする
    請求項１記載の液晶表示装置。
  3. 【請求項３】上記入力部および／または上記出力部が、
    複数箇所設けられていることを特徴とする請求項１また
    は２記載の液晶表示装置。
  4. 【請求項４】上記入力幹線および上記出力幹線が、上記
    基準信号線よりもインピーダンスの低い構成とすること
    を特徴とする請求項１，２または３記載の液晶表示装
    置。
  5. 【請求項５】上記入力幹線および上記出力幹線が、上記
    基準信号線よりも太い線幅で形成されていることを特徴
    とする請求項４記載の液晶表示装置。
  6. 【請求項６】上記入力幹線および／または上記出力幹線
    が、複数のブロックに分離されていることを特徴とする
    請求項１、２、３、４または５記載の液晶表示装置。
  7. 【請求項７】上記階調信号線が、上記基準信号幹線の上
    辺部および下辺部に対応する位置まで形成されているこ
    とを特徴とする請求項１、２、３、４または５記載の液
    晶表示装置。
  8. 【請求項８】上記電圧印加回路は、上記印加電圧を調整
    する調整手段を備えることを特徴とする請求項１、２、
    ３、４、５、６または７記載の液晶表示装置。
JP2000092375A 1999-06-02 2000-03-29 液晶表示装置 Expired - Fee Related JP3527168B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000092375A JP3527168B2 (ja) 1999-06-02 2000-03-29 液晶表示装置
US09/580,500 US6433765B1 (en) 1999-06-02 2000-05-30 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-155663 1999-06-02
JP15566399 1999-06-02
JP2000092375A JP3527168B2 (ja) 1999-06-02 2000-03-29 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001051254A JP2001051254A (ja) 2001-02-23
JP3527168B2 true JP3527168B2 (ja) 2004-05-17

Family

ID=26483601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092375A Expired - Fee Related JP3527168B2 (ja) 1999-06-02 2000-03-29 液晶表示装置

Country Status (2)

Country Link
US (1) US6433765B1 (ja)
JP (1) JP3527168B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288909B (en) * 2000-07-19 2007-10-21 Toshiba Matsushita Display Tec Liquid crystal display
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3862994B2 (ja) 2001-10-26 2006-12-27 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置
TW594156B (en) * 2002-01-04 2004-06-21 Fujitsu Display Tech Substrate for display device and display device equipped therewith
US20070159396A1 (en) * 2006-01-06 2007-07-12 Sievenpiper Daniel F Antenna structures having adjustable radiation characteristics
US20120200481A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Liquid crystal display
KR101346901B1 (ko) 2010-12-10 2014-01-02 샤프 가부시키가이샤 액정 표시 장치
WO2017130293A1 (ja) * 2016-01-26 2017-08-03 堺ディスプレイプロダクト株式会社 液晶表示装置
KR20180066338A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2553218B1 (fr) 1983-10-07 1987-09-25 Commissariat Energie Atomique Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage
US4678282A (en) 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
JP2589820B2 (ja) 1989-08-14 1997-03-12 シャープ株式会社 アクティブマトリクス表示装置
DE69112698T2 (de) * 1990-05-07 1996-02-15 Fujitsu Ltd Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
JP2622190B2 (ja) 1990-11-27 1997-06-18 シャープ株式会社 液晶表示装置
JP2780543B2 (ja) 1991-11-06 1998-07-30 日本電気株式会社 液晶表示基板及び液晶表示装置
NL194873C (nl) * 1992-08-13 2003-05-06 Oki Electric Ind Co Ltd Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
JP3288142B2 (ja) * 1992-10-20 2002-06-04 富士通株式会社 液晶表示装置およびその駆動方法
JP2872511B2 (ja) * 1992-12-28 1999-03-17 シャープ株式会社 表示装置の共通電極駆動回路
JPH07128687A (ja) 1993-10-28 1995-05-19 Victor Co Of Japan Ltd アクティブマトリックス型パネル装置
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5818402A (en) * 1996-01-19 1998-10-06 Lg Electronics Inc. Display driver for reducing crosstalk by detecting current at the common electrode and applying a compensation voltage to the common electrode
JPH09218388A (ja) * 1996-02-09 1997-08-19 Hosiden Corp 液晶表示装置
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP3519310B2 (ja) * 1998-06-12 2004-04-12 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2001051254A (ja) 2001-02-23
US6433765B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
US10217434B2 (en) Display device and driving method thereof
US10223958B2 (en) Display device and driving method thereof
US8054272B2 (en) Display apparatus
JP4178090B2 (ja) 電極配線基板および表示装置
US20070247451A1 (en) Display device substrate and liquid crystal display device having the same
JP2005539270A (ja) 液晶表示装置
US9780126B2 (en) Z-inversion type display device and method of manufacturing the same
JP4115649B2 (ja) アクティブマトリクス型液晶表示装置
US10847109B2 (en) Active matrix substrate and display panel
JP3527168B2 (ja) 液晶表示装置
JP2001281696A (ja) アクティブマトリクス型液晶表示装置
KR20080047788A (ko) 액정 표시 장치
US11170727B2 (en) Display device including a common voltage compensation circuit, and method for driving the same
US20070165146A1 (en) Liquid crystal display
KR100361624B1 (ko) 액정표시장치
KR20050041355A (ko) 스토리지 배선의 저항을 감소시킨 액정표시패널
CN115373189B (zh) 阵列基板、显示装置和驱动电路
US11740525B2 (en) Active matrix substrate and display panel
JP5540502B2 (ja) 液晶表示パネル及びそれを備えた電子機器
JP4763004B2 (ja) アクティブマトリクス型液晶表示装置
KR20070060644A (ko) 액정표시장치 및 이의 제조방법
KR20070080349A (ko) 액정 표시 장치
CN114815408A (zh) 显示面板及显示装置
JP2006053267A (ja) 表示装置およびその製造方法
KR20050053885A (ko) 4색 액정 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3527168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees