JP4178090B2 - 電極配線基板および表示装置 - Google Patents

電極配線基板および表示装置 Download PDF

Info

Publication number
JP4178090B2
JP4178090B2 JP2003327181A JP2003327181A JP4178090B2 JP 4178090 B2 JP4178090 B2 JP 4178090B2 JP 2003327181 A JP2003327181 A JP 2003327181A JP 2003327181 A JP2003327181 A JP 2003327181A JP 4178090 B2 JP4178090 B2 JP 4178090B2
Authority
JP
Japan
Prior art keywords
wiring
gate
source
wirings
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003327181A
Other languages
English (en)
Other versions
JP2005091962A (ja
Inventor
隆男 安部
尚幸 田中
康一 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003327181A priority Critical patent/JP4178090B2/ja
Priority to TW093127195A priority patent/TW200521590A/zh
Priority to KR1020057008851A priority patent/KR100728853B1/ko
Priority to EP20040816206 priority patent/EP1667090B1/en
Priority to US10/543,271 priority patent/US7352426B2/en
Priority to PCT/JP2004/013535 priority patent/WO2005029450A1/ja
Priority to CNB2004800015213A priority patent/CN100354733C/zh
Publication of JP2005091962A publication Critical patent/JP2005091962A/ja
Application granted granted Critical
Publication of JP4178090B2 publication Critical patent/JP4178090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136254Checking; Testing

Description

本発明は電極配線基板および表示装置に関する。電極配線基板は例えばTFT(薄膜トランジスタ)基板であり、表示装置は例えば液晶表示装置である。
マンマシーンインターフェースである表示装置は、従来使用されてきたブラウン管(CRT)ディスプレイから、薄型、省スペース、軽量、低消費電力等のメリットがあるフラットパネルディスプレイに置き換えが近年、急速に進んでいる。特に、デジタルカメラ、携帯電話、PDA(Personal Digital Assistance )等のモバイル用途のモニターに関しては、全てフラットパネルディスプレイといっても過言ではない。
上記の用途に用いられるフラットパネルとしては、FED(電界放出ディスプレイ)、LCD(液晶表示ディスプレイ)、EL(エレクトロルミネッセンス)ディスプレイの3種が主なものである。それぞれ画素単位に駆動用のTFTをもつアクティブ式と、駆動用素子をもたないパッシブ式があるが、アクティブ式が画質に優れていることから、国内ではアクティブ式が主流である。
上記モバイル用途のフラットパネルディスプレイの普及は目覚ましく、最近の市場要求としては、パネル画面表示の大型化、かつパネル周辺部の狭額縁化に進む傾向にある。したがって、パネルの外形サイズと画面の有効サイズとを限りなく等しくすることが求められている。また、高精細化の要求も有り、多数本の電極配線を形成することが求められている。
さらに、フラットパネルディスプレイ、特に携帯電話のディスプレイに対する最近の市場要求として、表示画面を外形のセンターに配置することが求められている。しかし、通常は、表示画面の周辺4辺のうちゲート電極端子とソース電極端子をそれぞれ一辺の周縁に設けて、計二辺の周縁を端子領域としている。したがって、上記二辺の周縁を端子領域とした場合には、表示画面のセンターが左右のいずれかに片寄るので、左右の周縁領域を占有せずに、上下いずれか一辺周縁のみにゲート電極端子とソース電極端子を並置することにより、画面センター配置を実現している。
これに対応して、多数本形成される電極配線を表示画面の一辺の周縁に配置された入力信号の端子に引き回し、かつ製造歩留まりの高い表示装置を製造するには、一定のサイズの周辺領域が必要であるので、この周辺領域のサイズ縮小が重大な課題である。しかし、多数本の電極配線の領域を小さくすると、配線間のピッチが狭くなるので、歩留まり低下となる問題がある。特に、COG(Chip On Glass)機種において、コストダウンのためのチップ小型化により、実装部の配線ピッチをさらに狭める必要があるので、歩留まりがさらに悪化する。なお、周辺領域にドライバを作り込むドライバモノリシックの場合には、表示画面の一辺の周縁に端子を集中させる必要がないので、このような問題は生じない。
この問題点を解決するための液晶表示装置が、例えば特許文献1に開示されている。特許文献1の液晶表示装置は、導電パターンの一部が、コンタクトホールを介して層の異なる導電パターンに変換され、他の導電パターンと層間絶縁膜を介して重なるように配置された二層以上の多層配線である。具体的には、ゲート電極配線とゲート電極端子を接続する導電パターンとして、ゲート材料からなる通常の第1の導電パターンだけではなく、層間絶縁層を介してソース材料からなる第2の導電パターンを第1の導電パターン上に形成して、導電パターンを二層構造とする。さらにコンタクト穴を介して、ゲート電極配線およびゲート電極端子と第2の導電パターンとを互いに導通させて、第1および第2の導電パターンを互いに変換させている。
図7、8および9を参照しながら、特許文献1の液晶表示装置をより具体的に説明する。図7は、特許文献1に開示された導電パターンを示す部分平面図であり、図8は、図7のA−B線断面図であり、図9は、導電パターン変換部の断面図である。
図7において、201は画像表示部、202はゲート(走査電極)側端子、203はソース(信号電極)側端子、204は導電パターン変換部、205はゲート電極配線、206はソース電極配線である。図8において、207はガラス基板、208はゲートメタル導電パターン、209は層間絶縁層、210はソースメタル導電パターンであり、ゲートメタル導電パターン208とソースメタル導電パターン210は、層間絶縁層209を介して二層構造に配置されている。ゲートメタル導電パターン208は、TFT(Thin Film Transistor)アレイ基板のゲート配線形成プロセス時にゲート電極配線205と同時にパターニングされ、ソースメタル電極パターン210は、TFTアレイ基板のソース配線形成プロセス時にソース電極配線206と同時にパターニングされる。
図9において、211はコンタクトホール(導電パターン変換部204)を示す。コンタクトホール211を設けることにより、ゲートメタル導電パターン208とソースメタル導電パターン210を重ねて配置できるので、2本の導電パターンを1本分のスペースに配置することができる。この場合、ゲート電極配線からゲート側端子へ引き回された引き回し配線部では、ゲートメタル導電パターン208上に層間絶縁層209を介してソースメタル導電パターン210が積層するので、通常のゲートメタル導電パターンのみを配置した場合と比較すると、引き回し配線部(周辺領域該当部)を約1/2に縮小できる。すなわち、周辺領域該当部の大幅なサイズ縮小が可能となる。
一方、最近の上記モバイル用途のモニターとしては、反射型液晶表示装置や反射モードと透過モードの両方で表示可能な両用型液晶表示装置が主流となりつつある。特に、反射モードと透過モードの両方で表示可能な両用型液晶表示装置は、周囲光が明るい環境下での反射モードによる表示認識向上と、周囲光が暗い環境下での透過モードによる表示認識向上との両特性を兼ね備えており、周囲光がどんな明るさであっても、画像は鮮明に表示されるので、市場でも最もニーズがある表示装置の一つである。上記両用型液晶表示装置としては、例えば特許文献2に開示の液晶表示パネルが挙げられる。この液晶表示パネルの画素電極は、互いに電気的に接続された光透過効率の高い第一の導電層(透明導電膜)と光反射効率の高い第二の導電層(反射導電膜)とを同一画素領域内に有しており、第一の導電層と第二の導電層とが、例えば有機樹脂からなる絶縁層を介して、互いに別層に設けられている。
特許第3276557 号公報 特許第3377447 号公報
特許文献1の液晶表示装置は、引き回し配線部が、ゲートメタル導電パターン208の真上に、層間絶縁層209を介してソースメタル導電パターン210が積層する構造であるので、以下の製造歩留まり上の3つの問題が発生する。第1に、両導電パターン208,210が層間絶縁層209を挟んでいるので、両導電パターン208,210に挟まれた層間絶縁層209の容量(以下、相互の容量ともいう。)が関与する問題が生じて表示品位への悪影響を与えることが考えられる。例えば、層間絶縁層209の容量が影響することで、信号の遅延が生じて表示品位不良となる。また、インピーダンスが増加するので、モバイル用途では致命的とも言える消費電力の悪化となる。
第2に、層間絶縁層209を静電破壊する不良が発生するおそれがある。静電破壊不良が発生した配線は、画像表示部のゲート電極ライン不良が発生し歩留まり低下となる。
第3に、ゲートメタル導電パターン208\層間絶縁層209\ソースメタル導電パターン210積層部と、互いに隣接する積層部に挟まれた層間絶縁層209aとの段差が大きくなる。特許文献2の液晶表示パネルが有する絶縁層は、有機樹脂を塗布した後、膜厚分布を均一化するために、スピンコータで回転させて形成する。しかし、引き回し配線部の段差を起点として、樹脂膜が放射状にムラとなる不良が発生する。引き回し配線部の段差が大きくなることで、この不良の発生率が高まり、結果的に製造歩留まりが低下する。
本発明の目的の一つは、表示装置において、画面センター配置および周辺領域のサイズ縮小を実現するとともに、製造上歩留りの向上を図ることである。
本発明の電極配線基板は、ゲートメタル導電パターン208の真上に層間絶縁層209を介してソースメタル導電パターン209が積層されているのではなく、ゲートメタル導電パターンとソースメタル導電パターンが平面視において交互に配置されているので、両導電パターン相互の影響をなくすことができる。これにより、特許文献1と同様に、画面センター配置および周辺領域のサイズ縮小を実現することができる。さらに、本発明によれば、製造上の歩留まりを向上させることができる。
本発明の電極配線基板は、絶縁性基板上に形成された複数本のゲート電極配線と、前記複数本のゲート電極配線とそれぞれ交差する複数本のソース電極配線と、前記複数本のゲート電極配線と前記複数本のソース電極配線を電気的に絶縁させる絶縁層と、前記複数本のゲート電極配線および前記複数本のソース電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線とを有する電極配線基板であって、前記複数本のゲート引き回し配線および/または前記複数本のソース引き回し配線は、前記ゲート電極配線のゲート材料から形成された第1引き回し配線と、前記絶縁層により前記第1引き回し配線と電気的に絶縁され、かつ前記ソース電極配線のソース材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく交互に配置されており、前記絶縁層は、前記第1引き回し配線または前記第2引き回し配線と、前記ゲート電極配線または前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線または前記第2引き回し配線と、前記ゲート電極端子または前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有し、前記複数本のゲート電極配線および/または前記複数本のソース電極配線のそれぞれは、同じ数の前記第1接続穴及び前記第2接続穴を介して、前記ゲート電極端子または前記ソース電極端子に接続されている
本発明の電極配線基板は、ゲート電極が半導体層(活性層)の下に配置されたボトムゲート型(逆スタガ型)TFTアレイ基板だけでなく、ゲート電極が半導体層(活性層)の上に配置されたトップゲート型(スタガ型)TFTアレイ基板も含む。また、上記交互配線を採用するパターンは、ゲート引き回し配線だけでなく、ソース引き回し配線に対しても有効である。したがって、本発明の電極配線基板は、下記(1)〜(4)の4態様を含む。なお、(1)および(2)はボトムゲート型TFTアレイ基板の態様であり、(3)および(4)はトップゲート型TFTアレイ基板の態様である。
(1)絶縁性基板上に形成された複数本のゲート電極配線と、前記複数本のゲート電極配線を覆う絶縁層と、前記絶縁層上に形成され、前記複数本のゲート電極配線とそれぞれ交差する複数本のソース電極配線と、前記複数本のゲート電極配線および前記複数本のソース電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線とを有する電極配線基板であって、前記複数本のゲート引き回し配線は、前記ゲート電極配線のゲート材料から形成された第1引き回し配線と、前記第1引き回し配線を覆う前記絶縁層上に、前記ソース電極配線のソース材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく(積層することなく)、交互に配置されている。前記ゲート電極端子が前記ゲート材料から形成される場合、前記絶縁層は、前記第2引き回し配線と前記ゲート電極配線とを電気的に接続するための第1接続穴、および前記第2引き回し配線と前記ゲート電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。これに対して、前記ゲート電極端子が前記ソース材料から形成される場合、前記絶縁層は、前記第2引き回し配線と前記ゲート電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線と前記ゲート電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。
(2)絶縁性基板上に形成された複数本のゲート電極配線と、前記複数本のゲート電極配線を覆う絶縁層と、前記絶縁層上に形成され、前記複数本のゲート電極配線とそれぞれ交差する複数本のソース電極配線と、前記複数本のゲート電極配線および前記複数本のソース電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線とを有する電極配線基板であって、前記複数本のソース引き回し配線は、前記ゲート電極配線のゲート材料から形成された第1引き回し配線と、前記第1引き回し配線を覆う前記絶縁層上に、前記ソース電極配線のソース材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく(積層することなく)、交互に配置されている。前記ソース電極端子が前記ソース材料から形成される場合、前記絶縁層は、前記第1引き回し配線と前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線と前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。これに対して、前記ソース電極端子が前記ゲート材料から形成される場合、前記絶縁層は、前記第1引き回し配線と前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第2引き回し配線と前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。
(3)絶縁性基板上に形成された複数本のソース電極配線と、前記複数本のソース電極配線を覆う絶縁層と、前記絶縁層上に形成され、前記複数本のソース電極配線とそれぞれ交差する複数本のゲート電極配線と、前記複数本のソース電極配線および前記複数本のゲート電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線とを有する電極配線基板であって、前記複数本のソース引き回し配線は、前記ソース電極配線のソース材料から形成された第1引き回し配線と、前記第1引き回し配線を覆う前記絶縁層上に、前記ゲート電極配線のゲート材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく(積層することなく)、交互に配置されている。前記ゲート電極端子が前記ゲート材料から形成される場合、前記絶縁層は、前記第1引き回し配線と前記ゲート電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線と前記ゲート電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。これに対して、前記ゲート電極端子が前記ソース材料から形成される場合、前記絶縁層は、前記第1引き回し配線と前記ゲート電極配線とを電気的に接続するための第1接続穴、および前記第2引き回し配線と前記ゲート電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。
(4)絶縁性基板上に形成された複数本のソース電極配線と、前記複数本のソース電極配線を覆う絶縁層と、前記絶縁層上に形成され、前記複数本のソース電極配線とそれぞれ交差する複数本のゲート電極配線と、前記複数本のソース電極配線および前記複数本のゲート電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線とを有する電極配線基板であって、前記複数本のソース引き回し配線は、前記ソース電極配線のソース材料から形成された第1引き回し配線と、前記第1引き回し配線を覆う前記絶縁層上に、前記ゲート電極配線のゲート材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく(積層することなく)、交互に配置されている。前記ソース電極端子が前記ソース材料から形成される場合、前記絶縁層は、前記第2引き回し配線と前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第2引き回し配線と前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。これに対して、前記ソース電極端子が前記ゲート材料から形成される場合、前記絶縁層は、前記第2引き回し配線と前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線と前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有する。
ゲート材料とソース材料を交互に配線する導電パターンは、前記絶縁層に形成された接続穴(コンタクトホール)を介して、ゲート材料とソース材料を導通することにより、ゲート引き回し配線および/またはソース引き回し配線として利用することができる。さらに、ゲート材料とソース材料を交互に配線する導電パターンは、例えばTFTアレイ基板のゲート電極配線形成プロセスまたはソース電極配線形成プロセスにて形成することができる。
前記画像表示部は矩形状であって、前記ゲート電極端子および前記ソース電極端子は、前記画像表示部のいずれか一辺近傍に並べられていても良い。画像表示部のいずれか一辺近傍にゲート電極端子およびソース電極端子を並置し、画像表示部周辺の一辺に信号入力を集中させる画面センター配置のような、周辺領域のサイズ縮小が求められる設計において、上記交互配線を採用することが好ましい。
本発明によれば、信号入力を画像表示部の一辺に集中するパネル画面センター配置設計において、画像表示部周辺の配線領域を縮小することができるので、パネルサイズ縮小を実現し、かつ製造歩留まりを向上させることができる。具体的には、画像表示部に複数本形成されたゲート配線と、このゲート配線と交差する複数本のソース配線を有する電極配線基板において、周辺部のゲート端子引き回し配線の領域を縮小するために、ゲート材料とソース材料を交互に配線することでスペース縮小を実現する。また、ゲートメタル間スペースとソースメタル間スペースを十分に確保できるので、歩留まり低下を防ぐ。さらに、上記ゲート材料とソース材料は、絶縁層に形成されたコンタクトホールを介して接続することで、ゲート材料とソース材料をゲート端子引き回し配線として使用できる。
上記(1)または(4)において、前記複数本のゲート引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第1引き回し配線は、前記絶縁層を介して、前記ソース材料から形成された配線をさらに含み、前記複数本のゲート電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ゲート電極端子と接続されていても良い。また、前記複数本のゲート引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第2引き回し配線は、前記絶縁層を介して、前記ゲート材料から形成された配線をさらに含み、前記複数本のゲート電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ゲート電極端子と接続されていても良い。これにより、ゲート電極配線とゲート電極端子との間で、複数のゲート引き回し配線のそれぞれに生じるコンタクト抵抗が略同じになる。したがって、各ゲート引き回し配線のコンタクト抵抗を揃えることができるので、表示ムラの発生が抑えられ、表示品位が良好となる。
上記(2)または(3)において、前記複数本のソース引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第1引き回し配線は、前記絶縁層を介して、前記ソース材料から形成された配線をさらに含み、前記複数本のソース電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ソース電極端子と接続されていても良い。また、前記複数本のソース引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第2引き回し配線は、前記絶縁層を介して、前記ゲート材料から形成された配線をさらに含み、前記複数本のソース電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ソース電極端子と接続されていても良い。これにより、ソース電極配線とソース電極端子との間で、複数のソース引き回し配線のそれぞれに生じるコンタクト抵抗が略同じになる。したがって、各ソース引き回し配線のコンタクト抵抗を揃えることができるので、表示ムラの発生が抑えられ、表示品位が良好となる。
本発明の表示装置は、上記交互配線を採用したパターンを有する電極配線基板と、前記電極配線基板に対向する電極を有する。電極配線基板と対向電極との間には、表示媒体層が介在する。「表示媒体層」とは、互いに対向する電極間の電位差により光透過率が変調される層、または互いに対向する電極間を流れる電流により自発光する層である。表示媒体層は、例えば液晶層、無機または有機EL層、発光ガス層、電気泳動層、エレクトロクロミック層などである。電極配線基板と、これに対向配置される対向基板(または対向電極)とを有する表示装置としては、両基板に挟持された液晶層を有する液晶表示装置が主流である。しかし、本発明の表示装置は、液晶表示装置に限らず、FED(Field Emission Display)、PDP(Plasma Display Panel)、有機EL(organic light emitting diode)、無機EL(inorganic electro luminescence )、エレクトロクロミック表示装置に適用することもできる。
本発明の電極配線基板のスイッチング素子は、薄膜トランジスタ(TFT)であることが好ましいが、これに限らず、MIM(Metal Insulator Metal) などの二端子素子でも良い。また、上記交互配線は、スイッチング素子を持たないパッシブ型の表示装置に用いられる電極配線基板に適用することもできる。
前記画素電極は 透過型の透明導電膜、反射型の反射導電膜、または透過モードと反射モードの両方で表示可能な両用型の透明導電膜と反射導電膜とからなることが好ましい。
表示装置において、画面センター配置および周辺領域のサイズ縮小を実現するとともに、製造上歩留りの向上を図ることができる。
以下、図面を参照しながら本発明による実施形態を説明する。以下の実施形態では、電極配線基板としてボトムゲート型TFTアレイ基板を例にして、ゲート引き回し配線に交互配線を採用した場合について説明するが、本発明は以下の実施形態に限定されない。
参考例1
図1は、参考例1のTFT基板を模式的に示す部分平面図であり、図2は、図1中のA−B線断面図である。本実施形態のTFT基板は、透明絶縁性基板107上に形成された複数本のゲート電極配線105と、複数本のゲート電極配線105を覆う絶縁層109と、絶縁層109上に形成され、複数本のゲート電極配線105とそれぞれ交差する複数本のソース電極配線106と、複数本のゲート電極配線105および複数本のソース電極配線106の各交点近傍に設けられた複数のTFT(不図示)と、複数のTFTのそれぞれに接続された複数の画素電極101からなる画像表示部100と、画像表示部100の周辺(図1では画像表示部100の下方)に設けられ、複数本のゲート電極配線105に信号をそれぞれ入力するための複数のゲート電極端子102と、画像表示部100の周辺に設けられ、複数本のソース電極配線106に信号をそれぞれ入力するための複数のソース電極端子103(図1では画像表示部100の下方)と、画像表示部100の周辺(図1では画像表示部100の左側および下方)に設けられ、複数本のゲート電極配線105をそれぞれ複数のゲート電極端子102に引き回す複数本のゲート引き回し配線108,110と、画像表示部100の周辺(図1では画像表示部100の下方)に設けられ、複数本のソース電極配線106をそれぞれ複数のソース電極端子103に引き回す複数本のソース引き回し配線112とを有する。
複数の画素電極101からなる画像表示部100は矩形状であって、ゲート電極端子102およびソース電極端子103は、画像表示部100のいずれか一辺(本実施形態では下方の辺)近傍に並べられている。このように、画像表示部100のいずれか一辺近傍に両端子102,103を並べることによって、画像表示部100の左右の周縁領域が両端子102,103で占有されず、表示画面のセンターが左右のいずれかに片寄るのを防ぐことができる。すなわち、画面センター配置を実現することができる。
複数本のゲート引き回し配線108,110は、ゲート電極配線105のゲート材料から形成された第1引き回し配線108と、第1引き回し配線108を覆う絶縁層109上に、ソース電極配線106のソース材料から形成された第2引き回し配線110から構成される。また、図2に示すように、平面視において、第1引き回し配線108および第2引き回し配線110は互いに重なることなく、交互に配置されている。絶縁層109上に形成された第2引き回し配線110は、絶縁層109に形成された第1および第2コンタクトホール111,113を介して、ゲート電極配線105およびゲート電極端子102とそれぞれ導通する。図3は、第1コンタクトホール111近傍を模式的に示す断面図である。図3に示すように、ゲート電極配線105は第1コンタクトホール111を介して、層の異なる導電パターン110に変換されるので、以下ではコンタクトホール111,113を導電パターン変換部ともいう。
次に、本実施形態のTFT基板の製造工程を図4および図5を参照しながら説明する。図4(a)〜(c)は、図1中のA−B線における製造工程を模式的に示す断面図であり、図5(a)〜(c)は、図1中の導電パターン変換部111における製造工程を模式的に示す断面図である。
まず、透明なガラス基板107上に、スパッタ装置を用いて、ゲート材料としてタンタル膜(Ta)を成膜する。フォトリソ工程およびエッチング工程を経て、ゲートパターンであるゲート電極端子102、ゲート電極配線105およびゲート電極パターン(第1引き回し配線)108を形成する(図4(a)および図5(a)参照)。なお、ゲート材料は、所望のバスライン抵抗が得られ、後述の透明電極であるインジウム錫酸化物(Indium
Tin Oxide; ITO) とのコンタクト抵抗のオーミック特性が良好となる材料であればよい。例えば、Ta、Al、Cr、Tiまたはこれらの窒化物積層膜などが挙げられる。また、単金属層に限らず、合金層もしくは複数の金属層からなる積層膜を使用してもかまわない。
絶縁層109となる窒化シリコン膜(SiNx)と、半導体層となるa-Si層およびn+層を成膜する。その後、半導体層のフォトリソ工程およびエッチング工程を経て、TFTトランジスタの心臓部となる島状パターンを形成する。画像表示部100以外の領域における半導体層は全てエッチングする。その後、フォトリソ工程およびエッチング工程を経て、絶縁層109に第1および第2コンタクトホール111,113を形成する(図5(b)参照)。
スパッタリング装置を用いて、ソース冗長構造となるように、インジウム錫酸化物(Indium Tin Oxide; ITO) 、ついでタンタル膜(Ta)を成膜する。その後、ソースTaのフォトリソ工程およびエッチング工程、さらにITOのフォトリソ工程およびエッチング工程を経て、ソースパターンであるソース電極端子103、ソース電極配線106およびソース電極パターン(第2引き回し配線)110を形成する(図4(c)および図5(c)参照)。また、ソース・ドレイン電極パターンおよび透明な画素電極101を形成する。なお、ソース材料は、所望のバスライン抵抗が得られる材料であればよい。例えば、Ta,Al,Mo、Tiまたはそれらの窒化物積層膜などが挙げられる。また、ソース/ITO冗長構造に限らず、ソース単層でもよい。
ソースレジストまたはソースメタルパターンをマスクとして、ドライエッチング装置を用いて、画像表示部100の島状パターンのソース・ドレイン分離部を形成する。さらに、保護用絶縁膜パターン(不図示)を形成して、本実施形態のTFT基板が完成する。
なお、高開口率を目指して、保護用絶縁膜パターンを形成した後に、有機樹脂膜パターンを形成し、この有機樹脂膜上に、画素電極−画素電極間隔を限界まで狭めた上層画素電極パターンを形成しても良い。また、TFTの製造方法も上記の方法に限定されず、その他の方法、例えばアモルファスシリコンTFTの製造方法やポリシリコンTFTの製造方法などでもかまわない。
このように、ゲート電極パターン(第1引き回し配線)108は、透明なガラス基板107上に、ゲート電極端子102およびゲート電極配線105と同時にパターン形成される。絶縁層109は、ゲート電極パターン108を覆うように形成され、導電パターン変換部に第1コンタクトホール111を形成する。ソース電極パターン110(第2引き回し配線)は、絶縁層109上に形成され、ソース電極端子103およびソース電極配線106と同時にパターン形成される。この際に、図5(c)に示すように、ソース電極パターン110は、第1コンタクトホール111を介してゲート電極配線105と導通する。なお、図示しないが、ソース電極パターン110は、第2コンタクトホール113を介してゲート電極端子102とも導通する。
図4(c)に示すように、ゲート電極配線105とゲート電極端子102を接続するゲート引き回し配線として、ゲート電極パターン108とソース電極パターン110を平面視において互いに重なることなく、交互に配線する。これにより、画像表示部100の周辺領域を縮小することができる。また、導電パターンのライン\スペースのうち、ゲート電極パターン108とソース電極パターン110のスペースを縮小しても、ゲートメタル間スペースとソースメタル間スペースを十分に確保できるので、製造上の歩留まりの向上を図ることができる。その結果、導電パターンの1本あたりのライン&スペース(ライン幅とライン間のスペースを足した長さ)を縮めることが可能となる。
近年の携帯電話用途のモニターにおいて、画面センター配置および周辺領域のサイズ縮小を実現することが求められている。そこで、実施例として、本実施形態のTFT基板を用いて2.2インチ透過型QCIF(Quarter Common Intermediate Format)液晶表示装置を作成した。液晶表示装置は公知の技術をもって作成することができる。例えば、透明絶縁基板に形成されたカラーフィルタ上に透明電極と配向膜を形成して、カラーフィルタ基板を作成する。同様に配向膜を形成したTFT基板とカラーフィルタ基板とを貼り合せた後、液晶注入および封止を行う。偏光板貼付、駆動用IC及び信号入力用フレキシブルケーブルを実装した。但し、液晶表示装置の作成方法はこれに限るものではなく、本実施形態で作成したTFT基板を用いるのであれば、例えば偏光板不用のモード、配向膜不用のモード、カラーフィルターレス等でも無論かまわない。2.2インチ透過型QCIF液晶表示装置を作成する場合、配線領域の幅(画像表示部100から基板端部までの最短距離であり、図1では画像表示部100の左側の領域の幅である)は1.8mmとなるので、ゲート引き回し配線1本あたりのライン&スペースは8μmという狭ピッチ間隔設計となる。
上記狭ピッチ間隔設計を実現するために、A通常のゲート材料のみ配線、B特許第3276557 号公報に示されたゲート\ソース二層積層構造配線、C本実施形態のゲート\ソース交互配線の3パターンにて、ゲート引き回し配線を形成して、液晶パネルモジュールを作成した。これら液晶パネルモジュールの表示品位結果は、表1に示す通りであった。
Figure 0004178090
Aのパターン(ゲート材料のみの配線)では、周辺領域のサイズ縮小に伴い、ライン&スペースが限界以上に縮まる結果となる。スペースが極端に狭まったことにより、ゲートメタル−ゲートメタル間でリークする短絡不良が他のパターンの14倍に増大し、大幅に歩留まりが悪化した。
Bのパターン(特許第3276557 号公報に示されたゲート\ソース二層積層構造配線)では、平面視においてゲート\ソースが重なるので、相互の容量の影響が大きくなる。したがって、信号の遅延が生じ、画像表示部100のゲート電極配線105に沿って、縞状に見えるムラが発生し、表示品位に問題が生じた。また、容量が増大するに伴って、インピーダンスが増加して、消費電力が40%増大した。さらに、ゲート\ソースの二層積層構造であるので、絶縁層109を静電破壊する不良が多発した。
Cのパターン(本実施形態のゲート\ソース交互配線)では、上記Aの場合と異なり、スペースを縮めることなく、十分な間隔が確保できた。しかも、上記Bの場合と異なり、二層に積層しないので、上記AやBに見られるような問題は発生しなかった。また、特有の問題も見られず、良好な表示品位が得られ、かつ製造上歩留まりの高い透過型液晶表示装置を実現できた。
ゲート引き回し配線のゲート\ソース交互配線に対する製造上の懸念事項としては、ゲートとソースのシート抵抗が生産バラツキ上異なること、およびゲート導電パターン108とソース導電パターン110の仕上がり線幅が生産バラツキ上異なることが挙げられる。したがって、ゲート\ソース交互で配線抵抗が異なることとなり、ゲート配線抵抗とソース配線抵抗の抵抗差が大きくなるにつれ、充電率差が大きくなることで、表示品位不良が発生する可能性がある。また、ゲートとソースのフォトアライメント生産バラツキにより、ゲート導電パターン108とソース導電パターン110が重なる(近づく)方向に形成される可能性があるので、相互の容量が関与し、表示品位不良が発生する可能性もある。
そこで、これらの懸念事項を確かめるために、シート抵抗と線幅生産バラツキを考慮した条件、かつゲート導電パターン108とソース導電パターン110を近づけた条件下で、液晶パネルモジュールを作成した。液晶パネルモジュールの表示品位結果は、表2〜表4に示す通りであった。なお、下記のゲート−ソース間隔は、ゲート導電パターン108とソース導電パターン110との平面視における間隔である。
(a)ゲート−ソース間隔 1μm
Figure 0004178090
(b)ゲート−ソース間隔 0μm (ゲートとソースの間隔がなくなった状態)
Figure 0004178090
(c)ゲート−ソース間隔 −1μm (ゲートとソースが1μm重なった状態)
Figure 0004178090
表2および表3に示す通り、ゲート−ソース間隔が0μm以上確保されていれば、シート抵抗および線幅の生産バラツキが生じたとしても、表示品位に問題はない。表2および表3に示すように、ゲートおよびソースの配線抵抗の生産バラツキを5kΩ〜30kΩに制御することは、製造上十分に可能である。
しかしながら、ゲート−ソースが1μm重なると、表4に示すように、ゲートとソースの配線抵抗差が少ない条件下では、表示品位上問題はないが、配線抵抗の生産バラツキが生じて、ゲートとソースの配線抵抗差が大きくなると、画像表示部100のゲート電極配線105に沿って縞状に見えるムラが発生し、表示品位に問題があった。したがって、生産バラツキによりゲート−ソースが少しでも重なると、表示品位に問題を生じ、歩留まりを悪化させる。
なお、縞状ムラは、上記Bのパターン(特許第3276557 号公報に示されたゲート\ソース二層積層構造配線)において、画像表示部100のゲート電極配線105に沿って縞状に見えるムラと同一の現象である。しかも、ゲート−ソースが断面的に重なるようになると、絶縁層109を静電破壊する不良が発生するようになる。
よって、生産バラツキを考慮しても、ゲート−ソースが重ならない構造にする必要がある。本実施例のライン&スペース8μmという狭ピッチ間隔設計において、Cのパターン(ゲート\ソース交互配線)を採用すれば、生産バラツキを考慮してもゲート−ソースが重ならない構造になるよう、十分な生産マージンを持たせることができる。
参考例2
参考例1では、透過型の液晶表示装置を示した。本実施形態では、近年のモバイル用途のモニターとして、市場でも最もニーズがある表示装置の一つとなりつつある両用型液晶表示装置、すなわち反射モードと透過モードの両方で表示可能な表示装置について説明する。
両用型液晶表示装置は、参考例1の透過型液晶表示装置と略同様の製造工程を経て製造される。但し、保護用絶縁膜パターンを形成した後、TFT工程を終了するまでが参考例1の場合と異なる。まず、保護用絶縁膜パターンを形成した後に、フォトリソ工程において膜厚分布を均一化するために、スピンコータを用いて透明画素電極上に有機樹脂膜を塗布し、反射領域となる部分になだらかな凹凸形状を形成、透過領域となる部分は有機樹脂膜を取り除き、透明画素電極を露出させる。
スパッタ装置にて、モリブデン(Mo)およびアルミニウム(Al)を連続して成膜した後、フォトリソ工程およびエッチング工程を経て、凹凸形状パターン上に反射電極パターンを形成する。本実施形態では、反射電極としてアルミニウムを用いているが、これに限らず、Al系の合金材料や光反射効率の高い導電性材料を用いてもかまわない。また、Al下地に成膜するMoは、AlとドレインITO との電触対策のためのバリアメタルである。電触を防ぐことができる導電性材料であれば、Moに限るものではなく、また反射電極もしくは透明電極に電触が起こらない材料を用いれば、反射膜のみの一層でも良い。
参考例1の透過型液晶表示装置と同様に、2.2インチQCIF(Quarter Common Intermediate Format)の両用型液晶表示装置を作成した。参考例1と同様に、ゲート引き回し配線1本あたりのライン&スペースは8μmという狭ピッチ間隔設計となる。
参考例1と同様に、上記狭ピッチ間隔設計を実現するために、A通常のゲート材料のみ配線、B特許第3276557 号公報に示されたゲート\ソース二層積層構造配線、C本実施形態のゲート\ソース交互配線の3パターンにて、ゲート引き回し配線を形成して、液晶パネルモジュールを作成した。これら液晶パネルモジュールの表示品位結果は、表5に示す通りであった。
Figure 0004178090
Aのパターン(ゲート材料のみの配線)では、参考例1と同様に、スペースが極端に狭まったことにより、ゲートメタル−ゲートメタル間でリークする短絡不良が他のパターンの14倍に増大し、大幅に歩留まりが悪化した。
Bのパターン(特許第3276557 号公報に示されたゲート\ソース二層積層構造配線)では、平面視においてゲート\ソースが重なるので、参考例1と同様に、横筋や縞状ムラの発生、消費電力の40%増大、および静電破壊不良多発という問題が生じた。さらに、二層積層によって、絶縁層とソースとの段差が大きくなったので、有機樹脂膜が放射状にムラとなる不良が多発し、さらに歩留まりを悪化させた。
Cのパターン(本実施形態のゲート\ソース交互配線)では、上記Aの場合と異なり、スペースを縮めることなく、十分な間隔が確保できた。しかも、上記Bの場合と異なり、二層に積層しないので、上記AやBに見られるような問題は発生しなかった。また、特有の問題も見られず、良好な表示品位が得られ、かつ製造上歩留まりの高い両用型液晶表示装置を実現できた。
参考例1および2では、ゲート引き回し配線108,110がゲート\ソース交互配線であるが、ゲート引き回し配線に代えて、あるいはゲート引き回し配線とともに、ソース引き回し配線112がゲート\ソース交互配線であっても良い。また、画素電極101は、参考例1に示した透過型や参考例2に示した両用型だけでなく、反射型であっても良い。
本発明による交互配線は、ゲートメタル導電パターンとソースメタル導電パターンが交互に配線し、かつ生産バラツキを考慮して、ゲートメタル導電パターンの真上に絶縁層を介してソースメタル導電パターンが積層されていない。本発明による交互配線の採用によると、画像表示部周辺の配線領域のサイズ縮小を実現しながら、かつ以下のような効果がある。第1に、相互の容量の影響は発生せず、良好な表示品位を得ることができる。また、上記実施例の交互配線では、積層配線と比較して、消費電力を40%低減することが実現できることをも確認した。
第2に、絶縁層を静電破壊する不良が発生しない。その結果、製造歩留まりの向上を図ることができる。第3に、ゲートメタル導電パターン\絶縁層\ソースメタル導電パターン積層による段差が積層配線と比較して大幅に改善される。その結果、反射型機種および反射\透過両用型機種において、引き回し配線を起点とする放射状ムラ不良が発生せず、製造歩留まりの向上を図ることができる。第4に、ゲート\ソース交互配線とすれば、ゲートメタル間スペースとソースメタル間スペースを十分に確保できるので、短絡不良率を大幅に低減でき、製造歩留まりの向上を図ることができる。
さらに、上記実施例に示した画面センター配置および周辺領域のサイズ縮小が求められる最近の携帯電話用途に限らず、周辺領域のサイズ縮小が求められない、言い換えれば比較的広範囲の周辺領域が確保できる従来のモバイルやその他のモニターに対しても、本発明のゲート\ソース交互配線を採用すれば、さらに短絡不良率を大幅に低減でき、製造歩留まりの更なる向上を図ることができる。
(実施形態
図6は、実施形態3のTFT基板を模式的に示す部分平面図である。なお、図6において、参考例1のTFT基板の構成要素と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。
図1に示すTFT基板では、第2引き回し配線(ソース電極パターン)110は、第1コンタクトホール111を介してゲート電極配線105と、第2コンタクトホール113を介してゲート電極端子102とそれぞれ導通しているので、ゲート電極配線105とゲート電極端子102との間に、2ヶ所の導電パターン変換部111,113でコンタクト抵抗が生じる。これに対して、第1引き回し配線(ゲート電極パターン)108は、ソースメタルと接触していないので、ゲート電極配線105とゲート電極端子102との間にコンタクト抵抗が生じない。したがって、第1引き回し配線108と第2引き回し配線110との間に抵抗差が生じることになるので、縞状ムラなどの表示品位不良が発生するおそれがある。
本実施形態では、第1引き回し配線108は、絶縁層109を介して、ソース材料から形成された配線120をさらに含む。配線120は、第1引き回し配線108、ゲート電極配線105およびゲート電極端子102を覆う絶縁層109上に形成されているので、絶縁層109に形成されたコンタクトホール121,122を介して、第1引き回し配線108およびゲート電極配線105と導通する。すなわち、ゲート電極配線105とゲート電極端子102との第1引き回し配線108を介した接続において、2ヶ所の導電パターン変換部121,122でコンタクト抵抗が生じる。
このように、複数のゲート電極配線105のそれぞれは、絶縁層109に形成された同数(2ヶ所)のコンタクトホールを介して、ゲート電極端子102と接続されているので、第1引き回し配線108と第2引き回し配線110との間に生じる抵抗差を縮小させることができる。したがって、縞状ムラなどの表示品位不良の発生を抑えることができる。
なお、配線120はゲート電極配線105側に形成されているが、ゲート電極端子102側に形成されていても良い。ただし、隣接する第2引き回し配線110との短絡不良を防ぐために、十分な線間ピッチを確保して配線120を配置することが望ましい。
本発明の電極配線基板は、液晶ディスプレイ、電界放出ディスプレイ、有機または無機ELディスプレイ、エレクトロクロミックディスプレイ、プラズマディスプレイなどに適用することができる。
参考例1のTFT基板を模式的に示す部分平面図である。 図1中のA−B線断面図である。 第1コンタクトホール111近傍を模式的に示す断面図である。 図4(a)〜(c)は、図1中のA−B線における製造工程を模式的に示す断面図である。 図5(a)〜(c)は、図1中の導電パターン変換部111における製造工程を模式的に示す断面図である。 実施形態3のTFT基板を模式的に示す部分平面図である。 特許文献1に開示された導電パターンを示す部分平面図である。 図7のA−B線断面図である。 特許文献1に開示された導電パターン変換部の断面図である。
符号の説明
100 画像表示部
101 画素電極
102 ゲート電極端子
103 ソース電極端子
105 ゲート電極配線
106 ソース電極配線
107 ガラス基板
108 第1引き回し配線(ゲート引き回し配線、ゲートメタル導電パターン)
109 絶縁層
110 第2引き回し配線(ゲート引き回し配線、ソースメタル導電パターン)
111 第1コンタクトホール
112 ソース引き回し配線
113 第2コンタクトホール
120 配線
121 コンタクトホール
122 コンタクトホール

Claims (8)

  1. 絶縁性基板上に形成された複数本のゲート電極配線と、前記複数本のゲート電極配線とそれぞれ交差する複数本のソース電極配線と、前記複数本のゲート電極配線と前記複数本のソース電極配線を電気的に絶縁させる絶縁層と、前記複数本のゲート電極配線および前記複数本のソース電極配線の各交点近傍に設けられた複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の画素電極からなる画像表示部と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線に信号をそれぞれ入力するための複数のゲート電極端子と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線に信号をそれぞれ入力するための複数のソース電極端子と、前記画像表示部の周辺に設けられ、前記複数本のゲート電極配線をそれぞれ前記複数のゲート電極端子に引き回す複数本のゲート引き回し配線と、前記画像表示部の周辺に設けられ、前記複数本のソース電極配線をそれぞれ前記複数のソース電極端子に引き回す複数本のソース引き回し配線とを有する電極配線基板であって、
    前記複数本のゲート引き回し配線および/または前記複数本のソース引き回し配線は、前記ゲート電極配線のゲート材料から形成された第1引き回し配線と、前記絶縁層により前記第1引き回し配線と電気的に絶縁され、かつ前記ソース電極配線のソース材料から形成された第2引き回し配線とから構成され、平面視において、前記第1引き回し配線および前記第2引き回し配線は互いに重なることなく交互に配置されており、
    前記絶縁層は、前記第1引き回し配線または前記第2引き回し配線と、前記ゲート電極配線または前記ソース電極配線とを電気的に接続するための第1接続穴、および前記第1引き回し配線または前記第2引き回し配線と、前記ゲート電極端子または前記ソース電極端子とを電気的に接続するための第2接続穴を少なくとも一組有し、
    前記複数本のゲート電極配線および/または前記複数本のソース電極配線のそれぞれは、同じ数の前記第1接続穴及び前記第2接続穴を介して、前記ゲート電極端子または前記ソース電極端子に接続されている電極配線基板。
  2. 前記画像表示部は矩形状であって、前記ゲート電極端子および前記ソース電極端子は、前記画像表示部のいずれか一辺近傍に並べられている、請求項1に記載の電極配線基板。
  3. 前記スイッチング素子は、薄膜トランジスタである、請求項1または2に記載の電極配線基板。
  4. 前記複数本のゲート引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第1引き回し配線または前記第2引き回し配線は、前記絶縁層を介して、前記ソース材料から形成された配線または前記ゲート材料から形成された配線をさらに含み、前記複数本のゲート電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ゲート電極端子と接続されている、請求項1から3のいずれか1項に記載の電極配線基板。
  5. 前記複数本のソース引き回し配線は、前記第1引き回し配線と前記第2引き回し配線とから構成され、前記第1引き回し配線または前記第2引き回し配線は、前記絶縁層を介して、前記ソース材料から形成された配線または前記ゲート材料から形成された配線をさらに含み、前記複数本のソース電極配線のそれぞれは、前記絶縁層に形成された同数の接続穴を介して、前記ソース電極端子と接続されている、請求項1から3のいずれか1項に記載の電極配線基板。
  6. 前記画素電極は、透過型の透明導電膜、反射型の反射導電膜、または透過モードと反射モードの両方で表示可能な両用型の透明導電膜と反射導電膜からなる、請求項1から5のいずれか1項に記載の電極配線基板。
  7. 請求項1から6のいずれか1項に記載の電極配線基板と、前記電極配線基板に対向する電極を有する表示装置。
  8. 請求項1から6のいずれか1項に記載の電極配線基板と、前記電極配線基板に対向する対向基板と、前記電極配線基板および前記対向基板に挟まれた液晶層とを有する、液晶表示装置。
JP2003327181A 2003-09-19 2003-09-19 電極配線基板および表示装置 Expired - Fee Related JP4178090B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003327181A JP4178090B2 (ja) 2003-09-19 2003-09-19 電極配線基板および表示装置
TW093127195A TW200521590A (en) 2003-09-19 2004-09-08 Electrode wiring substrate and display device
EP20040816206 EP1667090B1 (en) 2003-09-19 2004-09-16 Electrode wiring substrate and display device
US10/543,271 US7352426B2 (en) 2003-09-19 2004-09-16 Electrode-wiring substrate and display device
KR1020057008851A KR100728853B1 (ko) 2003-09-19 2004-09-16 전극배선기판 및 표시장치
PCT/JP2004/013535 WO2005029450A1 (ja) 2003-09-19 2004-09-16 電極配線基板および表示装置
CNB2004800015213A CN100354733C (zh) 2003-09-19 2004-09-16 电极布线基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327181A JP4178090B2 (ja) 2003-09-19 2003-09-19 電極配線基板および表示装置

Publications (2)

Publication Number Publication Date
JP2005091962A JP2005091962A (ja) 2005-04-07
JP4178090B2 true JP4178090B2 (ja) 2008-11-12

Family

ID=34372860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327181A Expired - Fee Related JP4178090B2 (ja) 2003-09-19 2003-09-19 電極配線基板および表示装置

Country Status (7)

Country Link
US (1) US7352426B2 (ja)
EP (1) EP1667090B1 (ja)
JP (1) JP4178090B2 (ja)
KR (1) KR100728853B1 (ja)
CN (1) CN100354733C (ja)
TW (1) TW200521590A (ja)
WO (1) WO2005029450A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
JP5175433B2 (ja) * 2005-09-22 2013-04-03 京セラ株式会社 画像表示装置
JP4940642B2 (ja) * 2005-12-05 2012-05-30 カシオ計算機株式会社 液晶表示装置の配線パターン
JP2007219046A (ja) * 2006-02-15 2007-08-30 Epson Imaging Devices Corp 液晶表示パネル
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR101274037B1 (ko) 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101249984B1 (ko) * 2007-02-08 2013-04-01 삼성디스플레이 주식회사 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의제조 방법
RU2453881C1 (ru) * 2008-05-16 2012-06-20 Шарп Кабусики Кайся Подложка с активной матрицей, устройство отображения, способ проверки подложки с активной матрицей и способ проверки устройства отображения
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
RU2475866C2 (ru) * 2008-07-23 2013-02-20 Шарп Кабусики Кайся Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства
JP5084698B2 (ja) * 2008-10-29 2012-11-28 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
JP5473456B2 (ja) * 2009-07-29 2014-04-16 京セラ株式会社 静電容量方式のタッチパネル、およびこれを備えた表示装置
US20120119216A1 (en) * 2009-07-31 2012-05-17 Tadahiro Ohmi Semiconductor Device, Method of Manufacturing A Semiconductor Device, and Display Device
JP5442763B2 (ja) 2009-11-18 2014-03-12 シャープ株式会社 配線基板及び表示装置
WO2012157720A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶パネル、液晶表示装置
WO2012157536A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 表示装置
CN103718231B (zh) * 2011-08-09 2018-09-14 夏普株式会社 显示装置
WO2013080520A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 表示装置
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2013146216A1 (ja) 2012-03-27 2013-10-03 シャープ株式会社 半導体装置、半導体装置の製造方法および表示装置
WO2013161661A1 (ja) * 2012-04-25 2013-10-31 シャープ株式会社 マトリクス基板及び表示装置
KR101903568B1 (ko) 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US9690149B2 (en) * 2013-09-09 2017-06-27 Sharp Kabushiki Kaisha Active matrix substrate and display device
WO2015092944A1 (ja) 2013-12-19 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
KR102160088B1 (ko) * 2013-12-30 2020-09-25 엘지디스플레이 주식회사 디스플레이패널
CN104977740A (zh) * 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN105118822B (zh) * 2015-08-26 2018-01-23 上海中航光电子有限公司 换线结构
KR102593485B1 (ko) 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
CN107390941B (zh) * 2017-08-17 2021-01-29 京东方科技集团股份有限公司 触控基板、触控面板、显示基板、显示面板和显示装置
WO2019187156A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN108573968B (zh) * 2018-05-10 2020-04-07 北京华大九天软件有限公司 一种基于椭圆轨道的孔内源极栅极交替布线方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181154A (ja) 1991-12-27 1993-07-23 Matsushita Electric Ind Co Ltd 液晶パネルと駆動方法
JPH0611721A (ja) 1992-06-26 1994-01-21 Sharp Corp 液晶パネルの実装構造および実装方法
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3276557B2 (ja) * 1996-05-23 2002-04-22 三菱電機株式会社 液晶表示装置
KR100243914B1 (ko) * 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
US6295109B1 (en) * 1997-12-26 2001-09-25 Sharp Kabushiki Kaisha LCD with plurality of pixels having reflective and transmissive regions
JP3377447B2 (ja) 1998-03-05 2003-02-17 シャープ株式会社 液晶表示パネル及びその製造方法
JP3186700B2 (ja) * 1998-06-24 2001-07-11 日本電気株式会社 半導体装置及びその製造方法
JP2001053702A (ja) 1999-08-11 2001-02-23 Sony Corp データ伝送方法及びデータ伝送装置
JP2001142093A (ja) * 1999-11-11 2001-05-25 Nec Corp 液晶表示装置用アクティブマトリクス基板およびその製造方法
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
JP2002207221A (ja) 2001-01-11 2002-07-26 Seiko Epson Corp 液晶表示装置
JP4772196B2 (ja) * 2001-03-19 2011-09-14 東芝モバイルディスプレイ株式会社 液晶表示装置及び画面表示応用装置
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP3687581B2 (ja) * 2001-08-31 2005-08-24 セイコーエプソン株式会社 液晶パネル、その製造方法および電子機器
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP3962800B2 (ja) * 2001-11-29 2007-08-22 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100463602B1 (ko) * 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
JP4006284B2 (ja) 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
KR20050086699A (ko) 2005-08-30
US7352426B2 (en) 2008-04-01
CN1717710A (zh) 2006-01-04
WO2005029450A1 (ja) 2005-03-31
TW200521590A (en) 2005-07-01
EP1667090B1 (en) 2015-05-06
EP1667090A4 (en) 2009-08-05
KR100728853B1 (ko) 2007-06-15
EP1667090A1 (en) 2006-06-07
JP2005091962A (ja) 2005-04-07
CN100354733C (zh) 2007-12-12
TWI294549B (ja) 2008-03-11
US20060138461A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4178090B2 (ja) 電極配線基板および表示装置
JP4911169B2 (ja) アレイ基板及び表示装置
JP5239368B2 (ja) アレイ基板および表示装置
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
KR20190035993A (ko) 표시패널
JP5220918B2 (ja) 表示装置
US8531432B2 (en) Touch panel with built-in display device
KR20080015696A (ko) 액정 표시 장치
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
KR101302620B1 (ko) 박막트랜지스터 기판
JPH10339880A (ja) 液晶表示装置
KR20110130854A (ko) 액정 표시 장치 및 그의 제조 방법
JP2018138961A (ja) 液晶表示パネルおよび液晶表示装置
JP4293867B2 (ja) 画素の大型化に対応したips液晶ディスプレイ
JP2011100011A (ja) 表示装置
US8536576B2 (en) Array substrate and display device
JP2011164329A (ja) 電気光学表示パネル
JP2011017821A (ja) 液晶表示パネル及びその製造方法
WO2011104941A1 (ja) 表示パネルおよび表示装置
JP7274627B2 (ja) 表示装置
JP4946250B2 (ja) 液晶表示装置
JP4798094B2 (ja) 電気光学装置
KR20070076298A (ko) 액정 표시 장치
JP3658260B2 (ja) 液晶表示装置
JP7431793B2 (ja) アクティブマトリクス基板、および表示パネル

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees