KR100728853B1 - 전극배선기판 및 표시장치 - Google Patents

전극배선기판 및 표시장치 Download PDF

Info

Publication number
KR100728853B1
KR100728853B1 KR1020057008851A KR20057008851A KR100728853B1 KR 100728853 B1 KR100728853 B1 KR 100728853B1 KR 1020057008851 A KR1020057008851 A KR 1020057008851A KR 20057008851 A KR20057008851 A KR 20057008851A KR 100728853 B1 KR100728853 B1 KR 100728853B1
Authority
KR
South Korea
Prior art keywords
wiring
bypass
gate
source
electrode
Prior art date
Application number
KR1020057008851A
Other languages
English (en)
Other versions
KR20050086699A (ko
Inventor
다까오 아베
나오유끼 다나까
고히찌 사와다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050086699A publication Critical patent/KR20050086699A/ko
Application granted granted Critical
Publication of KR100728853B1 publication Critical patent/KR100728853B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

전극배선기판은, 게이트전극배선(105)의 게이트재료로 형성된 제 1 우회배선(108)과, 소스전극배선(106)의 소스재료로 형성된 제 2 우회배선(110)을 갖는다. 평면적으로 보아, 제 1 우회배선(108) 및 제 2 우회배선(110)은 서로 겹치는 일없이 교대로 배치된다. 제 2 우회배선(110)은, 제 1 콘택트홀(111)을 통해 게이트전극배선(105)과, 제 2 콘택트홀(113)을 통해 게이트전극단자(102)와 각각 도통된다.
전극배선기판, 게이트전극배선, 소스전극배선, 우회배선, 콘택트홀

Description

전극배선기판 및 표시장치{ELECTRODE WIRING SUBSTRATE AND DISPLAY DEVICE}
본 발명은 전극배선기판 및 표시장치에 관한 것이다. 전극배선기판으로는 예를 들어 TFT(박막트랜지스터)기판을 들 수 있으며, 표시장치로는 예를 들어 액정표시장치를 들 수 있다.
인간-기계 인터페이스(Man-machine interface)인 표시장치는, 종래 사용되어왔던 브라운관(CRT) 디스플레이에서, 박형, 공간절약, 경량, 저소비전력 등의 이점이 있는 평패널 디스플레이로의 전환이, 근래 급속히 진전되고 있다. 특히 디지털카메라, 휴대전화, PDA(Personal Digital Assistance) 등 모바일 용도의 모니터에 관해서는, 모두 평패널 디스플레이라 해도 과언이 아니다.
상기 용도에 이용되는 평패널로는, FED(전계방출 디스플레이), LCD(액정표시 디스플레이), EL(일렉트로루미네센스) 디스플레이의 3 종이 주된 것이다. 3 종의 디스플레이 각각은, 화소단위로 구동용 TFT를 갖는 액티브매트릭스 방식과, 구동용 소자를 갖지 않는 패시브매트릭스 방식이 있으나, 액티브매트릭스 방식이 화질이 우수한 점에서 일본 국내에서는 액티브매트릭스 방식이 주류를 이룬다.
상기 모바일 용도의 평패널 디스플레이 보급은 눈에 띄게 현저하며, 최근의 시장 요구는, 패널화면표시의 대형화와 패널주변부의 프레임 협소화로 진행되는 경 향이다. 따라서 패널 외형치수와 화면 유효치수를 최대한 동일하게 하는 것이 요구되고 있다. 또 고 정밀화의 요구도 있어, 다수의 전극배선 형성이 요구되고 있다.
또한 평패널 디스플레이, 특히 휴대전화의 디스플레이에 대한 최근의 시장 요구로서, 표시화면을 외형 중앙에 배치하는 것이 요구되고 있다. 그러나 통상은, 표시화면의 주변 4 변 중, 게이트전극단자와 소스전극단자를 각각 한 변의 테두리에 배치하여, 계 2 변의 테두리를 단자영역으로 하고 있다. 따라서 상기 2 변의 테두리를 단자영역을 할 경우, 표시화면의 중앙이 좌우 어느 한쪽으로 치우치므로, 좌우 테두리영역을 점유하지 않고, 상하의 한 변 테두리에만 게이트전극단자와 소스전극단자를 병렬 배치함으로써, 화면 중앙배치를 실현한다.
이에 대응하여, 다수 형성되는 전극배선을, 표시화면의 한 변 테두리에 배치된 입력신호 단자로 우회시키면서, 제조수율이 높은 표시장치를 제조하는데는 일정 크기의 주변영역이 필요하므로, 이 주변영역의 크기 축소가 중대한 과제이다. 그러나 다수의 전극배선 영역을 작게 하면 배선간 피치가 좁아지므로, 수율이 저하되는 문제가 있다. 특히 COG(Chip On Glass) 기종에 있어서, 원가저감을 위한 칩 소형화에 따라, 실장부의 배선피치를 더욱 좁게 할 필요가 있으므로 수율은 더욱 악화된다. 단, 주변영역에 구동기를 내장시키는 구동기 통합(Driver monolithic)의 경우에는, 표시화면의 한 변 테두리에 단자를 집중시킬 필요가 없으므로, 이와 같은 문제는 발생하지 않는다.
이 문제점을 해결하기 위한 액정표시장치가, 예를 들어 일특허 제 3276557호 공보에 개시되었다. 일특허 제 3276557호 공보의 액정표시장치는, 도전패턴의 일부가 콘택트홀을 통해 층이 달라지는 도전패턴으로 변환되어, 다른 도전패턴과 층간절연막을 개재하고 겹치도록 배치된 2 층 이상의 다층배선이다. 구체적으로는, 게이트전극배선과 게이트전극단자를 접속하는 도전패턴으로서, 게이트재료로 이루어지는 통상의 제 1 도전패턴만이 아닌, 층간절연막을 개재하고 소스재료로 이루어지는 제 2 도전패턴을 제 1 도전패턴 상에 형성하여, 도전패턴을 2 층 구조로 한다. 또 콘택트홀을 통해 게이트전극배선 및 게이트전극단자와 제 2 도전패턴을 서로 도통시켜, 제 1 및 제 2 도전패턴을 서로 변환시킨다.
도 7, 8 및 9를 참조하면서, 일특허 제 3276557호 공보의 액정표시장치를 보다 구체적으로 설명한다. 도 7은 일특허 제 3276557호 공보에 개시된 도전패턴을 나타내는 부분평면도이며, 도 8은 도 7의 A-B선 단면도이고, 도 9는 도전패턴 변환부의 단면도이다.
도 7에 있어서, 201은 화상표시부, 202는 게이트(주사전극)측 단자, 203은 소스(신호전극)측 단자, 204는 도전패턴 변환부, 205는 게이트전극배선, 206은 소스전극배선이다. 도 8에서 207은 유리기판, 208은 게이트메탈 도전패턴, 209는 층간절연층, 210은 소스메탈 도전패턴이며, 게이트메탈 도전패턴(208)과 소스메탈 도전패턴(210)은, 층간절연막(209)을 개재하고 2 층구조로 배치된다. 게이트메탈 도전패턴(208)은 TFT(Thin Film Transistor) 배열기판의 게이트배선 형성공정 시에 게이트전극배선(205)과 동시에 패터닝되며, 소스메탈 도전패턴(210)은 TFT 배열기판의 소스배선 형성공정 시에 소스전극배선(206)과 동시에 패터닝된다.
도 9에 있어서, 211은 콘택트홀(도전패턴변환부(204))을 나타낸다. 콘택트홀(211)을 형성함으로써, 게이트메탈 도전패턴(208)과 소스메탈 도전패턴(210)을 중복 배치할 수 있으므로, 2 개의 도전패턴을 1 개의 면적에 배치할 수 있다. 이 경우, 게이트전극배선으로부터 게이트측 단자로 우회 배선된 우회배선부에서는, 게이트메탈 도전패턴(208) 상에 층간절연층(209)을 개재하고 소스메탈 도전패턴(210)이 적층되므로, 통상의 게이트메탈 도전패턴만을 배치한 경우와 비교하면, 우회배선부(주변영역 해당부)를 약 1/2로 축소할 수 있다. 즉 주변영역 해당부의 대폭적인 치수축소가 가능해진다.
한편, 최근의 상기 모바일용 모니터로는, 반사형 액정표시장치나, 반사모드와 투과모드 양쪽에서 표시 가능한 양용형 액정표시장치가 주류를 이루고 있다. 특히 반사모드와 투과모드 양쪽에서 표시 가능한 양용형 액정표시장치는, 주위광이 밝은 환경하에서의 반사모드에 의한 표시인식 향상과, 주위광이 어두운 환경하에서의 투과모드에 의한 표시인식 향상의 양 특성을 겸비하여, 주위광이 아무리 밝아도 화상은 선명하게 표시되므로, 시장에서도 가장 수요가 높은 표시장치의 하나이다. 상기 양용형 액정표시장치로서, 예를 들어 일특허 제 3377447호 공보에 개시된 액정표시패널을 들 수 있다. 이 액정표시패널의 화소전극은, 서로 전기적으로 접속된, 광투과 효율이 높은 제 1 도전층(투명도전막)과 광반사 효율이 높은 제 2 도전층(반사도전막)을 동일 화소영역 내에 가지며, 제 1 도전층과 제 2 도전층이 예를 들어 유기수지로 이루어지는 절연층을 개재하고 서로 별도의 층으로 형성된다.
일특허 제 3276557호 공보의 액정표시장치는, 우회배선부가, 게이트메탈 도 전패턴(208) 바로 위에, 층간절연층(209)을 개재하고 소스메탈 도전패턴(210)이 적층되는 구조이므로, 이하의 제조수율 상의 3 가지 문제가 발생한다. 첫째로, 양 도전패턴(208, 210) 사이에 층간절연층(209)이 개재되므로, 양 도전패턴(208, 210) 사이에 끼인 층간절연층(209)의 용량(이하 상호 용량이라고도 함)이 관여하는 문제가 발생하여 표시품질에 악영향을 끼치는 것을 생각할 수 있다. 예를 들어 층간절연층(209)의 용량이 영향을 끼침으로써, 신호의 지연이 발생하여 표시품질 불량으로 된다. 또 임피던스가 증가하므로 모바일 용도에서는 치명적이라도 할 수 있는 소비전력의 악화를 초래한다.
둘째로, 층간절연층(209)을 정전기 파괴시키는 불량이 발생할 우려가 있다. 정전기파괴 불량이 발생한 배선은, 화상표시부의 게이트전극라인 불량이 발생하여 수율저하로 이어진다.
셋째로, 게이트메탈 도전패턴(208)＼층간절연층(209)＼소스메탈 도전패턴(210) 적층부와, 서로 인접하는 적층부 사이에 개재하는 층간절연층(209a)의 단차가 커진다. 일특허 제 3377447호 공보의 액정표시패널이 갖는 절연층은, 유기수지를 도포한 후, 막두께 분포를 균일하게 하기 위해 스핀코팅으로 회전시켜 형성한다. 그러나 우회배선부의 단차를 기점으로, 수지막이 방사상으로 불균일해지는 불량이 발생한다. 우회배선부의 단차가 커짐으로써 이 불량의 발생률이 높아져, 결과적으로 제조수율이 저하된다.
본 발명의 목적의 하나는, 표시장치에 있어서, 화면 중앙배치 및 주변영역의 치수축소를 실현함과 더불어 제조수율의 향상을 도모하는 것이다.
본 발명의 전극배선기판은, 게이트메탈 도전패턴(208) 바로 위에 층간절연층(209)을 개재하고 소스메탈 도전패턴(210)이 적층되는 것이 아닌, 게이트메탈 도전패턴과 소스메탈 도전패턴이 평면적으로 보아 교대로 배치되므로, 양 도전패턴의 상호 영향을 없앨 수 있다. 이로써 일특허 제 3276557호 공보와 마찬가지로, 화면 중앙배치 및 주변영역의 치수축소를 실현할 수 있다. 또 본 발명에 의하면, 제조상의 수율을 향상시킬 수 있다.
본 발명의 전극배선기판은, 절연성기판 상에 형성된 복수 개의 게이트전극배선과, 상기 복수 개의 게이트전극배선과 각각 교차하는 복수 개의 소스전극배선과, 상기 복수 개의 게이트전극배선과 상기 복수 개의 소스전극배선을 전기적으로 절연시키는 절연층과, 상기 복수 개의 게이트전극배선 및 상기 복수 개의 소스전극배선의 각 교점 근방에 배치된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선으로 각각 신호를 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선시키는 복수 개의 게이트 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선을 구비하는 전극배선기판에 있어서, 상기 복수 개의 게이트 우회배선 및/또는 상기 복수 개의 소스 우회배선은, 상기 게이트전극배선의 게이트재료로 형성된 제 1 우회배선과, 상기 절연층에 의해 상기 제 1 우회배선과 전기적으로 절연되며, 또 상기 소스전극배선의 소스재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은 서로 중복되는 일없이 교대로 배치되고, 상기 절연층은, 상기 제 1 우회배선 또는 상기 제 2 우회배선과, 상기 게이트전극배선 또는 상기 소스전극배선을 전기적으로 접속하기 위한 제 1 접속공, 및 상기 제 1 우회배선 또는 상기 제 2 우회배선과, 상기 게이트전극단자 또는 상기 소스전극단자를 전기적으로 접속하기 위한 제 2 접속공을 적어도 1 조 구비한다.
본 발명의 전극배선기판은, 게이트전극이 반도체층(활성층) 아래 배치된 보텀게이트(bottom gate)형(역 스태거형) TFT배열기판만이 아닌, 게이트전극이 반도체층(활성층) 위에 배치된 톱게이트형(스태거형) TFT배열기판도 포함한다. 또 상기 교대배선을 채용하는 패턴은, 게이트 우회배선만이 아닌 소스 우회배선에 대해서도 효과적이다. 따라서 본 발명의 전극배선기판은, 하기 (1)∼(4)의 4 가지 양상을 포함한다. 여기서 (1) 및 (2)는 보텀게이트형 TFT배열기판의 양상이며, (3) 및 (4)는 톱게이트형 TFT배열기판의 양상이다.
(1) 절연성기판 상에 형성된 복수 개의 게이트전극배선과, 상기 복수 개의 게이트전극배선을 피복하는 절연층과, 상기 절연층 상에 형성되며, 상기 복수 개의 게이트전극배선과 각각 교차하는 복수 개의 소스전극배선과, 상기 복수 개의 게이트전극배선 및 상기 복수 개의 소스전극배선의 각 교점 근방에 배치된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선에 신호를 각각 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선하는 복수 개의 게이트 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선을 구비하는 전극배선기판으로서, 상기 복수 개의 게이트 우회배선은, 상기 게이트전극배선의 게이트재료로 형성된 제 1 우회배선과 상기 제 1 우회배선을 피복하는 상기 절연층 상에 상기 소스전극배선의 소스재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은, 서로 겹치는 일없이(적층되는 일없이), 교대로 배치된다. 상기 게이트전극단자가 상기 게이트재료로 형성될 경우, 상기 절연층은 상기 제 2 우회배선과 상기 게이트전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 2 우회배선과 상기 게이트전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다. 이에 반해, 상기 게이트전극단자가 상기 소스재료로 형성될 경우, 상기 절연층은 상기 제 2 우회배선과 상기 게이트전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 1 우회배선과 상기 게이트전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다.
(2) 절연성기판 상에 형성된 복수 개의 게이트전극배선과, 상기 복수 개의 게이트전극배선을 피복하는 절연층과, 상기 절연층 상에 형성되며, 상기 복수 개의 게이트전극배선과 각각 교차하는 복수 개의 소스전극배선과, 상기 복수 개의 게이트전극배선과 상기 복수 개의 소스전극배선의 각 교점 근방에 배치된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선에 신호를 각각 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선하는 복수 개의 게이트 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선을 구비하는 전극배선기판으로서, 상기 복수 개의 소스 우회배선은, 상기 게이트전극배선의 게이트재료로 형성된 제 1 우회배선과, 상기 제 1 우회배선을 피복하는 상기 절연층 상에, 상기 소스전극배선의 소스재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은, 서로 겹치는 일없이(적층되는 일없이), 교대로 배치된다. 상기 소스전극단자가 상기 소스재료로 형성될 경우, 상기 절연층은 상기 제 1 우회배선과 상기 소스전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 1 우회배선과 상기 소스전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다. 이에 반해, 상기 소스전극단자가 상기 게이트재료로 형성될 경우, 상기 절연층은 상기 제 1 우회배선과 상기 소스전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 2 우회배선과 상기 소스전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다.
(3) 절연성기판 상에 형성된 복수 개의 소스전극배선과, 상기 복수 개의 소스전극배선을 피복하는 절연층과, 상기 절연층 상에 형성되며, 상기 복수 개의 소스전극배선과 각각 교차하는 복수 개의 게이트전극배선과, 상기 복수 개의 소스전극배선 및 상기 복수 개의 게이트전극배선의 각 교점 근방에 배치된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선에 신호를 각각 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선하는 복수 개의 게이트 우회배선을 구비하는 전극배선기판으로서, 상기 복수 개의 소스 우회배선은, 상기 소스전극배선의 소스재료로 형성된 제 1 우회배선과, 상기 제 1 우회배선을 피복하는 상기 절연층 상에, 상기 게이트전극배선의 게이트재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은, 서로 겹치는 일없이(적층되는 일없이), 교대로 배치된다. 상기 게이트전극단자가 상기 게이트재료로 형성될 경우, 상기 절연층은 상기 제 1 우회배선과 상기 게이트전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 1 우회배선과 상기 게이트전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다. 이에 반해, 상기 게이트전극단자가 상기 소스재료로 형성될 경우, 상기 절연층은 상기 제 1 우회배선과 상기 게이트전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 2 우회배선과 상기 게이트전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다.
(4) 절연성기판 상에 형성된 복수 개의 소스전극배선과, 상기 복수 개의 소스전극배선을 피복하는 절연층과, 상기 절연층 상에 형성되며, 상기 복수 개의 소스전극배선과 각각 교차하는 복수 개의 게이트전극배선과, 상기 복수 개의 소스전극배선 및 상기 복수 개의 게이트전극배선의 각 교점 근방에 배치된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선에 신호를 각각 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선하는 복수 개의 게이트 우회배선을 구비하는 전극배선기판으로서, 상기 복수 개의 소스 우회배선은, 상기 소스전극배선의 소스재료로 형성된 제 1 우회배선과, 상기 제 1 우회배선을 피복하는 상기 절연층 상에, 상기 게이트전극배선의 게이트재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은, 서로 겹치는 일없이(적층되는 일없이), 교대로 배치된다. 상기 소스전극단자가 상기 소스재료로 형성될 경우, 상기 절연층은 상기 제 2 우회배선과 상기 소스전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 2 우회배선과 상기 소스전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다. 이에 반해, 상기 소스전극단자가 상기 게이트재료로 형성될 경우, 상기 절연층은 상기 제 2 우회배선과 상기 소스전극배선을 전기적으로 접속시키기 위한 제 1 접속공, 및 상기 제 1 우회배선과 상기 소스전극단자를 전기적으로 접속시키기 위한 제 2 접속공을 적어도 1 조 갖는다.
게이트재료와 소스재료를 교대로 배선하는 도전패턴은, 상기 절연층에 형성된 접속공(콘택트홀)을 통해, 게이트재료와 소스재료를 도통시킴으로써, 게이트 우회배선 및/또는 소스 우회배선으로서 이용할 수 있다. 또한 게이트재료와 소스재료를 교대로 배선하는 도전패턴은, 예를 들어 TFT배열기판의 게이트전극 배선형성공정 또는 소스전극 배선형성공정에서 형성할 수 있다.
상기 화상표시부는 사각형상이며, 상기 게이트전극단자 및 상기 소스전극단자는, 상기 화상표시부의 어느 한 변 근방에 나열되어도 된다. 화상표시부의 어느 한 변 근방에 게이트전극단자 및 소스전극단자를 병렬 배치하고, 화상표시부 주변의 한 변에 신호입력을 집중시키는 화면 중앙배치와 같은, 주변영역의 크기축소가 요구되는 설계에 있어서, 상기 교대배선을 채용하는 것이 바람직하다.
본 발명에 의하면, 신호입력을 화상표시부의 한 변에 집중시키는 패널화면 중앙배치 설계에 있어서, 화상표시부 주변의 배선영역을 축소시킬 수 있으므로, 패널크기 축소를 실현하면서, 제조수율을 향상시킬 수 있다. 구체적으로는, 화상표시부에 복수 개 형성된 게이트배선과, 이 게이트배선과 교차하는 복수 개의 소스배선을 갖는 전극배선기판에 있어서, 주변부의 게이트단자 우회배선 영역을 축소하기 위해, 게이트재료와 소스재료를 교대로 배선함으로써 면적축소를 실현한다. 또 게이트 메탈간 면적과 소스 메탈간 면적을 충분히 확보할 수 있으므로, 수율저하를 방지한다. 또한 상기 게이트재료와 소스재료는, 절연층에 형성된 콘택트홀을 통해 접속됨으로써, 게이트재료와 소스재료를 게이트단자 우회배선으로서 사용할 수 있다.
상기 (1) 또는 (4)에 있어서, 상기 복수 개의 게이트 우회배선은 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 1 우회배선은 상기 절연층을 개재하고 상기 소스재료로 형성된 배선을 추가로 포함하며, 상기 복수 개의 게이트전극배선 각각은 상기 절연층에 형성된 동일 수의 접속공을 통해, 상기 게이트전극단자와 접속돼도 된다. 또 상기 복수 개의 게이트 우회배선은 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 2 우회배선은 상기 절연층을 개재하고 상기 게이트재료로 형성된 배선을 추가로 포함하며, 상기 복수 개의 게이트전극배선 각각은 상기 절연층에 형성된 동일 수의 접속공을 통해, 상기 게이트전극단자와 접속돼도 된다. 이로써 게이트전극배선과 게이트전극단자 사이에서, 복수의 게이트 우회배선 각각에 발생하는 접촉저항이 거의 동일해진다. 따라서 각 게이트 우회배선의 접촉저항을 균일하게 할 수 있으므로, 표시불균일의 발생이 억제되어 표시품질이 양호해진다.
상기 (2) 또는 (3)에 있어서, 상기 복수 개의 소스 우회배선은 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 1 우회배선은 상기 절연층을 개재하고 상기 소스재료로 형성된 배선을 추가로 포함하며, 상기 복수 개의 소스전극배선 각각은 상기 절연층에 형성된 동일 수의 접속공을 통해, 상기 소스전극단자와 접속돼도 된다. 또 상기 복수 개의 소스 우회배선은 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 2 우회배선은 상기 절연층을 개재하고 상기 게이트재료로 형성된 배선을 추가로 포함하며, 상기 복수 개의 소스전극배선 각각은 상기 절연층에 형성된 동일 수의 접속공을 통해, 상기 소스전극단자와 접속돼도 된다. 이로써 소스전극배선과 소스전극단자 사이에서, 복수의 소스 우회배선 각각에 발생하는 접촉저항이 거의 동일해진다. 따라서 각 소스 우회배선의 접촉저항을 균일하게 할 수 있으므로, 표시불균일의 발생이 억제되어 표시품질이 양호해진다.
본 발명의 표시장치는, 상기 교대배선을 채용한 패턴을 갖는 전극배선기판과, 상기 전극배선기판에 대향하는 전극을 갖는다. 전극배선기판과 대향전극 사이에는, 표시매체층이 개재한다. "표시매체층"이란, 서로 대향하는 전극간의 전위차에 의해 광투과율이 변조되는 층, 또는 서로 대향하는 전극간을 흐르는 전류에 의해 자체 발광하는 층이다. 표시매체층은 예를 들어, 액정층, 무기 또는 유기 EL층, 발광가스층, 전기영동층, 일렉트로크로믹층 등이다. 전극배선기판과, 이에 대향 배치되는 대향기판(또는 대향전극)을 구비하는 표시장치로는, 양 기판에 협지된 액정층을 갖는 액정표시장치가 주류를 이룬다. 그러나 본 발명의 표시장치는, 액정표시장치에 한정되지 않고, FED(Field Emission Display), PDP(Plasma Display Panel), 유기＼무기EL(organic＼inorganic electro luminescence), 일렉트로크로믹 표시장치에 적용할 수도 있다.
본 발명의 전극배선기판의 스위칭소자는, 박막트랜지스터(TFT)인 것이 바람직하지만, 이에 한정되지 않고 MIM(Metal Insulator Metal) 등의 2 단자소자라도 된다. 또 상기 교대배선은, 스위칭소자를 갖지 않는 패시브형 표시장치에 이용되는 전극배선기판에 적용할 수도 있다.
상기 화소전극은, 투과형의 투명도전막, 반사형의 반사도전막, 또는 투과모드와 반사모드 양쪽에서 표시 가능한 양용형의 투명도전막과 반사도전막으로 구성되는 것이 바람직하다.
도 1은 제 1 실시형태의 TFT기판을 모식적으로 나타내는 부분평면도.
도 2는 도 1 중의 A-B선 단면도.
도 3은 제 1 콘택트홀(111) 근방을 모식적으로 나타내는 단면도.
도 4의 (a), (b) 및 (c)는 도 1 중 A-B선에서의 제조공정을 모식적으로 나타내는 단면도.
도 5의 (a), (b) 및 (c)는 도 1 중의 도전패턴 변환부(111)에서의 제조공정을 모식적으로 나타내는 단면도.
도 6은 제 3 실시형태의 TFT기판을 모식적으로 나타내는 부분평면도.
도 7은 일특허 제 3276557호 공보에 개시된 도전패턴을 나타내는 부분평면도.
도 8은 도 7의 A-B선 단면도.
도 9는 일특허 제 3276557호 공보에 개시된 도전패턴 변환부의 단면도.
이하, 도면을 참조하면서 본 발명에 의한 실시형태를 설명한다. 이하의 실시형태에서는, 전극배선기판으로서 보텀게이트형 TFT배열기판을 예로 하여, 게이트 우회배선에 교대배선을 채용한 경우에 대해 설명하지만, 본 발명은 이하의 실시형태에 한정되지 않는다.
(제 1 실시형태)
도 1은 제 1 실시형태의 TFT기판을 모식적으로 나타내는 부분평면도이며, 도 2는 도 1 중의 A-B선 단면도이다. 본 실시형태의 TFT기판은, 투명절연성기판(107) 상에 형성된 복수 개의 게이트전극배선(105)과, 복수 개의 게이트전극배선(105)을 피복하는 절연층(109)과, 절연층(109) 상에 형성되며 복수 개의 게이트전극배선(105)과 각각 교차하는 복수 개의 소스전극배선(106)과, 복수 개의 게이트전극배선(105) 및 복수 개 소스전극배선(106)의 각 교점 근방에 배치된 복수의 TFT(도시 생략)와, 복수의 TFT 각각에 접속된 복수의 화소전극(101)으로 구성되는 화상표시부(100)와, 화상표시부(100) 주변(도 1에서는 화상표시부(100) 하방)에 배치되며, 복수 개의 게이트전극배선(105)에 신호를 각각 입력하기 위한 복수의 게이트전극단자 (102)와, 화상표시부(100)의 주변에 배치되며, 복수 개의 소스전극배선(106)에 신호를 각각 입력하기 위한 복수의 소스전극단자(103)(도 1에서는 화상표시부(100) 하방)와, 화상표시부(100)의 주변(도 1에서는 화상표시부(100) 좌측 및 하방)에 배치되며, 복수 개의 게이트전극배선(105)을 각각 복수의 게이트전극단자(102)로 우회 배선하는 복수 개의 게이트 우회배선(108, 110)과, 화상표시부(100) 주변(도 1에서는 화상표시부(100) 하방)에 배치되며, 복수 개의 소스전극배선(106)을 각각 복수의 소스전극단자(103)로 우회 배선하는 복수 개의 소스 우회배선(112)을 구비한다.
복수의 화소전극(101)으로 이루어지는 화상표시부(100)는 사각형이며, 게이트전극단자(102) 및 소스전극단자(103)는, 화상표시부(100)의 어느 한 변(본 실시형태에서는 아래쪽 변) 근방에 나열된다. 이와 같이 화상표시부(100)의 어느 한 변 근방에 양 단자(102, 103)를 나열함으로써, 화상표시부(100)의 좌우 테두리영역이 양 단자(102, 103)로 점유되지 않고, 표시화면의 중앙이 좌우 어느 한쪽으로 치우치는 것을 막을 수 있다. 즉 화면 중앙배치를 실현할 수 있다.
복수 개의 게이트 우회배선(108, 110)은, 게이트전극배선(105)의 게이트재료로 형성된 제 1 우회배선(108)과, 제 1 우회배선(108)을 피복하는 절연층(109) 상에, 소스전극배선(106)의 소스재료로 형성된 제 2 우회배선(110)으로 구성된다. 또 도 2에 나타내는 바와 같이 평면적으로 보아, 제 1 우회배선(108) 및 제 2 우회배선(110)은 서로 중복되는 일없이 교대로 배치된다. 절연층(109) 상에 형성된 제 2 우회배선(110)은, 절연층(109)에 형성된 제 1 및 제 2 콘택트홀(111, 113)을 통 해, 게이트전극배선(105) 및 게이트전극단자(102)와 각각 도통된다. 도 3은 제 1 콘택트홀(111) 근방을 모식적으로 나타내는 단면도이다. 도 3에 나타내는 바와 같이, 게이트전극배선(105)은 제 1 콘택트홀(111)을 통해, 층이 다른 도전패턴(110)으로 변환되므로, 이하에서는 콘택트홀(111, 113)을 도전패턴 변환부로도 칭한다.
다음으로, 본 실시형태의 TFT기판 제조공정을 도 4 및 도 5를 참조하면서 설명한다. 도 4의 (a), (b) 및 (c)는 도 1 중의 A-B선에서의 제조공정을 모식적으로 나타내는 단면도이며, 도 5의 (a), (b) 및 (c)는 도 1 중의 도전패턴 변환부(111)에서의 제조공정을 모식적으로 나타내는 단면도이다.
우선 투명한 유리기판(107) 상에, 스퍼터링장치를 이용하여, 게이트재료로서 탄탈막(Ta)을 성막한다. 포토리소그래피 및 에칭 공정을 거쳐, 게이트패턴인 게이트 전극단자(102), 게이트전극배선(105) 및 게이트전극패턴(제 1 우회배선)(108)을 형성한다(도 4의 (a) 및 도 5의 (a) 참조). 여기서 게이트재료는, 원하는 버스라인 저항이 얻어지며, 후술하는 투명전극인 인듐주석산화물(Indium Tin Oxide; ITO)과의 접촉저항의 오믹특성이 양호해지는 재료이면 된다. 예를 들어 Ta, Al, Cr, Ti 또는 이들의 질화물적층막 등을 들 수 있다. 또 단일금속층에 한정되지 않고, 합금층 혹은 복수의 금속층으로 이루어지는 적층막을 사용해도 상관없다.
절연층(109)이 될 질화실리콘막(SiNx)과, 반도체층이 될 a-Si층 및 n+층을 성막한다. 그 후 반도체층의 포토리소그래피 및 에칭 공정을 거쳐, TFT트랜지스터의 심장부인 섬상패턴을 형성한다. 화상표시부(100) 이외의 영역에서의 반도체층은 모두 에칭한다. 그 후 포토리소그래피 및 에칭 공정을 거쳐, 절연층(109)에 제 1 및 제 2 콘택트홀(111 113)을 형성한다(도 5의 (b) 참조).
스퍼터링장치를 이용하여 소스용장구조로 되도록, 인듐주석산화물(Indium Tin Oxide; ITO), 이어서 탄탈막(Ta)을 성막한다. 그 후 소스탄탈의 포토리소그래피 및 에칭 공정, 그리고 ITO의 포토리소그래피 및 에칭 공정을 거쳐, 소스패턴인 소스전극단자(103), 소스전극배선(106) 및 소스전극패턴(제 2 우회배선)(110)을 형성한다(도 4의 (c) 및 도 5의 (c) 참조). 또 소스-드레인전극 패턴 및 투명한 화소전극(101)을 형성한다. 여기서 소스재료는 원하는 버스라인 저항이 얻어지는 재료이면 된다. 예를 들어 Ta, Al, Mo, Ti 또는 이들의 질화물 적층막 등을 들 수 있다. 또 소스/ITO 용장구조에 한정됨 없이 소스 단층이라도 된다.
소스레지스트 또는 소스메탈패턴을 마스크로, 드라이에칭장치를 사용하여, 화상표시부(100) 섬상패턴의 소스-드레인 분리부를 형성한다. 또한 보호용 절연막패턴(도시 생략)을 형성하여, 본 실시형태의 TFT기판이 완성된다.
여기서 고 개구율을 목적으로, 보호용 절연막패턴을 형성한 후에, 유기수지막 패턴을 형성하고, 이 유기수지막 상에, 화소전극-화소전극 간격을 한계까지 좁힌 상층 화소전극패턴을 형성해도 된다. 또 TFT 제조방법도 상기 방법에 한정되지 않고, 그 밖의 방법, 예를 들어 비정질실리콘 TFT 제조방법이나 폴리실리콘 TFT 제조방법 등이라도 상관없다.
이와 같이 게이트전극패턴(제 1 우회배선)(108)은, 투명한 유리기판(107) 상에, 게이트전극단자(102) 및 게이트전극배선(105)과 동시에 패턴 형성된다. 절연층(109)은, 게이트전극패턴(108)을 피복하도록 형성되며, 도전패턴 변환부로서 제 1 콘택트홀(111)을 형성한다. 소스전극패턴(110)(제 2 우회배선)은 절연층(109) 상에 형성되며, 소스전극단자(103) 및 소스전극배선(106)과 동시에 패턴 형성된다. 이 때 도 5의 (c)에 나타내는 바와 같이, 소스전극패턴(110)은, 제 1 콘택트홀(111)을 통해 게이트전극배선(105)과 도통된다. 그리고 도시하지는 않지만, 소스전극패턴(110)은 제 2 콘택트홀(113)을 통해 게이트전극단자(102)와도 도통된다.
도 4의 (c)에 나타내는 바와 같이, 게이트전극배선(105)과 게이트전극단자(102)를 접속하는 게이트 우회배선으로서, 게이트전극패턴(108)과 소스전극패턴(110)을, 평면적으로 보아 서로 겹치는 일없이 교대로 배선한다. 이로써 화상표시부(100)의 주변영역을 축소할 수 있다. 또 도전패턴의 라인＼면적 중, 게이트전극패턴(108)과 소스전극패턴(110)의 면적을 축소시켜도, 게이트메탈간 면적과 소스메탈간 면적을 충분히 확보할 수 있으므로, 제조상의 수율 향상을 도모할 수 있다. 그 결과 도전패턴 1 개당의 라인&면적(라인폭과 라인간 면적을 더한 길이) 축소가 가능해진다.
근래의 휴대전화용 모니터에 있어서, 화면 중앙배치 및 주변영역의 크기축소의 실현이 요구되고 있다. 여기에 그 실시예로서, 본 실시형태의 TFT기판을 이용하여 2.2인치 투과형 QCIF(Quarter Common Intermediate Format) 액정표시장치를 작성한다. 액정표시장치는 주지의 기술로 작성할 수 있다. 예를 들어 투명절연기판에 형성된 컬러필터 상에 투명전극과 배향막을 형성하여 컬러필터기판을 작성한다. 마찬가지로 배향막을 형성한 TFT기판과 컬러필터기판을 붙인 후, 액정 주입 및 봉입을 실시한다. 편광판을 접착시켜 구동용 IC 및 신호입력용 플랙시블케이블 을 실장한다. 단 액정표시장치의 작성방법은 이에 한정되는 것이 아니며, 본 실시형태에서 작성한 TFT기판을 이용하는 것이라면, 예를 들어 편광판이 필요 없는 모드, 배향막이 필요 없는 모드, 컬러필터레스 등이라도 물론 상관없다. 2.2인치 투과형 QCIF액정표시장치를 작성할 경우, 배선영역의 폭(화상표시부(100)로부터 기판단부까지의 최단거리이며, 도 1에서는 화상표시부(100) 좌측 영역의 폭이다)은 1.8mm가 되므로, 게이트 우회배선 1 개당 라인&면적은 8㎛라는 좁은 피치간격 설계로 된다.
상기 좁은 피치간격 설계를 실현하기 위해, A; 통상의 게이트재료만의 배선, B; 일특허 제 3276557호 공보에 개시된 게이트＼소스 2층 적층구조 배선, C; 본 실시형태의 게이트＼소스 교대배선의 3 패턴으로 게이트 우회배선을 형성하여, 액정패널모듈을 작성한다. 이들 액정패널모듈의 표시품질결과는 표 1에 나타내는 바와 같다.
Figure 112005025737294-pct00001
A의 패턴(게이트재료만의 배선)에서는, 주변영역의 크기축소에 수반해, 라인&면적이 한계 이상으로 줄어드는 결과가 된다. 면적이 극단적으로 좁아짐으로써, 게이트메탈-게이트메탈간에 누설되는 단락불량이 다른 패턴의 14 배로 증대하여 수율이 대폭으로 악화된다.
B의 패턴(일특허 제 3276557호 공보에 개시된 게이트＼소스 2층 적층구조 배선)에서는, 평면적으로 보아 게이트＼소스가 겹치므로, 상호 용량의 영향이 커진다. 따라서 신호의 지연이 발생하여, 화상표시부(100)의 게이트전극배선(105)을 따라, 줄무늬로 보이는 표시불균일이 발생하여 표시품질에 문제가 생긴다. 또 용량이 증대함에 따라 임피던스가 증가하여, 소비전력이 40% 증대했다. 또한 게이트＼소스의 2층 적층구조이므로, 절연층(109)을 정전기 파괴시키는 불량이 자주 발생했다.
C의 패턴(본 실시형태의 게이트＼소스 교대배선)에서는, 상기 A의 경우와 달리, 면적을 수축시키는 일없이 충분한 간격이 확보된다. 더욱이 상기 B의 경우와 달리 2 층으로 적층시키지 않으므로, 상기 A 나 B에서 보이는 바와 같은 문제는 발생하지 않았다. 또 특유의 문제도 보이지 않아, 양호한 표시품질이 얻어지며, 제조상 수율이 높은 투과형 액정표시장치를 실현할 수 있다.
게이트 우회배선의 게이트＼소스 교대배선에 대한 제조상의 우려사항으로서는, 게이트와 소스의 시트저항에 차이가 생기는 점, 및 게이트도전패턴(108)과 소스도전패턴(110)의 완성 선폭에 차이가 생기는 점을 들 수 있다. 따라서 게이트＼소스 교대로 배선저항이 달라지게 되어, 게이트 배선저항과 소스 배선저항의 저항차가 커짐에 따라, 충전률 차이가 커짐으로써 표시품질 불량이 발생할 가능성이 있다. 또 게이트와 소스의 포토얼라인먼트 차이에 의해, 게이트도전패턴(108)과 소스도전패턴(110)이 겹치는(가까워지는) 방향으로 형성될 가능성이 있으므로, 상호의 용량이 관여하여 표시품질 불량이 발생할 가능성이 있다.
그래서 이들 우려사항을 확인하기 위해, 시트저항과 선폭의 제조상 차이를 고려한 조건, 그리고 게이트도전패턴(108)과 소스도전패턴(110)을 가깝게 한 조건 하에서, 액정패널모듈을 작성했다. 액정패널모듈의 표시품질 결과는 표 2∼표 4에 나타내는 바와 같다. 여기서 하기의 게이트-소스 간격은, 게이트도전패턴(108)과 소스도전패턴(110)의, 평면적으로 본 간격이다.
(a) 게이트-소스 간격 1㎛
Figure 112005025737294-pct00002
(b) 게이트-소스 간격 0㎛(게이트와 소스 간격이 없어진 상태)
Figure 112005025737294-pct00003
(c) 게이트-소스 간격 -1㎛(게이트와 소스가 1㎛ 겹친 상태)
Figure 112005025737294-pct00004
표 2 및 표 3에 나타내는 바와 같이, 게이트-소스 간격이 0㎛ 이상 확보된다면, 시트저항 및 선폭의 불균일이 발생했다 하더라도, 표시품질에 문제는 없다. 표 2 및 표 3에 나타내는 바와 같이 게이트 및 소스 배선저항의 차이를 5㏀∼30㏀으로 제어하는 것은, 제조상 충분히 가능하다.
그러나 게이트-소스가 1㎛ 겹치면, 표 4에 나타내는 바와 같이, 게이트와 소스의 배선저항 차이가 적은 조건에서는 표시품질상 문제가 없으나, 배선저항의 불균일이 발생하여 게이트와 소스의 배선저항 차이가 커지면, 화상표시부(100)의 게이트전극배선(105)을 따라 줄무늬로 보이는 표시불균일이 발생하여, 표시품질에 문제가 있다. 따라서 제조상 차이에 의해 게이트-소스가 조금이라도 겹치게 되면, 표시품질에 문제가 생겨 수율을 악화시킨다.
여기서 선형 표시불균일은, 상기 B의 패턴(일특허 제 3276557호 공보에 개시된 게이트＼소스 2층 적층구조 배선)에서, 화상표시부(100)의 게이트전극배선(105)을 따라 줄무늬로 보이는 표시불균일과 동일한 현상이다. 더욱이 게이트-소스가 단면적으로 겹치게 되면, 절연층(109)을 정전기 파괴시키는 불량이 발생하게 된다.
따라서 제조상의 차이를 고려해도, 게이트-소스가 겹치지 않는 구조로 할 필요가 있다. 본 실시예의 라인&면적 8㎛라는 좁은 피치간격 설계에 있어서, C의 패턴(게이트＼소스 교대배선)을 채용하면, 제조상의 차이를 고려해도 게이트-소스가 겹치지 않는 구조로 되도록, 충분한 생산마진을 부여할 수 있다.
(제 2 실시형태)
제 1 실시형태에서는, 투과형의 액정표시장치를 나타냈다. 본 실시형태에서는, 최근의 모바일용 모니터로서, 시장에서도 가장 수요가 높은 표시장치의 하나가 되고 있는 양용형 액정표시장치, 즉 반사모드와 투과모드 양쪽에서 표시 가능한 표시장치에 대해 설명한다.
양용형 액정표시장치는, 제 1 실시형태의 투과형 액정표시장치와 거의 동일한 제조공정을 거쳐 제조된다. 단 보호용 절연막 패턴을 형성한 후, TFT공정을 종료하기까지가 제 1 실시형태의 경우와 다르다. 우선 보호용 절연막패턴을 형성한 후에, 포토리소그래피 공정에서 막 두께 분포를 균일화하기 위해, 스핀코터를 이용해 투명화소전극 상에 유기수지막을 도포하고, 반사영역이 될 부분에 완만한 요철형상을 형성한 뒤, 투과영역이 될 부분은 유기수지막을 제거하여 투명화소전극을 노출시킨다.
스퍼터링장치로, 몰리브덴(Mo) 및 알루미늄(Al)을 연속적으로 성막한 후, 포토리소그래피공정 및 에칭공정을 거쳐, 요철형상의 패턴 상에 반사전극패턴을 형성한다. 본 실시형태에서는, 반사전극으로서 알루미늄을 이용하지만, 이에 한정되지 않고 알루미늄계의 합금재료나 광반사효율이 높은 도전성 재료를 이용해도 상관없다. 또 알루미늄 바탕에 성막시키는 몰리브덴은, 알루미늄과 드레인ITO와의 전기부식 대책을 위한 배리어메탈이다. 전기부식(갈바닉 부식)을 막을 수 있는 도전성 재료라면, 몰리브덴에 한정되는 일없이, 또 반사전극 또는 투명전극에 전기부식이 일어나지 않는 재료를 이용하면 반사막만의 단층이라도 된다.
제 1 실시형태의 투과형 액정표시장치와 마찬가지로, 2.2인치 QCIF의 양용형 액정표시장치를 작성한다. 제 1 실시형태와 마찬가지로, 게이트 우회배선 1 개당 라인&면적은 8㎛라는 좁은 피치간격 설계이다.
또 제 1 실시형태와 마찬가지로, 상기 좁은 피치간격 설계를 실현하기 위해, A; 통상의 게이트재료만의 배선, B; 일특허 제 3276557호 공보에 개시된 게이트＼소스 2층 적층구조 배선, C; 본 실시형태의 게이트＼소스 교대배선의 3 패턴으로 게이트 우회배선을 형성하여, 액정패널모듈을 작성한다. 이들 액정패널모듈의 표시품질결과는 표 5에 나타내는 바와 같다.
Figure 112005025737294-pct00005
A의 패턴(게이트재료만의 배선)에서는, 제 1 실시형태와 마찬가지로, 면적이 극단적으로 좁아짐으로써, 게이트메탈-게이트메탈간에 누설되는 단락불량이 다른 패턴의 14 배로 증대하여 수율이 대폭으로 악화된다.
B의 패턴(일특허 제 3276557호 공보에 개시된 게이트＼소스 2층 적층구조 배선)에서는, 평면적으로 보아 게이트＼소스가 겹치므로, 제 1 실시형태와 마찬가지로, 가로나 세로의 선형 표시불균일의 발생, 소비전력 40% 증대, 및 정전기 파괴 불량이 자주 발생한다는 문제가 생긴다. 또한 2층 적층구조에 의해 절연층과 소스의 단차가 커지므로, 유기수지막이 방사상으로 불균일해지는 불량이 다발하여 수율을 더욱 악화시킨다.
C의 패턴(본 실시형태의 게이트＼소스 교대배선)에서는, 상기 A의 경우와 달리, 면적을 수축시키는 일없이 충분한 간격이 확보된다. 더욱이 상기 B의 경우와 달리 2 층으로 적층시키지 않으므로, 상기 A 나 B에서 보이는 바와 같은 문제는 발생하지 않았다. 또 특유의 문제도 보이지 않아, 양호한 표시품질이 얻어지며, 제조상 수율이 높은 투과형 액정표시장치를 실현할 수 있다.
제 1 및 제 2 실시형태에서는, 게이트 우회배선(108, 110)이 게이트＼소스 교대배선이지만, 게이트 우회배선 대신, 혹은 게이트 우회배선과 함께, 소스 우회배선(112)이 게이트＼소스 교대배선이라도 된다. 또 화소전극(101)은, 제 1 실시형태에서 나타낸 투과형이나 제 2 실시형태에서 나타낸 양용형만이 아닌, 반사형이라도 된다.
본 발명에 의한 교대배선은, 게이트메탈 도전패턴과 소스메탈 도전패턴이 교대로 배선되면서, 제조상 차이를 고려하여 게이트메탈 도전패턴의 바로 위에 절연층을 개재하고 소스메탈 도전패턴이 적층되지 않는다. 본 발명에 의한 교대배선의 채용에 의하면, 화상표시부 주변의 배선영역 크기 축소를 실현하면서 또한 다음과 같은 효과가 있다. 첫째로, 상호 용량의 영향은 발생하지 않아 양호한 표시품질을 얻을 수 있다. 또 상기 실시예의 교대배선에서는 적층배선과 비교해, 소비전력 40% 저감을 실현할 수 있음을 확인했다.
둘째로, 절연층을 정전기 파괴시키는 불량이 발생하지 않는다. 그 결과 제조수율의 향상을 도모할 수 있다.
셋째로, 게이트메탈 도전패턴＼절연층＼소스메탈 도전패턴 적층에 의한 단차가 적층배선에 비해 대폭으로 개선된다. 그 결과 반사형 기종 및 반사＼투과 양용형 기종에 있어서, 우회배선을 기점으로 하는 방사상 불균일 불량이 발생하지 않아, 제조수율의 향상을 도모할 수 있다.
넷째로, 게이트＼소스 교대배선으로 하면, 게이트메탈간 면적과 소스메탈간 면적을 충분히 확보할 수 있으므로, 단락불량률을 대폭으로 저감할 수 있어, 제조수율의 향상을 도모할 수 있다.
또한, 상기 실시예에서 나타낸 화면 중앙배치 및 주변영역의 크기 축소가 요구되는 최근의 휴대전화 용도에 한정됨 없이, 주변영역의 크기 축소를 요구하지 않는, 바꾸어 말하면 비교적 광범위한 주변영역이 확보 가능한 종래의 모바일이나 다른 모니터에 대해서도, 본 발명의 게이트＼소스 교대배선을 채용하면, 단락불량률을 보다 대폭으로 저감할 수 있어 제조수율의 더 큰 향상을 도모할 수 있다.
(제 3 실시형태)
도 6은 제 3 실시형태의 TFT기판을 모식적으로 나타내는 부분평면도이다. 여기서 도 6에 있어서 제 1 실시형태의 TFT기판 구성요소와 실질적으로 동일 기능을 갖는 구성요소를 동일 참조부호로 나타내고 그 설명을 생략한다.
도 1에 나타내는 TFT기판에서 제 2 우회배선(소스전극패턴)(110)은, 제 1 콘택트홀(111)을 통해 게이트전극배선(105)과 도통되며, 제 2 콘택트홀(113)을 통해 게이트전극단자(102)와 도통되므로, 게이트전극배선(105)과 게이트전극단자(102)간에, 2 개소의 도전패턴 변환부(111, 113)에서 접촉저항이 발생한다. 이에 반해 제 1 우회배선(게이트전극패턴)(108)은 소스메탈과 접촉하지 않으므로, 게이트전극배선(105)과 게이트전극단자(102)간에 접촉저항이 발생하지 않는다. 따라서 제 1 우회배선(108)과 제 2 우회배선(110)간에 저항차이가 발생하게 되므로, 선형 불균일 등의 표시품질 불량이 발생할 우려가 있다.
본 실시형태에서 제 1 우회배선(108)은, 절연층(109)을 개재하고, 소스재료로 형성된 배선(120)을 추가로 포함한다. 배선(120)은, 제 1 우회배선(108), 게이트전극배선(105) 및 게이트전극단자(102)를 피복하는 절연층(109) 상에 형성되므로, 절연층(109)에 형성된 콘택트홀(121, 122)을 개재하고 제 1 우회배선(108) 및 게이트전극배선(105)을 도통시킨다. 즉 게이트전극배선(105)과 게이트전극단자(102)의 제 1 우회배선(108)을 개재시킨 접속에 있어서, 2 개소의 도전패턴 변환부(121, 122)에서 접촉저항이 발생한다.
이와 같이, 복수의 게이트전극배선(105) 각각은, 절연층(109)에 형성된 동일 수(2 개소)의 콘택트홀을 통해 게이트전극단자(102)와 접속되므로, 제 1 우회배선(108)과 제 2 우회배선(110) 사이에 발생하는 저항차를 축소시킬 수 있다. 따라서 선형 불균일 등의 표시품질 불량 발생을 억제할 수 있다.
또 배선(120)은 게이트전극배선(105) 쪽에 형성되지만, 게이트전극단자(102) 쪽에 형성돼도 된다. 단 인접하는 제 2 우회배선(110)과의 단락불량을 막기 위해, 충분한 선간 피치를 확보하여 배선(120)을 배치하는 것이 바람직하다.
본 발명에 의하면, 표시장치에 있어서 화면 중앙배치 및 주변영역의 크기 축소를 실현함과 더불어, 제조상 수율의 향상을 도모할 수 있다.
이상, 본 발명의 실시형태에 대해 설명했으나, 본 발명의 기술적 범위는 상기 실시형태에 기재한 범위에 한정되지 않는다. 상기 실시형태는 예시이며, 이들 각 구성요소를 여러 가지로 변경한 변경예가 가능한 점, 또 그러한 변경예도 본 발명의 기술적 범위에 속하는 점은 당업자에게 이해되는 부분일 것이다.
2003년 9월 19일 출원된 일특원 2003-327181 명세서, 도면 및 특허청구의 범위에 개시된 내용은, 참조에 의해 그 모두가 본원 명세서에 포함된다.
본 발명의 전극배선기판은, 액정디스플레이, 전계방출 디스플레이, 유기 또는 무기 EL디스플레이, 일렉트로크로믹 디스플레이, 플라즈마 디스플레이 등에 적용할 수 있다.

Claims (8)

  1. 절연성기판 상에 형성된 복수 개의 게이트전극배선과, 상기 복수 개의 게이트전극배선과 각각 교차하는 복수 개의 소스전극배선과, 상기 복수 개의 게이트전극배선과 상기 복수 개의 소스전극배선을 전기적으로 절연시키는 절연층과, 상기 게이트전극배선 및 상기 소스전극배선에 접속된 복수의 스위칭소자와, 상기 복수의 스위칭소자 각각에 접속된 복수의 화소전극으로 구성되는 화상표시부와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선에 신호를 각각 입력하기 위한 복수의 게이트전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선에 신호를 각각 입력하기 위한 복수의 소스전극단자와, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 게이트전극배선을 각각 상기 복수의 게이트전극단자로 우회 배선하는 복수 개의 게이트 우회배선과, 상기 화상표시부의 주변에 배치되며 상기 복수 개의 소스전극배선을 각각 상기 복수의 소스전극단자로 우회 배선하는 복수 개의 소스 우회배선을 구비하는 전극배선기판에 있어서,
    상기 복수 개의 게이트 우회배선 및 상기 복수 개의 소스 우회배선 중 적어도 하나는, 상기 게이트전극배선의 게이트재료로 형성된 제 1 우회배선과, 상기 절연층에 의해 상기 제 1 우회배선과 전기적으로 절연되며, 또 상기 소스전극배선의 소스재료로 형성된 제 2 우회배선으로 구성되며, 평면적으로 보아 상기 제 1 우회배선 및 상기 제 2 우회배선은 서로 중복되는 일없이 교대로 배치되고,
    상기 절연층은, 상기 제 1 우회배선 또는 상기 제 2 우회배선과, 상기 게이트전극배선 또는 상기 소스전극배선을 전기적으로 접속하기 위한 제 1 접속공, 및 상기 제 1 우회배선 또는 상기 제 2 우회배선과, 상기 게이트전극단자 또는 상기 소스전극단자를 전기적으로 접속하기 위한 제 2 접속공을 적어도 1 조 구비하는 전극배선기판.
  2. 제 1 항에 있어서,
    상기 화상표시부는 사각형상이며, 상기 게이트전극단자 및 상기 소스전극단자는, 상기 화상표시부의 어느 한 변을 따라 나열되는, 전극배선기판.
  3. 제 1 항에 있어서,
    상기 스위칭소자는 박막트랜지스터인, 전극배선기판.
  4. 제 1 항에 있어서,
    상기 복수 개의 게이트 우회배선은, 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 1 우회배선과 상기 제 2 우회배선은, 상기 절연층을 개재하고, 상기 소스재료로 형성된 배선 또는 상기 게이트재료로 형성된 배선을 추가로 포함하고, 상기 복수 개의 게이트전극배선 각각은 상기 절연층에 형성된 동일 수의 접속공을 통해 상기 게이트전극단자와 접속되는, 전극배선기판.
  5. 제 1 항에 있어서,
    상기 복수 개의 소스 우회배선은, 상기 제 1 우회배선과 상기 제 2 우회배선으로 구성되며, 상기 제 1 우회배선 또는 상기 제 2 우회배선은, 상기 절연층을 개재하고, 상기 소스재료로 형성된 배선 또는 상기 게이트재료로 형성된 배선을 추가로 포함하고, 상기 복수 개의 소스전극배선 각각은, 상기 절연층에 형성된 동일 수의 접속공을 통해 상기 소스전극단자와 접속되는, 전극배선기판.
  6. 제 1 항에 있어서,
    상기 화소전극은, 투과형의 투명도전막, 반사형의 반사도전막, 또는 투과모드와 반사모드 양쪽에서 표시 가능한 양용형의 투명도전막과 반사도전막으로 구성되는, 전극배선기판.
  7. 제 1 항 기재의 전극배선기판과, 상기 전극배선기판에 대향하는 전극을 갖는 표시장치.
  8. 제 1 항 기재의 전극배선기판과, 상기 전극배선기판에 대향하는 대향기판과, 상기 전극배선기판 및 상기 대향기판 사이에 개재되는 액정층을 구비하는, 액정표시장치.
KR1020057008851A 2003-09-19 2004-09-16 전극배선기판 및 표시장치 KR100728853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00327181 2003-09-19
JP2003327181A JP4178090B2 (ja) 2003-09-19 2003-09-19 電極配線基板および表示装置

Publications (2)

Publication Number Publication Date
KR20050086699A KR20050086699A (ko) 2005-08-30
KR100728853B1 true KR100728853B1 (ko) 2007-06-15

Family

ID=34372860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008851A KR100728853B1 (ko) 2003-09-19 2004-09-16 전극배선기판 및 표시장치

Country Status (7)

Country Link
US (1) US7352426B2 (ko)
EP (1) EP1667090B1 (ko)
JP (1) JP4178090B2 (ko)
KR (1) KR100728853B1 (ko)
CN (1) CN100354733C (ko)
TW (1) TW200521590A (ko)
WO (1) WO2005029450A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
JP5175433B2 (ja) * 2005-09-22 2013-04-03 京セラ株式会社 画像表示装置
JP4940642B2 (ja) * 2005-12-05 2012-05-30 カシオ計算機株式会社 液晶表示装置の配線パターン
JP2007219046A (ja) * 2006-02-15 2007-08-30 Epson Imaging Devices Corp 液晶表示パネル
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR101274037B1 (ko) 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101249984B1 (ko) * 2007-02-08 2013-04-01 삼성디스플레이 주식회사 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의제조 방법
US8582068B2 (en) 2008-05-16 2013-11-12 Sharp Kabushiki Kaisha Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
BRPI0917025A2 (pt) 2008-07-23 2016-02-16 Sharp Kk substrato de matriz ativo, dispositivo de exibição, método para inspecionar o substrato de matriz ativa, e método para inspecionar o dispositivo de exibição
JP5084698B2 (ja) * 2008-10-29 2012-11-28 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
JP5473456B2 (ja) * 2009-07-29 2014-04-16 京セラ株式会社 静電容量方式のタッチパネル、およびこれを備えた表示装置
CN102473644A (zh) * 2009-07-31 2012-05-23 国立大学法人东北大学 半导体装置、半导体装置的制造方法、以及显示装置
JP5442763B2 (ja) 2009-11-18 2014-03-12 シャープ株式会社 配線基板及び表示装置
WO2012157536A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 表示装置
WO2012157720A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶パネル、液晶表示装置
JP5792817B2 (ja) * 2011-08-09 2015-10-14 シャープ株式会社 表示装置
WO2013080520A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 表示装置
KR101947163B1 (ko) 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2013146216A1 (ja) 2012-03-27 2013-10-03 シャープ株式会社 半導体装置、半導体装置の製造方法および表示装置
WO2013161661A1 (ja) * 2012-04-25 2013-10-31 シャープ株式会社 マトリクス基板及び表示装置
KR101903568B1 (ko) 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
US9298052B2 (en) * 2012-08-09 2016-03-29 Sharp Kabushiki Kaisha Display apparatus
CN104919514B (zh) * 2013-01-21 2017-06-09 夏普株式会社 有源矩阵基板和显示装置
CN105518770B (zh) * 2013-09-09 2018-05-15 夏普株式会社 有源矩阵基板和显示装置
WO2015092944A1 (ja) * 2013-12-19 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
KR102160088B1 (ko) * 2013-12-30 2020-09-25 엘지디스플레이 주식회사 디스플레이패널
CN104977740A (zh) * 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN105118822B (zh) * 2015-08-26 2018-01-23 上海中航光电子有限公司 换线结构
KR102593485B1 (ko) * 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
CN107390941B (zh) * 2017-08-17 2021-01-29 京东方科技集团股份有限公司 触控基板、触控面板、显示基板、显示面板和显示装置
WO2019187156A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN108573968B (zh) * 2018-05-10 2020-04-07 北京华大九天软件有限公司 一种基于椭圆轨道的孔内源极栅极交替布线方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20040008089A (ko) * 2002-07-17 2004-01-28 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181154A (ja) * 1991-12-27 1993-07-23 Matsushita Electric Ind Co Ltd 液晶パネルと駆動方法
JPH0611721A (ja) * 1992-06-26 1994-01-21 Sharp Corp 液晶パネルの実装構造および実装方法
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
KR100243914B1 (ko) * 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
JP3377447B2 (ja) 1998-03-05 2003-02-17 シャープ株式会社 液晶表示パネル及びその製造方法
US6295109B1 (en) * 1997-12-26 2001-09-25 Sharp Kabushiki Kaisha LCD with plurality of pixels having reflective and transmissive regions
JP3186700B2 (ja) * 1998-06-24 2001-07-11 日本電気株式会社 半導体装置及びその製造方法
JP2001053702A (ja) * 1999-08-11 2001-02-23 Sony Corp データ伝送方法及びデータ伝送装置
JP2001142093A (ja) * 1999-11-11 2001-05-25 Nec Corp 液晶表示装置用アクティブマトリクス基板およびその製造方法
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
JP2002207221A (ja) * 2001-01-11 2002-07-26 Seiko Epson Corp 液晶表示装置
JP4772196B2 (ja) * 2001-03-19 2011-09-14 東芝モバイルディスプレイ株式会社 液晶表示装置及び画面表示応用装置
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP3687581B2 (ja) * 2001-08-31 2005-08-24 セイコーエプソン株式会社 液晶パネル、その製造方法および電子機器
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP3962800B2 (ja) * 2001-11-29 2007-08-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100463602B1 (ko) * 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20040008089A (ko) * 2002-07-17 2004-01-28 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치

Also Published As

Publication number Publication date
EP1667090A1 (en) 2006-06-07
US7352426B2 (en) 2008-04-01
EP1667090A4 (en) 2009-08-05
CN100354733C (zh) 2007-12-12
US20060138461A1 (en) 2006-06-29
TW200521590A (en) 2005-07-01
WO2005029450A1 (ja) 2005-03-31
EP1667090B1 (en) 2015-05-06
JP4178090B2 (ja) 2008-11-12
JP2005091962A (ja) 2005-04-07
CN1717710A (zh) 2006-01-04
TWI294549B (ko) 2008-03-11
KR20050086699A (ko) 2005-08-30

Similar Documents

Publication Publication Date Title
KR100728853B1 (ko) 전극배선기판 및 표시장치
KR102587563B1 (ko) 표시패널
JP5239368B2 (ja) アレイ基板および表示装置
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
JP4911169B2 (ja) アレイ基板及び表示装置
JP4799952B2 (ja) 液晶表示装置
US6833890B2 (en) Liquid crystal display
US8395744B2 (en) Display device including dummy pixel region
US9798203B2 (en) Semiconductor device and display device
JP3789351B2 (ja) 反射型液晶表示装置及びその製造方法
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
WO2011007479A1 (ja) アクティブマトリクス基板およびアクティブマトリクス型表示装置
KR101302620B1 (ko) 박막트랜지스터 기판
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
JP2007192968A (ja) 液晶表示装置
JP2008064961A (ja) 配線構造、及び表示装置
WO2012090817A1 (ja) 表示装置およびその製造方法
KR101936368B1 (ko) 표시장치 및 그 제조방법
US20200321356A1 (en) Array substrate and display device
JP2011164329A (ja) 電気光学表示パネル
JP2011017821A (ja) 液晶表示パネル及びその製造方法
JP2012173621A (ja) アレイ基板、及び表示装置
KR100778354B1 (ko) 액정표시장치
JP2023087819A (ja) アクティブマトリクス基板、および表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee