KR101249984B1

KR101249984B1 - 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의제조 방법

Info

Publication number: KR101249984B1
Application number: KR1020070013365A
Authority: KR
Inventors: 양성훈; 김소운; 윤주애; 채종철; 신경주; 김연주; 윤수완
Original assignee: 삼성디스플레이 주식회사
Priority date: 2007-02-08
Filing date: 2007-02-08
Publication date: 2013-04-01
Also published as: KR20080074367A

Abstract

신호의 이동 경로를 복수 층으로 형성하여 이동 경로를 증가시킴으로써, 각각의 채널 간의 저항 편차를 조절할 수 있는 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법이 제공된다. 팬-아웃부는 절연 기판과, 절연 기판 상에 형성되고 패드와 연결된 제1 배선과, 제1 배선과 동일 층에 형성되고 박막 트랜지스터와 연결된 제2 배선과, 절연 기판 상의 상기 제1 배선 및 제2 배선과 다른 층에 형성된 저항 조절 패턴과, 절연 기판 상의 제1 배선, 제2 배선 및 저항 조절 패턴과 다른 층에 배치되며, 제1 배선 및 제2 배선과 저항 조절 패턴을 각각 연결하는 제1 우회 패턴 및 제2 우회 패턴을 포함하고, 저항 조절 패턴은 제1 및 제2 우회 패턴을 경유하여 제1 배선 및 제2 배선과 각각 연결된다.

팬-아웃부, 저항 편차, 저항 조절

Description

팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법 {Fan-out, thin film trasistor array substrate having the same and method of fabricating the same}

도 1은 본 발명의 제1 실시예에 따른 팬-아웃부를 포함하는 박막 트랜지스터 표시판의 평면도이다.

도 2a는 도 1의 박막 트랜지스터 표시판의 화소 영역인 A 영역을 확대한 배치도이다.

도 2b는 도 2a의 박막 트랜지스터 표시판을 IIb-IIb' 선으로 절개한 단면도이다.

도 3a는 도 1의 박막 트랜지스터 표시판의 게이트 선의 팬-아웃부인 B 영역을 확대한 평면도이다.

도 3b는 도 3a의 게이트 선의 팬-아웃부의 사시도 이다.

도 3c는 도 3a의 게이트 선의 팬-아웃부를 IIIc-IIIc' 선으로 절개한 단면도이다.

도 4a는 도 1의 박막 트랜지스터 표시판의 데이터 선의 팬-아웃부인 C 영역을 확대한 평면도이다.

도 4b는 도 4a의 데이터 선의 팬-아웃부의 사시도 이다.

도 4c는 도 4a의 데이터 선의 팬-아웃부를 IVc-IVc' 선으로 절개한 단면도이다.

도 5a는 본 발명의 제2 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이다.

도 5b는 도 5a의 팬-아웃부를 Vb-Vb' 선으로 절개한 단면도이다.

도 6a는 본 발명의 제3 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이다.

도 6b는 도 6a의 팬-아웃부에 포함된 저항 조절부의 사시도이다.

도 6c는 도 6a의 팬-아웃부에 포함된 저항 조절부의 의 분해 사시도이다.

도 6d는 도 6a의 팬-아웃부를 VId-VId' 선으로 절개한 단면도이다.

도 7a는 본 발명의 제4 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이다.

도 7b는 도 7a의 팬-아웃부에 포함된 저항 조절부의 사시도이다.

도 7c는 도 7a의 팬-아웃부에 포함된 저항 조절부의 분해 사시도이다.

도 7d는 도 7a의 팬-아웃부를 VIId-VIId' 선으로 절개한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

1: 박막 트랜지스터 표시판 10: 절연 기판

22: 게이트 전극 26: 게이트 선

29: 유지 전극 30: 게이트 절연막

40: 반도체층 55, 56: 저항성 접촉층

62: 데이터 선 65: 소스 전극

66: 드레인 전극 67: 드레인 전극 확장부

70: 보호막 76: 콘택홀

82: 화소 전극 100_a: 게이트 팬-아웃부

100_b: 데이터 팬-아웃부 101_a, 101_b: 저항 조절부

121_a, 121_b: 제1 배선 122_a, 122_b: 제2 배선

151_a, 151_b, 152_a, 152_b, 171_a, 171_b, 172_a, 172_b: 콘택홀

161_a, 161_b: 제1 우회 패턴 162_a, 162_b: 제2 우회 패턴

181_a, 181_b: 저항 조절 패턴 200, 300, 400: 팬-아웃부

201, 301, 401: 저항 조절부 221, 321, 421: 제1 배선

222, 322, 422: 제2 배선 261, 361, 461: 제1 우회 패턴

262, 362, 462: 제2 우회 패턴 281, 381, 481: 저항 조절 패턴

482: 제1 추가 저항 조절 패턴 483: 제2 추가 저항 조절 패턴

본 발명은 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 신호의 이동 경로를 복수 층으로 형성하여 이동 경로를 증가시킴으로써, 각각의 채널 간의 저항 편차를 조절할 수 있는 팬-아웃부, 그를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.

액정 표시 장치(Liquid Crystal Display : LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display : FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 영상을 표시하는 장치이다.

액정 표시 장치는 공통 전극을 포함하는 공통 전극 표시판과 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 표시판을 포함한다. 공통 전극 표시판과 박막 트랜지스터 표시판은 서로 대향하도록 배치되며, 두 표시판 사이에는 액정층이 개재된다. 이와 같은 액정 표시 장치는 두 표시판 사이에 전압을 인가하면 액정층의 액정 분자들이 재배열되면서 빛의 투과량을 조절하여 영상을 표시하게 된다.

이와 같은, 박막 트랜지스터 표시판의 가장자리 영역에는 게이트 선 또는 데이터 선과 게이트 IC 또는 데이터 IC를 연결하는 팬-아웃부가 형성되어 있다. 이러한 팬-아웃부의 각 채널은 길이가 모두 달라서 각 채널의 저항값이 차이가 나게 되는데, 각 채널 간의 저항 편차를 줄이기 위해서는 각 채널의 길이가 모두 같아지도록 경로를 형성하여야 한다.

일반적으로 저항 편차를 줄이기 위해서 채널의 길이는 동일하게 형성하고, 좁은 공간 안에 채널을 형성하기 위하여 지그재그 형태로 배치한다. 그러나, 액정 패널의 크기가 커지고 집적도가 늘어나게 되면서, 채널의 수는 점점 증가하게 되었고, 박막 트랜지스터 표시판에 팬-아웃부를 형성하기 위한 마진은 점점 협소해져 각 채널의 저항 편차를 줄이기 위한 채널의 길이를 조절할 수 있는 공간적인 여유 가 없게 되었다.

본 발명이 이루고자 하는 기술적 과제는 신호의 이동 경로를 복수 층으로 형성하여 이동 경로를 증가시킴으로써, 각각의 채널 간의 저항 편차를 조절할 수 있는 팬-아웃부를 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 신호의 이동 경로를 복수 층으로 형성하여 이동 경로를 증가시킴으로써, 각각의 채널 간의 저항 편차를 조절할 수 있는 팬-아웃부를 포함하는 박막 트랜지스터 표시판를 제공하는 것이다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 신호의 이동 경로를 복수 층으로 형성하여 이동 경로를 증가시킴으로써, 각각의 채널 간의 저항 편차를 조절할 수 있는 팬-아웃부를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 팬-아웃부는 절연 기판과, 상기 절연 기판 상에 형성되고 패드와 연결된 제1 배선과, 상기 제1 배선과 동일 층에 형성되고 박막 트랜지스터와 연결된 제2 배선과, 상기 절연 기판 상의 상기 제1 배선 및 제2 배선과 다른 층에 형성된 저항 조절 패턴과, 상기 절연 기판 상의 상기 제1 배선, 상기 제2 배선 및 상기 저항 조절 패턴과 다른 층에 배치되며, 상기 제1 배선 및 상기 제2 배선과 상기 저항 조절 패턴을 각각 연결하는 제1 우회 패턴 및 제2 우회 패턴을 포함하고, 상기 저항 조절 패턴은 상기 제1 및 제2 우회 패턴을 경유하여 상기 제1 배선 및 상기 제2 배선과 각각 연결된다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 팬-아웃부는 절연 기판과, 상기 절연 기판 상에 형성되고 패드와 연결된 제1 배선과, 상기 제1 배선과 동일 층에 형성되고 박막 트랜지스터와 연결된 제2 배선과, 상기 절연 기판 상의 상기 제1 배선 및 제2 배선과 다른 층에 형성된 저항 조절 패턴과, 상기 절연 기판 상의 상기 제1 배선, 상기 제2 배선 및 상기 저항 조절 패턴과 다른 층에 배치되며, 상기 제1 배선과 상기 저항 조절 패턴을 연결하는 제1 우회 패턴을 포함하고, 상기 저항 조절 패턴은 상기 제1 우회 패턴을 경유하여 상기 제1 배선과 연결된다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 팬-아웃부를 포함하는 박막 트랜지스터 표시판은 이러한 팬-아웃부와, 상기 팬-아웃부에 전기적으로 연결된 게이트 선 또는 데이터 선을 포함한다.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 제1 배선 및 제2 배선을 형성하는 단계와, 상기 제1 배선 및 상기 제2 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막에 상기 제1 배선 및 상기 제2 배선을 노출하는 제1 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 상기 제1 배선 또는 상기 제2 배선과 연결되는 제1 우회 패턴 또는 제2 우회 패턴을 형성하는 단계를 포함한다.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 제1 배선 및 제2 배선을 형성하는 단계와, 상기 제1 배선 및 상기 제2 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막에 상에 제1 우회 패턴 또는 제2 우회 패턴을 형성하는 단계와, 상기 제1 우회 패턴 또는 상기 제2 우회 패턴 상에 보호막을 형성하는 단계와, 상기 게이트 절연막과 상기 보호막을 함께 패터닝하여 상기 제1 배선, 상기 제2 배선, 상기 제1 우회 패턴 또는 상기 제2 우회 패턴이 노출되는 콘택홀을 형성하는 단계를 포함한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나 타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1 내지 도 2b를 참조하여, 본 발명의 일 실시예에 따른 팬-아웃부를 포함하는 박막 트랜지스터 표시판에 대하여 상세히 설명한다. 도 1은 본 발명의 제1 실시예에 따른 팬-아웃부를 포함하는 박막 트랜지스터 표시판의 평면도이고, 도 2a는 도 1의 박막 트랜지스터 표시판의 화소 영역인 A 영역을 확대한 배치도이고, 도 2b는 도 2a의 박막 트랜지스터 표시판을 IIb-IIb' 선으로 절개한 단면도이다.

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판(1)은 절연 기판(10) 위에 진공 증착 등의 방법으로 형성된 박막을 이용하여 만들어진 트랜지스터가 배열된 표시판으로서, 전기 신호에 따라 액정을 조절하는 스위치 역할을 한다. 이와 같은 박막 트랜지스터 표시판(1)은 게이트 배선(22, 26), 데이터 배선(62, 65, 66), 화소 전극(82), 팬-아웃부(100_a , 100_b) 등을 포함하여 구성된다.

본 발명의 일실시예에 의한 박막 트랜지스터 표시판(1)은 절연 기판(10) 위 에 형성된 게이트 배선(22, 26), 게이트 절연막(30), 반도체층(40), 저항성 접촉층(55, 56) 및 데이터 배선(62, 65, 66), 유지 전극(29), 보호막(70) 및 화소 전극(82) 등을 포함한다.

절연 기판(10)은 투명 유리 또는 플라스틱과 같이 내열성 및 투광성을 갖는 재질로 형성된다.

절연 기판(10) 위에는 게이트 배선(22, 26) 이 형성된다. 이와 같은 게이트 배선(22, 26)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등의 금속성 재료로 이루어질 수 있다. 또한, 게이트 배선(22, 26)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다.

여기서 게이트 배선(22, 26)은 절연 기판(10)의 제1 방향으로 배치된 게이트 선(26)과 게이트 선(26)에 돌기의 형태로 이루어진 게이트 전극(22)을 말한다.

구체적으로, 게이트 배선(22, 26)은 예를 들면 가로 방향과 같은 제1 방향으로 배열되어 게이트 신호를 전달하는 게이트 선(26)과 게이트 선(26)에서 돌기 형태로 돌출되어 형성된 게이트 전극(22)을 포함하며, 게이트 전극(22)은 후술하는 소스 전극(65) 및 드레인 전극(66)과 함께 박막 트랜지스터(15)의 단자를 구성하게 된다.

게이트 배선(22, 26)의 상부에는 질화 규소(SiNx) 등의 절연물질로 이루어진 게이트 절연막(30)이 형성된다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)을 형성한다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 게이트 전극(22) 상에 섬형으로 형성될 수 있다. 또한 데이터 선(62) 아래에 위치하여 게이트 전극(22) 상부까지 연장된 형상을 가지는 선형으로 형성될 수도 있다. 선형 반도체층의 경우, 데이터 선(62)과 동일하게 패터닝하여 형성될 수 있다.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)을 형성한다. 이러한 저항성 접촉층(55, 56)은 후술하는 소스 전극(65) 및 드레인 전극(66)과 반도체층(40)의 접촉 특성을 양호하게 한다. 따라서, 반도체층(40)과 소스 전극(65) 및 드레인 전극(66)의 접촉 특성이 양호한 경우에는 저항성 접촉층(55, 56)은 생략될 수 있다.

또한, 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형 저항성 접촉층(55, 56)의 경우 드레인 전극(66) 및 소스 전극(65) 아래에 위치하고, 선형의 저항성 접촉층의 경우 데이터 선(62)의 아래까지 연장되어 형성될 수 있다.

저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66) 및 드레인 전극(66)이 형성된다. 여기서 데이터 배선(62, 65, 66)은 데이터 선(62), 소스 전극(65) 및 드레인 전극(66)을 말한다.

데이터 선(62)은 세로 방향 등과 같은 제2 방향으로 배열되어 게이트 선(26)과 교차하도록 배치되며, 데이터 신호를 인가 받아 소스 전극(65)으로 전달한다.

소스 전극(65)은 데이터 선(62)으로부터 분지되어 일단부가 데이터 선(62)에 연결되어 있으며, 타단부는 반도체층(40)의 상부에 위치하여 반도체층(40)과 일부가 중첩되도록 배치된다.

드레인 전극(66)은 일단부가 반도체층(40) 상부에 위치하여 반도체층(40)과 일부가 중첩되도록 배치되며, 게이트 전극(22)을 중심으로 소스 전극(65)과 대향되도록 일정 간격 이격하여 형성된다.

이와 같은 소스 전극(65)과 드레인 전극(66)은 전술한 게이트 전극(22)과 함께 스위칭 소자인 박막 트랜지스터(15)를 이루게 되어, 게이트 전극(22)에 전압이 인가되면 소스 전극(65)과 드레인 전극(66) 사이에 전류가 흐르게 된다.

한편, 데이터 배선(62, 65, 66)은 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 등 중에서 하나 이상의 물질로 구성된 단일막 또는 다층막으로 이루어질 수 있다. 즉, 데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

데이터 배선(62, 65, 66) 및 노출된 반도체층(40)의 위에는 절연막으로 이루 어진 보호막(70)이 도포된다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(70)에는 드레인 전극(66)을 드러내는 콘택홀(contact hole)(76)이 형성되어 있다.

보호막(70) 위에는 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결되며, 화소 모양을 따라 형성된 화소 전극(82)이 위치한다.

화소 전극(82)은 화소의 투과율을 조절함으로써, 백라이트 어셈블리(미도시)에서 공급하는 빛을 조절하여 액정 패널에 영상이 표시되도록 한다. 이와 같은 화소 전극(82)은 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 접속되어 있다. 드레인 전극(66)을 통하여 데이터 전압이 인가된 화소 전극(82)은 공통 전극 표시판의 공통 전극과 함께 전기장을 생성함으로써, 화소 전극(82)과 공통 전극(미도시) 사이에 개재된 액정 분자들의 배열을 결정한다.

한편, 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어 진다. 전술한 바와 같이, 화소 전극(82)과 공통 전극(미도시) 사이에 전압이 인가되면 전압에 의해 발생하는 전계의 영향으로 액정층이 재배열하게 되며, 이 때 백라이트 어셈블리(미도시)로부터 공급되는 빛이 액정 패널을 투과하게 된다. 그러므로, 화소 전극(82)과 공통 전극(미도시) 사이에 전압이 인가되지 않으면 액정 패널의 빛이 투과할 수 없게 된다.

팬-아웃부(100_a, 100_b)는 게이트 선(26) 또는 데이터 선(62)과 게이트 테이프 패키지(5) 또는 데이터 테이프 패키지(6)를 연결하는 역할을 하는 것으로서, 게이트 팬-아웃부(100_a) 및 데이터 팬-아웃부(100_b)가 있다. 이러한 팬-아웃부(100_a, 100_b)는 박막 트랜지스터 표시판(1)이 외부 장치와 각종 신호를 주고 받을 수 있는 통로가 되며, 박막 트랜지스터 표시판(1)의 가장자리 부분에 위치한다. 또한, 팬-아웃부(100_a, 100_b)는 필요에 따라 박막 트랜지스터 표시판(1)의 한 변 이상의 부분에 위치할 수 있다.

이하, 본 명세서를 기술함에 있어서 팬-아웃부(100_a, 100_b)라 함은 게이트 팬-아웃부(100_a) 및 데이터 팬-아웃부(100_b)를 통칭하는 용어로 사용된다. 다만, 후술할 제1 실시예에서는 이해의 편의롤 돕기 위해 게이트 팬-아웃부(100_a)와 데이터 팬-아웃부(100_b)로 나누어 각각 기술하고, 제2 내지 제5 실시예에서는 게이트 팬-아웃부를 중심으로 기술하나 데이터 팬-아웃부에도 동일하게 적용된다.

이하, 도 3a 내지 도 3c를 참조하여, 본 발명의 일 실시예에 박막 트랜지스터 표시의 게이트 팬-아웃부에 대하여 상세히 설명한다. 도 3a는 도 1의 박막 트랜지스터 표시판의 게이트 팬-아웃부인 B 영역을 확대한 평면도이고, 도 3b는 도 3a 의 게이트 팬-아웃부의 사시도 이고, 도 3c는 도 3a의 게이트 팬-아웃부를 IIIc-IIIc' 선으로 절개한 단면도이다.

게이트 팬-아웃부(100_a)는 각 채널의 길이에 따라 발생하는 저항의 편차를 조절하기 위해 저항값의 조절이 가능한 저항 조절부(101_a)를 포함한다. 한편, 저항 조절부(101_a)는 박막 트랜지스터 표시판(1)의 한정된 공간에서 저항 패턴의 길이, 즉 게이트 신호의 전달 경로를 증가시키기 위하여 복수의 금속층을 이용한다. 이러한 저항 조절부(101_a)는 제1 배선(121_a), 제2 배선(122_a), 저항 조절 패턴(181_a), 제1 및 제2 우회 패턴(161_a, 162_a)을 포함한다.

제1 배선(121_a)은 게이트 패드(미도시)와 연결되어 게이트 신호가 입력된다. 이러한 제1 배선(121_a)은 게이트 배선(22, 26)과 동일한 층이며, 게이트 배선(22, 26)과 함께 형성되는 금속층이다. 제1 배선(121_a)의 재질은 게이트 배선(22, 26)과 동일한 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등과 그의 합금과 같은 금속성 재료 등으로 형성된다. 이러한 제1 배선(121_a)은 게이트 배선(22, 26)과 동일한 식각 공정에 의해 형성된다.

한편, 제2 배선(122_a)은 박막 트랜지스터(15)와 연결되어 게이트 신호를 박막 트랜지스터(15)로 출력한다. 이러한 제2 배선(122_a)은 제1 배선(121_a)과 마찬가지로 게이트 배선(22, 26)과 동일한 층으로서, 게이트 배선(22, 26)과 함께 형성된다.

상술한 바와 같이, 제2 배선(122_a)과 제1 배선(121_a)은 게이트 배선(22, 26)과 함께 동일한 층으로 형성될 수 있으나, 이에 한정될 것은 아니며 데이터 배선(62, 65, 66)과 동일층 상에 함께 형성될 수도 있다. 또한, 제1 배선(121_a)과 제2 배선(122_a)은 용어상 신호의 입력과 출력의 방향을 한정하는 의미를 가질 수 있으나, 본 명세서 상에서는 신호의 입출력 방향과 관계없이 저항 조절부(101_a)를 이루는 두 개의 배선의 명칭으로 사용된다. 따라서, 신호가 제2 배선(122_a)으로 입력되고 제1 배선(121_a)으로 출력되는 경우에도 본 발명의 기술 내용에 포함된다 할 것이다.

저항 조절 패턴(181_a)은 화소 전극(82)과 함께 형성되는 금속층으로서, 제1 배선(121_a)과 제2 배선(122_a)의 상층에 위치하며, 화소 전극(82)과 동일한 재질인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성된다. 이러한 저항 조절 패턴(181_a)은 화소 전극(82) 형성과 동일한 식각 공정에서 함께 형성된다. 저항 조절 패턴(181_a)은 화소 전극(82)과 동일한 재질인 ITO 또는 IZO 등으로 형성되기 때문에 같은 길이의 게이트 배선(22, 26) 또는 데이터 배선(62, 65, 66)에 비해 전기 저항이 크게 된다. 따라서, 저항 조절 패턴(181_a)의 길이를 조절하면 게이트 팬-아웃부(100_a)의 저항을 용이하게 조절할 수 있다.

제1 배선(121_a)과 제2 배선(122_a)은 제1 및 제2 우회 패턴(161_a, 162_a)을 매개로 저항 조절 패턴(181_a)과 연결된다. 따라서, 게이트 패드(미도시)로 입력된 게이트 신호는 제1 배선(121_a)으로 입력되어 제1 배선(121_a)과 전기적으로 연결된 제1 우회 패턴(161_a), 저항 조절 패턴(181_a), 제2 우회 패턴(162_a) 및 출력 패턴을 경유하여 박막 트랜지스터(15)로 공급된다.

제1 및 제2 우회 패턴(161_a, 162_a)은 데이터 배선(62, 65, 66)과 동일층 상에 함께 형성되는 금속층이며, 데이터 배선(62, 65, 66)과 동일한 재질인 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 등의 재질로 형성된다. 제1 및 제2 우회 패턴(161_a, 162_a)도 제1 배선(121_a) 및 제2 배선(122_a)과 마찬가지로 데이터 배선(62, 65, 66)의 형성을 위한 식각 공정에서 함께 형성된다.

제1 배선(121_a), 제2 배선(122_a), 제1 및 제2 우회 패턴(161_a, 162_a), 및 저항 조절 패턴(181_a)을 포함하는 저항 조절부(101_a)의 각 구성 요소 간의 결합 관계를 구체적으로 설명하면, 먼저, 제1 배선(121_a)과 제2 배선(122_a)은 절연 기판(10) 상에 형성되며, 제1 배선(121_a)과 제2 배선(122_a)은 전기적 절연을 위해 일정한 간격으로 이격하여 형성된다. 이러한 제1 배선(121_a)과 제2 배선(122_a)의 상부에는 게이트 절연 막이 형성되며, 그 상부에 제1 및 제2 우회 패턴(161_a, 162_a)이 형성된다. 제1 및 제2 우회 패턴(161_a, 162_a)은 각각 제1 배선(121_a)과 제2 배선(122_a) 상부에 위치하게 되며, 제1 우회 패턴(161_a)은 일단부가 콘택홀(151_a)을 통하여 제1 배선(121_a)에 연결되고, 제2 우회 패턴(162_a)은 일단부가 콘택홀(152_a)을 통하여 제2 배선(122_a)에 연결된다. 다음으로, 제1 및 제2 우회 패턴(161_a, 162_a) 상부에는 보호막(70)이 형성되고, 그 상부에는 저항 조절 패턴(181_a)이 형성된다. 이러한 저항 조절 패턴(181_a)의 양 단부는 제1 및 제2 우회 패턴(161_a, 162_a)과 각 콘택홀(171_a, 172_b)을 통하여 전기적으로 연결된다.

이와 같이, 제1 배선(121_a), 제2 배선(122_a), 제1 및 제2 우회 패턴(161_a, 162_a), 및 저항 조절 패턴(181_a)을 포함하여 저항 조절부(101_a)가 형성되며, 각 채널(G₁~Gn)은 이러한 조절부(101_a)를 포함하여 게이트 팬-아웃부(100_a)를 구성한다.

저항 조절부(101_a)를 통과한 신호의 이동 길이를 시점(P1)에서 종점(P2)까지의 거리로 보면, 제1 배선(121_a)을 통과하는 거리(L2), 제1 우회 패턴(161_a)을 통과하는 거리(L2), 저항 조절 패턴(181_a)을 통과하는 거리(L1), 제2 우회 패턴(162_a)을 통과하는 거리(L3) 및 제2 배선(122_a)을 통과하는 거리(L3)의 합이 된다. 따라서, 저항 조절부(101_a)를 통과한 신호의 이동 거리는 (L2)x2+L1+(L3)x2가 되어 저항 조절부(101_a)를 통과하지 않았을 때의 신호의 이동 거리인 L1에 비해 L2x2+L3x2 만큼 경로가 길어지게 된다. 이와 같이 신호의 이동 경로를 수직 방향으로 증가시킴으로써, 동일한 면적으로 저항 편차를 조절할 수 있는 효과가 발생한다. 따라서, 각 채널(G₁~Gn) 간의 저항 편차를 고려하여, 게이트 신호가 저항 조절 패턴(181_a), 제1 및 제2 우회 패턴(161_a, 162_a)을 통과하는 거리(L1, L2, L3)를 조절함으로써, 게이트 팬-아웃부(100_a)의 저항편차를 조절할 수 있다. 한편, 신호가 저항 조절 패턴(181_a)을 통과하는 거리(L1)는 실질적으로 경로 증가에 영향이 없을 것으로 보이나, 저항 조절 패턴(181_a)의 재질은 화소 전극(82)과 동일한 ITO 또는 IZO라는 점에서 게이트 배선(22, 26) 또는 데이터 배선(62, 65, 66)의 저항에 비해 현저하게 크기 때문에 저항 조절 패턴(181_a)의 길이 조절은 전체 적인 팬-아웃부(100_a)의 저항 조절에 큰 영향을 주게 된다. 즉, 저항 조절부(101_a)의 전체의 길이를 조절하면, L2x2+L3x2 만큼의 길이 변화로 인한 저항 증가와 저항 조절 패턴(181_a)의 재질 변화에 의한 저항 증가가 포함되는 양 만큼 저항이 증가하게 된다.

한편, 저항 조절부(101_a)의 제1 배선(121_a)은 게이트 패드(미도시)까지 연장되어 게이트 패드(미도시)와 직접 연결될 수 있으나, 별도의 연결 배선(미도시)을 경유하여 게이트 패드(미도시)와 연결될 수 있다.

또한, 저항 조절 패턴(181_a)과 제1 및 제2 우회 패턴(161_a, 162_a) 사이에 추가로 제1 및 제2 추가 우회 패턴(미도시)을 형성하여, 저항 조절 패턴(181_a)은 제1 및 제2 추가 우회 패턴(미도시)을 경유하여 제1 및 제2 우회 패턴(161_a, 162_a)과 연결될 수 있다. 여기서, 제1 및 제2 추가 우회 패턴은 제1 배선(121_a) 및 제2 배선(122_a)과 실질적으로 동일한 물질로 이루어질 수 있다.

이하, 도 4a 내지 도 4c를 참조하여, 본 발명의 일 실시예에 박막 트랜지스터 표시판의 데이터 팬-아웃부에 대하여 상세히 설명한다. 도 4a는 도 1의 박막 트랜지스터 표시판의 데이터 팬-아웃부인 C 영역을 확대한 평면도이고, 도 4b는 도 4a의 게이트 팬-아웃부의 사시도 이고, 도 4c는 도 4a의 게이트 팬-아웃부를 IVc-IVc' 선으로 절개한 단면도이다.

데이터 팬-아웃부(100_b)는 각 채널의 길이에 따라 발생하는 저항의 편차를 조절하기 위해 저항 조절부(101_b)를 포함한다. 이러한 저항 조절부(101_b)는 박막 트랜지스터 표시판(1)의 한정된 공간에서 저항 패턴의 길이를 증가시키기 위하여 복수의 금속층을 이용한다. 즉, 저항 조절부(101_b)는 제1 배선(121_b), 제2 배선(122_b), 저항 조절 패턴(181_b), 제1 및 제2 우회 패턴(161_b, 162_b)을 포함한다.

이하, 설명하는 데이터 팬-아웃부(100_b)는 제1 배선(121_b) 또는 제2 배선(122_b)에 연결되는 배선 및 인가되는 신호를 제외하면, 전술한 게이트 팬-아웃부(100_a)의 설명과 동일하다.

제1 배선(121_b)은 데이터 패드(미도시)와 연결되어 데이터 신호가 입력된다. 이러한 제1 배선(121_b)은 게이트 배선(22, 26)과 동일한 층으로 형성될 수 있으며, 게이트 배선(22, 26)과 동일한 금속으로 형성될 수 있다.

제2 배선(122_b)은 박막 트랜지스터(15)와 연결되어 데이터 신호를 박막 트랜지스터(15)로 출력한다. 이러한 제2 배선(122_b)은 게이트 배선(22, 26)과 동일한 층으로서, 게이트 배선(22, 26)과 함께 형성된다. 제2 배선(122_b)의 일단부는 제2 우회 패턴(162_b)에 연결되며, 타단부는 데이터 선(62)과 연결된다. 즉, 제2 배선(122_b)은 게이트 배선(22, 26)과 함께 형성되기 때문에 데이터 신호를 박막 트랜지스터(15)에 전달하기 위해서는 다른 층에 형성된 데이터 선(62)에 전기적으로 연결되어야 한다.

제2 배선(122_b)과 제1 배선(121_b)은 게이트 배선(22, 26)과 함께 동일한 층으로 형성될 수 있으나, 이에 한정될 것은 아니며 데이터 배선(62, 65, 66)과 함께 형성될 수도 있다. 즉, 제2 배선(122_b)이 데이터 배선(62, 65, 66)과 같은 층으로 함께 형성되어, 데이터 선(62)과 일체로 형성될 수 있다.

저항 조절부(101_b)의 제1 배선(121_b)은 데이터 패드(미도시)까지 연장되어 데이터 패드(미도시)와 직접 연결될 수 있으나, 별도의 연결 배선(미도시)을 경유하여 연결될 수 있다.

또한, 저항 조절 패턴(181_b)과 제1 및 제2 우회 패턴(161_b, 162_b) 사이에 추가로 제1 및 제2 추가 우회 패턴(미도시)을 형성하여, 저항 조절 패턴(181_b)은 제1 및 제2 추가 우회 패턴(미도시)을 경유하여 제1 및 제2 우회 패턴(161_b, 162_b)과 연결될 수 있다.

이하, 도 1, 도 5a 및 도 5b를 참조하여, 본 발명의 제2 실시예에 따른 저항 조절부를 포함하는 팬-아웃부에 대하여 상세히 설명한다. 도 5a는 본 발명의 제2 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이고, 도 5b는 도 5a의 팬-아웃부를 Vb-Vb' 선으로 절개한 단면도이다.

본 발명의 제2 실시예에 따른 저항 조절부를 포함하는 팬-아웃부(200)는 각 채널(G₁~Gn, D₁~Dn)에 복수의 저항 조절부(201, 201')를 포함한다. 즉, 일정한 저항값을 갖는 일종의 단위 저항 조절부(201, 201')를 구성하고, 이를 필요한 저항값에 따라 그 수를 조절하여 복수로 형성할 수 있다.

저항 조절부(201, 201')는 제1 배선(221, 221'), 제2 배선(222, 222'), 저항 조절 패턴(281, 281'), 제1 및 제2 우회 패턴(261, 261', 262, 262')을 포함하며, 저항 조절 패턴(281, 281'), 제1 및 제2 우회 패턴(261, 261', 262, 262')의 길이를 조절하여 필요한 저항 조절부(201, 201')를 형성한다. 이와 같은 단위 저항 조 절부(201, 201')의 저항값은 채널(G₁~Gn, D₁~Dn)의 길이에 따라 그 값이 달라질 수 있다.

이하, 도 6a 내지 도 6d를 참조하여, 본 발명의 제3 실시예에 따른 저항 조절부를 포함하는 팬-아웃부에 대하여 상세히 설명한다. 도 6a는 본 발명의 제3 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이고, 도 6b는 도 6a의 팬-아웃부에 포함된 저항 조절부의 사시도이고, 도 6c는 도 6a의 팬-아웃부에 포함된 저항 조절부의 의 분해 사시도이고, 도 6d는 도 6a의 팬-아웃부를 VId-VId' 선으로 절개한 단면도이다.

본 발명의 제3 실시예에 따른 저항 조절부를 포함하는 팬-아웃부(300)는 지그재그 형태로 배열된 저항 조절부(301)를 포함한다. 저항 조절부(301)는 제1 배선(321), 제2 배선(322), 저항 조절 패턴(381), 제1 및 제2 우회 패턴(361, 362)을 포함한다.

팬-아웃부(300)의 형성을 위한 박막 트랜지스터 표시판(1)에 저항 조절부(301)를 지그재그 형태로 배치할 수 있다. 저항 조절부(301)를 지그재그 형태로 배치하는 경우, 직선으로 배치하는 것보다 신호의 이동 거리가 늘어나게 되어, 조절 가능한 저항의 범위가 커지게 된다.

도 6d, 도 3c 및 도 4c를 참조하면, 저항 조절부(301)의 단면 형상은 제1 실시예의 저항 조절부(101_a, 101_b)와 동일한 단면 형상을 갖는다. 즉, 기본적으로 신호의 이동 경로를 증가시키는 방식에 있어서는 전술한 제1 실시예의 방식과 같으 나, 제3 실시예에서는 저항 조절부(301)의 길이를 조절할 수 있는 마진을 더 확보하기 위하여 지그재그 형태로 배열한다.

도 6c를 참조하여, 게이트 신호 또는 데이터 신호의 이동 경로를 구체적으로 살펴보면, 게이트 신호 또는 데이터 신호는 제1 배선(321)으로 입력되어 제1 우회 패턴(361), 저항 조절 패턴(381), 제2 우회 패턴(362), 및 제2 배선(322)을 순차적으로 경유하여 출력된다. 따라서, 저항 조절부(301)는 이동 경로의 길이를 조절하거나 저항 조절 패턴(381) 길이 및 폭을 조절하여 필요한 저항값으로 조절할 수 있다.

이하, 도 7a 내지 도 7d를 참조하여, 본 발명의 제4 실시예에 따른 저항 조절부를 포함하는 팬-아웃부에 대하여 상세히 설명한다. 도 7a는 본 발명의 제4 실시예에 따른 저항 조절부를 포함하는 팬-아웃부의 평면도이고, 도 7b는 도 7a의 팬-아웃부에 포함된 저항 조절부의 사시도이고, 도 7c는 도 7a의 팬-아웃부에 포함된 저항 조절부의 분해 사시도이고, 도 7d는 도 7a의 팬-아웃부를 VIId-VIId' 선으로 절개한 단면도이다.

본 발명의 제4 실시예에 따른 저항 조절부를 포함하는 팬-아웃부(400)은 제1 배선(421) 또는 제2 배선(422)과 제1 및 제2 우회 패턴(461, 462)을 전기적으로 연결하는 제1 및 제2 추가 저항 조절 패턴(482, 483)을 포함하는 저항 조절부(401)를 포함한다.

제1 배선(421)은 일단이 게이트 패드(미도시) 또는 데이터 패드(미도시)와 연결되어 게이트 신호 또는 데이터 신호가 입력되고, 제2 배선(422)은 박막 트랜지 스터(15)와 연결되어 게이트 신호 또는 데이터 신호를 출력한다. 이러한 제1 배선(421) 및 제2 배선(422)은 측면으로 배선이 확장된 제1 및 제2 확장부(423, 434)를 포함한다.

또한, 제1 및 제2 우회 패턴(461, 462)은 제1 배선(421) 및 제2 배선(422)의 상부에 위치하며, 일단부의 측면으로 확장된 제1 및 제2 연결부(463, 464)를 포함한다. 제1 및 제2 우회 패턴(461, 462)의 일단은 컨택홀(471, 472)을 통해 저항 조절 패턴(481)과 연결되고, 타단부는 제1 및 제2 추가 저항 조절 패턴(482, 483)을 경유하여 제1 배선(421) 및 제2 배선(422)과 연결된다.

즉, 제1 및 제2 추가 저항 조절 패턴(482, 483)은 제1 및 제2 연결부(463, 464)와 제1 및 제2 확장부(423, 424)를 전기적으로 연결한다. 이와 같이 제1 및 제2 추가 저항 조절 패턴(482, 483)을 통하여 제1 및 제2 배선(421, 422)과 제1 및 제2 우회 패턴(461, 462)을 연결함으로써, 4매 또는 5매의 마스크를 이용하는 박막 트랜지스터 표시판()의 제조 공정에서 별도의 추가적인 마스크 공정을 필요로 하지 않는다.

이러한 제1 및 제2 추가 저항 조절 패턴(482, 483)은 저항 조절 패턴(481)과 같은 재질의 ITO 또는 IZO로 형성될 수 있으므로 제1 및 제2 추가 저항 조절 패턴(482, 483)은 길이 및 너비 등을 조절하여 저항 조절부(401) 전체의 저항을 조절할 수 있다.

저항 조절 패턴(481)은 양단부가 콘택홀(471, 472)을 통해 제1 및 제2 우회 패턴(461, 462)과 연결되며, 그 길이를 조절하여 저항 조절부(401)의 저항을 조절 하게 된다.

도 7b 및 도 7d를 참조하여, 게이트 신호 또는 데이터 신호의 이동 경로를 구체적으로 살펴보면, 게이트 신호 또는 데이터 신호는 제1 배선(421)으로 입력되어 제1 추가 저항 조절 패턴(482), 제1 우회 패턴(461), 저항 조절 패턴(481), 제2 우회 패턴(462), 제2 추가 저항 조절 패턴(483) 및 제2 배선(422)을 순차적으로 경유하여 출력된다. 따라서, 저항 조절부(401)는 이동 경로의 길이를 조절하거나 저항 조절 패턴(481) 또는 제1 및 제2 추가 저항 조절 패턴(482, 483)의 길이 및 폭을 조절하여 필요한 저항값으로 조절할 수 있다.

이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도 2a, 도2b 및 도 3c를 참조하여 상세히 설명한다.

먼저, 절연 기판(10) 상에 게이트선(22), 게이트 전극(22), 유지 전극(29)을 포함하는 게이트 배선(22, 26)을 형성한다. 이때, 게이트 배선(22, 26)과 함께 제1 배선(121_a) 및 제2 배선(122_a)을 형성한다.

이어서, 게이트 절연막(30)을 형성한 후, 제1 배선(121_a) 및 제2 배선(122_a)과 제1 및 제2 우회 패턴(161_a, 162_a)의 전기적 연결을 위해서 게이트 절연막(30) 상에 콘택홀(151_a, 152_a)을 형성한다.

이어서, 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 스퍼터링 등의 방법으로 데이터 배선(62, 65, 66) 및 제1 및 제2 우회 패턴(161_a, 162_a)을 형성한다. 데이터 배선(62, 65, 66)은, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(22) 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(22)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(29)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.

이어서, 데이터 배선(62, 65, 66)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66)을 게이트 전극(22)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.

이어서, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(70)을 형성한다.

이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여 드레인 전극 확장부(67)을 드러내는 컨택홀(76) 및 저항 조절 패턴(181_a)과 제1 및 제2 우회 패턴(161_a, 162_a)을 연결하기 위한 콘택홀(171_a, 172_a)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 컨택홀을 형성할 수 있으며, 게이트 절연막(30)과 보호막(70)에 대하여 실질적으로 동일한 식각비를 갖는 식각 조건으로 실시하는 것이 바람직하다.

이어서, ITO막을 증착하고 사진 식각하여 화소 전극(82)과 저항 조절 패턴(181_a)을 형성한다.

이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 다른 제조 방법에 대하여 도 2a, 도2b 및 도 7a 내지 도 7d를 참조하여 상세히 설명한다.

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 다른 제조 방법은 4매 또는 5매의 마스크를 이용하는 공정에서 추가적인 공정없이 팬-아웃부(400)를 형성한다.

이어서, 게이트 배선(22, 26), 제1 배선(421) 및 제2 배선(422) 상에 게이트 절연막(30)을 형성한다.

이어서, 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 스퍼터링 등의 방법으로 데이터 배선(62, 65, 66) 및 제1 및 제2 우회 패턴(461, 462)을 형성한다. 데이터 배선(62, 65, 66)은, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(22) 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(22)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(29)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.

이어서, 데이터 배선(62, 65, 66)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66)을 게이트 전극(22)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이 때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.

이어서, 사진 식각 공정으로 보호막(70)을 패터닝하여 드레인 전극 확장부(67)를 드러내는 컨택홀(76), 저항 조절 패턴(480)과 제1 및 제2 우회 패턴(461, 462)을 연결하기 위한 콘택홀(471, 472), 및 제1 및 제2 추가 저항 조절 패턴(482, 483)과 제1 및 제2 우회 패턴(461, 462)을 연결하기 위한 콘택홀(473, 474)을 형성한다.

또한, 이와 함께 게이트 절연막(30)과 함께 보호막(70)을 동시에 패터닝하여 제1 및 제2 우회 패턴(461, 462)과 제1 및 제2 배선(421, 422)을 연결하기 위한 콘택홀(475, 476)을 형성한다.

이어서, ITO막을 증착하고 사진 식각하여 화소 전극(82)과 저항 조절 패턴(481) 및 제1 및 제2 추가 저항 조절 패턴(482, 483)을 형성한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예 및 실시예들은 모든 면에 서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상술한 바와 같이 본 발명의 실시예들에 따른 팬-아웃부 및 그를 포함하는 박막 트랜지스터 표시판에 의하면 박막 트랜지스터 표시판 상에 팬-아웃부를 형성하기 위한 공간이 충분하지 않은 경우에도 팬-아웃부의 각 채널 간의 저항 편차를 조절할 수 있는 효과가 있다.

Claims

절연 기판;

상기 절연 기판 상에 형성되고 패드와 연결된 제1 배선;

상기 제1 배선과 동일 층에 형성되고 박막 트랜지스터와 연결된 제2 배선;

상기 절연 기판 상의 상기 제1 배선 및 제2 배선과 다른 층에 형성된 저항 조절 패턴; 및

상기 절연 기판 상의 상기 제1 배선, 상기 제2 배선 및 상기 저항 조절 패턴과 다른 층에 배치되며, 상기 제1 배선 및 상기 제2 배선과 상기 저항 조절 패턴을 각각 연결하는 제1 우회 패턴 및 제2 우회 패턴을 포함하고, 상기 저항 조절 패턴은 상기 제1 및 제2 우회 패턴을 경유하여 상기 제1 배선 및 상기 제2 배선과 각각 연결되는 팬-아웃부.
제 1 항에 있어서,

상기 제1 배선 및 상기 제2 배선과 동일한 층에 형성된 제1 및 제2 추가 우회 패턴을 더 포함하고, 상기 저항 조절 패턴은 상기 제1 및 제2 추가 우회 패턴을 경유하여 상기 제1 및 제2 우회 패턴과 각각 연결되는 팬-아웃부.
제 2 항에 있어서,

상기 제1 및 제2 추가 우회 패턴은 상기 제1 배선 및 상기 제2 배선과 실질 적으로 동일한 물질로 이루어진 팬-아웃부.
제 1 항에 있어서,

상기 저항 조절 패턴과 동일한 층에 형성된 제1 및 제2 추가 저항 조절 패턴을 더 포함하고, 상기 제1 배선 및 상기 제2 배선은 상기 제1 및 제2 추가 저항 조절 패턴을 경유하여 상기 제1 및 제2 우회 패턴에 각각 연결되는 팬-아웃부.
제 4 항에 있어서,

상기 제1 및 제2 추가 저항 패턴은 상기 저항 조절 패턴과 실질적으로 동일한 물질로 이루어진 팬-아웃부.
제 1 항에 있어서,

상기 저항 조절 패턴은 ITO 또는 IZO로 이루어진 팬-아웃부.
제 1 항에 있어서,

상기 제1 배선은 게이트 패드와 연결되고, 상기 제2 배선은 상기 박막 트랜지스터의 게이트선과 연결된 팬-아웃부.
제 1 항에 있어서,

상기 제1 배선은 데이터 패드와 연결되고, 상기 제2 배선은 상기 박막 트랜 지스터의 데이터선과 연결된 팬-아웃부.
제 1 항에 있어서,

상기 제1 배선, 상기 제2 배선, 상기 제1 우회 패턴, 상기 제2 우회 패턴 및 상기 저항 조절 패턴으로 이루어진 저항 조절부가 직렬로 둘 이상 연결된 팬-아웃부.
제 1 항에 있어서,

상기 저항 조절 패턴은 지그재그형태로 배열된 팬-아웃부.
제 1 항에 있어서,

상기 저항 조절 패턴의 길이를 변화시켜 상기 제1 배선으로부터 상기 제2 배선까지의 저항을 조절하는 팬-아웃부.
절연 기판;

상기 절연 기판 상에 형성되고 패드와 연결된 제1 배선;

상기 제1 배선과 동일 층에 형성되고 박막 트랜지스터와 연결된 제2 배선;

상기 절연 기판 상의 상기 제1 배선 및 제2 배선과 다른 층에 형성된 저항 조절 패턴;

상기 절연 기판 상의 상기 제1 배선, 상기 제2 배선 및 상기 저항 조절 패턴 과 다른 층에 배치되며, 상기 제1 배선과 상기 저항 조절 패턴을 연결하는 제1 우회 패턴을 포함하고, 상기 저항 조절 패턴은 상기 제1 우회 패턴을 경유하여 상기 제1 배선과 연결되는 팬-아웃부.
제 12 항에 있어서,

상기 제1 배선 및 상기 제2 배선과 동일한 층에 형성된 제1 추가 우회 패턴을 더 포함하고, 상기 저항 조절 패턴은 상기 제1 추가 우회 패턴을 경유하여 상기 제1 우회 패턴과 연결되는 팬-아웃부.
제 13 항에 있어서,

상기 제1 추가 우회 패턴은 상기 제1 배선과 실질적으로 동일한 물질로 이루어진 팬-아웃부.
제 12 항에 있어서,

상기 저항 조절 패턴과 동일한 층에 형성된 제1 추가 저항 조절 패턴을 더 포함하고, 상기 제1 배선은 상기 제1 추가 저항 조절 패턴을 경유하여 상기 제1 우회 패턴에 연결되는 팬-아웃부.
제 15 항에 있어서,

상기 제1 추가 저항 패턴은 상기 저항 조절 패턴과 실질적으로 동일한 물질 로 이루어진 팬-아웃부.
복수의 제 1 항 내지 제 16 항 중 어느 한 항의 팬-아웃부; 및

상기 팬-아웃부에 전기적으로 연결된 게이트 선 또는 데이터 선을 포함하는 박막 트랜지스터 표시판.
제 17 항에 있어서,

상기 제1 우회 패턴 또는 상기 제2 우회 패턴은 상기 데이터 선과 동일한 공정으로 형성된 박막 트랜지스터 표시판.
제 18 항에 있어서,

상기 제1 우회 패턴 또는 상기 제2 우회 패턴은 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 중에서 하나 이상의 물질을 포함하는 박막 트랜지스터 표시판.
제1 배선 및 제2 배선을 형성하는 단계;

상기 제1 배선 및 상기 제2 배선 상에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막에 상기 제1 배선 및 상기 제2 배선을 노출하는 제1 콘택홀을 형성하는 단계; 및

상기 콘택홀을 통하여 상기 제1 배선 또는 상기 제2 배선과 연결되는 제1 우회 패턴 또는 제2 우회 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 표시판 의 제조 방법.
제 20 항에 있어서,

상기 제1 우회 패턴 또는 상기 제2 우회 패턴 상에 보호막을 형성하는 단계;

상기 보호막에 상기 제1 우회 패턴 또는 상기 제2 우회 패턴을 노출하는 제2 콘택홀을 형성하는 단계; 및

상기 제2 콘택홀을 통하여 상기 제1 우회 패턴 또는 상기 제2 우회 패턴과 연결되는 저항 조절 패턴을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1 배선 및 제2 배선을 형성하는 단계;

상기 제1 배선 및 상기 제2 배선 상에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막에 상에 제1 우회 패턴 또는 제2 우회 패턴을 형성하는 단계;

상기 제1 우회 패턴 또는 상기 제2 우회 패턴 상에 보호막을 형성하는 단계; 및

상기 게이트 절연막과 상기 보호막을 함께 패터닝하여 상기 제1 배선, 상기 제2 배선, 상기 제1 우회 패턴 또는 상기 제2 우회 패턴이 노출되는 콘택홀을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제 22 항에 있어서,

상기 콘택홀을 통하여 상기 제1 우회 패턴 또는 상기 제2 우회 패턴과 연결되는 저항 조절 패턴, 및

상기 제1 배선 또는 상기 제2 배선과 상기 제1 우회 패턴 또는 상기 제2 우회 패턴에 각각 연결되는 추가 저항 조절 패턴을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.