JP5175433B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP5175433B2
JP5175433B2 JP2005275786A JP2005275786A JP5175433B2 JP 5175433 B2 JP5175433 B2 JP 5175433B2 JP 2005275786 A JP2005275786 A JP 2005275786A JP 2005275786 A JP2005275786 A JP 2005275786A JP 5175433 B2 JP5175433 B2 JP 5175433B2
Authority
JP
Japan
Prior art keywords
wiring
conductor layer
wirings
conductor
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005275786A
Other languages
English (en)
Other versions
JP2007086474A (ja
Inventor
親知 高杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005275786A priority Critical patent/JP5175433B2/ja
Publication of JP2007086474A publication Critical patent/JP2007086474A/ja
Application granted granted Critical
Publication of JP5175433B2 publication Critical patent/JP5175433B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、液晶ディスプレイ、有機ELディスプレイなどの画像表示装置及び配線基板に関する。
液晶ディスプレイ、有機ELディスプレイなどの画像表示装置は、走査信号およびデータ信号により画像を表示するアレイ状の複数の画素を有する表示部と、該表示部の周りに額縁状に形成されるパネル周辺部を有している。パネル周辺部には、走査信号、データ信号および電源電圧などの供給を制御する駆動ICと、走査信号を表示部に供給する走査線、データ信号を表示部に供給するデータ線、および電源電圧を表示部に供給する電源線等の各種配線を配置するための配線領域などが形成される。配線領域においては、複数の配線が並行して配置される。近年、この種の画像表示装置においては、パネル周辺部の縮小化、すなわち額縁の幅を狭くする要求が高まっている。この要求を満足するためには、従来よりも狭いパネル周辺部に前記配線を配置しなくてはならない。特に表示部が大型の場合、パネル周辺部に配置される配線数が非常に多くなるため、パネル周辺部の縮小化は非常に難しい課題となっている。
図10に、隣接する配線100同士の間隔が可能な限り狭くなるように、複数の配線100を配置したパネル周辺部の配線パターンを示す。wは配線100の最小線幅、gは隣接する配線間の最小間隔幅である。n本の配線を配置すると、配線領域幅dは、d=nw+(n−1)gと表わされる。表示部に複数の配線100を配置するためには、少なくとも配線領域幅dが上記パネル周辺部の幅よりも小さくする必要がある。また配線100のパターニングの際のフォトリソグラフィー技術の精度を考慮すると、配線領域幅dがパネル周辺部の幅よりも十分小さくすることが望ましい。なお、上記最小線幅w、最小間隔幅gを如何なる程度まで小さくできるかは、露光とエッチングの精度により決まる。
パネル周辺部に配置される配線は、例えば、駆動ICから表示部まで引き出されているが、各配線の抵抗値が大幅に異なると、各画素に供給される電圧が異なることとなり、画像表示装置の輝度バラツキに繋がる。従って、画像表示装置の輝度バラツキを防止し、高画質を実現するためには、各配線の抵抗は可能な限り均一であることが望ましい。
特許文献においては、パネルの両端部に引き出される長さの長い配線をパネルの中央部に引き出される長さの短い配線に比べ線幅を太くすることで各配線の抵抗値を均一にする手法では、パネル周辺部の縮小化の要求を満足できないことを鑑み、パネルの中央部に引き出される配線に屈曲配線部または蛇行配線部を設ける手法が提案されている。この特許文献2による手法では、パネルの中央部に引き出される配線を屈曲または蛇行させることで、結果的にその配線長を長くしている。
ところが、このような特許文献1による手法は、各配線を同一平面上に配置した単層配線において、配線の長さまたは配線幅を変化させることで各配線間の抵抗変化を小さくしたものに過ぎず、昨今の厳しいパネル周辺部の縮小化の要求を満足することは難しい状況にある。
これを改善するために、図11、図12(図11のA−A断面)に示すように、間に絶縁膜を介在させて配線(以下、導体層という)M1,M2を交互に異なる平面に配置する手法がある。この場合、第1層の導体層を第1導体層M1とし、第2層の導体層を第2導体層M2とし、第1導体層M1の最小線幅をw1、隣接する第1導体層M1同士の最小間隔幅をg1とする。また、第2導体層M2の最小線幅をw2、隣接する第2導体層M2同士の最小間隔幅をg2とする。第1導体層M1と第2導体層M2は上下に重なっても両者間には絶縁膜が介在されているため短絡しないが、第1導体層M1と第2導体層M2との間で、浮遊容量が発生して好ましくないため、第1導体層M1と第2導体層M2との配置を平面的にずらし、平面的に隣接する第1導体層M1と第2導体層M2との間隔幅をzと定める。
このとき、第1導体層M1,第2導体層M2の最小間隔幅g1,g2はそれぞれ
g1=w2+2z
g2=w1+2z
となる。配線領域幅dは、
d=n(w1+w2)/2+(n−1)z
となる。これにより、図11,12に示した2層配線は、図10に示した単層配線と比べ、配線領域幅dが約1/2になる。
特開2003−140181号公報
しかしながら、図11,図12に示した従来手法では、各導体層M1、M2を異なる平面に形成するため、各導体層M1,M2を同一工程ではなく、別々の工程でパターニングすることになる。また各導体層M1,M2の形成過程での熱履歴が異なることになる。このため、導体層M1,M2は、仮に同じ材料で形成したとしても、フォトリソグラフィー技術の精度による配線幅、配線厚の違いや、熱履歴の違いによる膜質の違い等に起因して各導体層M1,M2のシート抵抗が異なることが多い。この場合、各導体層M1、M2の抵抗のバラツキに起因した輝度バラツキが発生してしまう。
またかかる輝度バラツキを防止するために上記特許文献1に示されていた、配線幅を調整する手法を用いると、結果的に配線領域幅dが大きくなってしまうという問題がある。また、露光マスクのパターン精度に限界があるため、配線幅を調整して各配線の抵抗を均一化しようとしてもその精度には限界がある。
例えば、第1導体層M1,第2導体層M2のシート抵抗をそれぞれr1,r2とし、第1導体層M1及び第2導体層M2の配線長をLとすると、図11の第1導体層M1,第2導体層M2の配線抵抗R1,R2は
R1=r1・L/W1
R2=r2・L/W2
となる。ここで、画像の輝度バラツキを防止し、画質を向上させるためには、R1=R2であることが好ましい。この場合、r1/W1=r2/W2を満たさねばならない。仮に、r1>r2であるとすると、配線抵抗を等しくするためには、第1導体層M1の線幅W1を、W1=W2・r1/r2と定めなければならない。すると、配線領域幅d'は、
d'=n・W2(1+r1/r2)/2+(n−1)z
となる。このため、シート抵抗の比r1/r2が大きくなるほど配線領域幅d'が大きくなり、パネル周辺部の幅が大きくなるという問題がある。
本発明は、上記に鑑みてなされたものであって、隣接する配線間の抵抗のバラツキを小さくすることが可能で、しかも配線領域幅の縮小化に供することができる画像表示装置及び配線基板を提供することを目的とする。
そこで、本発明の画像表示装置は、基板と、該基板上に配置される表示部と、外部基板に電気的に接続され、前記基板上に配置される外部接続端子と、前記外部接続端子と前記表示部との間を電気的に接続し、所定の方向に間隔を空けて配列される複数の配線と、を備え、前記複数の配線は、異なる平面上に形成される複数の導体層と、該複数の導体層同士を電気的に接続する接続導体と、を有し、前記複数の配線の長さが互いに異なっており、前記複数の導体層の長さは、前記各配線において、略等しくなるように形成されており、隣接する配線は、前記配線の一端と他端との間において、互いに異なる平面上に形成され、且つ隣接する導体層同士が前記接続導体を介して接続される導体層同士が隣接するように形成されていることを特徴とする。
この発明によれば、前記複数の配線は、異なる平面上に形成される複数の導体層と、該複数の導体層同士を電気的に接続する接続導体と、を少なくとも有し、前記隣接する配線は、互いに異なる平面上に形成される導体層同士が隣接するように形成されているため、隣接する配線間の距離を十分に小さくし、配線領域幅を縮小化した状態を維持しつつ、前記接続導体の位置を調整することで隣接する配線の各導体層の長さを容易に調整することができる。
従って、画像表示装置のパネル周辺部の幅を小さく抑えつつ、隣接する配線の各導体層の長さを略等しく設定することで各配線の抵抗値のバラツキを小さく抑えることが容易となる。その結果、パネル周辺部が狭く、画質の良好な画像表示装置の実現が可能となる。
また、各配線の各導体層の長さを略等しく設定すれば、各導体層のシート抵抗が異なった場合においても各配線間の抵抗の均一化が容易である。ここで、各導体層の長さの差は、導体層の最大長さLMAXから最小長さLMINを引いた値ΔLを導体層の最大長さLMAXで除した値ΔL/LMAXが0.06以下であることが好ましい(更に好ましくは、ΔL1/L1MAXを0.03以下に設定する)。
また、前記複数の配線の長さが互いに異なっている画像表示装置の場合は、前記各配線の各導体層の長さを、前記配線の抵抗値が前記複数の配線の配列方向に向かって順次変化するよう設定すれば、各配線の抵抗値の大きさの違いに起因した輝度バラツキが視認されにくくなるという利点がある。ここで、配線の抵抗値を前記複数の配線の配列方向に向かって順次変化させる場合、隣接する配線の抵抗値の差は、一方の配線の抵抗値R1、他方の配線の抵抗値R2とすると、2|R1−R2|/(R1+R2)の最大値が0.09以下であることが好ましい(更に好ましくは、2|R1−R2|/(R1+R2)を0.06以下に設定する)。
なお、前記配線を通過する信号が複数種存在する場合、例えば、電源線やデータ線、走査線等が存在する場合には、隣接する同種の配線に関して各導体層の長さや抵抗値を比較するものとする。
以下に、本発明にかかる画像表示装置および配線基板の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。
[実施形態1]
図1は、本発明にかかる画像表示装置の実施形態1の構成を示す平面図である。この画像表示装置は、走査信号およびデータ信号により画像を表示するアレイ状の複数の画素(OLED、液晶など)を有する表示部1と、表示部1の周りに形成されるパネル周辺部2とを有している。パネル周辺部2には、外部基板(図示せず)に接続され、該外部基板を介して走査信号、データ信号、電源電圧等が入力される外部接続端子3と、走査信号、データ信号、電源電圧等の表示部1への供給を制御することにより、表示部1の画像表示を制御するための駆動IC4と、走査信号を表示部1に供給する走査線、データ信号を表示部1に供給するデータ線、および電源電圧を表示部1に供給する電源線等の複数の配線5が形成される配線領域50とが設けられている。
本実施形態においては、外部接続端子3から駆動IC4までの各配線5の長さをほぼ等しく設定したレイアウトにできる場合を前提としている。なお、配線5の長さは、外部接続端子3から駆動IC4に接続される基板上の端子までの長さとする。
図2は実施形態1の配線領域50の詳細を示す平面図であり、図3は図2のA−A断面図である。図2および図3に示す例では、各配線5a〜5dを、第1導体層M1および第1導体層M1と異なる平面上に形成される第2導体層M2による2層配線で構成している。すなわち、図3に示すように、基板10上には、第1絶縁膜11を介在させて複数の第1導体層M1が形成され、さらにその上に第2絶縁膜12を介在させて複数の第2導体層M1が積層されている。第1導体層M1および第2導体層M2間は、接続導体としてのコンタクトホール導体TH(絶縁膜で形成した開口孔に導体材料が充填された導体)で連結されている。第1導体層M1,第2導体層M2の線幅(w1、w2)、厚みは各配線5a〜5dで略等しい。なお、図2においては、第1絶縁膜11と第2絶縁膜12、基板10を省略して配線領域50を図示している。
図2に示す4本の並行する配線5a〜5dの一方側(図2における左側の端部)は、外部接続端子3に接続され、他方側(図2における右側の端部)は、駆動IC4に接続されている。図2において、4本の配線5a〜5dのうちの最も上側の配線5aは、外部接続端子3側から出発すると、第1導体層M1→コンタクトホール導体TH→第2導体層M2→コンタクトホール導体TH→第1導体層M1によって構成されている。同様に、4本の配線5a〜5dのうちの最も下側の配線5dは、外部接続端子3側から出発すると、第2導体層M2→コンタクトホール導体TH→第1導体層M1→コンタクトホール導体TH→第2導体層M2によって構成されている。
この実施の形態1においては、配線領域50では、それぞれの配線5a〜5dを、コンタクトホール導体THで連結した第1導体層M1および第2導体層M2によって形成する。隣接する配線(例えば配線5aと配線5b)は、第1導体層M1と第2導体層M2同士が隣り合うように形成されている。また、各配線5a〜5dには、2つのコンタクトホール導体THを形成し、これら2つのコンタクトホール導体THによって第1導体層M1と第2導体層M2との切換えを行う。露光とエッチングの精度で決まる隣接する第1導体層M1間の最小間隔幅をg1とし、隣接する第2導体層M2間の最小間隔幅をg2とした場合、第1導体層M1および第2導体層M2を交互に並設する際に、これら最小間隔幅g1,g2を確保する。なお、この場合は、コンタクトホール導体THの箇所と、第1導体層M1あるいは第2導体層M2との間隔で、最小間隔幅g1,g2を設定している。また、コンタクトホール導体THと第1導体層M1(または第2導体層M2)との間隔のうち、配線5の長手方向の最小間隔幅g12としては、最小間隔幅g1,g2のうちの大きいほうの値と略等しくなるようにしている。
また、それぞれの配線5間においては、第1導体層M1および第2導体層M2の長さがほぼ等しくなるように第1導体層M1および第2導体層M2をコンタクトホール導体THで連結する。すなわち、各配線5の第1導体層M1の長さが略等しく設定される(各配線5a〜5dの第1導体層M1のうち、最大長さL1MAXと最小長さL1MINとの差ΔL1を第1導体層M1の最大長さL1MAXで除した値ΔL1/L1MAXの値が0.06以下であることが好ましい。更に好ましくは、ΔL1/L1MAXを0.03以下に設定する)。また各配線5a〜5dの第2導体層M2の長さが略等しく設定される(各配線5a〜5dの第2導体層M2のうち、最大長さL2MAXと最小長さL2MINとの差ΔL2を第2導体層M2の最大長さL2MAXで除した値ΔL2/L2MAXの値が0.06以下であることが好ましい。更に好ましくは、ΔL2/L2MAXを0.03以下に設定する)。本実施形態では、各配線5a〜5dの全長をLとすると、第1導体層M1の長さがL/2となり、第2導体層M2の長さがL/2となるように、第1導体層M1および第2導体層M2を複数のコンタクトホール導体THで連結している。
なお、配線5を通過する信号として、電源電圧、データ信号、走査信号等の複数種の信号が存在する場合は、上記したそれぞれの配線5間における第1導体層M1または第2導体層M2の長さ比較は、隣接する同種の配線に関して実行するようにしたほうが望ましい。すなわち、1つの配線領域に各画素ラインについての同種の配線(例えばデータ線)のみが集合している場合は、実際に隣接している同種の配線間で長さ比較を行い、また1つの配線領域に複数種の配線(電源線、データ線、走査線等)が混在している場合は、当該配線には異種の配線が実際は隣接していることになるので、異種の配線を介在して隣接する同種の配線間で長さ比較を行うようにする。
このような配線レイアウトによれば、第1導体層M1、第2導体層M2の長さが各配線5a〜5d間で略等しいため、各配線5a〜5dを複数の導体層M1,M2で構成しても、各配線5a〜5dの抵抗を略等しくすることができる。なお、本実施形態1のように、第1導体層M1と、第2導体層M2の長さが等しい場合、第1導体層M1,第2導体層M2のシート抵抗をそれぞれr1,r2とし、第1導体層M1,第2導体層M2の最小線幅をそれぞれw1,w2とすると、全ての配線における抵抗Rは、それぞれ、
R=(r1・L)/(2・w1)+(r2・L)/(2・w2)
となり、各配線抵抗を均一にすることができる。
図2の場合、各コンタクトホール導体THは、各導体層M1,M2が延在する方向の延長上ではなく、各導体層M1,M2の端部で隣の配線側に隣接するように形成しており、この結果、各配線がクランク状に屈折している。これは、コンタクトホール導体THでは導通を確実なものとするため、導体層M1,M2の線幅は広く形成される必要があり、従って、コンタクトホール導体THを各導体層M1,M2が延在する方向の延長上に設けると、コンタクトホール導体THの部分で同一平面上に形成された導体層同士が近づき過ぎてしまい、最小間隔幅g1,g2を確保することが難しいからである。
また、隣接する各配線のコンタクトホール導体THは、図2に示すように、配線5a〜5dの長手方向について位置をずらせて配置するようにしている。これは、前記したように、コンタクトホール導体THでは導体層M1,M2の線幅を広くする必要があるため、配線5の長手方向についてコンタクトホール導体THを略同じ位置に設けると、最小間隔幅g1、g2を確保すると、配線領域50の幅dが大きくなるからである。
このようにこの実施形態1においては、複数の配線5a〜5dが同一長さLを有する場合において、それぞれの配線5を、隣接する配線間で、異なる層に形成された導体層M1,M2同士が隣接するように形成するようにしているので、隣接する配線間の距離を十分に小さくし、配線領域幅を縮小化した状態を維持しつつ、コンタクトホール導体THの位置を調整することで隣接する配線の各導体層M1,M2の長さを容易に調整することができる。従って、画像表示装置のパネル周辺部2の幅を小さく抑えつつ、隣接する配線の各導体層M1,M2の長さを略等しく設定することで各配線の抵抗値のバラツキを小さく抑えることが容易となる。その結果、パネル周辺部2が狭く、画質の良好な画像表示装置の実現が可能となる。
また、この実施形態1においては、それぞれの配線5a〜5dにおける第1導体層M1および第2導体層M2の各々の長さがほぼ同じになるようにしているので、2層の導体層M1,M2のシート抵抗r1,r2が異なった場合においても、各配線の配線幅を調整するなどの手法を用いることなく、全ての配線の抵抗をほぼ均一化することができ、これにより高画質を維持しつつ配線領域幅dの縮小化に寄与することが可能となる。
また、実施形態1においては、コンタクトホール導体THを隣の配線のコンタクトホール導体に対し配線の長手方向に対しずらせて配置するようにしているので、コンタクトホール導体THは、配線領域幅d方向については高々1個しか存在していない。したがって、コンタクトホール導体THの存在による配線領域幅dの増加はほとんどない。また、図2のレイアウトの場合は、各配線において、一方の端部が第1導体層M1である場合は、他方の端部も第1導体層M1となり、一方の端部が第2導体層M2である場合は、他方の端部も第2導体層M2となる。さらに、第1導体層M1,第2導体層M2およびコンタクトホール導体THを作成する工程は、表示部1を作成するために使用している通常の製造工程に含まれているため、配線領域50を作成するために工程の追加や変更は不要である。
[実施形態2]
図4は、本発明にかかる画像表示装置の実施形態2の構成を示す平面図である。この画像表示装置は、実施形態1と同様、表示部1と、パネル周辺部2とを有し、パネル周辺部2には、外部接続端子3、駆動IC4と、複数の配線5が形成される配線領域50とが設けられている。この実施形態2においては、外部接続端子3から表示部1までを接続する配線5の長さが連続的に変化して異なる長さとなったレイアウトの場合に、かかる配線5が第1導体層M1と、第2導体層と、両導体層M1,M2を接続するコンタクトホール導体THとにより形成されている場合を前提とする。なお、外部接続端子3から表示部までの配線5の長さは、外部接続端子3から表示部(画面が表示される部分)と非表示部(画面が表示されない部分)との境界までの長さとする。
図5は実施形態2の配線領域50の詳細を示す平面図である。図5に示す例では、第1導体層M1および第2導体層M2によって2層配線を採用している。この場合、図5に示す4本の並行する配線5a〜5dの一方側(図5における左側の端部側)は、外部接続端子3に接続され、他方側(図5における右側の端部側)は、表示部1に接続されている。
図5において、4本の配線5a〜5dのうちの最も上側の配線5aは、外部接続端子3側から出発すると、第1導体層M1→コンタクトホール導体TH→第2導体層M2によって構成されている。同様に、4本の配線のうちの最も下側の配線5dは、外部接続端子3側から出発すると、第2導体層M2→コンタクトホール導体TH→第1導体層M1によって構成されている。これら配線5a〜5dにおいて、隣接する配線(例えば配線5aと配線5b)は、接続される表示部1の画素ラインが互いに隣接している。
この実施形態2においても、配線領域50では、隣接する配線は、異なる平面に形成される第1導体層M1および第2導体層M2が隣接するように形成されている。また、各配線5a〜5dには、1つのコンタクトホール導体THを形成し、この1つのコンタクトホール導体THによって第1導体層M1と第2導体層M2との切換えを行う。また、露光とエッチングの精度で決まる隣接する第1導体層M1間の最小間隔幅をg1とし、第2導体層M2間の最小間隔幅をg2とした場合、第1導体層M1および第2導体層M2を交互に並設する際に、これら最小間隔幅g1,g2を確保する。また、コンタクトホール導体THと第1導体層M1(または第2導体層M2)との間隔のうち、配線5の長手方向の最小間隔幅g12としては、最小間隔幅g1,g2のうちの大きいほうの値に設定している。
実施形態2においては、各配線5a〜5dの長さが異なっている場合を前提としているが、このような場合、各配線5a〜5dの導体層の長さを、配線の抵抗値が複数の配線5a〜5dの配列方向に向かって順次変化するよう設定するようにしており、これにより各配線5a〜5dの抵抗値の大きさの違いに起因した輝度バラツキが視認されにくくなる。このように、配線5a〜5dの抵抗値を複数の配線5a〜5dの配列方向に向かって順次変化させる場合、隣接する配線の抵抗値の差は、一方の配線の抵抗値R1、他方の配線の抵抗値R2とすると、2|R1−R2|/(R1+R2)の最大値が0.09以下であることが好ましく、更に好ましくは、2|R1−R2|/(R1+R2)を0.06以下に設定する。
また、実施形態2においては、それぞれの配線5a〜5dにおいては、第1導体層M1および第2導体層M2の長さがほぼ等しくなるように第1導体層M1および第2導体層M2をコンタクトホール導体THで連結する。これにより、各導体層M1,M2のシート抵抗r1,r2が異なった場合においても、各配線5a〜5dからは配線長に比例した抵抗を得ることができるようになり、隣接する配線間の抵抗変化を小さく抑えることができるようになる。
なお、配線5を通過する信号として、電源電圧、データ信号、走査信号等の複数種の信号が存在する場合は、上記したそれぞれの配線5間における第1導体層M1または第2導体層M2の抵抗値比較は、隣接する同種の配線に関して実行するようにしたほうが望ましい。すなわち、1つの配線領域に各画素ラインについての同種の配線(例えばデータ線)のみが集合している場合は、実際に隣接している同種の配線間で抵抗値の比較を行い、また1つの配線領域に複数種の配線が混在している場合は、当該配線には異種の配線が実際は隣接していることになるので、異種の配線を介在して隣接する同種の配線間で抵抗値の比較を行うようにする。
図6は、複数の配線の抵抗分布を求めた実験結果を示すものであり、実線Cが従来技術(図11に示した交互配線)による手法を用いて抵抗均一化のための線幅調整を行った場合を示し、破線Dが実施形態2の配線手法を用いた場合を示している。この場合、第1導体層M1のシート抵抗は0.14Ω/□であり、第2導体層M2のシート抵抗は0.13Ω/□である。両者とも、各配線の配線長を徐々に連続的に変化させている。従来技術の場合、露光マスクのパターン精度に限界があるため、線幅調整を行っても、各配線の抵抗は、実線Cに示すように、連続的にリニアには変化せず、隣接配線間には大きな抵抗値の差が現れる。これに対し、実施形態2の手法を用いた場合は、各配線の抵抗は、破線Dに示すように、連続的にリニアに変化する。隣接する配線の抵抗値差[2|R1−R2|/(R1+R2)]は0.009〜0.038であり、その最大値は0.038であった。
図7は、工程変更により第1導体層M1のシート抵抗が0.56Ω/□になった場合を示すものである。第2導体層M1のシート抵抗は、図6の場合と同様、0.13Ω/□である。この場合、従来技術による手法では抵抗均一化のための線幅調整を行っていないものとする。従来技術では、実線Cで示すように、シート抵抗が変わったときに配線幅も変えないと抵抗分布が著しく不連続になる。しかしこのような大きなM1/M2シート抵抗比では、M1に必要な配線幅が大きすぎて配線を配置することができない。これに対し、実施形態2の手法を用いた場合は、各配線の抵抗は、破線Dに示すように、シート抵抗が大きく異なっても配線抵抗の連続性が失われないので、M1の配線幅を大きくすることなく各配線を配置することができる。なお、この場合、隣接する配線の抵抗値差[2|R1−R2|/(R1+R2)]は0.009〜0.038であり、その最大値は0.038であった。
図6、図7からわかるように、本発明を適用すれば、長さの異なる複数の配線が配列されている場合であっても、コンタクトホール導体THの位置を調整することで配線抵抗を連続的に変化させることが容易となり、これにより高画質を維持しつつ配線領域幅dの縮小化に寄与することが可能となる。
なお、本発明は、図8に示すように、駆動IC4から表示部1までを接続する複数の配線5についてのレイアウトにも適用可能である。図8の場合は、駆動IC4から表示部1までを接続する複数の配線5についての長さが異なっており、このような場合は上記した実施形態2で説明した配線手法が適用される。また、実施の形態1においては、各配線5の長さをほぼ等しく設定したレイアウトの例として、外部接続端子3から駆動IC4までの配線について説明したが、図9に示すように、外部接続端子3と表示部1とをほぼ同じ長さの配線5で接続する場合、あるいは駆動IC4と表示部1とをほぼ同じ長さの配線5で接続する場合においても、実施形態1で説明した配線手法を採用することにしてもよい。
また、上記した実施形態1、2では、2層配線を採用し、1本の配線に1個または2個のコンタクトホール導体THを使用するようにしたが、2層配線において、1本の配線に3個以上のコンタクトホール導体を使用するようにしてもよい。また、2層配線だけでなく3層以上の多層配線を採用するようにしてもよい。
本発明の実施形態1の画像表示装置を示す平面図である。 本発明の実施形態1の配線領域を示す平面図である。 図2のA−A断面図である。 本発明の実施形態2の画像表示装置を示す平面図である。 本発明の実施形態2の配線領域を示す平面図である。 本発明の実施形態2の配線手法を用いた場合と従来の配線手法を用いた場合の配線抵抗分布を示す図である。 本発明の実施形態2の配線手法を用いた場合と従来の配線手法を用いた場合の他の配線抵抗分布を示す図である。 本発明の画像表示装置の他の配線レイアウト例を示す平面図である。 本発明の画像表示装置の他の配線レイアウト例を示す平面図である。 従来の配線手法を示す平面図である。 従来の他の配線手法を示す平面図である。 図11のA−A断面図である。
符号の説明
1 表示部
2 パネル周辺部
3 外部接続端子
4 駆動IC
5 配線
10 基板
11,12 絶縁膜
50 配線領域
M1 第1導体層
M2 第2導体層
TH コンタクトホール導体

Claims (6)

  1. 基板と、該基板上に配置される表示部と、外部基板に電気的に接続され、前記基板上に配置される外部接続端子と、前記外部接続端子と前記表示部との間を電気的に接続し、所定の方向に間隔を空けて配列される複数の配線と、を備え、
    前記複数の配線は、異なる平面上に形成される複数の導体層と、該複数の導体層同士を電気的に接続する接続導体と、を有し、前記複数の配線の長さが互いに異なっており、前記複数の導体層の長さは、前記各配線において、略等しくなるように形成されており、
    隣接する配線は、前記配線の一端と他端との間において、互いに異なる平面上に形成される導体層同士が隣接するように形成され、且つ隣接する導体層同士が前記接続導体を介して接続されていることを特徴とする画像表示装置。
  2. 記各配線の各導体層の長さを、前記配線の抵抗値が前記複数の配線の配列方向に向かって順次変化するように設定したことを特徴とする請求項1に記載の画像表示装置。
  3. 隣接する配線の抵抗値の差は、一方の配線の抵抗値R1、他方の配線の抵抗値R2とすると、2|R1−R2|/(R1+R2)の最大値が0.09以下であることを特徴とする請求項に記載の画像表示装置。
  4. 前記接続導体の位置が隣接する配線同士で前記配線の長手方向にずらせて配置されていることを特徴とする請求項1乃至請求項の何れか一つに記載の画像表示装置。
  5. 前記複数の配線は、該配線を通過する信号の種類が同種であることを特徴とする請求項2または請求項に記載の画像表示装置。
  6. 前記隣接する配線は、接続される表示部の画素ラインが互いに隣接していることを特徴とする請求項2乃至請求項の何れか一つに記載の画像表示装置。
JP2005275786A 2005-09-22 2005-09-22 画像表示装置 Expired - Fee Related JP5175433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005275786A JP5175433B2 (ja) 2005-09-22 2005-09-22 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005275786A JP5175433B2 (ja) 2005-09-22 2005-09-22 画像表示装置

Publications (2)

Publication Number Publication Date
JP2007086474A JP2007086474A (ja) 2007-04-05
JP5175433B2 true JP5175433B2 (ja) 2013-04-03

Family

ID=37973509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005275786A Expired - Fee Related JP5175433B2 (ja) 2005-09-22 2005-09-22 画像表示装置

Country Status (1)

Country Link
JP (1) JP5175433B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597713A (zh) * 2017-01-22 2017-04-26 厦门天马微电子有限公司 一种阵列基板和显示面板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363241B (en) * 2007-07-16 2012-05-01 Au Optronics Corp Lower substrate for an fpd
JP5313590B2 (ja) * 2008-08-29 2013-10-09 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5084698B2 (ja) * 2008-10-29 2012-11-28 京セラ株式会社 タッチパネルおよびタッチパネル型表示装置
US9298052B2 (en) * 2012-08-09 2016-03-29 Sharp Kabushiki Kaisha Display apparatus
CN104919514B (zh) * 2013-01-21 2017-06-09 夏普株式会社 有源矩阵基板和显示装置
CN103337501B (zh) * 2013-06-24 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制作方法、平板显示装置
CN105518770B (zh) * 2013-09-09 2018-05-15 夏普株式会社 有源矩阵基板和显示装置
CN104865756B (zh) * 2015-04-01 2017-08-25 上海天马微电子有限公司 阵列基板、显示面板及显示装置
JP6560887B2 (ja) * 2015-04-08 2019-08-14 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
CN106444182B (zh) * 2016-10-31 2020-06-02 厦门天马微电子有限公司 一种阵列基板和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
JP4178090B2 (ja) * 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106597713A (zh) * 2017-01-22 2017-04-26 厦门天马微电子有限公司 一种阵列基板和显示面板

Also Published As

Publication number Publication date
JP2007086474A (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
JP5175433B2 (ja) 画像表示装置
JP5467449B2 (ja) 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
CN107634086B (zh) 一种柔性阵列基板及制备方法、显示装置
JP4966481B2 (ja) Rc遅延のばらつきを抑制する補償キャパシタを有する液晶パネル
JP6004560B2 (ja) 表示装置
JP5442763B2 (ja) 配線基板及び表示装置
US9761560B2 (en) Display device
JP2008003134A (ja) 配線構造、及び表示装置
JP2004213020A (ja) 信号線を有する表示板及び液晶表示装置
CN108445686A (zh) 阵列基板、显示面板与显示装置
US10418390B2 (en) Pixel array substrate
JP2006209089A (ja) 表示装置
JP2007328346A (ja) 薄膜トランジスタ基板及びこれを含む液晶表示板
CN100369258C (zh) 有源元件阵列基板
JP2010097536A (ja) タッチパネル
JP2004206055A (ja) ディスプレイ用基板、電気光学装置、及び電子機器
CN111063257A (zh) 柔性显示面板及其制作方法
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
WO2020015070A1 (zh) 阵列基板
JP2006071861A (ja) 電気光学装置及び電子機器
CN113539114B (zh) 覆晶薄膜和显示装置
JP2005099414A (ja) 画像表示装置、集積回路
JP2010079314A (ja) 表示装置
JP4525174B2 (ja) 液晶表示装置
JP2005266394A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees