JP2005099414A - 画像表示装置、集積回路 - Google Patents

Abstract

【課題】ＷＯＡ技術の利点を享受しつつ、表示画素に対して正確な電位供給を可能とする画像表示装置を提供すること。
【解決手段】表示画素に電気信号を供給するドライバＬＳＩに対する電位供給を行う配線構造として、主配線１４と複数のドライバＬＳＩとの間を電気的に接続する複数の引出配線２０−０〜２０−ｎについて、電位供給源との距離が遠ざかるにつれて電気抵抗値が小さくなるよう構成する。また、主配線１５と複数のドライバＬＳＩとの間を電気的に接続する複数の引出配線２１−０〜２１−ｎについても、電位供給源との距離が遠ざかるにつれて電気抵抗値が小さくなるよう構成する。かかる引出配線２０、２１を備えることで、主配線１４、１５に起因した電圧降下による供給電位の差違を低減し、複数のドライバＬＳＩからの正確な電位供給を実現する。
【選択図】 図３

Description

本発明は、アレイ基板上に行列状に配置された表示画素を備え、該表示画素に対して電気信号を供給することによって画像表示を行う画像表示装置に関するものである。

従来、液晶材料の光学特性を利用した画像表示装置において、いわゆるアクティブマトリックス方式による画像表示が行われている。かかるアクティブマトリックス方式では、表示画素（カラー表示を行う画像表示装置ではＲ（赤）、Ｇ（緑）、Ｂ（青）に対応した副画素）ごとに蓄積容量が配置され、表示画素ごとに配置された蓄積容量に対して所定の電位が書き込まれることによって、液晶材料に含まれる液晶分子の配向方向が制御され、画像表示が行われる。

このため、高品位の画像表示を可能とするためには表示画素に対して表示画像に対応した電位供給を行う機構を備える必要があり、例えばワイヤリングオンアレイ（ＷＯＡ：Wiring On Array）技術を用いた電位供給機構を備えたものが提案されている（例えば、特許文献１参照。）。図９は、ＷＯＡ技術を用いた電位供給機構を有する画像表示装置を形成するアレイ基板の構造を示す模式図である。図９に示すように、従来の画像表示装置では、アレイ基板１０１は、マトリックス状に配置された表示画素１０２と、同一行に属する表示画素１０２と電気的に接続され、行方向に延在して配置された走査線１０３と、同一列に属する表示画素１０２と電気的に接続されて表示画像に対応した電位を供給する機能を有し、列方向に延在して配置された信号線１０４とを備える。また、アレイ基板１０１は、信号線１０４を介して表示画素１０２に対して供給する電位を出力する電位供給機構である信号線駆動回路１０５を有する。

信号線駆動回路１０５は、それぞれ複数の信号線１０４に接続され、接続されたものに対して電位を供給するドライバＬＳＩ１０６と、ドライバＬＳＩ１０６に対して基準電圧を供給する電圧源１０７と、電圧源１０７とドライバＬＳＩ１０６との間を電気的に接続する配線構造１０８とを備える。ドライバＬＳＩ１０６は、電圧源１０７から供給される電圧を基準として、表示画像に対応した電位を信号線１０４に対して供給している。

図９に示す構成を採用した場合、アレイ基板の外部に信号線駆動回路を配置した場合に比べて様々な利点を有する。例えば、外部と接続するためのＰＣＢ、ＦＰＣ等が不要になると共に配線構造１０８は表示画素１０２内に形成される薄膜トランジスタ等の回路素子と同一工程によって形成することが可能であることから、製造コストの低減が可能である。また、ＰＣＢ等を介したアレイ基板と信号線駆動回路との接続が不要になることから、機械的接続部分を削減することが可能となり、製造歩留まりが向上するという利点も有する。

特開２００１−１７４７４８号公報

しかしながら、ＷＯＡ技術を用いた画像表示装置では、表示画素に対して正確な電位供給が困難であるという問題を有する。既に説明したように、信号線駆動回路１０５を構成する配線構造１０８は、製造コストの低減等を目的として表示画素内の薄膜トランジスタ等と同一工程によって形成される。従って、配線構造１０８の構造は薄膜トランジスタ等の構造に拘束されることで膜厚が数百ｎｍ程度に制限され、配線構造１０８自体が有する電気抵抗に基づく電圧降下による影響が顕在化する。すなわち、ドライバＬＳＩ１０６のうち、電圧源１０７の近傍に配置されたものには電圧源１０７から出力される電圧値とほぼ等しい基準電圧が供給されるのに対して、電圧源１０７から遠方に配置されたものは、配線構造１０８における電圧降下の影響により供給される基準電圧の値が低くなる。

ドライバＬＳＩ１０６は、上述のように供給される基準電圧に基づいて表示画像に応じた電圧値を出力する構造を有する。従って、供給される基準電圧がドライバＬＳＩ１０６ごとに相違する場合には、同一階調を表示する場合であってもドライバＬＳＩ１０６ごとに異なる電圧が出力されて画像の品位が著しく低下することとなる。

かかる問題を解決する手段としては、断面積を増加させることによって配線構造１０８の抵抗率を低減する手法が考えられる。しかしながら、配線構造１０８の膜厚を大きくする構造を採用した場合には、同一工程で作製される薄膜トランジスタ等の構造に影響を与えることから好ましくない。また、配線構造１０８を薄膜トランジスタ等の他の回路素子とは別工程で作製することとした場合、工程数の増加による製造コストの上昇が新たな問題となる。

さらに、断面積を増加させるために配線構造１０８の幅を広くする構成も考えられる。しかしながら、電圧降下を無視できる程度にまで幅を広くした構成とした場合には配線構造１０８の占有面積の増加に起因した信号線駆動回路１０５の大型化といった問題が新たに生じる。ＷＯＡ技術を用いた信号線駆動回路１０５の利点の一つとして占有面積の低減が挙げられることから、配線構造１０８の占有面積の増大はＷＯＡ技術の利用の趣旨を没却するもので妥当ではない。

本発明は、上記に鑑みてなされたものであって、ＷＯＡ技術の利点を享受しつつ、表示画素に対して正確な電位供給を可能とする画像表示装置および画像表示装置に適用可能な集積回路を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる画像表示装置は、アレイ基板上に行列状に配置された表示画素を備え、該表示画素に対して電気信号を供給することによって画像表示を行う画像表示装置であって、前記アレイ基板は、所定強度の電圧を出力する電位供給源と、前記電位供給源の陽極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第１主配線と、前記電位供給源の陰極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第２主配線と、個々の陽極が前記第１主配線の異なる部分と電気的に接続されるとともに、個々の陰極が前記第２主配線の異なる部分と電気的に接続され、陽極側に供給される電位および陰極側に供給される電位に基づいて前記表示画素に供給する電気信号を生成する複数の電気信号生成手段と、複数の前記電圧生成手段に対応して複数配置され、前記第１主配線と前記電気信号生成手段の陽極側との間を電気的に接続し、かつ前記第１主配線における電圧降下値の相違に基づく複数の前記電気信号生成手段間における陽極電位の相違を低減する第１電位調整手段と、複数の前記電圧生成手段に対応して複数配置され、前記第２主配線と前記電気信号生成手段の陰極側との間を電気的に接続し、かつ前記第２主配線における電圧降下値の相違に基づく複数の前記電気信号生成手段間における陰極電位の相違を低減する第２電位調整手段とを備えたことを特徴とする。

この請求項１の発明によれば、複数の電気信号生成手段間における陽極側電位および陰極側電位の値の相違を低減するための第１電位調整手段および第２電位調整手段を備えることとしたため、ＷＯＡ技術を利用して第１主配線および第２主配線を形成した場合であっても、電気信号生成手段ごとに供給電位が変動することを抑制することができる。

また、請求項２にかかる画像表示装置は、上記の発明において、前記第１電位調整手段および前記第２電位調整手段は、前記アレイ基板上に形成された他の少なくとも１以上の配線構造と同一材料かつ同一層上に形成される導電層を用いた電気抵抗によって形成されたことを特徴とする。

また、請求項３にかかる画像表示装置は、上記の発明において、複数の前記第１電位調整手段および複数の前記第２電位調整手段は、前記第１主配線および前記第２主配線との接続部分と前記電位供給源との間の距離が増大するにつれて電気抵抗値が低くなるよう形成されることを特徴とする。

また、請求項４にかかる集積回路は、所定の機能を実行する機能実行回路部と、外部電位供給源との電気的に接続される端子部と、前記機能実行回路部と前記端子部との間に配置され、可変抵抗を含んで形成され、該可変抵抗の抵抗値を調整することによって前記機能実行回路部に供給される電位を調整する電位調整手段とを備えたことを特徴とする。

この請求項４の発明によれば、外部からの電位に基づいて機能実行回路部に供給する電位を調整する電位調整手段を備える構成としたため、外部から供給される電位の変動にかかわらず、内部の機能実行回路部に対して均一な電位供給が可能となる。

また、請求項５にかかる集積回路は、前記機能実行回路部は、外部から入力された電位に基づいて電気信号を出力する機能を有することを特徴とする。

また、請求項６にかかる画像表示装置は、アレイ基板上に行列状に配置された表示画素を備え、該表示画素に対して電気信号を供給することによって画像表示を行う画像表示装置であって、前記アレイ基板は、所定強度の電圧を出力する電位供給源と、前記電位供給源の陽極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第１主配線と、前記電位供給源の陰極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第２主配線と、前記第１主配線および前記第２主配線に対して接続される複数の請求項４または５に記載の集積回路とを備えたことを特徴とする。

本発明にかかる画像表示装置は、複数の電気信号生成手段間における陽極側電位および陰極側電位の値の相違を低減するための第１電位調整手段および第２電位調整手段を備える構成としたため、ＷＯＡ技術を利用して第１主配線および第２主配線を形成した場合であっても、電気信号生成手段ごとに供給電位が変動することを抑制することができるという効果を奏する。

また、本発明にかかる集積回路は、外部からの電位に基づいて機能実行回路部に供給する電位を調整する電位調整手段を備える構成としたため、外部から供給される電位の変動に関わらず、内部の機能実行回路部に対して均一な電位供給が可能となる効果を奏する。

以下、この発明を実施するための最良の形態である画像表示装置について説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。なお、図面中における符号について、同一構成を有するものについては例えば“主配線１４−０”、“主配線１４−１”のように示し、必要に応じて“主配線１４”と総称して記述する。

（実施の形態１）
まず、この発明の実施の形態１にかかる画像表示装置について説明する。図１は、実施の形態１にかかる画像表示装置の全体構成を示す模式図である。なお、図１では、アレイ基板１が他の構成要素と分離した状態で表示されているが、これはアレイ基板１の表面構造の理解を容易にするために便宜的に表示したものであって、実際の画像表示装置では、アレイ基板１と、配向膜５ａとは密着した構造を有する。

図１に示すように、実施の形態１にかかる画像表示装置は、アレイ基板１と、アレイ基板１に対向して配置された対向基板２と、アレイ基板１と対向基板２との間に封入される液晶層３とを備える。より詳細には、アレイ基板１上には配向膜５ａ、対向基板２の下面には共通電極４および配向膜５ｂが形成され、配向膜５ａ、５ｂは液晶層３と直接接する構成となっている。また、アレイ基板１の外面および対向基板２の外面上に偏光板６ａがそれぞれ配置されている。

アレイ基板１および対向基板２は、それぞれ光透過性に優れた透明プラスチック基板または無アルカリガラス等を母材として形成され、表面が平坦性に優れた構造を有する。なお、対向基板２の内表面上には共通電極４が配置され、後述する表示画素７に備わる画素電極との間で所定の電界を生じる機能を有する。また、図示を省略したが、カラー表示を行う画像表示装置の場合、対向基板の内面上または外面上にＲ、Ｇ、Ｂに対応した光透過特性を有するカラーフィルタを配置した構成を採用するのが通常である。

液晶層３は、配向性を有する液晶分子を主成分として形成されている。液晶層３に含まれる液晶分子の例としては、例えばフッ素系ネマチック液晶分子を使用することが可能である。この他の液晶分子であっても、一般にＴＮ方式の液晶表示装置に利用可能な液晶分子であれば、液晶層３を構成する液晶分子として利用可能であって、液晶分子について特に限定する必要はない。

配向膜５ａ、５ｂは、液晶層３に含まれる液晶分子の配向方向を規定するためのものである。具体的には、配向膜５ａ、５ｂは、それぞれ液晶層３と接する表面に異方性を持たせた構造を有し、かかる異方性構造に従って配向膜５ａ、５ｂ近傍の液晶分子の配向方向が規定される。

偏光板６ａ、６ｂは、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層３に含まれる液晶分子の配向方向と、偏光板６ａ、６ｂとの間に生じる光学的な相関関係に基づいて、後述する表示画素７ごとの光透過率が制御されて画像表示が行われている。

次に、アレイ基板１上に形成された回路構造について説明する。アレイ基板１上には、図１に示すように、行列状に配置された複数の表示画素７と、表示画素７が配置された行列の行方向に延在し、同一行に属する表示画素７と電気的に接続された複数の走査線８と、上記行列の列方向に延在し、同一列に属する表示画素７と電気的に接続された複数の信号線９とが形成される。また、アレイ基板１上には、走査線８に接続された走査線駆動回路１０と、信号線９に接続された信号線駆動回路１１と、信号線駆動回路１１に対して後述する基準電圧を供給する基準電位供給回路１２が配置されている。基準電位供給回路１２は、信号線駆動回路１１内に配置されるドライバＬＳＩ１３と主配線１４、１５を介して電気的に接続されている。

表示画素７は、それぞれ薄膜トランジスタおよび画素電極を備えて構成される。具体的には、表示画素７は、薄膜トランジスタのゲート電極が走査線８に電気的に接続され、ソース／ドレイン電極の一方は信号線９へ、他方は画素電極へ電気的に接続された構造を有する。

走査線駆動回路１０は、走査線８を介して表示画素７に対して電気信号の一種たる走査信号を伝送するためのものである。走査信号は、具体的には、例えば、表示画素７内に備わる薄膜トランジスタがオン状態となるために十分な値を有する電圧信号のことをいう。

信号線駆動回路１１は、信号線９を介して表示画素７に対して電気信号の一種たる表示信号を伝送するためのものである。表示信号は、表示画像に対応した階調値に関する情報を含む信号であって、具体的には、階調値に対応した電圧信号のことをいう。信号線駆動回路１１内にはドライバＬＳＩ１３が複数配置され、それぞれが複数の信号線９に対して表示信号を供給する構成を有する。例えば、本実施の形態１にかかる画像表示装置のＸＧＡ（１０２４×７６８）級の解像度を有する場合には、カラー表示の場合には各ピクセルに対して表示画素７が３個必要なことを鑑みると、１０２４×３＝３０７２本の信号線９が必要となる。これに対して、例えばドライバＬＳＩ１３単体が３８４チャネルの出力を可能とする構成の場合には、信号線駆動回路１１内にドライバＬＳＩ１３は８個配置される構成となる。

基準電位供給回路１２は、信号線駆動回路１１に対して、より正確には信号線駆動回路１１を構成するドライバＬＳＩ１３に対して基準電圧を供給するためのものである。基準電位供給回路１２は、実際の画像表示装置では様々な回路によって構成されているが、本実施の形態１では、理解を容易にする観点から、単に電位供給源のみを用いた構成としている。

主配線１４、１５は、基準電位供給回路１２と、信号線駆動回路１１内に備わるドライバＬＳＩ１３とを電気的に接続するためのものである。主配線１４、１５は、例えば２層の導電層を重ね合わせた構成を有する。具体的には、主配線１４、１５は、走査線８および信号線９等の作製と同一の工程において作製され、走査線８、信号線９と同様の導電性材料、例えばアルミニウム、銅等によって構成され、同等の膜厚を有する。なお、図１からも明らかなように、主配線１４、１５とドライバＬＳＩ１３との間には配線構造が介在しており、かかる配線構造については後に詳細に説明する。

次に、ドライバＬＳＩ１３について説明する。図２は、ドライバＬＳＩ１３の構成要素の中で、表示信号を生成する機構について示す模式図である。図２に示すように、ドライバＬＳＩ１３は、外部と接続するための端子１７、１８と、端子１７、１８間に配置され、直列接続された複数の電気抵抗によって形成された階調電圧生成部１６とを備える。端子１７、１８は、アレイ基板１表面に形成された配線構造に接続し、基準電位供給回路１２に対して電気的に接続するためのものである。また、階調電圧生成部１６は、直列接続されたｍ＋１個の電気抵抗を備え、これらの電気抵抗は、抵抗値がそれぞれＲ₀、Ｒ₁、・・・、Ｒ_mであるものとする。なお、ドライバＬＳＩ１３は、上記の構成のみならず画像表示に必要となる様々な機構を有するが、本実施の形態１における特徴部分とは直接的な関係を有さないことから、これらの機構については図示および説明を省略する。

階調電圧生成部１６の動作について簡単に説明する。既に説明したように、表示画素７は信号線９を介して表示画像の階調に応じた電圧を供給されることによって、内部に備える画素電極内に階調に応じた電荷が蓄積される。かかる電荷に基づいて、画素電極と共通電極４との間に電界が生じ、間に挟まれた液晶分子の配向性が電界強度に応じて変化し、配向性の変化に応じて画面上に画像が表示される。

階調電圧生成部１６は、信号線９を介して表示画素７に対して表示階調に応じた電圧を供給するためのものである。具体的には、階調電圧生成部１６は、直列接続された電気抵抗によって生じる電圧を出力可能な構成を有する。例えば、端子１７、１８間に基準電位供給回路１２から電圧Ｖ₀が供給されており、階調電圧生成部に電流Ｉ₀が流れる場合には、隣接する電気抵抗の接続部分からＶ₀、Ｖ₁（＝Ｖ₀−Ｉ₀Ｒ₀）、Ｖ₂（＝Ｖ₀−Ｉ₀（Ｒ₀＋Ｒ₁））、・・・、Ｖｍ＋１（Ｖ₀−Ｉ₀（Ｒ₀＋Ｒ₁＋・・・＋Ｒ_m））を出力することが可能である。かかる機構を用いることにより、階調電圧生成部１６は、外部から入力された階調情報に基づいて表示画素７に対して表示階調に応じた電圧を供給している。

次に、ドライバＬＳＩ１３と基準電位供給回路１２との間の配線構造について具体的に説明する。図３は、ドライバＬＳＩ１３と基準電位供給回路１２との間の配線構造について示す模式図である。図３に示すように基準電位供給回路１２から延伸した主配線１４、１５と、主配線１４、１５と一端が接続された引出配線２０、２１と、引出配線２０、２１の他端に配置されたＬＳＩ接続用端子２２、２３とを備える。ＬＳＩ接続用端子２２はドライバＬＳＩ１３の陽極側と接続され、ＬＳＩ接続用端子２３は、ドライバＬＳＩ１３の陰極側と接続される。引出配線２０、２１は、信号線駆動回路１１内に複数配置されたＬＳＩ１３に応じて複数配置されており、具体的には、基準電位供給回路１２からの距離が増大するに従って、順に引出配線２０−０〜２０−ｎおよび引出配線２１−０〜２１−ｎが配置されている。なお、実施の形態１において引出配線２０−０〜２０−ｎおよび引出配線２１−０〜２１−ｎは、それぞれ同一材料によって形成されるものとする。

引出配線２０、２１は主配線１４、１５とＬＳＩ１３との間を電気的に接続する機能のみならず、複数のＬＳＩ１３、より正確には複数の階調電圧生成部１６に供給される電位が互いに等しくなるよう調整する電位調整手段としての機能を有する。図３にも示すように、引出配線２０−０〜２０−ｎおよび引出配線２１−０〜２１−ｎは、基準電位供給回路１２から遠ざかるにつれて徐々に配線長が小さくなるよう構成されており、配線長の減少に伴い電気抵抗値が減少する構成を有する。

引出配線２０、２１の電気抵抗値を基準電位供給回路１２との距離に応じて徐々に減少させることによる利点について説明する。主配線１４、１５をアレイ基板１上に形成することとした場合、製造工程上の負担が低減されると共にアレイ基板１内における画像表示領域を広く確保することが可能である一方、主配線１４、１５自体が持つ電気抵抗値の影響が顕在化するという問題を有する。すなわち、主配線１４、１５は、アレイ基板１上に同一工程を用いて作製される薄膜トランジスタ等の構造の影響により低抵抗とすることが困難であり、主配線１４、１５で生じる電圧降下のためにドライバＬＳＩ１３に供給される電圧値が変動することとなる。ドライバＬＳＩ１３内に備わる階調電圧生成部１６は、主配線１４、１５を介して基準電位供給回路１２から出力された電圧を入力する構成を有することから、主配線１４、１５で電圧降下が生じる場合には、複数のドライバＬＳＩ１３が配置された構成の場合には、供給される陽極側の電位および陰極側の電位がドライバＬＳＩ１３ごとに相違するという問題を有した。

このため、本実施の形態１では、主配線１４、１５において電圧降下が生じることを前提として、配置場所に関わらず等しい電圧がドライバＬＳＩ１３に供給されるように電位調整手段として引出配線２０、２１を配置することとしている。具体的には、まず、基準電位供給回路１２からの距離が遠くなるにつれて、すなわち主配線１４に起因した電圧降下の影響が大きくなるにつれて電気抵抗を減少するよう複数の引出配線２０を構成し、引出配線２０による電圧降下は電圧供給回路１２から遠ざかるにつれて小さくなるよう構成することで、複数のドライバＬＳＩ１３に供給される電位の差違を低減している。

なお、図２に示す階調電圧生成部１６の構成からも明らかなように、信号線９を介して正確な階調電圧を出力するためには、端子１７、１８間の電位差が一定の値になるよう調整するのみでは足らず、端子１７、１８におけるそれぞれの電位が一定の値となるよう調整する必要がある。従って、本実施の形態１では、ドライバＬＳＩ１３に対して陽極側に位置する引出配線２０のみによって電圧調整を行うのではなく、陰極側に位置する引出配線２１をも電圧調整に用いる構成としている。すなわち、本実施の形態１では、引出配線２０は、陽極側の端子１７における電位の変動幅を低減、好ましくは解消する機能を有し、引出配線２１は、陰極側の端子１８における電位の変動幅を低減、好ましくは解消する機能を有する。

次に、引出配線２０、２１の電気抵抗値の導出メカニズムについて説明する。図４は、基準電位供給回路１２とドライバＬＳＩ１３との間に位置する主配線１４、１５および引出配線２０、２１について、電気抵抗値に注目して示す回路図である。なお、主配線１４、１５は、図４においては、引出配線２０、２１の電気抵抗値の導出の理解を容易にするため複数の部分に分割している。具体的には、基準電位供給回路１２と接続された部分から引出配線２０−０と接続する部分までを主配線１４−０とし、引出配線２０−（ｎ−１）と引出配線２０−ｎとの間に位置する部分を主配線１４−ｎとする。同様に、主配線１５に関しても基準電位供給回路１２と接続された部分から引出配線２１−０と接続するまでを主配線１５−０とし、引出配線２１−（ｎ−１）と引出配線２１−ｎとの間に位置する部分を主配線１５−ｎとする。

また、主配線１４−０〜１４−ｎの電気抵抗値をＲＷ₀〜ＲＷ_n、主配線１５−０〜１５−ｎの電気抵抗値をＲＷ₀’〜ＲＷ_n’とする。さらに、引出配線２０−０〜２０−ｎの電気抵抗値をＲｓ₀〜Ｒｓ_nとし、引出配線２１−０〜２１−ｎの電気抵抗値をＲｓ₀’〜Ｒｓ_n’とする。また、複数配置されたドライバＬＳＩ１３−０〜１３−ｎに備わる階調電圧生成部１６−０〜１６−ｎは、それぞれ内部の直列抵抗の和Ｒｇｍａが同一のものを用いる。

図５は、図４に示した回路の一部、具体的には、階調電圧生成部１６−ｌ（ｌ：０〜ｎ−１の任意の整数）、階調電圧生成部１６−（ｌ＋１）およびこれらの周辺に位置する配線構造を示すと共に、各構成要素に流れる電流値について示す図である。図５において、階調電圧生成部１６−ｌおよび階調電圧生成部１６−（ｌ＋１）に流れる電流の値は、互いに等しい値Ｉとしており、主配線１４を流れる電流は、引出配線２０に分岐するごとにＩだけ減少する。従って、基準電位供給回路１２から出力される電流の値を（ｎ＋１）Ｉとすると、引出配線２０−０〜２０−（ｌ−１）によって電流が分岐した後の主配線１４−ｌには、（ｎ＋１−ｌ）Ｉだけ電流が流れることとなる。

まず、図５に示す回路において、階調電圧生成部１６−ｌおよび階調電圧生成部１６−（ｌ＋１）の陽極側の電位が互いに等しくなる条件を求める。かかる条件を満たすためには、主配線１４−ｌと主配線１４−（ｌ＋１）との接続部分から、階調電圧生成部１６−ｌおよび階調電圧生成部１６−（ｌ＋１）の陽極側までの電圧降下の値が等しければ良い。すなわち、電圧降下Ｖに関して、

Ｖ＝Ｉ×ＲＳ_l ・・・（１）
Ｖ＝（ｎ−ｌ）×Ｉ×Ｒｗ_l+1＋Ｉ×Ｒｓ_l+1・・・（２）

において、（１）式の右辺と（２）式の右辺とが等しい値となるようＲｓ_lとＲｓ_l+1の値を定めればよい。（１）式と（２）式を整理すると、

ＲＳ_l＝（ｎ−ｌ）×Ｒｗ_l+1＋Ｒｓ_l+1 ・・・（３）

となる。（３）式において、ｎ、Ｒｗ_l+1は既知の値であることから、（３）式より引出配線２０−ｌ、２０−（ｌ＋１）の電気抵抗値Ｒｓｌ、Ｒｓｌ＋１との関係を定めることができる。また、ｌの値は０以上、ｎ−１以下の任意の整数であることから、（３）式に基づいて、引出配線２０−０〜２０−ｎのすべての電気抵抗値を導出することが可能である。

なお、引出配線２１−ｌおよび引出配線２１−（ｌ＋１）の電気抵抗値Ｒｓ_l’、Ｒｓ_l+1’間の関係の導出についても同様に行うことが可能である。電気抵抗値Ｒｓ_l’、Ｒｓ_l+1’間の関係は、（３）式と同様に、

Ｒｓ_l’＝（ｎ−ｌ）×Ｒｗ_l+1’＋Ｒｓ_l+1’・・・（４）

となる。従って、（３）式および（４）式を満たすよう引出配線２０−１〜２０−ｎおよび引出配線２１−１〜２１−ｎの電気抵抗値を定めることにより、階調電圧生成部１６−１〜１６−ｎの陽極側に供給される電位および陰極側に供給される電位を互いに等しくすることが可能となる。

以上の原理に基づいて回路設計した例を図６−１に示す。図６−１に示す回路では、ｎ＝４としており、基準電位供給回路から出力される電圧を５Ｖとし、電気抵抗Ｒｗ₀、Ｒｗ₀’の値を１５０Ω、電気抵抗Ｒｗ₁〜Ｒｗ₄、Ｒｗ₁’〜Ｒｗ₄’の値を３００Ωとし、階調電圧生成部の電気抵抗Ｒｇｍａの値を１６ｋΩとしている。また、図６−１に示す回路では、電気抵抗値Ｒｓ₄およびＲｓ₄’の値を０Ωに設定した上で、他の引出配線の抵抗値を定めている。

上記の条件の下で引出配線の電気抵抗値を導出したところ、それぞれＲＳ₀＝Ｒｓ₀’＝３００Ω、Ｒｓ₁＝Ｒｓ₁’＝１８０Ω、Ｒｓ₂＝Ｒｓ₂’＝９０Ω、Ｒｓ₃＝Ｒｓ₃’＝３０Ωという値が得られた。また、引出配線の電気抵抗値の値を以上のように定めた結果、階調電圧生成部１６の陽極側に印加される電位および陰極側に印加される電位は一定の値となり、具体的にはそれぞれ４．８８８Ｖ、１１１．９４０ｍＶとなった。

図６−２は、比較のために示す従来技術にかかる回路構造について示す図である。階調電圧生成部に対して供給される電位の調整機能を有する引出配線を備えない従来の回路では、複数設けられた階調電圧生成部は、陽極側の電位と陰極側の電位について、互いに異なる値が供給されている。すなわち、基準電位供給回路に最も近接した階調電圧生成部では、陽極側に４．９７７Ｖ、陰極側に２２．７１７ｍＶが供給される一方、基準電位供給回路から最も遠方に配置された階調電圧生成部では、陽極側に４．８８７Ｖ、陰極側に１１２．７４ｍＶが供給されており、異なる値が供給されることが分かる。以上、図６−１と図６−２の比較により、本実施の形態１にかかる画像表示装置では、従来とは異なり、複数設けられた階調電圧生成部に対して、陽極側および陰極側に対して、等しい電位を供給することが可能であることが示される。

次に、図６−１に示す回路において定まる電気抵抗値を有する引出配線２０、２１を実現する構造の一例について説明する。好ましい形態としては、引出配線２０を、走査線８、信号線９等と同じ導電性材料によって形成する。従って、引出配線２０、２１のシート抵抗は、例えば０．２Ω／□となり、かかるシート抵抗の導電性材料を用いて上記の電気抵抗値を実現する。具体的には、図６−１の例において、基準電位供給回路１２に最も近接した引出配線（抵抗Ｒｓ０、Ｒｓ０’の引出配線）の長さを１５ｍｍとし、以下、基準電位供給回路１２から遠ざかるにつれてそれぞれ９ｍｍ、４．５ｍｍ、１．５ｍｍとすることで、上記の電気抵抗値、すなわち３００Ω、１８０Ω、９０Ω、３０Ωを実現することが可能である。

かかる設計の場合、基準電位供給回路１２に最も近接する引出配線２０、２１の長さが１５ｍｍとなることで、主配線１４、１５とドライバＬＳＩ１３との間の距離が大きくなり、結果としてアレイ基板１上における信号線駆動回路１１の占有面積が増大することに関する懸念が生じる。しかしながら、かかる問題は、引出配線２０、２１を直線形状とするのではなく、クランク形状とすることで解決が可能である。すなわち、引出配線２０、２１を図３に示す引出配線２０−０、２１−０のようにクランク形状に形成することによって、主配線１４、１５とドライバＬＳＩ１３との間の距離の距離の増大を抑制することが可能である。

以上説明したように、本実施の形態１にかかる画像表示装置は、主配線１４、１５における電圧降下が無視できない場合に、主配線１４、１５と、複数のドライバＬＳＩ１３との間に電気抵抗値を適切な値に設定した引出配線２０、２１を配置している。すなわち、ドライバＬＳＩ１３が配置される位置によって、主配線１４、１５における電圧降下値は異なる値となるが、かかる電圧降下の違いを低減するよう電気抵抗値を設定した引出配線２０、２１を配置することによって、複数のドライバＬＳＩ１３に対して均一な電位を供給している。従って、本実施の形態１にかかる画像表示装置によれば、表示画素７に対して供給される階調電圧がドライバＬＳＩ１３ごとに異なる値となることを抑制でき、表示させようとする画像データに忠実に対応した画像表示を行うことが可能である。

また、本実施の形態１にかかる画像表示装置では、引出配線２０、２１を、通常の製造工程と別途の工程で形成するのではなく、走査線８、信号線９等を形成する工程と同一の工程で形成することとしている。従って、引出配線２０、２１を新たに設けることによる製造工程数の増加といった問題を回避することができ、製造コストの上昇を抑制することが可能である。

さらに、本実施の形態１にかかる画像表示装置では、引出配線２０、２１を、特に高抵抗のものについてクランク形状によって構成することとしたため、ドライバＬＳＩ１３と主配線１４、１５との間の距離が増大することを抑制できる。従って、アレイ基板１上における信号線駆動回路１１の占有面積の増加を防止することが可能であり、画像表示領域を広く確保することができるというＷＯＡ技術の利点を損なうことなく高品位の画像表示を可能としている。

また、本実施の形態１にかかる画像表示装置では、ドライバＬＳＩ１３の配置位置を任意に設定することが可能となる。すなわち、本実施の形態１にかかる画像表示装置では、引出配線２０、２１によって電圧降下分を調整することが可能であるため、主配線１４、１５による電圧降下分を考慮することなくドライバＬＳＩ１３の位置を決定することができる。従って、本実施の形態１にかかる画像表示装置では、例えば行列状に配置された複数の表示画素７および複数の信号線９の配列に対して最適な位置にドライバＬＳＩ１３を配置することが可能となる。

（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、主配線に起因した電圧降下分を調整するための電気抵抗（実施の形態１における引出配線に相当）を、ドライバＬＳＩ１３に内蔵した構成を有する。なお、実施の形態２にかかる画像表示装置は、信号線駆動回路のみ実施の形態１にかかる画像表示装置と相違し、他の部分については実施の形態１と同様のものとする。

図７は、実施の形態２にかかる画像表示装置において、信号線駆動回路１１の等価回路を示す回路図である。なお、図７では、ドライバＬＳＩが実装された状態について示している。図７に示すように、信号線駆動回路１１は、実施の形態１と同様の構成を有する主配線１４−０〜１４−ｎおよび主配線１５−０〜１５−ｎと、実施の形態１とは異なり、互いに等しい電気抵抗値を有し、一端が主配線１４、１５にそれぞれ接続された引出配線３２−０〜３２−ｎおよび引出配線３３−０〜３３−ｎとを備える。さらに、信号線駆動回路１１内には、複数の引出配線３２、３３の他端に対してそれぞれ電気的に接続されたドライバＬＳＩ３４が配置されている。図７に示すように、本実施の形態２にかかる画像表示装置では、引出配線３２−０〜３２−ｎはそれぞれ等しい電気抵抗値Ｒを有するよう構成され、引出配線３３−０〜３３−ｎは、それぞれ等しい電気抵抗値Ｒ’を有するよう構成されている。一方、ドライバＬＳＩ３４は、図７に示すように、階調電圧生成部に対応した電気抵抗Ｒｇｍａの他に、個々に値が異なる電気抵抗、例えばドライバＬＳＩ３４−０にはＲｓ₀の電気抵抗が配置された構成を有する。

図８は、ドライバＬＳＩ３４の構成を詳細に示す模式図である。ドライバＬＳＩ３４は、図８に示すように、機能実行回路の一例として実施の形態１と同様の構成および機能を有する階調電圧生成部１６の他に、階調電圧生成部１６の陽極側に配置された可変抵抗３５と、階調電圧生成部１６の陰極側に配置された可変抵抗３６とを備える。可変抵抗３５は、抵抗値に応じて異なる接続用端子３７ａ〜３７ｅを介して外部と電気的に接続され、可変抵抗３６は、可変抵抗３５と同様に、抵抗値に応じて異なる接続用端子３８ａ〜３８ｅを介して外部と電気的に接続される構成を有する。

可変抵抗部３５、３６は、ドライバＬＳＩ３４の外部に位置する配線構造、例えば本実施の形態２にかかる画像表示装置における引出配線３２、３３と、ドライバＬＳＩ３４に内蔵される階調電圧生成部１６とを電気的に接続する機能を有すると共に、両者間に所定の値の電気抵抗を供給するためのものである。具体的には、可変抵抗部３５、３６は、それぞれ外部の配線構造との接続に用いられる接続用端子を複数備え、それぞれの接続用端子に対応して異なる抵抗値を有する電気抵抗が備わる構成を有する。より具体的には、可変抵抗部３５、３６は、直列に接続された複数の電気抵抗を備え、複数の電気抵抗間の接続部分に引出配線が接続され、かかる引出配線が接続用端子に接続された構成を有する。従って、それぞれの接続用端子と、階調電圧生成部１６との間には異なる抵抗値を有する電気抵抗が存在することとなり、外部に位置する配線構造と接続する接続用端子を変えることにより、可変抵抗部３５、３６内において、異なる電気抵抗値を供給することができる。

本実施の形態２では、可変抵抗部３５、３６を有するドライバＬＳＩ３４を用いることとし、主配線１４、１５に起因し、基準電位供給回路１２からの距離に応じて異なる値となる電圧降下分の相殺を可変抵抗部３５、３６によって行う構成を有する。すなわち、それぞれのドライバＬＳＩ３４における、引出配線３２の電気抵抗値と可変抵抗部３５内で選択された抵抗の電気抵抗値との和が、（３）式におけるＲｓ_lとＲｓ_l+1の関係を満たすよう形成されることによって、複数の階調電圧生成部１６において、個々のドライバＬＳＩ３４の陽極側に供給される電位が等しくなる。また、それぞれのドライバＬＳＩ３４における、引出配線３３の電気抵抗値と可変抵抗部３６内で選択された抵抗の電気抵抗値との和が、（４）式におけるＲｓ_l’とＲｓ_l+1’の関係を満たすよう形成されることによって、個々のドライバＬＳＩ３４の陰極側に供給される電位が等しくなる。

次に、本実施の形態２にかかる画像表示装置の利点について説明する。まず、本実施の形態２にかかる画像表示装置では、実施の形態１と同様に、複数の階調電圧生成部１６に対して均一な電位を供給することが可能である。従って、本実施の形態２にかかる画像表示装置は、表示画素７に対して出力される階調電圧の値が、ドライバＬＳＩ３４ごとに相違することもなく、高品位の画像表示を可能としている。

また、本実施の形態２にかかる画像表示装置は、アレイ基板１上における信号線駆動回路１１の占有面積をさらに低減することができる。すなわち、アレイ基板１上に電気抵抗を形成した場合と比較して、集積回路内に形成した場合には、微細加工技術の活用によってさらに小型の電気抵抗を実現することが可能である。従って、本実施の形態２にかかる画像表示装置は、電圧降下分の違いを相殺する機構をより小型化することで、信号線駆動回路１１の占有面積を低減し、ＷＯＡ技術の利点をさらに有効に享受することが可能である。

さらに、本実施の形態２にかかる画像表示装置は、アレイ基板１の製造コストの上昇を抑制するという利点も有する。すなわち、電気抵抗値の調整をドライバＬＳＩ３４内の可変抵抗部３５、３６によって行う構成としたため、アレイ基板１の構造は、従来と同様のものとすることが可能である。既に述べたように、アレイ基板１上には表示画素７、走査線８、信号線９等の様々な配線構造が形成されることから、通常は所定のマスクパターンを用いた半導体プロセスによって形成される。従って、アレイ基板１上に新たな配線構造を追加する場合には、配線構造に対応した従来と異なるマスクパターンを形成する必要がある。本実施の形態２にかかる画像表示装置の場合、新たなマスクパターンを形成する必要がなく、従来と同様の構成のアレイ基板を作製すればよいため、画像表示装置の製造コストを低減することができる。

また、アレイ基板上に複数配置されるドライバＬＳＩ３１についても、それぞれ同様の構成のものを用いることができるという利点を有する。すなわち、ドライバＬＳＩ３１内に可変抵抗３５、３６を備えた構成を有し、配置場所に応じて適切な接続用端子３７、３８を選択することにより電位調整が可能となることから、配置場所ごとに異なる構成のドライバＬＳＩを設計する必要がなく、かかる観点からも製造コストの低減が可能である。さらに、可変抵抗３５、３６の構成の工夫次第では、異なる設計に基づいて作製されるアレイ基板に対して同一のドライバＬＳＩ３１を用いることによって、表示画素に対して正確な電位供給を可能となる。

以上、実施の形態１および実施の形態２に渡って本発明を説明したが、本発明は上記の実施例に限定して解釈するべきではなく、当業者であれば、様々な実施例、変形例等に想到することが可能である。例えば、実施の形態１および実施の形態２では、本発明を信号線駆動回路１１に対して適用した構成について説明したが、本発明を走査線駆動回路１０に適用することとしても良い。走査線駆動回路１０は、表示画素７内に備わる薄膜トランジスタのゲート電極に対してオン電圧を供給するためのものであるが、本発明を適用することによって、表示画素７内に備わる薄膜トランジスタに対して、正確な電位の供給が可能となる利点が生じるためである。

また、実施の形態１および実施の形態２にかかる画像表示装置は、図１に示すように共通電極４が対向基板２上に形成され、表示画素７内に備わる画素電極との間に、アレイ基板１に対して垂直方向に電界を生じさせる構造を有する。しかしながら、かかる構造に限定する必要はなく、例えば、共通電極をアレイ基板１上に配置した構造とし、電界をアレイ基板１と平行な方向に生じさせることによって画像表示を行う構成としても良い。すなわち、画像表示を行うメカニズムが相違する場合であっても、表示画素に対して正確な電圧を供給することにより高品位の画像表示を可能とする点は共通することから、本発明を上記のいわゆるＩＰＳ型の画像表示装置に適用することも可能である。

さらに、液晶層を用いた画像表示装置のみならず、有機ＥＬ素子等の自発光素子を用いた画像表示装置に本発明を適用することも好ましい。自発光素子を用いた画像表示装置は、液晶層内の液晶分子の配向方向に応じて光透過率を変化させる実施の形態１、２における画像表示装置とは発光メカニズムの点で相違するが、表示画素に対して、表示画像に対応した階調電圧を正確に供給することが好ましいという点で共通性を有するためである。特に、いわゆるアクティブマトリックス方式を用いた有機ＥＬ画像表示装置は、アレイ基板の構成は、表示画素内以外については実施の形態１、２で示す画像表示装置と共通する点も多いため、本発明を容易に適用することが可能である。

また、いわゆるパッシブマトリックス方式の画像表示装置にも本発明を適用することが可能である。すなわち、パッシブマトリックス方式の画像表示装置は、表示画素内に薄膜トランジスタを備えず、走査線および信号線に対応する配線構造から表示画素に対して直接電位または電流を供給する構成を有するが、かかる場合であっても、正確な電位供給が高品位画像の表示に欠かせないためである。

さらに、実施の形態１における引出配線２０、２１の構成として、多層配線構造を用いることとしても良い。すなわち、実施の形態１にかかる画像表示装置は、走査線８および信号線９を備えた構成を有するが、互いに短絡することを防止する観点から、走査線８と信号線９とは互いに異なる層上に形成され、間に絶縁層を配置した構成を有するのが通常である。従って、かかる多層構造を利用して、引出配線２０、２１を形成することが可能である。具体的には、例えば、それぞれ多層構造とし、スルーホールを介して互いを電気的に接続した構成が可能である。かかる構成とした場合、アレイ基板１の表面と平行な方向から見てクランク形状となる一方、アレイ基板１の表面と垂直方向から見ると直線状の形状となるため、アレイ基板１表面における占有面積をさらに低減することが可能である。

また、引出配線２０、２１について、走査線８、信号線９と同一層上に形成される配線構造によって形成するのではなく、表示画素７内に備わる画素電極と同一工程で形成される導電層を利用することとしても良い。すなわち、表示画素７内には、液晶層３に対して電界を発生させるための画素電極が形成されており、かかる画素電極は、走査線８、信号線９とは別の層上に、走査線８および信号線９が形成される導電材料と別個の導電材料、例えばＩＴＯ（Indium Tin Oxide）によって形成された導電層が存在する。従って、かかる導電層を利用して引出配線２０、２１を形成することとしても良い。また、走査線８が属する導電層、信号線９が属する導電層および画素電極が属する導電層を適宜組み合わせて引出配線２０、２１を形成しても良い。例えば、画素電極を形成するＩＴＯは、走査線８、信号線９を形成するＡｌ、Ｃｕ等と比較して抵抗率が高いため、引出配線２０のうち、高抵抗のものについてはＩＴＯによって形成し、低抵抗のものについては走査線８、信号線９を形成する導電材料によって形成することとしても良い。

実施の形態１にかかる画像表示装置の全体構造を示す模式図である。 実施の形態１におけるドライバＬＳＩの構成を説明するための模式図である。 ドライバＬＳＩに対して電位を供給する配線構造を示す模式図である。 信号線駆動回路内の配線構造を、電気抵抗値に注目して表示した模式図である。 引出配線の電気抵抗値の導出を説明するための模式図である。 実施の形態１にかかる画像表示装置に関する数値計算の結果を示す図である。 比較のため、従来構造の画像表示装置に関する数値計算の結果を示す図である。 実施の形態２にかかる画像表示装置を構成する、信号線駆動回路の構造を示す模式図である。 実施の形態２におけるドライバＬＳＩの構成を示す模式図である。 従来技術にかかる画像表示装置について示す模式図である。

符号の説明

１ アレイ基板
２ 対向基板
３ 液晶層
４ 共通電極
５ａ 配向膜
５ｂ 配向膜
６ａ 偏光板
６ｂ 偏光板
７ 表示画素
８ 走査線
９ 信号線
１０ 走査線駆動回路
１１ 信号線駆動回路
１２ 基準電位供給回路
１３ ドライバＬＳＩ
１４ 主配線
１５ 主配線
１６ 階調電圧生成部
１７ 端子
１８ 端子
２０ 引出配線
２１ 引出配線
２２ 接続用端子
３１ 信号線駆動回路
３２ 引出配線
３４ ドライバＬＳＩ
３５、３６ 可変抵抗部
３７、３８ 接続用端子
１０１ アレイ基板
１０２ 表示画素
１０３ 走査線
１０４ 信号線
１０５ 信号線駆動回路
１０７ 電圧源
１０８ 配線構造

Claims (6)

1. アレイ基板上に行列状に配置された表示画素を備え、該表示画素に対して電気信号を供給することによって画像表示を行う画像表示装置であって、
   前記アレイ基板は、
   所定強度の電圧を出力する電位供給源と、
   前記電位供給源の陽極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第１主配線と、
   前記電位供給源の陰極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第２主配線と、
   個々の陽極が前記第１主配線の異なる部分と電気的に接続されるとともに、個々の陰極が前記第２主配線の異なる部分と電気的に接続され、それぞれ陽極側に供給される電位および陰極側に供給される電位に基づいて前記表示画素に供給する電気信号を生成する複数の電気信号生成手段と、
   複数の前記電気信号生成手段に対応して複数配置され、前記第１主配線と前記電気信号生成手段の陽極側との間を電気的に接続し、かつ前記第１主配線における電圧降下値の相違に基づく複数の前記電気信号生成手段間における陽極電位の相違を低減する第１電位調整手段と、
   複数の前記電圧生成手段に対応して複数配置され、前記第２主配線と前記電気信号生成手段の陰極側との間を電気的に接続し、かつ前記第２主配線における電圧降下値の相違に基づく複数の前記電気信号生成手段間における陰極電位の相違を低減する第２電位調整手段と、
   を備えたことを特徴とする画像表示装置。
2. 前記第１電位調整手段および前記第２電位調整手段は、前記アレイ基板上に形成された他の少なくとも１以上の配線構造と同一材料かつ同一層上に形成される導電層を用いた電気抵抗によって形成されたことを特徴とする請求項１に記載の画像表示装置。
3. 複数の前記第１電位調整手段および複数の前記第２電位調整手段は、前記第１主配線および前記第２主配線との接続部分と、前記電位供給源との間の距離が増大するにつれて電気抵抗値が低くなるよう形成されることを特徴とする請求項１または２に記載の画像表示装置。
4. 所定の機能を実行する機能実行回路部と、
   外部電位供給源との電気的に接続される端子部と、
   前記機能実行回路部と前記端子部との間に配置され、可変抵抗を含んで形成され、該可変抵抗の抵抗値を調整することによって前記機能実行回路部に供給される電位を調整する電位調整手段と、
   を備えたことを特徴とする集積回路。
5. 前記機能実行回路部は、外部から入力された電位に基づいて電気信号を出力する機能を有することを特徴とする請求項４に記載の集積回路。
6. アレイ基板上に行列状に配置された表示画素を備え、該表示画素に対して電気信号を供給することによって画像表示を行う画像表示装置であって、
   前記アレイ基板は、
   所定強度の電圧を出力する電位供給源と、
   前記電位供給源の陽極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第１主配線と、
   前記電位供給源の陰極側に一端が電気的に接続され、前記電位供給源から延伸した構造を有する第２主配線と、
   前記第１主配線および前記第２主配線に対して接続される複数の請求項４または５に記載の集積回路と、
   を備えたことを特徴とする画像表示装置。

Images