JP2001281686A - 液晶表示装置、配線構造、電圧供給方法およびコンピュータ - Google Patents
液晶表示装置、配線構造、電圧供給方法およびコンピュータInfo
- Publication number
- JP2001281686A JP2001281686A JP2000086670A JP2000086670A JP2001281686A JP 2001281686 A JP2001281686 A JP 2001281686A JP 2000086670 A JP2000086670 A JP 2000086670A JP 2000086670 A JP2000086670 A JP 2000086670A JP 2001281686 A JP2001281686 A JP 2001281686A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- voltage
- liquid crystal
- lsis
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 連鎖的(芋づる式)に接続された個々のＬＳＩ
にて、各々のＬＳＩが受ける電圧の差を小さくする。 【解決手段】 基板上に画像表示領域を形成する液晶セ
ルと、この基板上に設けられ、液晶セルに対して電圧を
印加する複数のドライバＬＳＩと、複数のドライバＬＳ
Ｉの基準電圧発生器(Ｖref)１１〜１４に対して電圧を
供給すると共にこの基板上に設けられる配線構造とを備
え、この配線構造は、電圧供給点１７から配線抵抗を段
階的に変化させ、往路配線１５と復路配線１６とによっ
て基準電圧発生器(Ｖref)１１〜１４に対して電圧を供
給し、また、この往路配線１５とこの復路配線１６とは
一筆書き状に結線されて電圧供給点１７から電圧を供給
する。
にて、各々のＬＳＩが受ける電圧の差を小さくする。 【解決手段】 基板上に画像表示領域を形成する液晶セ
ルと、この基板上に設けられ、液晶セルに対して電圧を
印加する複数のドライバＬＳＩと、複数のドライバＬＳ
Ｉの基準電圧発生器(Ｖref)１１〜１４に対して電圧を
供給すると共にこの基板上に設けられる配線構造とを備
え、この配線構造は、電圧供給点１７から配線抵抗を段
階的に変化させ、往路配線１５と復路配線１６とによっ
て基準電圧発生器(Ｖref)１１〜１４に対して電圧を供
給し、また、この往路配線１５とこの復路配線１６とは
一筆書き状に結線されて電圧供給点１７から電圧を供給
する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
おける配線構造にかかり、特に、連鎖的(芋づる式)に接
続された複数のＬＳＩに対して平均化された電圧を供給
する構造、装置および方法等に関する。
おける配線構造にかかり、特に、連鎖的(芋づる式)に接
続された複数のＬＳＩに対して平均化された電圧を供給
する構造、装置および方法等に関する。
【０００２】
【従来の技術】近年、画像を表示する液晶パネルに対し
て低コスト化が強く望まれている。この低コスト化を実
現するための手段の１つとして、チップオングラス(Ｃ
ＯＧ：Chip On Glass)が一般的に知られている。このＣ
ＯＧは、１つのＬＣＤパネルにて数個から十数個設けら
れている液晶ドライバＬＳＩのチップをガラス基板上に
そのまま実装する技術である。また、ガラス上に配線を
実現するワイヤリングオンアレイ(ＷＯＡ：Wiring On A
rray)をＣＯＧと組み合わせたＣＯＧ＆ＷＯＡ技術が提
案されている。このＣＯＧ＆ＷＯＡ技術によれば、例え
ばＬＳＩ自身を直接、ガラス基板に貼りつけると共に、
現在、プリント基板上に行っている配線を省略すること
が可能となり、製造にかかるコストを大きく低減するこ
とができ、更に、近年における狭額縁化の要請にも答え
ることができる。
て低コスト化が強く望まれている。この低コスト化を実
現するための手段の１つとして、チップオングラス(Ｃ
ＯＧ：Chip On Glass)が一般的に知られている。このＣ
ＯＧは、１つのＬＣＤパネルにて数個から十数個設けら
れている液晶ドライバＬＳＩのチップをガラス基板上に
そのまま実装する技術である。また、ガラス上に配線を
実現するワイヤリングオンアレイ(ＷＯＡ：Wiring On A
rray)をＣＯＧと組み合わせたＣＯＧ＆ＷＯＡ技術が提
案されている。このＣＯＧ＆ＷＯＡ技術によれば、例え
ばＬＳＩ自身を直接、ガラス基板に貼りつけると共に、
現在、プリント基板上に行っている配線を省略すること
が可能となり、製造にかかるコストを大きく低減するこ
とができ、更に、近年における狭額縁化の要請にも答え
ることができる。
【０００３】一方、液晶ドライバＬＳＩの配線をガラス
基板上で実現するための方法としては、いくつかの提案
がなされている。例えば、液晶ドライバＬＳＩの入力信
号を削減し、必要な配線領域を減らすことでガラス基板
の狭い額縁部分に配線を実現するものがある。また、先
に出願人は、液晶ドライバＬＳＩに特化した高速シリア
ルビデオ転送をカスケード接続により実現する技術につ
いて提案している(特願平１１−３５１７８４)。更に、
γ補正用の基準電圧を液晶ドライバＬＳＩ内で生成する
ことで、ガラス基板上に用意しなければならない基準電
圧用の配線数を削減する手法が提案されている。
基板上で実現するための方法としては、いくつかの提案
がなされている。例えば、液晶ドライバＬＳＩの入力信
号を削減し、必要な配線領域を減らすことでガラス基板
の狭い額縁部分に配線を実現するものがある。また、先
に出願人は、液晶ドライバＬＳＩに特化した高速シリア
ルビデオ転送をカスケード接続により実現する技術につ
いて提案している(特願平１１−３５１７８４)。更に、
γ補正用の基準電圧を液晶ドライバＬＳＩ内で生成する
ことで、ガラス基板上に用意しなければならない基準電
圧用の配線数を削減する手法が提案されている。
【０００４】このように、ＷＯＡ技術についての提案も
いくつかなされ、このＷＯＡ技術が実用化できれば、液
晶ドライバＬＳＩの配線に使用していた外部のＰＣＢや
ＦＰＣが不要となり、前述のごとく大幅なコスト削減が
可能となる。また、機械的な接続も大幅に削減できるこ
とから、歩留まりに関しても良好な結果が期待できる。
いくつかなされ、このＷＯＡ技術が実用化できれば、液
晶ドライバＬＳＩの配線に使用していた外部のＰＣＢや
ＦＰＣが不要となり、前述のごとく大幅なコスト削減が
可能となる。また、機械的な接続も大幅に削減できるこ
とから、歩留まりに関しても良好な結果が期待できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
液晶パネルでは、一般にガラス基板上の配線は非常に薄
いメタル(２５００Å程度)で構成されており、そのシー
ト抵抗が０.１６Ω/□程度といった高抵抗配線となって
いる。この高抵抗配線では、複数の液晶ドライバＬＳＩ
に対して均一な電圧を供給することができず、配線路に
おける電圧降下によって個々の液晶ドライバＬＳＩが受
ける電圧値に数十〜数百ｍＶの差が生じてしまう。γ補
正用の基準電圧を供給する場合には、この電圧値の差は
液晶ドライバＬＳＩ毎の階調の差として現れ、この階調
の差によって出力の均一性が保たれずに、画質が著しく
低下してしまう。そのために、従来の液晶パネルでは、
γ補正用の基準電圧を供給するための配線をガラス基板
上に設けることができず、外部のＰＣＢ(Printed Circu
it Board)やＦＰＣ(Flexible Printed Circuit)上に十
分に低抵抗である配線を行い、各液晶ドライバＬＳＩに
供給するように構成せざるを得なかった。
液晶パネルでは、一般にガラス基板上の配線は非常に薄
いメタル(２５００Å程度)で構成されており、そのシー
ト抵抗が０.１６Ω/□程度といった高抵抗配線となって
いる。この高抵抗配線では、複数の液晶ドライバＬＳＩ
に対して均一な電圧を供給することができず、配線路に
おける電圧降下によって個々の液晶ドライバＬＳＩが受
ける電圧値に数十〜数百ｍＶの差が生じてしまう。γ補
正用の基準電圧を供給する場合には、この電圧値の差は
液晶ドライバＬＳＩ毎の階調の差として現れ、この階調
の差によって出力の均一性が保たれずに、画質が著しく
低下してしまう。そのために、従来の液晶パネルでは、
γ補正用の基準電圧を供給するための配線をガラス基板
上に設けることができず、外部のＰＣＢ(Printed Circu
it Board)やＦＰＣ(Flexible Printed Circuit)上に十
分に低抵抗である配線を行い、各液晶ドライバＬＳＩに
供給するように構成せざるを得なかった。
【０００６】また一方で、ガラス上の配線にて、メタル
配線の厚みを十分に厚くするか、配線幅を十分に大きく
とり、低抵抗にすることで均一な電圧を供給する方法が
考えられる。しかし、厚みを十分に厚くした場合には、
液晶表示パネルの製造時における工程占有時間の増加や
ＴＦＴアレイへの歩留まりの悪影響が予想される。ま
た、配線幅を十分に大きくとった場合には、配線領域を
確保するためにＴＦＴアレイの額縁部分を大きくする必
要があり、近年の狭額縁化の要請に大きく反することと
なる。即ち、配線の厚みや材質を変更して低抵抗の配線
を用意することは可能であるものの、これではコスト削
減や狭額縁化が十分に図れず、ＷＯＡ技術を採用する意
味が無くなる。
配線の厚みを十分に厚くするか、配線幅を十分に大きく
とり、低抵抗にすることで均一な電圧を供給する方法が
考えられる。しかし、厚みを十分に厚くした場合には、
液晶表示パネルの製造時における工程占有時間の増加や
ＴＦＴアレイへの歩留まりの悪影響が予想される。ま
た、配線幅を十分に大きくとった場合には、配線領域を
確保するためにＴＦＴアレイの額縁部分を大きくする必
要があり、近年の狭額縁化の要請に大きく反することと
なる。即ち、配線の厚みや材質を変更して低抵抗の配線
を用意することは可能であるものの、これではコスト削
減や狭額縁化が十分に図れず、ＷＯＡ技術を採用する意
味が無くなる。
【０００７】また、γ補正用基準電圧を発生させるため
には、液晶ドライバＬＳＩ内に用意したラダー抵抗によ
り入力された電圧を分圧し、目的の電圧を生成する手法
が一般的に用いられている。この手法の場合、γ補正用
基準電位の配線を低抵抗配線で行えば、実用上、問題の
ない性能を発揮するが、従来の高抵抗であるガラス上の
配線では、その性能を十分に発揮することができなかっ
た。
には、液晶ドライバＬＳＩ内に用意したラダー抵抗によ
り入力された電圧を分圧し、目的の電圧を生成する手法
が一般的に用いられている。この手法の場合、γ補正用
基準電位の配線を低抵抗配線で行えば、実用上、問題の
ない性能を発揮するが、従来の高抵抗であるガラス上の
配線では、その性能を十分に発揮することができなかっ
た。
【０００８】本発明は、以上のような技術的課題を解決
するためになされたものであって、その目的とするとこ
ろは、連鎖的(芋づる式)に接続された個々のＬＳＩに
て、各々のＬＳＩが受ける電圧の差を小さくすることに
ある。
するためになされたものであって、その目的とするとこ
ろは、連鎖的(芋づる式)に接続された個々のＬＳＩに
て、各々のＬＳＩが受ける電圧の差を小さくすることに
ある。
【０００９】
【課題を解決するための手段】かかる目的のもと、本発
明は、液晶セルが形成される基板と同一基板上に形成さ
れた複数のドライバＬＳＩに対して、同一基板上に形成
された高抵抗率の配線構造を用いて、γ補正用の電圧を
供給する装置等に関する。即ち、本発明の液晶表示装置
は、基板上に画像表示領域を形成する液晶セルと、この
基板上に設けられ、液晶セルに対して電圧を印加する複
数のドライバＬＳＩと、この基板上に設けられ、複数の
ドライバＬＳＩに対して電圧を供給する配線構造とを備
え、この配線構造は、電圧供給点から配線抵抗を段階的
に変化させて複数のドライバＬＳＩに対して電圧を供給
することを特徴としている。また、この配線構造は、往
路配線と復路配線とによって複数のドライバＬＳＩに対
して電圧を供給することを特徴とし、更に、この往路配
線とこの復路配線とは一筆書き状に結線されて複数のド
ライバＬＳＩに対して電圧を供給することを特徴とする
ことができる。尚、本発明をノート型パーソナルコンピ
ュータ等のコンピュータとして把えると、本発明は、ア
プリケーションを実行するホストと、基板上に設けら
れ、このホストからの信号に基づき液晶セルに対して電
圧を印加する複数のドライバＬＳＩとを更に備えてい
る。
明は、液晶セルが形成される基板と同一基板上に形成さ
れた複数のドライバＬＳＩに対して、同一基板上に形成
された高抵抗率の配線構造を用いて、γ補正用の電圧を
供給する装置等に関する。即ち、本発明の液晶表示装置
は、基板上に画像表示領域を形成する液晶セルと、この
基板上に設けられ、液晶セルに対して電圧を印加する複
数のドライバＬＳＩと、この基板上に設けられ、複数の
ドライバＬＳＩに対して電圧を供給する配線構造とを備
え、この配線構造は、電圧供給点から配線抵抗を段階的
に変化させて複数のドライバＬＳＩに対して電圧を供給
することを特徴としている。また、この配線構造は、往
路配線と復路配線とによって複数のドライバＬＳＩに対
して電圧を供給することを特徴とし、更に、この往路配
線とこの復路配線とは一筆書き状に結線されて複数のド
ライバＬＳＩに対して電圧を供給することを特徴とする
ことができる。尚、本発明をノート型パーソナルコンピ
ュータ等のコンピュータとして把えると、本発明は、ア
プリケーションを実行するホストと、基板上に設けら
れ、このホストからの信号に基づき液晶セルに対して電
圧を印加する複数のドライバＬＳＩとを更に備えてい
る。
【００１０】また、上記目的を達成するために、他の観
点から発明を把えると、本発明が適用される液晶表示装
置は、基板上に画像表示領域を形成する液晶セルと、こ
の基板上に設けられ、この液晶セルに対して電圧を印加
する複数のドライバＬＳＩと、この基板上に設けられ、
電圧供給点から供給された電圧を複数のドライバＬＳＩ
に対して供給する配線構造とを備え、この配線構造は、
電圧供給点に近いドライバＬＳＩから順にドライバＬＳ
Ｉを配線して下流側のドライバＬＳＩまで電圧を供給す
る往路配線と、この下流側のドライバＬＳＩから順にド
ライバＬＳＩを配線して電圧供給点に近いドライバＬＳ
Ｉまで電圧を供給する復路配線とを備えると共に、この
往路配線とこの復路配線との間で電圧降下の傾きを逆向
きとすることを特徴としている。
点から発明を把えると、本発明が適用される液晶表示装
置は、基板上に画像表示領域を形成する液晶セルと、こ
の基板上に設けられ、この液晶セルに対して電圧を印加
する複数のドライバＬＳＩと、この基板上に設けられ、
電圧供給点から供給された電圧を複数のドライバＬＳＩ
に対して供給する配線構造とを備え、この配線構造は、
電圧供給点に近いドライバＬＳＩから順にドライバＬＳ
Ｉを配線して下流側のドライバＬＳＩまで電圧を供給す
る往路配線と、この下流側のドライバＬＳＩから順にド
ライバＬＳＩを配線して電圧供給点に近いドライバＬＳ
Ｉまで電圧を供給する復路配線とを備えると共に、この
往路配線とこの復路配線との間で電圧降下の傾きを逆向
きとすることを特徴としている。
【００１１】ここで、この配線構造は、往路配線では、
電圧供給点に近いドライバＬＳＩに対する配線から下流
側のドライバＬＳＩに対する配線まで配線幅を段階的に
狭くすると共に、復路配線では、下流側のドライバＬＳ
Ｉに対する配線から電圧供給点に近いドライバＬＳＩに
対する配線まで配線幅を段階的に狭くすることを特徴と
すれば、配線幅によって段階的に配線抵抗を変化させる
ことが可能となり、基板上の簡単な配線構造で、電圧降
下の傾きを制御することができる点で好ましい。また、
この複数のドライバＬＳＩは、配線構造の往路配線およ
び復路配線に対応してそれぞれ接続するための入力用パ
ッドと出力用パッドを備え、この入力用パッドとこの出
力用パッドとは複数のドライバＬＳＩ内部の配線で接続
されていることを特徴とすれば、複数のドライバＬＳＩ
に対してこの配線構造によってカスケード接続すること
が可能となり、基板上への配線を効率化してＷＯＡを実
現することができる点で優れている。更に、複数のドラ
イバＬＳＩは、この配線構造の往路配線および復路配線
に対してバス接続されることを特徴とすれば、ドライバ
ＬＳＩ内部のメタル配線を介在させずにγ補正用の電圧
を供給することが可能となる。尚、本発明をコンピュー
タとして把えると、本発明は、アプリケーションを実行
するホストと、基板上に設けられ、このホストからの信
号に基づき液晶セルに対して電圧を印加する複数のドラ
イバＬＳＩとを備えている。
電圧供給点に近いドライバＬＳＩに対する配線から下流
側のドライバＬＳＩに対する配線まで配線幅を段階的に
狭くすると共に、復路配線では、下流側のドライバＬＳ
Ｉに対する配線から電圧供給点に近いドライバＬＳＩに
対する配線まで配線幅を段階的に狭くすることを特徴と
すれば、配線幅によって段階的に配線抵抗を変化させる
ことが可能となり、基板上の簡単な配線構造で、電圧降
下の傾きを制御することができる点で好ましい。また、
この複数のドライバＬＳＩは、配線構造の往路配線およ
び復路配線に対応してそれぞれ接続するための入力用パ
ッドと出力用パッドを備え、この入力用パッドとこの出
力用パッドとは複数のドライバＬＳＩ内部の配線で接続
されていることを特徴とすれば、複数のドライバＬＳＩ
に対してこの配線構造によってカスケード接続すること
が可能となり、基板上への配線を効率化してＷＯＡを実
現することができる点で優れている。更に、複数のドラ
イバＬＳＩは、この配線構造の往路配線および復路配線
に対してバス接続されることを特徴とすれば、ドライバ
ＬＳＩ内部のメタル配線を介在させずにγ補正用の電圧
を供給することが可能となる。尚、本発明をコンピュー
タとして把えると、本発明は、アプリケーションを実行
するホストと、基板上に設けられ、このホストからの信
号に基づき液晶セルに対して電圧を印加する複数のドラ
イバＬＳＩとを備えている。
【００１２】また、本発明は、所定の間隙を介して配設
された複数のＬＳＩに対して電圧を供給する配線構造で
あって、電圧の供給を受ける電圧供給点と、この電圧供
給点から順にＬＳＩを配線して下流側のＬＳＩまで電圧
を供給すると共に、下流側に行くにしたがって段階的に
配線幅が細くなるように構成された配線部と、を備えた
ことを特徴としている。更に、この配線部は、電圧供給
点から下流側のＬＳＩに向けて設けられる往路配線と、
下流側のＬＳＩから電圧供給点に近いＬＳＩに向けて設
けられる復路配線とを備え、この復路配線は、下流側の
ＬＳＩから電圧供給点に近いＬＳＩに向かうに従って段
階的に配線幅を細くして複数のＬＳＩに対して電圧を供
給することを特徴とすることができる。
された複数のＬＳＩに対して電圧を供給する配線構造で
あって、電圧の供給を受ける電圧供給点と、この電圧供
給点から順にＬＳＩを配線して下流側のＬＳＩまで電圧
を供給すると共に、下流側に行くにしたがって段階的に
配線幅が細くなるように構成された配線部と、を備えた
ことを特徴としている。更に、この配線部は、電圧供給
点から下流側のＬＳＩに向けて設けられる往路配線と、
下流側のＬＳＩから電圧供給点に近いＬＳＩに向けて設
けられる復路配線とを備え、この復路配線は、下流側の
ＬＳＩから電圧供給点に近いＬＳＩに向かうに従って段
階的に配線幅を細くして複数のＬＳＩに対して電圧を供
給することを特徴とすることができる。
【００１３】一方、本発明は、所定の間隙を介して配設
された複数のＬＳＩに対して電圧を供給する配線構造で
あって、複数のＬＳＩが配設される基板上に配線抵抗が
段階的に変化する往路配線と復路配線とを構成し、この
往路配線および復路配線の両者から複数のＬＳＩに対し
て電圧を供給することを特徴としている。
された複数のＬＳＩに対して電圧を供給する配線構造で
あって、複数のＬＳＩが配設される基板上に配線抵抗が
段階的に変化する往路配線と復路配線とを構成し、この
往路配線および復路配線の両者から複数のＬＳＩに対し
て電圧を供給することを特徴としている。
【００１４】ここで、往路配線と復路配線とを切り離
し、往路配線と復路配線とのそれぞれに対して異なった
電圧供給点から電圧を供給することを特徴とすれば、オ
フセット電圧を小さくして複数のＬＳＩに対して電圧を
供給することができる点で好ましい。また、この往路配
線と復路配線とは連結されており、同一の電圧供給点か
ら電圧を供給することを特徴とすれば、電圧供給点を例
えば１箇所に統一することが可能となり、配線構造を更
に簡潔化することができる点で優れている。尚、これら
の配線構造は、必ずしも液晶表示装置に用いられる場合
に限らず、複数のＬＳＩが、カスケード状やバス状に、
連鎖的(芋づる式)に接続されるような態様に対して有効
に適用することが可能となる。
し、往路配線と復路配線とのそれぞれに対して異なった
電圧供給点から電圧を供給することを特徴とすれば、オ
フセット電圧を小さくして複数のＬＳＩに対して電圧を
供給することができる点で好ましい。また、この往路配
線と復路配線とは連結されており、同一の電圧供給点か
ら電圧を供給することを特徴とすれば、電圧供給点を例
えば１箇所に統一することが可能となり、配線構造を更
に簡潔化することができる点で優れている。尚、これら
の配線構造は、必ずしも液晶表示装置に用いられる場合
に限らず、複数のＬＳＩが、カスケード状やバス状に、
連鎖的(芋づる式)に接続されるような態様に対して有効
に適用することが可能となる。
【００１５】また、上記目的を達成するために、本発明
は、基板上に設けられた複数のＬＳＩに対して電圧を供
給する電圧供給方法であって、この基板上に配線抵抗が
段階的に変化する往路配線と復路配線とを用いて複数の
ＬＳＩを配線し、この複数のＬＳＩは、往路配線と復路
配線との両者から電圧を受け取り、この複数のＬＳＩ
は、受け取った電圧を時間平均化して基準電圧を生成す
ることを特徴としている。より具体的には、この往路配
線および復路配線に使用される配線抵抗は、各ＬＳＩの
間を、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−
３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比
率となるようにして段階的に変化させることを特徴とす
ることができる。このように構成すれば、電圧降下の傾
きをほぼ線形となるように調整することが可能となり、
往路配線と復路配線とで電圧降下の傾きを逆向きとし
て、各ＬＳＩの間で電圧の時間平均をほぼ一定とするこ
とができる。
は、基板上に設けられた複数のＬＳＩに対して電圧を供
給する電圧供給方法であって、この基板上に配線抵抗が
段階的に変化する往路配線と復路配線とを用いて複数の
ＬＳＩを配線し、この複数のＬＳＩは、往路配線と復路
配線との両者から電圧を受け取り、この複数のＬＳＩ
は、受け取った電圧を時間平均化して基準電圧を生成す
ることを特徴としている。より具体的には、この往路配
線および復路配線に使用される配線抵抗は、各ＬＳＩの
間を、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−
３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比
率となるようにして段階的に変化させることを特徴とす
ることができる。このように構成すれば、電圧降下の傾
きをほぼ線形となるように調整することが可能となり、
往路配線と復路配線とで電圧降下の傾きを逆向きとし
て、各ＬＳＩの間で電圧の時間平均をほぼ一定とするこ
とができる。
【００１６】一方、本発明は、基板上に設けられた複数
のドライバＬＳＩに対して電圧を供給する電圧供給方法
であって、この基板上に配線幅が段階的に変わる高抵抗
率の配線を施し、この高抵抗率の配線に対して順々に複
数のドライバＬＳＩを接続し、この高抵抗率の配線に対
して電圧を供給し、この高抵抗率の配線を介した結果、
個々のドライバＬＳＩの間で電圧降下が生じた電圧をド
ライバＬＳＩに供給し、供給された電圧に基づいてドラ
イバＬＳＩでγ補正用の基準電圧を生成することを特徴
とすれば、電圧降下を積極的に利用して、ほぼ均一なγ
補正用の値を出力することが可能となる点で優れてい
る。ここで、施される高抵抗率の配線は、この配線に電
圧を供給する電圧供給点側から順にドライバＬＳＩに対
して電圧を供給する往路配線と、電圧供給点側に向けて
順にドライバＬＳＩに対して電圧を供給する復路配線と
を備えると共に、この往路配線とこの復路配線とが結線
されていることを特徴とすることができる。
のドライバＬＳＩに対して電圧を供給する電圧供給方法
であって、この基板上に配線幅が段階的に変わる高抵抗
率の配線を施し、この高抵抗率の配線に対して順々に複
数のドライバＬＳＩを接続し、この高抵抗率の配線に対
して電圧を供給し、この高抵抗率の配線を介した結果、
個々のドライバＬＳＩの間で電圧降下が生じた電圧をド
ライバＬＳＩに供給し、供給された電圧に基づいてドラ
イバＬＳＩでγ補正用の基準電圧を生成することを特徴
とすれば、電圧降下を積極的に利用して、ほぼ均一なγ
補正用の値を出力することが可能となる点で優れてい
る。ここで、施される高抵抗率の配線は、この配線に電
圧を供給する電圧供給点側から順にドライバＬＳＩに対
して電圧を供給する往路配線と、電圧供給点側に向けて
順にドライバＬＳＩに対して電圧を供給する復路配線と
を備えると共に、この往路配線とこの復路配線とが結線
されていることを特徴とすることができる。
【００１７】
【発明の実施の形態】以下、添付図面に示す実施の形態
に基づいて本発明を詳細に説明する。図１は、本実施の
形態における基本的構成を説明するための図である。こ
こでは、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)
に接続され、その各液晶ドライバＬＳＩに内蔵される基
準電圧発生器(Ｖref発生器)１１〜１４が往路配線１５
と復路配線１６とに接続されている。即ち、各々の基準
電圧発生器１１〜１４は、電圧入力点を２箇所有し、一
方は往路配線１５と接続され、他方は復路配線１６と接
続されている。また、図１では、１箇所の電圧供給点１
７から往路配線１５および復路配線１６に対して電圧を
供給しており、往路配線１５と復路配線１６とはそのま
ま連結されて、全ての基準電圧発生器１１〜１４の電圧
入力点を一筆書き状に結線している。
に基づいて本発明を詳細に説明する。図１は、本実施の
形態における基本的構成を説明するための図である。こ
こでは、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)
に接続され、その各液晶ドライバＬＳＩに内蔵される基
準電圧発生器(Ｖref発生器)１１〜１４が往路配線１５
と復路配線１６とに接続されている。即ち、各々の基準
電圧発生器１１〜１４は、電圧入力点を２箇所有し、一
方は往路配線１５と接続され、他方は復路配線１６と接
続されている。また、図１では、１箇所の電圧供給点１
７から往路配線１５および復路配線１６に対して電圧を
供給しており、往路配線１５と復路配線１６とはそのま
ま連結されて、全ての基準電圧発生器１１〜１４の電圧
入力点を一筆書き状に結線している。
【００１８】この基準電圧発生器(Ｖref発生器)１１〜
１４が内蔵される液晶ドライバＬＳＩは、実際に画像を
表示する液晶セル(図示せず)の周辺に(例えばＸ方向、
Ｙ方向に)、所定の間隙を有して並んで配設され、この
液晶セルの各ソース電極や各ゲート電極に対して電圧を
印加するように構成されている。Ｘ方向、Ｙ方向に設け
られた複数の液晶ドライバＬＳＩを総称して、各々、ソ
ースドライバ、ゲートドライバと呼ばれ、ビデオインタ
ーフェイスを介して入力されたビデオ信号をＬＣＤコン
トローラ(図示せず)に入力し、このＬＣＤコントローラ
からの出力を受けて液晶セルに対して電圧を供給するよ
うに機能している。
１４が内蔵される液晶ドライバＬＳＩは、実際に画像を
表示する液晶セル(図示せず)の周辺に(例えばＸ方向、
Ｙ方向に)、所定の間隙を有して並んで配設され、この
液晶セルの各ソース電極や各ゲート電極に対して電圧を
印加するように構成されている。Ｘ方向、Ｙ方向に設け
られた複数の液晶ドライバＬＳＩを総称して、各々、ソ
ースドライバ、ゲートドライバと呼ばれ、ビデオインタ
ーフェイスを介して入力されたビデオ信号をＬＣＤコン
トローラ(図示せず)に入力し、このＬＣＤコントローラ
からの出力を受けて液晶セルに対して電圧を供給するよ
うに機能している。
【００１９】ここで、図１に示すように、電圧供給点１
７から最初の液晶ドライバＬＳＩまでは、許される最小
の配線抵抗(Ｒmin)で配線されている。また、往路配線
１５では、配線順に各液晶ドライバＬＳＩを１/(N-1)、
１/(N-2)、１/(N-3)、…１/１の比率で抵抗を段階的に
変化させている。但し、Ｎは往路配線１５に接続される
液晶ドライバＬＳＩの数である。図１では、基準抵抗で
あるＲ0に対して、配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、
配線抵抗Ｒ0が、往路配線１５および復路配線１６に夫
々かかっていることを示している。これによって、往路
配線１５に沿った電圧降下量は一定の傾きを持つことに
なる。また、最後の基準電圧発生器１４における往路配
線１５の電圧入力点から復路配線１６の電圧入力点の間
は、許される最小の配線 抵抗(Ｒmin)で配線されてい
る。以下、復路配線１６も同様に、各液晶ドライバＬＳ
Ｉ間を往路配線１５と同じ抵抗値を使用して段階的に変
化させている(配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線
抵抗Ｒ0)。これによって、復路配線１６に沿った電圧降
下量も一定の傾きを持ち、往路配線１５と逆向きとな
る。これらの電圧の時間平均を各々の基準電圧発生器１
１〜１４で行うことにより、個々の液晶ドライバＬＳＩ
では、ほぼ同じ電圧を生成することができる。但し、個
々の液晶ドライバＬＳＩは、同時に同じ側の配線から電
圧を受けるように制御されている。
７から最初の液晶ドライバＬＳＩまでは、許される最小
の配線抵抗(Ｒmin)で配線されている。また、往路配線
１５では、配線順に各液晶ドライバＬＳＩを１/(N-1)、
１/(N-2)、１/(N-3)、…１/１の比率で抵抗を段階的に
変化させている。但し、Ｎは往路配線１５に接続される
液晶ドライバＬＳＩの数である。図１では、基準抵抗で
あるＲ0に対して、配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、
配線抵抗Ｒ0が、往路配線１５および復路配線１６に夫
々かかっていることを示している。これによって、往路
配線１５に沿った電圧降下量は一定の傾きを持つことに
なる。また、最後の基準電圧発生器１４における往路配
線１５の電圧入力点から復路配線１６の電圧入力点の間
は、許される最小の配線 抵抗(Ｒmin)で配線されてい
る。以下、復路配線１６も同様に、各液晶ドライバＬＳ
Ｉ間を往路配線１５と同じ抵抗値を使用して段階的に変
化させている(配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線
抵抗Ｒ0)。これによって、復路配線１６に沿った電圧降
下量も一定の傾きを持ち、往路配線１５と逆向きとな
る。これらの電圧の時間平均を各々の基準電圧発生器１
１〜１４で行うことにより、個々の液晶ドライバＬＳＩ
では、ほぼ同じ電圧を生成することができる。但し、個
々の液晶ドライバＬＳＩは、同時に同じ側の配線から電
圧を受けるように制御されている。
【００２０】図２は、図１に示した電圧供給を１箇所で
行った場合の動作概念を説明するための図である。図２
において、従来通りの一定幅の配線で電圧を供給した場
合を破線(Normal)で示しており、この場合は、電流の集
中する電圧供給点１７側の電圧降下が大きくなる。図１
に示す本実施の形態を適用した場合を実線(Ｒ-trip)で
示しており、この場合は、電圧降下量が、各液晶ドライ
バＬＳＩで一定となる。ここで、Ｖin_goは往路配線１
５上の電圧を示し、Ｖin_rtnは復路配線１６上の電圧を
示している。基準電圧発生器１１〜１４でＶin_goとＶi
n_rtnの時間平均をとったものが、二点鎖線(Average)で
ある。ここで、得られる電圧には、オフセット電圧(Ｖ
０−Average)が発生しており、電圧供給点１７に与える
電圧よりも低い値を示すが、これは、電圧供給点１７に
与える電圧を予めオフセット電圧分、高めに設定するこ
とで対応できる。
行った場合の動作概念を説明するための図である。図２
において、従来通りの一定幅の配線で電圧を供給した場
合を破線(Normal)で示しており、この場合は、電流の集
中する電圧供給点１７側の電圧降下が大きくなる。図１
に示す本実施の形態を適用した場合を実線(Ｒ-trip)で
示しており、この場合は、電圧降下量が、各液晶ドライ
バＬＳＩで一定となる。ここで、Ｖin_goは往路配線１
５上の電圧を示し、Ｖin_rtnは復路配線１６上の電圧を
示している。基準電圧発生器１１〜１４でＶin_goとＶi
n_rtnの時間平均をとったものが、二点鎖線(Average)で
ある。ここで、得られる電圧には、オフセット電圧(Ｖ
０−Average)が発生しており、電圧供給点１７に与える
電圧よりも低い値を示すが、これは、電圧供給点１７に
与える電圧を予めオフセット電圧分、高めに設定するこ
とで対応できる。
【００２１】このように、本実施の形態では、基板上に
配線抵抗が段階的に変化する往路配線１５および復路配
線１６を構成し、個々の液晶ドライバＬＳＩでは、この
往路配線１５と復路配線１６から交互に電圧を受け、液
晶ドライバＬＳＩ内部で時間平均化して電圧を生成する
ことにより、個々の液晶ドライバＬＳＩで使用する電圧
の差を小さくすることができる。即ち、抵抗値が段階的
に変化する配線によって、個々の液晶ドライバＬＳＩで
発生する電圧降下量が一定となり、電圧降下の傾きを往
路配線１５と復路配線１６とで逆向きとすることによ
り、各液晶ドライバＬＳＩ内部で時間平均化された電圧
をほぼ同値とすることが可能となる。
配線抵抗が段階的に変化する往路配線１５および復路配
線１６を構成し、個々の液晶ドライバＬＳＩでは、この
往路配線１５と復路配線１６から交互に電圧を受け、液
晶ドライバＬＳＩ内部で時間平均化して電圧を生成する
ことにより、個々の液晶ドライバＬＳＩで使用する電圧
の差を小さくすることができる。即ち、抵抗値が段階的
に変化する配線によって、個々の液晶ドライバＬＳＩで
発生する電圧降下量が一定となり、電圧降下の傾きを往
路配線１５と復路配線１６とで逆向きとすることによ
り、各液晶ドライバＬＳＩ内部で時間平均化された電圧
をほぼ同値とすることが可能となる。
【００２２】図３は、電圧供給点を復路配線にも設けた
場合の基本構成を説明するための図である。即ち、図３
では、図１と同様に、４個の液晶ドライバＬＳＩが連鎖
的(芋づる式)に接続され、その各液晶ドライバＬＳＩに
内蔵される基準電圧発生器(Ｖref発生器)２１〜２４が
往路配線２５と復路配線２６とに接続されている。ま
た、各々の基準電圧発生器２１〜２４は、電圧入力点を
２箇所有し、一方は往路配線２５と接続され、他方は復
路配線２６と接続され、往路配線２５側に電圧供給点２
７を設けていることも同様である。但し、図３では、往
路配線２５と復路配線２６とを切り離し、復路配線２６
側にも電圧供給点２８を設けている点が図１と異なる。
即ち、復路配線２６にも電圧供給を同様に行うことで、
オフセット電圧を小さくしている。
場合の基本構成を説明するための図である。即ち、図３
では、図１と同様に、４個の液晶ドライバＬＳＩが連鎖
的(芋づる式)に接続され、その各液晶ドライバＬＳＩに
内蔵される基準電圧発生器(Ｖref発生器)２１〜２４が
往路配線２５と復路配線２６とに接続されている。ま
た、各々の基準電圧発生器２１〜２４は、電圧入力点を
２箇所有し、一方は往路配線２５と接続され、他方は復
路配線２６と接続され、往路配線２５側に電圧供給点２
７を設けていることも同様である。但し、図３では、往
路配線２５と復路配線２６とを切り離し、復路配線２６
側にも電圧供給点２８を設けている点が図１と異なる。
即ち、復路配線２６にも電圧供給を同様に行うことで、
オフセット電圧を小さくしている。
【００２３】図４は、図３に示した電圧供給を復路配線
２６にも行った場合の動作概念を説明するための図であ
る。図示する実線(Ｒ-trip)、破線(Normal)、二点鎖線
(Average)の意味は、図２と同様である。往路配線２５
および復路配線２６に、共に供給電圧Ｖ０が与えられ、
各液晶ドライバＬＳＩで電圧降下量を一定とした相反す
る電圧(Ｖin_goとＶin_rtn)が各々の液晶ドライバＬＳ
Ｉに供給される。これらの電圧の時間平均を各々の基準
電圧発生器２１〜２４で行うことにより、個々の液晶ド
ライバＬＳＩでは、同じ電圧を生成することが可能とな
る。
２６にも行った場合の動作概念を説明するための図であ
る。図示する実線(Ｒ-trip)、破線(Normal)、二点鎖線
(Average)の意味は、図２と同様である。往路配線２５
および復路配線２６に、共に供給電圧Ｖ０が与えられ、
各液晶ドライバＬＳＩで電圧降下量を一定とした相反す
る電圧(Ｖin_goとＶin_rtn)が各々の液晶ドライバＬＳ
Ｉに供給される。これらの電圧の時間平均を各々の基準
電圧発生器２１〜２４で行うことにより、個々の液晶ド
ライバＬＳＩでは、同じ電圧を生成することが可能とな
る。
【００２４】図５は、基準電圧発生器(１１〜１４、２
１〜２４)の構成を示している。本実施の形態では、液
晶表示装置としての適用を前提とし極性が正負に反転す
るが、図５では正極性の電圧を平均化する回路である。
制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互
に制御される。図に示すＮ-ch、Ｐ-chは、ＣＭＯＳのＦ
ＥＴ(Field Effect Transistor)で、Ｐチャネル、Ｎチ
ャネルを示している。交互に入力される電圧は、平滑化
回路３１を通過することによって平滑化される。液晶ド
ライバＬＳＩの内部では、平均化された電圧をバッファ
(buffer)３２を通して使用している。
１〜２４)の構成を示している。本実施の形態では、液
晶表示装置としての適用を前提とし極性が正負に反転す
るが、図５では正極性の電圧を平均化する回路である。
制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互
に制御される。図に示すＮ-ch、Ｐ-chは、ＣＭＯＳのＦ
ＥＴ(Field Effect Transistor)で、Ｐチャネル、Ｎチ
ャネルを示している。交互に入力される電圧は、平滑化
回路３１を通過することによって平滑化される。液晶ド
ライバＬＳＩの内部では、平均化された電圧をバッファ
(buffer)３２を通して使用している。
【００２５】図６は、図５に示した基準電圧発生器(１
１〜１４、２１〜２４)の制御波形を示した図である。
前述したように、制御端子Ａおよび制御端子Ｂは、デュ
ディ５０％で交互に制御される。図で示すＴgは往路配
線１５,２５に接続する期間を表わし、Ｔrは復路配線１
６,２６に接続する期間を表わしている。尚、負極性に
ついては図示しないが、負極性では、図５に示すＰチャ
ネルのＦＥＴおよびＮチャネルのＦＥＴをそれぞれ入れ
換えることで構成できる。図５に示す正極性および図示
しない負極性の基準電圧発生器(１１〜１４、２１〜２
４)における制御は、往路配線１５,２５、復路配線１
６,２６に接続される全ての液晶ドライバＬＳＩで同期
して、同じ側の配線から電圧を受けるように構成されて
いる。
１〜１４、２１〜２４)の制御波形を示した図である。
前述したように、制御端子Ａおよび制御端子Ｂは、デュ
ディ５０％で交互に制御される。図で示すＴgは往路配
線１５,２５に接続する期間を表わし、Ｔrは復路配線１
６,２６に接続する期間を表わしている。尚、負極性に
ついては図示しないが、負極性では、図５に示すＰチャ
ネルのＦＥＴおよびＮチャネルのＦＥＴをそれぞれ入れ
換えることで構成できる。図５に示す正極性および図示
しない負極性の基準電圧発生器(１１〜１４、２１〜２
４)における制御は、往路配線１５,２５、復路配線１
６,２６に接続される全ての液晶ドライバＬＳＩで同期
して、同じ側の配線から電圧を受けるように構成されて
いる。
【００２６】図７は、両極性の基準電圧発生器(１１〜
１４、２１〜２４)の構成を示す図であり、液晶ドライ
バ用に両極性の基準電圧を発生できる回路を示してい
る。この図７は、図５に示す正極性および前述の負極性
の回路(図示せず)を合成し、中心電圧をＶcomとしてい
る。また、図７では、２個のトランジスタ(Ｔr.１、Ｔ
r.２)が追加されている。Ｔr.１をオンにする期間を調
整することにより、発生電圧＋Ｖrefの値をＶcomから＋
Ｖin_ave(＋Ｖin_highと＋Ｖin_lowを図５、図６のよう
に使用して発生できる電圧)の範囲で設定可能となり、
中間調用の基準電圧の発生が可能となる。また、Ｔr.２
をオンにする期間を調整することにより、発生電圧−Ｖ
refの値をＶcomから−Ｖin_ave(−Ｖin_highと−Ｖin_l
owから発生できる電圧)の範囲で設定可能となり、中間
調用の基準電圧を発生させることが可能となる。また、
Ｖcomは往復配線とはなっていないが、これは、正極性
回路側から流れ込む電流と、負極性回路側から流れ出す
電流とでバランスをとることで、この配線に関しては電
圧降下が発生しないためである。尚、入力される電圧
は、平滑化回路３３,３４を通過することによって平滑
化され、また、液晶ドライバＬＳＩの内部では、平均化
された電圧をバッファ(buffer)３５,３６を介して使用
している。
１４、２１〜２４)の構成を示す図であり、液晶ドライ
バ用に両極性の基準電圧を発生できる回路を示してい
る。この図７は、図５に示す正極性および前述の負極性
の回路(図示せず)を合成し、中心電圧をＶcomとしてい
る。また、図７では、２個のトランジスタ(Ｔr.１、Ｔ
r.２)が追加されている。Ｔr.１をオンにする期間を調
整することにより、発生電圧＋Ｖrefの値をＶcomから＋
Ｖin_ave(＋Ｖin_highと＋Ｖin_lowを図５、図６のよう
に使用して発生できる電圧)の範囲で設定可能となり、
中間調用の基準電圧の発生が可能となる。また、Ｔr.２
をオンにする期間を調整することにより、発生電圧−Ｖ
refの値をＶcomから−Ｖin_ave(−Ｖin_highと−Ｖin_l
owから発生できる電圧)の範囲で設定可能となり、中間
調用の基準電圧を発生させることが可能となる。また、
Ｖcomは往復配線とはなっていないが、これは、正極性
回路側から流れ込む電流と、負極性回路側から流れ出す
電流とでバランスをとることで、この配線に関しては電
圧降下が発生しないためである。尚、入力される電圧
は、平滑化回路３３,３４を通過することによって平滑
化され、また、液晶ドライバＬＳＩの内部では、平均化
された電圧をバッファ(buffer)３５,３６を介して使用
している。
【００２７】図８は、図７に示した基準電圧発生器(１
１〜１４、２１〜２４)の制御波形を示した図である。
図８において、Ｔgは往路配線１５,２５に接続する期間
を表わし、Ｔrは復路配線１６,２６に接続する期間を表
わしている。このＴgとＴrとは、同じ時間長になるよう
に制御されている。また、Ｔcは、中間電圧Ｖcomに接続
する期間長を表わし、ＴgとＴcとの比率ｎ(ＴrとＴcと
の比率)を制御することで、中間調用の基準電圧を調整
することが可能である。
１〜１４、２１〜２４)の制御波形を示した図である。
図８において、Ｔgは往路配線１５,２５に接続する期間
を表わし、Ｔrは復路配線１６,２６に接続する期間を表
わしている。このＴgとＴrとは、同じ時間長になるよう
に制御されている。また、Ｔcは、中間電圧Ｖcomに接続
する期間長を表わし、ＴgとＴcとの比率ｎ(ＴrとＴcと
の比率)を制御することで、中間調用の基準電圧を調整
することが可能である。
【００２８】図９は、本実施の形態における配線レイア
ウト例を示す図である。ここでは、ガラス基板５１上
に、実際に画像を表示する液晶セルであるＴＦＴ部５２
が設けられ、更に、８つの液晶ドライバＬＳＩ５３もガ
ラス基板５１上に配置されている。この８つの液晶ドラ
イバＬＳＩ５３を連鎖状(芋づる式)に連結するガラス上
配線５５がガラス基板５１上に設けられている。このガ
ラス上配線５５は、前述までに説明した往路および復路
の構成を備えており、電圧供給点５４から電圧が入力さ
れて、８つの液晶ドライバＬＳＩ５３に対して平均化可
能な電圧を供給している。この各液晶ドライバＬＳＩ５
３の長さは、約１５ｍｍ〜１７ｍｍ程度であり、その液
晶ドライバＬＳＩ５３を結ぶガラス上配線５５は、その
液晶ドライバＬＳＩ５３間で約６ｍｍ〜２５ｍｍ程度と
なっている。
ウト例を示す図である。ここでは、ガラス基板５１上
に、実際に画像を表示する液晶セルであるＴＦＴ部５２
が設けられ、更に、８つの液晶ドライバＬＳＩ５３もガ
ラス基板５１上に配置されている。この８つの液晶ドラ
イバＬＳＩ５３を連鎖状(芋づる式)に連結するガラス上
配線５５がガラス基板５１上に設けられている。このガ
ラス上配線５５は、前述までに説明した往路および復路
の構成を備えており、電圧供給点５４から電圧が入力さ
れて、８つの液晶ドライバＬＳＩ５３に対して平均化可
能な電圧を供給している。この各液晶ドライバＬＳＩ５
３の長さは、約１５ｍｍ〜１７ｍｍ程度であり、その液
晶ドライバＬＳＩ５３を結ぶガラス上配線５５は、その
液晶ドライバＬＳＩ５３間で約６ｍｍ〜２５ｍｍ程度と
なっている。
【００２９】図１０は、図９に示す配線レイアウト例に
て、８つの液晶ドライバＬＳＩ５３をカスケード接続し
た場合の基準電圧用配線のレイアウト例を示している。
個々の液晶ドライバＬＳＩ５３は、電圧供給点５４から
正極性回路側６１で往路配線と復路配線からなる配線６
３が設けられ、負極性回路側６２にも往路配線と復路配
線からなる配線６４が設けられている。この配線６３,
６４は、往路配線と復路配線が折り返し点５７で連結さ
れている。個々の液晶ドライバＬＳＩ５３は、正極性回
路側６１および負極性回路側６２のそれぞれの往路配線
側と復路配線側に２つの配線接続用パッド５６を備えて
おり、正極性回路側６１および負極性回路側６２の往路
配線と復路配線にそれぞれ接続できるように構成されて
いる。また、これらの配線接続用パッド５６は、各液晶
ドライバＬＳＩ５３内部のメタル配線で接続されてお
り、結果として各液晶ドライバＬＳＩ５３は配線６３,
６４によってカスケード接続されていることになる。
て、８つの液晶ドライバＬＳＩ５３をカスケード接続し
た場合の基準電圧用配線のレイアウト例を示している。
個々の液晶ドライバＬＳＩ５３は、電圧供給点５４から
正極性回路側６１で往路配線と復路配線からなる配線６
３が設けられ、負極性回路側６２にも往路配線と復路配
線からなる配線６４が設けられている。この配線６３,
６４は、往路配線と復路配線が折り返し点５７で連結さ
れている。個々の液晶ドライバＬＳＩ５３は、正極性回
路側６１および負極性回路側６２のそれぞれの往路配線
側と復路配線側に２つの配線接続用パッド５６を備えて
おり、正極性回路側６１および負極性回路側６２の往路
配線と復路配線にそれぞれ接続できるように構成されて
いる。また、これらの配線接続用パッド５６は、各液晶
ドライバＬＳＩ５３内部のメタル配線で接続されてお
り、結果として各液晶ドライバＬＳＩ５３は配線６３,
６４によってカスケード接続されていることになる。
【００３０】この図１０に示す配線レイアウト例では、
各配線６３,６４の幅が、段階的に細くなるように構成
されている。往路配線側では、電圧供給点５４から第１
の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の
配線幅が最も広く、折り返し点５７に近い第８の液晶ド
ライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が
最も狭くなっている。また、復路配線側では、折り返し
点５７から第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に
入力する部分で配線幅が最も広く、各液晶ドライバＬＳ
Ｉ５３に入力する前に段階的に細くなり、第１の液晶ド
ライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が
最も狭くなるように構成されている。この結果、各配線
６３,６４の段階的に変わる配線幅によって配線抵抗が
段階的に変化し、図１に示した基本構成図のような配線
構造を得ることができる。言い換えれば、図１に示した
配線抵抗となるように、図１０に示した配線６３の幅が
決定され、段階的に配線幅が変化している。このように
配線幅を変化させることで、図２の実線(Ｒ-trip)で示
した電圧降下特性が各液晶ドライバＬＳＩ５３で得ら
れ、時間平均化された電圧を同値とすることが可能とな
る。尚、液晶ドライバＬＳＩ５３内部の配線抵抗が十分
に小さくできない場合は、この配線抵抗を考慮してガラ
ス基板５１上の配線幅を算出することで対応することが
可能である。
各配線６３,６４の幅が、段階的に細くなるように構成
されている。往路配線側では、電圧供給点５４から第１
の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の
配線幅が最も広く、折り返し点５７に近い第８の液晶ド
ライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が
最も狭くなっている。また、復路配線側では、折り返し
点５７から第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に
入力する部分で配線幅が最も広く、各液晶ドライバＬＳ
Ｉ５３に入力する前に段階的に細くなり、第１の液晶ド
ライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が
最も狭くなるように構成されている。この結果、各配線
６３,６４の段階的に変わる配線幅によって配線抵抗が
段階的に変化し、図１に示した基本構成図のような配線
構造を得ることができる。言い換えれば、図１に示した
配線抵抗となるように、図１０に示した配線６３の幅が
決定され、段階的に配線幅が変化している。このように
配線幅を変化させることで、図２の実線(Ｒ-trip)で示
した電圧降下特性が各液晶ドライバＬＳＩ５３で得ら
れ、時間平均化された電圧を同値とすることが可能とな
る。尚、液晶ドライバＬＳＩ５３内部の配線抵抗が十分
に小さくできない場合は、この配線抵抗を考慮してガラ
ス基板５１上の配線幅を算出することで対応することが
可能である。
【００３１】図１１は、液晶ドライバＬＳＩ５３を、ガ
ラス基板５１上でバス接続する場合の配線レイアウト例
を示した図である。ここでは、図１０と異なり、液晶ド
ライバＬＳＩ５３内部のメタル配線を用いずに、各液晶
ドライバＬＳＩ５３に芋づる式に電圧を供給している。
各液晶ドライバＬＳＩ５３には、正極性回路側６５の配
線６７における往路配線と復路配線に対してそれぞれ配
線接続用パッド５８を設け、また、負極性回路側６６の
配線６８における往路配線と復路配線に対してそれぞれ
配線接続用パッド５８が設けられている。また、各配線
６７,６８は、折り返し点５９によって往路配線と復路
配線が接続されている。更に、図１０の配線６３,６４
と同様に、配線６７,６８は、各液晶ドライバＬＳＩ５
３に入力する前に、段階的に幅が狭くなるように構成さ
れている。この配線幅の計算方法は、前述の図１０と同
様である。この図１１のレイアウト構造においても、配
線幅を段階的に変化させ、また、往路配線と復路配線を
接続させて、その両者から液晶ドライバＬＳＩ５３に電
圧を供給することで、図１０と同様に、図１に示した基
本構成図のような配線構造が得られる。その結果、図２
に示した電圧降下特性を得ることが可能である。
ラス基板５１上でバス接続する場合の配線レイアウト例
を示した図である。ここでは、図１０と異なり、液晶ド
ライバＬＳＩ５３内部のメタル配線を用いずに、各液晶
ドライバＬＳＩ５３に芋づる式に電圧を供給している。
各液晶ドライバＬＳＩ５３には、正極性回路側６５の配
線６７における往路配線と復路配線に対してそれぞれ配
線接続用パッド５８を設け、また、負極性回路側６６の
配線６８における往路配線と復路配線に対してそれぞれ
配線接続用パッド５８が設けられている。また、各配線
６７,６８は、折り返し点５９によって往路配線と復路
配線が接続されている。更に、図１０の配線６３,６４
と同様に、配線６７,６８は、各液晶ドライバＬＳＩ５
３に入力する前に、段階的に幅が狭くなるように構成さ
れている。この配線幅の計算方法は、前述の図１０と同
様である。この図１１のレイアウト構造においても、配
線幅を段階的に変化させ、また、往路配線と復路配線を
接続させて、その両者から液晶ドライバＬＳＩ５３に電
圧を供給することで、図１０と同様に、図１に示した基
本構成図のような配線構造が得られる。その結果、図２
に示した電圧降下特性を得ることが可能である。
【００３２】図１２(ａ)、(ｂ)は、本実施の形態におけ
る効果を示すための図であり、図１２(ａ)は従来方式に
よって基準電圧を生成した場合を示しており、液晶ドラ
イバＬＳＩ５３をカスケード接続し、液晶ドライバＬＳ
Ｉ５３間の配線は一定幅としている。一方、図１２(ｂ)
は図１０に示すように配線幅を段階的に変化させ、液晶
ドライバＬＳＩ５３をカスケード接続させたときの基準
電圧の生成状態を示している。図１２(ａ)、(ｂ)共に、
配線のシート抵抗は０.１６Ω/□、チップ長を１７ｍ
ｍ、チップ間距離を１６ｍｍ、接続チップ数を７個とし
た。また、基準電圧発生回路は、図１２(ａ)では図７に
示した往路配線１５,２５と復路配線１６,２６をショー
トした回路を使用し、図１２(ｂ)では、図７の回路をそ
のまま用いた。但し、それぞれの場合で、１つの液晶ド
ライバＬＳＩ５３は、γ特性近似のために５個の基準電
圧発生器を持つと仮定している。この図１２(ａ)、(ｂ)
ともに、横軸は時間、縦軸は電圧を示しており、７００
μｓ(０.７ｍｓ)程度で安定するとしている。また、グ
ラフの出力で上からＬＳＩ１(チップ１)、ＬＳＩ２、…
ＬＳＩ７を示している。図１２(ａ)と図１２(ｂ)を比較
して明らかなように、安定した０.７ｍｓで、チップ間
のばらつきが大きくなっているのが理解できる。
る効果を示すための図であり、図１２(ａ)は従来方式に
よって基準電圧を生成した場合を示しており、液晶ドラ
イバＬＳＩ５３をカスケード接続し、液晶ドライバＬＳ
Ｉ５３間の配線は一定幅としている。一方、図１２(ｂ)
は図１０に示すように配線幅を段階的に変化させ、液晶
ドライバＬＳＩ５３をカスケード接続させたときの基準
電圧の生成状態を示している。図１２(ａ)、(ｂ)共に、
配線のシート抵抗は０.１６Ω/□、チップ長を１７ｍ
ｍ、チップ間距離を１６ｍｍ、接続チップ数を７個とし
た。また、基準電圧発生回路は、図１２(ａ)では図７に
示した往路配線１５,２５と復路配線１６,２６をショー
トした回路を使用し、図１２(ｂ)では、図７の回路をそ
のまま用いた。但し、それぞれの場合で、１つの液晶ド
ライバＬＳＩ５３は、γ特性近似のために５個の基準電
圧発生器を持つと仮定している。この図１２(ａ)、(ｂ)
ともに、横軸は時間、縦軸は電圧を示しており、７００
μｓ(０.７ｍｓ)程度で安定するとしている。また、グ
ラフの出力で上からＬＳＩ１(チップ１)、ＬＳＩ２、…
ＬＳＩ７を示している。図１２(ａ)と図１２(ｂ)を比較
して明らかなように、安定した０.７ｍｓで、チップ間
のばらつきが大きくなっているのが理解できる。
【００３３】図１３(ａ)、(ｂ)は、図１２(ａ)、(ｂ)の
シミュレーションで使用した値を示している。図１３
(ａ)はこのシミュレーションで使用した配線幅と配線抵
抗値を示しており、本方式では、ＬＳＩ(液晶ドライバ
ＬＳＩ)の間で抵抗値が変化している。図１３(ｂ)は各
方式におけるチップ間の電圧差(ｍＶ)として、回路動作
開始後７００μＳ時の電圧値を示している。この図１３
(ｂ)では、配線プロセスが、配線厚みで±１０％、配線
幅で±１μｍふらついた場合の最悪値も示している。
シミュレーションで使用した値を示している。図１３
(ａ)はこのシミュレーションで使用した配線幅と配線抵
抗値を示しており、本方式では、ＬＳＩ(液晶ドライバ
ＬＳＩ)の間で抵抗値が変化している。図１３(ｂ)は各
方式におけるチップ間の電圧差(ｍＶ)として、回路動作
開始後７００μＳ時の電圧値を示している。この図１３
(ｂ)では、配線プロセスが、配線厚みで±１０％、配線
幅で±１μｍふらついた場合の最悪値も示している。
【００３４】図１２(ａ)、(ｂ)、図１３(ａ)、(ｂ)から
理解できるように、本実施の形態の配線形態を使用する
ことにより、各液晶ドライバＬＳＩ５３内で発生させた
電圧値のチップ間ばらつきを、９〜１０分の１程度にま
で減らすことができる。また、配線プロセスが上述した
範囲でふらついた場合でも、７〜８分の１程度まで電圧
のばらつきを小さくすることができる。以上の場合、正
負出力用の往復配線幅は、１８７μｍであり、Ｖcom用
の配線幅は１０７μｍである。配線間の間隔を２０μｍ
とすると、合計で５６１μｍの幅となる。この幅を使用
して、従来のラダー抵抗方式を実現した場合に発生する
電圧の差を図１３(ｂ)に併せて示している。このラダー
抵抗方式と本実施の形態の方式とを比較すると、中間電
圧あたりで３分の２程度に電圧差が小さくなっているの
が理解できる。また、高電圧あたりでは９分の１程度ま
で電圧差が小さくなっており、ラダー抵抗方式に比べて
も本方式が優れていることが理解できる。即ち、デュー
ティ５０％として、往路配線と復路配線とを交互に使用
した場合、従来方式では１００ｍＶもの電圧差が生じる
が、本方式によれば、１０ｍＶ程度の電圧差で抑えるこ
とが可能となる。例えば、全体を６４階調として考える
と、１階調が２０ｍＶであり、従来方式の１００ｍＶの
ずれは５階調にも達する。この６４階調中の５階調は、
人間の目にも差が認識できるものであり、本実施の形態
における方式の採用によって、画質を大きく向上できる
ことが理解できる。
理解できるように、本実施の形態の配線形態を使用する
ことにより、各液晶ドライバＬＳＩ５３内で発生させた
電圧値のチップ間ばらつきを、９〜１０分の１程度にま
で減らすことができる。また、配線プロセスが上述した
範囲でふらついた場合でも、７〜８分の１程度まで電圧
のばらつきを小さくすることができる。以上の場合、正
負出力用の往復配線幅は、１８７μｍであり、Ｖcom用
の配線幅は１０７μｍである。配線間の間隔を２０μｍ
とすると、合計で５６１μｍの幅となる。この幅を使用
して、従来のラダー抵抗方式を実現した場合に発生する
電圧の差を図１３(ｂ)に併せて示している。このラダー
抵抗方式と本実施の形態の方式とを比較すると、中間電
圧あたりで３分の２程度に電圧差が小さくなっているの
が理解できる。また、高電圧あたりでは９分の１程度ま
で電圧差が小さくなっており、ラダー抵抗方式に比べて
も本方式が優れていることが理解できる。即ち、デュー
ティ５０％として、往路配線と復路配線とを交互に使用
した場合、従来方式では１００ｍＶもの電圧差が生じる
が、本方式によれば、１０ｍＶ程度の電圧差で抑えるこ
とが可能となる。例えば、全体を６４階調として考える
と、１階調が２０ｍＶであり、従来方式の１００ｍＶの
ずれは５階調にも達する。この６４階調中の５階調は、
人間の目にも差が認識できるものであり、本実施の形態
における方式の採用によって、画質を大きく向上できる
ことが理解できる。
【００３５】尚、本実施の形態では、液晶表示装置のド
ライバに適用される配線構造について説明したが、本発
明は、この実施の形態に限定されず、他の装置による配
線構造にも適用できることは言うまでもない。特に、複
数のＬＳＩが連鎖的(芋づる式)に連結され、それらに対
してほぼ均等な電圧を供給する場合等に、広く適用する
ことが可能である。
ライバに適用される配線構造について説明したが、本発
明は、この実施の形態に限定されず、他の装置による配
線構造にも適用できることは言うまでもない。特に、複
数のＬＳＩが連鎖的(芋づる式)に連結され、それらに対
してほぼ均等な電圧を供給する場合等に、広く適用する
ことが可能である。
【００３６】
【発明の効果】以上、説明したように、本発明によれ
ば、結果として個々のＬＳＩ内部で受ける電圧をほぼ同
値とすることが可能となり、例えば、画質の著しい低下
等を緩和することが可能となる。
ば、結果として個々のＬＳＩ内部で受ける電圧をほぼ同
値とすることが可能となり、例えば、画質の著しい低下
等を緩和することが可能となる。
【図１】 本実施の形態における基本的構成を説明する
ための図である。
ための図である。
【図２】 図１に示した電圧供給を１箇所で行った場合
の動作概念を説明するための図である。
の動作概念を説明するための図である。
【図３】 電圧供給点を復路配線２６にも設けた場合の
基本構成を説明するための図である。
基本構成を説明するための図である。
【図４】 図３に示した電圧供給を復路配線２６にも行
った場合の動作概念を説明するための図である。
った場合の動作概念を説明するための図である。
【図５】 基準電圧発生器(１１〜１４、２１〜２４)の
構成を示した図である。
構成を示した図である。
【図６】 図５に示した基準電圧発生器(１１〜１４、
２１〜２４)の制御波形を示した図である。
２１〜２４)の制御波形を示した図である。
【図７】 両極性の基準電圧発生器(１１〜１４、２１
〜２４)の構成を示す図である。
〜２４)の構成を示す図である。
【図８】 図７に示した基準電圧発生器(１１〜１４、
２１〜２４)の制御波形を示した図である。
２１〜２４)の制御波形を示した図である。
【図９】 本実施の形態における配線レイアウト例を示
す図である。
す図である。
【図１０】 図９に示す配線レイアウト例にて、８つの
液晶ドライバＬＳＩ５３をカスケード接続した場合の基
準電圧用配線のレイアウト例を示した図である。
液晶ドライバＬＳＩ５３をカスケード接続した場合の基
準電圧用配線のレイアウト例を示した図である。
【図１１】 液晶ドライバＬＳＩ５３を、ガラス基板５
１上でバス接続する場合の配線レイアウト例を示した図
である。
１上でバス接続する場合の配線レイアウト例を示した図
である。
【図１２】 (ａ)、(ｂ)は、本実施の形態における効果
を示すための図である。
を示すための図である。
【図１３】 (ａ)、(ｂ)は、図１２(ａ)、(ｂ)のシミュ
レーションで使用した値を示した図である。
レーションで使用した値を示した図である。
１１〜１４…基準電圧発生器(Ｖref発生器)、１５…往
路配線、１６…復路配線、１７…電圧供給点、２１〜２
４…基準電圧発生器(Ｖref発生器)、２５…往路配線、
２６…復路配線、２７…電圧供給点、２８…電圧供給
点、３１…平滑化回路、３２…バッファ(buffer)、３
３,３４…平滑化回路、３５,３６…バッファ(buffer)、
５１…ガラス基板、５２…ＴＦＴ部、５３…液晶ドライ
バＬＳＩ、５４…電圧供給点、５５…ガラス上配線、５
６…配線接続用パッド、５７…折り返し点、５８…配線
接続用パッド、５９…折り返し点、６１…正極性回路
側、６２…負極性回路側、６３,６４…配線、６５…正
極性回路側、６６…負極性回路側、６７,６８…配線
路配線、１６…復路配線、１７…電圧供給点、２１〜２
４…基準電圧発生器(Ｖref発生器)、２５…往路配線、
２６…復路配線、２７…電圧供給点、２８…電圧供給
点、３１…平滑化回路、３２…バッファ(buffer)、３
３,３４…平滑化回路、３５,３６…バッファ(buffer)、
５１…ガラス基板、５２…ＴＦＴ部、５３…液晶ドライ
バＬＳＩ、５４…電圧供給点、５５…ガラス上配線、５
６…配線接続用パッド、５７…折り返し点、５８…配線
接続用パッド、５９…折り返し点、６１…正極性回路
側、６２…負極性回路側、６３,６４…配線、６５…正
極性回路側、６６…負極性回路側、６７,６８…配線
フロントページの続き (72)発明者 坂口 佳民 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内 Ｆターム(参考） 2H092 GA32 GA41 GA50 GA60 NA01 5C006 AA16 AF46 AF50 BB16 BC03 BC12 BC24 FA22 FA26 FA37 FA41 FA51 5C080 AA10 BB05 DD05 DD22 DD27 EE29 FF11 JJ02 JJ03 JJ05 JJ06
Claims (18)
- 【請求項１】 基板上に画像表示領域を形成する液晶セ
ルと、 前記基板上に設けられ、前記液晶セルに対して電圧を印
加する複数のドライバＬＳＩと、 前記基板上に設けられ、前記複数のドライバＬＳＩに対
して電圧を供給する配線構造とを備え、 前記配線構造は、電圧供給点から配線抵抗を段階的に変
化させて前記複数のドライバＬＳＩに対して電圧を供給
することを特徴とする液晶表示装置。 - 【請求項２】 前記配線構造は、往路配線と復路配線と
によって前記複数のドライバＬＳＩに対して電圧を供給
することを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記往路配線と前記復路配線とは一筆書
き状に結線されて前記複数のドライバＬＳＩに対して電
圧を供給することを特徴とする請求項２記載の液晶表示
装置。 - 【請求項４】 基板上に画像表示領域を形成する液晶セ
ルと、 前記基板上に設けられ、前記液晶セルに対して電圧を印
加する複数のドライバＬＳＩと、 前記基板上に設けられ、電圧供給点から供給された電圧
を前記複数のドライバＬＳＩに対して供給する配線構造
とを備え、 前記配線構造は、前記電圧供給点に近いドライバＬＳＩ
から順にドライバＬＳＩを配線して下流側のドライバＬ
ＳＩまで電圧を供給する往路配線と、当該下流側のドラ
イバＬＳＩから順にドライバＬＳＩを配線して当該電圧
供給点に近いドライバＬＳＩまで電圧を供給する復路配
線とを備えると共に、当該往路配線と当該復路配線との
間で電圧降下の傾きを逆向きとすることを特徴とする液
晶表示装置。 - 【請求項５】 前記配線構造は、前記往路配線では、前
記電圧供給点に近いドライバＬＳＩに対する配線から前
記下流側のドライバＬＳＩに対する配線まで配線幅を段
階的に狭くすると共に、前記復路配線では、前記下流側
のドライバＬＳＩに対する配線から前記電圧供給点に近
いドライバＬＳＩに対する配線まで配線幅を段階的に狭
くすることを特徴とする請求項４記載の液晶表示装置。 - 【請求項６】 前記複数のドライバＬＳＩは、前記配線
構造の前記往路配線および前記復路配線に対応してそれ
ぞれ接続するための入力用パッドと出力用パッドを備
え、当該入力用パッドと当該出力用パッドとは当該複数
のドライバＬＳＩ内部の配線で接続されていることを特
徴とする請求項４記載の液晶表示装置。 - 【請求項７】 前記複数のドライバＬＳＩは、前記配線
構造の前記往路配線および前記復路配線に対してバス接
続されることを特徴とする請求項４記載の液晶表示装
置。 - 【請求項８】 所定の間隙を介して配設された複数のＬ
ＳＩに対して電圧を供給する配線構造であって、 電圧の供給を受ける電圧供給点と、 前記電圧供給点から順にＬＳＩを配線して下流側のＬＳ
Ｉまで電圧を供給すると共に、下流側に行くにしたがっ
て段階的に配線幅が細くなるように構成された配線部
と、を備えたことを特徴とする配線構造。 - 【請求項９】 前記配線部は、前記電圧供給点から下流
側のＬＳＩに向けて設けられる往路配線と、当該下流側
のＬＳＩから当該電圧供給点に近いＬＳＩに向けて設け
られる復路配線とを備え、 前記復路配線は、前記下流側のＬＳＩから前記電圧供給
点に近いＬＳＩに向かうに従って段階的に配線幅を細く
して前記複数のＬＳＩに対して電圧を供給することを特
徴とする請求項８記載の配線構造。 - 【請求項１０】 所定の間隙を介して配設された複数の
ＬＳＩに対して電圧を供給する配線構造であって、 前記複数のＬＳＩが配設される基板上に配線抵抗が段階
的に変化する往路配線と復路配線とを構成し、 前記往路配線および前記復路配線の両者から前記複数の
ＬＳＩに対して電圧を供給することを特徴とする配線構
造。 - 【請求項１１】 前記往路配線と前記復路配線とを切り
離し、当該往路配線と当該復路配線とのそれぞれに対し
て異なった電圧供給点から電圧を供給することを特徴と
する請求項１０記載の配線構造。 - 【請求項１２】 前記往路配線と前記復路配線とは連結
されており、同一の電圧供給点から電圧を供給すること
を特徴とする請求項１０記載の配線構造。 - 【請求項１３】 基板上に設けられた複数のＬＳＩに対
して電圧を供給する電圧供給方法であって、 前記基板上に配線抵抗が段階的に変化する往路配線と復
路配線とを用いて前記複数のＬＳＩを配線し、 前記複数のＬＳＩは、前記往路配線と前記復路配線との
両者から電圧を受け取り、 前記複数のＬＳＩは、受け取った前記電圧を時間平均化
して基準電圧を生成することを特徴とする電圧供給方
法。 - 【請求項１４】 前記往路配線および前記復路配線に使
用される前記配線抵抗は、各ＬＳＩの間を、ほぼ、１/
(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但
し、Ｎは接続されるＬＳＩの数)の比率となるようにし
て段階的に変化させることを特徴とする請求項１３記載
の電圧供給方法。 - 【請求項１５】 基板上に設けられた複数のドライバＬ
ＳＩに対して電圧を供給する電圧供給方法であって、 前記基板上に配線幅が段階的に変わる高抵抗率の配線を
施し、 前記高抵抗率の配線に対して順々に前記複数のドライバ
ＬＳＩを接続し、 前記高抵抗率の配線に対して電圧を供給し、 前記高抵抗率の配線を介した結果、個々のドライバＬＳ
Ｉの間で電圧降下が生じた電圧を当該ドライバＬＳＩに
供給し、 供給された前記電圧に基づいて前記ドライバＬＳＩでγ
補正用の基準電圧を生成することを特徴とする電圧供給
方法。 - 【請求項１６】 施される前記高抵抗率の配線は、当該
配線に電圧を供給する電圧供給点側から順に前記ドライ
バＬＳＩに対して電圧を供給する往路配線と、当該電圧
供給点側に向けて順に当該ドライバＬＳＩに対して電圧
を供給する復路配線とを備えると共に、当該往路配線と
当該復路配線とが結線されていることを特徴とする請求
項１５記載の電圧供給方法。 - 【請求項１７】 アプリケーションを実行するホスト
と、 基板上に画像表示領域を形成する液晶セルと、 前記基板上に設けられ、前記ホストからの信号に基づき
前記液晶セルに対して電圧を印加する複数のドライバＬ
ＳＩと、 前記基板上に設けられ、前記複数のドライバＬＳＩに対
して電圧を供給する配線構造とを備え、 前記配線構造は、電圧供給点から配線抵抗を段階的に変
化させて前記複数のドライバＬＳＩに対して電圧を供給
することを特徴とするコンピュータ。 - 【請求項１８】 アプリケーションを実行するホスト
と、 基板上に画像表示領域を形成する液晶セルと、 前記基板上に設けられ、前記ホストからの信号に基づき
前記液晶セルに対して電圧を印加する複数のドライバＬ
ＳＩと、 前記基板上に設けられ、電圧供給点から供給された電圧
を前記複数のドライバＬＳＩに対して供給する配線構造
とを備え、 前記配線構造は、前記電圧供給点に近いドライバＬＳＩ
から順にドライバＬＳＩを配線して下流側のドライバＬ
ＳＩまで電圧を供給する往路配線と、当該下流側のドラ
イバＬＳＩから順にドライバＬＳＩを配線して当該電圧
供給点に近いドライバＬＳＩまで電圧を供給する復路配
線とを備えると共に、当該往路配線と当該復路配線との
間で電圧降下の傾きを逆向きとすることを特徴とするコ
ンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086670A JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
| US09/681,375 US6661413B2 (en) | 2000-03-27 | 2001-03-27 | Wiring structure and method thereof for a LCD module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086670A JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001281686A true JP2001281686A (ja) | 2001-10-10 |
| JP4712937B2 JP4712937B2 (ja) | 2011-06-29 |
Family
ID=18602797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086670A Expired - Lifetime JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6661413B2 (ja) |
| JP (1) | JP4712937B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099414A (ja) * | 2003-09-25 | 2005-04-14 | Chi Mei Electronics Corp | 画像表示装置、集積回路 |
| JPWO2007052408A1 (ja) * | 2005-11-04 | 2009-04-30 | シャープ株式会社 | 表示装置 |
| KR100977218B1 (ko) * | 2003-10-20 | 2010-08-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 |
| WO2012157728A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 表示装置 |
| JP2017075984A (ja) * | 2015-10-13 | 2017-04-20 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750839B1 (en) * | 2002-05-02 | 2004-06-15 | Analog Devices, Inc. | Grayscale reference generator |
| KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
| US7880693B2 (en) * | 2006-07-20 | 2011-02-01 | Sony Corporation | Display |
| TWI482143B (zh) * | 2008-08-19 | 2015-04-21 | Au Optronics Corp | 液晶顯示器的驅動裝置 |
| JP5687110B2 (ja) * | 2011-03-29 | 2015-03-18 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772833A (ja) * | 1993-07-06 | 1995-03-17 | Sharp Corp | 電圧補償回路および表示装置 |
| JPH08329866A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | 画像形成装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731916B2 (ja) * | 1988-09-02 | 1998-03-25 | キヤノン株式会社 | 強誘電性液晶セル |
| US5831387A (en) * | 1994-05-20 | 1998-11-03 | Canon Kabushiki Kaisha | Image forming apparatus and a method for manufacturing the same |
| GB2313226A (en) * | 1996-05-17 | 1997-11-19 | Sharp Kk | Addressable matrix arrays |
| KR100430094B1 (ko) * | 1998-08-11 | 2004-07-23 | 엘지.필립스 엘시디 주식회사 | 액티브매트릭스액정표시장치및그방법 |
-
2000
- 2000-03-27 JP JP2000086670A patent/JP4712937B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-27 US US09/681,375 patent/US6661413B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772833A (ja) * | 1993-07-06 | 1995-03-17 | Sharp Corp | 電圧補償回路および表示装置 |
| JPH08329866A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | 画像形成装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099414A (ja) * | 2003-09-25 | 2005-04-14 | Chi Mei Electronics Corp | 画像表示装置、集積回路 |
| KR100977218B1 (ko) * | 2003-10-20 | 2010-08-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 |
| JPWO2007052408A1 (ja) * | 2005-11-04 | 2009-04-30 | シャープ株式会社 | 表示装置 |
| JP4704438B2 (ja) * | 2005-11-04 | 2011-06-15 | シャープ株式会社 | 表示装置 |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| WO2012157728A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 表示装置 |
| JP2017075984A (ja) * | 2015-10-13 | 2017-04-20 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10460694B2 (en) | 2015-10-13 | 2019-10-29 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6661413B2 (en) | 2003-12-09 |
| US20010033259A1 (en) | 2001-10-25 |
| JP4712937B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3576382B2 (ja) | インターフェース回路及び液晶駆動回路 | |
| US6937233B2 (en) | Liquid crystal display | |
| US7683873B2 (en) | Liquid crystal display driver device and liquid crystal display system | |
| US20050012700A1 (en) | Gamma correction circuit, liquid crystal driving circuit, display and power supply circuit | |
| KR100903533B1 (ko) | 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버 | |
| JP2003084737A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2007286526A (ja) | 表示装置および表示装置の駆動回路 | |
| JP2001281686A (ja) | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ | |
| US10964287B1 (en) | Level voltage generation circuit, data driver, and display apparatus | |
| US11088179B2 (en) | Liquid crystal display device | |
| US7375718B2 (en) | Gate driving method and apparatus for liquid crystal display panel | |
| JP4564730B2 (ja) | チップオンガラス型液晶表示装置 | |
| JP3096836B2 (ja) | 表示装置 | |
| JP2006330404A (ja) | 液晶表示装置 | |
| KR20050000657A (ko) | 액정 표시 패널의 구동 방법 및 장치 | |
| JPH06230338A (ja) | 液晶表示装置の駆動回路 | |
| JP2001312255A (ja) | 表示装置 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| JPH09198012A (ja) | 液晶表示装置 | |
| JP2003345266A (ja) | 表示装置用電極基板 | |
| US11967294B2 (en) | Liquid crystal display device and driving method therefor | |
| JPH06161388A (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3130829B2 (ja) | 液晶表示装置 | |
| JPH10214064A (ja) | 液晶表示パネルの駆動方法およびその制御手段 | |
| JPH05333318A (ja) | マトリクスパネル表示装置及びその駆動法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100309 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4712937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |