JP4712937B2 - 液晶表示装置、配線構造、電圧供給方法およびコンピュータ - Google Patents
液晶表示装置、配線構造、電圧供給方法およびコンピュータ Download PDFInfo
- Publication number
- JP4712937B2 JP4712937B2 JP2000086670A JP2000086670A JP4712937B2 JP 4712937 B2 JP4712937 B2 JP 4712937B2 JP 2000086670 A JP2000086670 A JP 2000086670A JP 2000086670 A JP2000086670 A JP 2000086670A JP 4712937 B2 JP4712937 B2 JP 4712937B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- voltage
- lsis
- lsi
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等における配線構造にかかり、特に、連鎖的(芋づる式)に接続された複数のＬＳＩに対して平均化された電圧を供給する構造、装置および方法等に関する。
【０００２】
【従来の技術】
近年、画像を表示する液晶パネルに対して低コスト化が強く望まれている。この低コスト化を実現するための手段の１つとして、チップオングラス(ＣＯＧ：Chip On Glass)が一般的に知られている。このＣＯＧは、１つのＬＣＤパネルにて数個から十数個設けられている液晶ドライバＬＳＩのチップをガラス基板上にそのまま実装する技術である。また、ガラス上に配線を実現するワイヤリングオンアレイ(ＷＯＡ：Wiring On Array)をＣＯＧと組み合わせたＣＯＧ＆ＷＯＡ技術が提案されている。このＣＯＧ＆ＷＯＡ技術によれば、例えばＬＳＩ自身を直接、ガラス基板に貼りつけると共に、現在、プリント基板上に行っている配線を省略することが可能となり、製造にかかるコストを大きく低減することができ、更に、近年における狭額縁化の要請にも答えることができる。
【０００３】
一方、液晶ドライバＬＳＩの配線をガラス基板上で実現するための方法としては、いくつかの提案がなされている。例えば、液晶ドライバＬＳＩの入力信号を削減し、必要な配線領域を減らすことでガラス基板の狭い額縁部分に配線を実現するものがある。また、先に出願人は、液晶ドライバＬＳＩに特化した高速シリアルビデオ転送をカスケード接続により実現する技術について提案している(特願平１１−３５１７８４)。更に、γ補正用の基準電圧を液晶ドライバＬＳＩ内で生成することで、ガラス基板上に用意しなければならない基準電圧用の配線数を削減する手法が提案されている。
【０００４】
このように、ＷＯＡ技術についての提案もいくつかなされ、このＷＯＡ技術が実用化できれば、液晶ドライバＬＳＩの配線に使用していた外部のＰＣＢやＦＰＣが不要となり、前述のごとく大幅なコスト削減が可能となる。また、機械的な接続も大幅に削減できることから、歩留まりに関しても良好な結果が期待できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の液晶パネルでは、一般にガラス基板上の配線は非常に薄いメタル(２５００Å程度)で構成されており、そのシート抵抗が０.１６Ω/□程度といった高抵抗配線となっている。この高抵抗配線では、複数の液晶ドライバＬＳＩに対して均一な電圧を供給することができず、配線路における電圧降下によって個々の液晶ドライバＬＳＩが受ける電圧値に数十〜数百ｍＶの差が生じてしまう。γ補正用の基準電圧を供給する場合には、この電圧値の差は液晶ドライバＬＳＩ毎の階調の差として現れ、この階調の差によって出力の均一性が保たれずに、画質が著しく低下してしまう。そのために、従来の液晶パネルでは、γ補正用の基準電圧を供給するための配線をガラス基板上に設けることができず、外部のＰＣＢ(Printed Circuit Board)やＦＰＣ(Flexible Printed Circuit)上に十分に低抵抗である配線を行い、各液晶ドライバＬＳＩに供給するように構成せざるを得なかった。
【０００６】
また一方で、ガラス上の配線にて、メタル配線の厚みを十分に厚くするか、配線幅を十分に大きくとり、低抵抗にすることで均一な電圧を供給する方法が考えられる。しかし、厚みを十分に厚くした場合には、液晶表示パネルの製造時における工程占有時間の増加やＴＦＴアレイへの歩留まりの悪影響が予想される。また、配線幅を十分に大きくとった場合には、配線領域を確保するためにＴＦＴアレイの額縁部分を大きくする必要があり、近年の狭額縁化の要請に大きく反することとなる。即ち、配線の厚みや材質を変更して低抵抗の配線を用意することは可能であるものの、これではコスト削減や狭額縁化が十分に図れず、ＷＯＡ技術を採用する意味が無くなる。
【０００７】
また、γ補正用基準電圧を発生させるためには、液晶ドライバＬＳＩ内に用意したラダー抵抗により入力された電圧を分圧し、目的の電圧を生成する手法が一般的に用いられている。この手法の場合、γ補正用基準電位の配線を低抵抗配線で行えば、実用上、問題のない性能を発揮するが、従来の高抵抗であるガラス上の配線では、その性能を十分に発揮することができなかった。
【０００８】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、連鎖的(芋づる式)に接続された個々のＬＳＩにて、各々のＬＳＩが受ける電圧の差を小さくすることにある。
【０００９】
【課題を解決するための手段】
かかる目的のもと、本発明は、液晶セルが形成される基板と同一基板上に形成された複数のドライバＬＳＩに対して、同一基板上に形成された高抵抗率の配線構造を用いて、γ補正用の電圧を供給する装置等に関する。即ち、本発明の液晶表示装置は、基板上に画像表示領域を形成する液晶セルと、この基板上に設けられ、液晶セルに対して電圧を印加する複数のドライバＬＳＩと、この基板上に設けられ、複数のドライバＬＳＩに対して電圧を供給する配線構造とを備え、この配線構造は、電圧供給点から配線抵抗を段階的に変化させて複数のドライバＬＳＩに対して電圧を供給することを特徴としている。また、この配線構造は、往路配線と復路配線とによって複数のドライバＬＳＩに対して電圧を供給することを特徴とし、更に、この往路配線とこの復路配線とは一筆書き状に結線されて複数のドライバＬＳＩに対して電圧を供給することを特徴とすることができる。
尚、本発明をノート型パーソナルコンピュータ等のコンピュータとして把えると、本発明は、アプリケーションを実行するホストと、基板上に設けられ、このホストからの信号に基づき液晶セルに対して電圧を印加する複数のドライバＬＳＩとを更に備えている。
【００１０】
また、上記目的を達成するために、他の観点から発明を把えると、本発明が適用される液晶表示装置は、基板上に画像表示領域を形成する液晶セルと、この基板上に設けられ、この液晶セルに対して電圧を印加する複数のドライバＬＳＩと、この基板上に設けられ、電圧供給点から供給された電圧を複数のドライバＬＳＩに対して供給する配線構造とを備え、この配線構造は、電圧供給点に近いドライバＬＳＩから順にドライバＬＳＩを配線して下流側のドライバＬＳＩまで電圧を供給する往路配線と、この下流側のドライバＬＳＩから順にドライバＬＳＩを配線して電圧供給点に近いドライバＬＳＩまで電圧を供給する復路配線とを備えると共に、この往路配線とこの復路配線との間で電圧降下の傾きを逆向きとすることを特徴としている。
【００１１】
ここで、この配線構造は、往路配線では、電圧供給点に近いドライバＬＳＩに対する配線から下流側のドライバＬＳＩに対する配線まで配線幅を段階的に狭くすると共に、復路配線では、下流側のドライバＬＳＩに対する配線から電圧供給点に近いドライバＬＳＩに対する配線まで配線幅を段階的に狭くすることを特徴とすれば、配線幅によって段階的に配線抵抗を変化させることが可能となり、基板上の簡単な配線構造で、電圧降下の傾きを制御することができる点で好ましい。
また、この複数のドライバＬＳＩは、配線構造の往路配線および復路配線に対応してそれぞれ接続するための入力用パッドと出力用パッドを備え、この入力用パッドとこの出力用パッドとは複数のドライバＬＳＩ内部の配線で接続されていることを特徴とすれば、複数のドライバＬＳＩに対してこの配線構造によってカスケード接続することが可能となり、基板上への配線を効率化してＷＯＡを実現することができる点で優れている。
更に、複数のドライバＬＳＩは、この配線構造の往路配線および復路配線に対してバス接続されることを特徴とすれば、ドライバＬＳＩ内部のメタル配線を介在させずにγ補正用の電圧を供給することが可能となる。
尚、本発明をコンピュータとして把えると、本発明は、アプリケーションを実行するホストと、基板上に設けられ、このホストからの信号に基づき液晶セルに対して電圧を印加する複数のドライバＬＳＩとを備えている。
【００１２】
また、本発明は、所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、電圧の供給を受ける電圧供給点と、この電圧供給点から順にＬＳＩを配線して下流側のＬＳＩまで電圧を供給すると共に、下流側に行くにしたがって段階的に配線幅が細くなるように構成された配線部と、を備えたことを特徴としている。更に、この配線部は、電圧供給点から下流側のＬＳＩに向けて設けられる往路配線と、下流側のＬＳＩから電圧供給点に近いＬＳＩに向けて設けられる復路配線とを備え、この復路配線は、下流側のＬＳＩから電圧供給点に近いＬＳＩに向かうに従って段階的に配線幅を細くして複数のＬＳＩに対して電圧を供給することを特徴とすることができる。
【００１３】
一方、本発明は、所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、複数のＬＳＩが配設される基板上に配線抵抗が段階的に変化する往路配線と復路配線とを構成し、この往路配線および復路配線の両者から複数のＬＳＩに対して電圧を供給することを特徴としている。
【００１４】
ここで、往路配線と復路配線とを切り離し、往路配線と復路配線とのそれぞれに対して異なった電圧供給点から電圧を供給することを特徴とすれば、オフセット電圧を小さくして複数のＬＳＩに対して電圧を供給することができる点で好ましい。
また、この往路配線と復路配線とは連結されており、同一の電圧供給点から電圧を供給することを特徴とすれば、電圧供給点を例えば１箇所に統一することが可能となり、配線構造を更に簡潔化することができる点で優れている。
尚、これらの配線構造は、必ずしも液晶表示装置に用いられる場合に限らず、複数のＬＳＩが、カスケード状やバス状に、連鎖的(芋づる式)に接続されるような態様に対して有効に適用することが可能となる。
【００１５】
また、上記目的を達成するために、本発明は、基板上に設けられた複数のＬＳＩに対して電圧を供給する電圧供給方法であって、この基板上に配線抵抗が段階的に変化する往路配線と復路配線とを用いて複数のＬＳＩを配線し、この複数のＬＳＩは、往路配線と復路配線との両者から電圧を受け取り、この複数のＬＳＩは、受け取った電圧を時間平均化して基準電圧を生成することを特徴としている。
より具体的には、この往路配線および復路配線に使用される配線抵抗は、各ＬＳＩの間を、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化させることを特徴とすることができる。このように構成すれば、電圧降下の傾きをほぼ線形となるように調整することが可能となり、往路配線と復路配線とで電圧降下の傾きを逆向きとして、各ＬＳＩの間で電圧の時間平均をほぼ一定とすることができる。
【００１６】
一方、本発明は、基板上に設けられた複数のドライバＬＳＩに対して電圧を供給する電圧供給方法であって、この基板上に配線幅が段階的に変わる高抵抗率の配線を施し、この高抵抗率の配線に対して順々に複数のドライバＬＳＩを接続し、この高抵抗率の配線に対して電圧を供給し、この高抵抗率の配線を介した結果、個々のドライバＬＳＩの間で電圧降下が生じた電圧をドライバＬＳＩに供給し、供給された電圧に基づいてドライバＬＳＩでγ補正用の基準電圧を生成することを特徴とすれば、電圧降下を積極的に利用して、ほぼ均一なγ補正用の値を出力することが可能となる点で優れている。ここで、施される高抵抗率の配線は、この配線に電圧を供給する電圧供給点側から順にドライバＬＳＩに対して電圧を供給する往路配線と、電圧供給点側に向けて順にドライバＬＳＩに対して電圧を供給する復路配線とを備えると共に、この往路配線とこの復路配線とが結線されていることを特徴とすることができる。
【００１７】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態における基本的構成を説明するための図である。ここでは、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)に接続され、その各液晶ドライバＬＳＩに内蔵される基準電圧発生器(Ｖref発生器)１１〜１４が往路配線１５と復路配線１６とに接続されている。即ち、各々の基準電圧発生器１１〜１４は、電圧入力点を２箇所有し、一方は往路配線１５と接続され、他方は復路配線１６と接続されている。また、図１では、１箇所の電圧供給点１７から往路配線１５および復路配線１６に対して電圧を供給しており、往路配線１５と復路配線１６とはそのまま連結されて、全ての基準電圧発生器１１〜１４の電圧入力点を一筆書き状に結線している。
【００１８】
この基準電圧発生器(Ｖref発生器)１１〜１４が内蔵される液晶ドライバＬＳＩは、実際に画像を表示する液晶セル(図示せず)の周辺に(例えばＸ方向、Ｙ方向に)、所定の間隙を有して並んで配設され、この液晶セルの各ソース電極や各ゲート電極に対して電圧を印加するように構成されている。Ｘ方向、Ｙ方向に設けられた複数の液晶ドライバＬＳＩを総称して、各々、ソースドライバ、ゲートドライバと呼ばれ、ビデオインターフェイスを介して入力されたビデオ信号をＬＣＤコントローラ(図示せず)に入力し、このＬＣＤコントローラからの出力を受けて液晶セルに対して電圧を供給するように機能している。
【００１９】
ここで、図１に示すように、電圧供給点１７から最初の液晶ドライバＬＳＩまでは、許される最小の配線抵抗(Ｒmin)で配線されている。また、往路配線１５では、配線順に各液晶ドライバＬＳＩを１/(N-1)、１/(N-2)、１/(N-3)、…１/１の比率で抵抗を段階的に変化させている。但し、Ｎは往路配線１５に接続される液晶ドライバＬＳＩの数である。図１では、基準抵抗であるＲ0に対して、配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線抵抗Ｒ0が、往路配線１５および復路配線１６に夫々かかっていることを示している。これによって、往路配線１５に沿った電圧降下量は一定の傾きを持つことになる。また、最後の基準電圧発生器１４における往路配線１５の電圧入力点から復路配線１６の電圧入力点の間は、許される最小の配線 抵抗(Ｒmin)で配線されている。以下、復路配線１６も同様に、各液晶ドライバＬＳＩ間を往路配線１５と同じ抵抗値を使用して段階的に変化させている(配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線抵抗Ｒ0)。これによって、復路配線１６に沿った電圧降下量も一定の傾きを持ち、往路配線１５と逆向きとなる。これらの電圧の時間平均を各々の基準電圧発生器１１〜１４で行うことにより、個々の液晶ドライバＬＳＩでは、ほぼ同じ電圧を生成することができる。但し、個々の液晶ドライバＬＳＩは、同時に同じ側の配線から電圧を受けるように制御されている。
【００２０】
図２は、図１に示した電圧供給を１箇所で行った場合の動作概念を説明するための図である。図２において、従来通りの一定幅の配線で電圧を供給した場合を破線(Normal)で示しており、この場合は、電流の集中する電圧供給点１７側の電圧降下が大きくなる。図１に示す本実施の形態を適用した場合を実線(Ｒ-trip)で示しており、この場合は、電圧降下量が、各液晶ドライバＬＳＩで一定となる。ここで、Ｖin_goは往路配線１５上の電圧を示し、Ｖin_rtnは復路配線１６上の電圧を示している。基準電圧発生器１１〜１４でＶin_goとＶin_rtnの時間平均をとったものが、二点鎖線(Average)である。ここで、得られる電圧には、オフセット電圧(Ｖ０−Average)が発生しており、電圧供給点１７に与える電圧よりも低い値を示すが、これは、電圧供給点１７に与える電圧を予めオフセット電圧分、高めに設定することで対応できる。
【００２１】
このように、本実施の形態では、基板上に配線抵抗が段階的に変化する往路配線１５および復路配線１６を構成し、個々の液晶ドライバＬＳＩでは、この往路配線１５と復路配線１６から交互に電圧を受け、液晶ドライバＬＳＩ内部で時間平均化して電圧を生成することにより、個々の液晶ドライバＬＳＩで使用する電圧の差を小さくすることができる。即ち、抵抗値が段階的に変化する配線によって、個々の液晶ドライバＬＳＩで発生する電圧降下量が一定となり、電圧降下の傾きを往路配線１５と復路配線１６とで逆向きとすることにより、各液晶ドライバＬＳＩ内部で時間平均化された電圧をほぼ同値とすることが可能となる。
【００２２】
図３は、電圧供給点を復路配線にも設けた場合の基本構成を説明するための図である。即ち、図３では、図１と同様に、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)に接続され、その各液晶ドライバＬＳＩに内蔵される基準電圧発生器(Ｖref発生器)２１〜２４が往路配線２５と復路配線２６とに接続されている。また、各々の基準電圧発生器２１〜２４は、電圧入力点を２箇所有し、一方は往路配線２５と接続され、他方は復路配線２６と接続され、往路配線２５側に電圧供給点２７を設けていることも同様である。但し、図３では、往路配線２５と復路配線２６とを切り離し、復路配線２６側にも電圧供給点２８を設けている点が図１と異なる。即ち、復路配線２６にも電圧供給を同様に行うことで、オフセット電圧を小さくしている。
【００２３】
図４は、図３に示した電圧供給を復路配線２６にも行った場合の動作概念を説明するための図である。図示する実線(Ｒ-trip)、破線(Normal)、二点鎖線(Average)の意味は、図２と同様である。往路配線２５および復路配線２６に、共に供給電圧Ｖ０が与えられ、各液晶ドライバＬＳＩで電圧降下量を一定とした相反する電圧(Ｖin_goとＶin_rtn)が各々の液晶ドライバＬＳＩに供給される。これらの電圧の時間平均を各々の基準電圧発生器２１〜２４で行うことにより、個々の液晶ドライバＬＳＩでは、同じ電圧を生成することが可能となる。
【００２４】
図５は、基準電圧発生器(１１〜１４、２１〜２４)の構成を示している。本実施の形態では、液晶表示装置としての適用を前提とし極性が正負に反転するが、図５では正極性の電圧を平均化する回路である。制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互に制御される。図に示すＮ-ch、Ｐ-chは、ＣＭＯＳのＦＥＴ(Field Effect Transistor)で、Ｐチャネル、Ｎチャネルを示している。交互に入力される電圧は、平滑化回路３１を通過することによって平滑化される。液晶ドライバＬＳＩの内部では、平均化された電圧をバッファ(buffer)３２を通して使用している。
【００２５】
図６は、図５に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。前述したように、制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互に制御される。図で示すＴgは往路配線１５,２５に接続する期間を表わし、Ｔrは復路配線１６,２６に接続する期間を表わしている。
尚、負極性については図示しないが、負極性では、図５に示すＰチャネルのＦＥＴおよびＮチャネルのＦＥＴをそれぞれ入れ換えることで構成できる。図５に示す正極性および図示しない負極性の基準電圧発生器(１１〜１４、２１〜２４)における制御は、往路配線１５,２５、復路配線１６,２６に接続される全ての液晶ドライバＬＳＩで同期して、同じ側の配線から電圧を受けるように構成されている。
【００２６】
図７は、両極性の基準電圧発生器(１１〜１４、２１〜２４)の構成を示す図であり、液晶ドライバ用に両極性の基準電圧を発生できる回路を示している。この図７は、図５に示す正極性および前述の負極性の回路(図示せず)を合成し、中心電圧をＶcomとしている。また、図７では、２個のトランジスタ(Ｔr.１、Ｔr.２)が追加されている。Ｔr.１をオンにする期間を調整することにより、発生電圧＋Ｖrefの値をＶcomから＋Ｖin_ave(＋Ｖin_highと＋Ｖin_lowを図５、図６のように使用して発生できる電圧)の範囲で設定可能となり、中間調用の基準電圧の発生が可能となる。また、Ｔr.２をオンにする期間を調整することにより、発生電圧−Ｖrefの値をＶcomから−Ｖin_ave(−Ｖin_highと−Ｖin_lowから発生できる電圧)の範囲で設定可能となり、中間調用の基準電圧を発生させることが可能となる。また、Ｖcomは往復配線とはなっていないが、これは、正極性回路側から流れ込む電流と、負極性回路側から流れ出す電流とでバランスをとることで、この配線に関しては電圧降下が発生しないためである。尚、入力される電圧は、平滑化回路３３,３４を通過することによって平滑化され、また、液晶ドライバＬＳＩの内部では、平均化された電圧をバッファ(buffer)３５,３６を介して使用している。
【００２７】
図８は、図７に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。図８において、Ｔgは往路配線１５,２５に接続する期間を表わし、Ｔrは復路配線１６,２６に接続する期間を表わしている。このＴgとＴrとは、同じ時間長になるように制御されている。また、Ｔcは、中間電圧Ｖcomに接続する期間長を表わし、ＴgとＴcとの比率ｎ(ＴrとＴcとの比率)を制御することで、中間調用の基準電圧を調整することが可能である。
【００２８】
図９は、本実施の形態における配線レイアウト例を示す図である。ここでは、ガラス基板５１上に、実際に画像を表示する液晶セルであるＴＦＴ部５２が設けられ、更に、８つの液晶ドライバＬＳＩ５３もガラス基板５１上に配置されている。この８つの液晶ドライバＬＳＩ５３を連鎖状(芋づる式)に連結するガラス上配線５５がガラス基板５１上に設けられている。このガラス上配線５５は、前述までに説明した往路および復路の構成を備えており、電圧供給点５４から電圧が入力されて、８つの液晶ドライバＬＳＩ５３に対して平均化可能な電圧を供給している。この各液晶ドライバＬＳＩ５３の長さは、約１５ｍｍ〜１７ｍｍ程度であり、その液晶ドライバＬＳＩ５３を結ぶガラス上配線５５は、その液晶ドライバＬＳＩ５３間で約６ｍｍ〜２５ｍｍ程度となっている。
【００２９】
図１０は、図９に示す配線レイアウト例にて、８つの液晶ドライバＬＳＩ５３をカスケード接続した場合の基準電圧用配線のレイアウト例を示している。個々の液晶ドライバＬＳＩ５３は、電圧供給点５４から正極性回路側６１で往路配線と復路配線からなる配線６３が設けられ、負極性回路側６２にも往路配線と復路配線からなる配線６４が設けられている。この配線６３,６４は、往路配線と復路配線が折り返し点５７で連結されている。個々の液晶ドライバＬＳＩ５３は、正極性回路側６１および負極性回路側６２のそれぞれの往路配線側と復路配線側に２つの配線接続用パッド５６を備えており、正極性回路側６１および負極性回路側６２の往路配線と復路配線にそれぞれ接続できるように構成されている。また、これらの配線接続用パッド５６は、各液晶ドライバＬＳＩ５３内部のメタル配線で接続されており、結果として各液晶ドライバＬＳＩ５３は配線６３,６４によってカスケード接続されていることになる。
【００３０】
この図１０に示す配線レイアウト例では、各配線６３,６４の幅が、段階的に細くなるように構成されている。往路配線側では、電圧供給点５４から第１の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が最も広く、折り返し点５７に近い第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が最も狭くなっている。また、復路配線側では、折り返し点５７から第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が最も広く、各液晶ドライバＬＳＩ５３に入力する前に段階的に細くなり、第１の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が最も狭くなるように構成されている。この結果、各配線６３,６４の段階的に変わる配線幅によって配線抵抗が段階的に変化し、図１に示した基本構成図のような配線構造を得ることができる。言い換えれば、図１に示した配線抵抗となるように、図１０に示した配線６３の幅が決定され、段階的に配線幅が変化している。このように配線幅を変化させることで、図２の実線(Ｒ-trip)で示した電圧降下特性が各液晶ドライバＬＳＩ５３で得られ、時間平均化された電圧を同値とすることが可能となる。尚、液晶ドライバＬＳＩ５３内部の配線抵抗が十分に小さくできない場合は、この配線抵抗を考慮してガラス基板５１上の配線幅を算出することで対応することが可能である。
【００３１】
図１１は、液晶ドライバＬＳＩ５３を、ガラス基板５１上でバス接続する場合の配線レイアウト例を示した図である。ここでは、図１０と異なり、液晶ドライバＬＳＩ５３内部のメタル配線を用いずに、各液晶ドライバＬＳＩ５３に芋づる式に電圧を供給している。各液晶ドライバＬＳＩ５３には、正極性回路側６５の配線６７における往路配線と復路配線に対してそれぞれ配線接続用パッド５８を設け、また、負極性回路側６６の配線６８における往路配線と復路配線に対してそれぞれ配線接続用パッド５８が設けられている。また、各配線６７,６８は、折り返し点５９によって往路配線と復路配線が接続されている。更に、図１０の配線６３,６４と同様に、配線６７,６８は、各液晶ドライバＬＳＩ５３に入力する前に、段階的に幅が狭くなるように構成されている。この配線幅の計算方法は、前述の図１０と同様である。この図１１のレイアウト構造においても、配線幅を段階的に変化させ、また、往路配線と復路配線を接続させて、その両者から液晶ドライバＬＳＩ５３に電圧を供給することで、図１０と同様に、図１に示した基本構成図のような配線構造が得られる。その結果、図２に示した電圧降下特性を得ることが可能である。
【００３２】
図１２(ａ)、(ｂ)は、本実施の形態における効果を示すための図であり、図１２(ａ)は従来方式によって基準電圧を生成した場合を示しており、液晶ドライバＬＳＩ５３をカスケード接続し、液晶ドライバＬＳＩ５３間の配線は一定幅としている。一方、図１２(ｂ)は図１０に示すように配線幅を段階的に変化させ、液晶ドライバＬＳＩ５３をカスケード接続させたときの基準電圧の生成状態を示している。図１２(ａ)、(ｂ)共に、配線のシート抵抗は０.１６Ω/□、チップ長を１７ｍｍ、チップ間距離を１６ｍｍ、接続チップ数を７個とした。また、基準電圧発生回路は、図１２(ａ)では図７に示した往路配線１５,２５と復路配線１６,２６をショートした回路を使用し、図１２(ｂ)では、図７の回路をそのまま用いた。但し、それぞれの場合で、１つの液晶ドライバＬＳＩ５３は、γ特性近似のために５個の基準電圧発生器を持つと仮定している。この図１２(ａ)、(ｂ)ともに、横軸は時間、縦軸は電圧を示しており、７００μｓ(０.７ｍｓ)程度で安定するとしている。また、グラフの出力で上からＬＳＩ１(チップ１)、ＬＳＩ２、…ＬＳＩ７を示している。図１２(ａ)と図１２(ｂ)を比較して明らかなように、安定した０.７ｍｓで、チップ間のばらつきが大きくなっているのが理解できる。
【００３３】
図１３(ａ)、(ｂ)は、図１２(ａ)、(ｂ)のシミュレーションで使用した値を示している。図１３(ａ)はこのシミュレーションで使用した配線幅と配線抵抗値を示しており、本方式では、ＬＳＩ(液晶ドライバＬＳＩ)の間で抵抗値が変化している。図１３(ｂ)は各方式におけるチップ間の電圧差(ｍＶ)として、回路動作開始後７００μＳ時の電圧値を示している。この図１３(ｂ)では、配線プロセスが、配線厚みで±１０％、配線幅で±１μｍふらついた場合の最悪値も示している。
【００３４】
図１２(ａ)、(ｂ)、図１３(ａ)、(ｂ)から理解できるように、本実施の形態の配線形態を使用することにより、各液晶ドライバＬＳＩ５３内で発生させた電圧値のチップ間ばらつきを、９〜１０分の１程度にまで減らすことができる。また、配線プロセスが上述した範囲でふらついた場合でも、７〜８分の１程度まで電圧のばらつきを小さくすることができる。以上の場合、正負出力用の往復配線幅は、１８７μｍであり、Ｖcom用の配線幅は１０７μｍである。配線間の間隔を２０μｍとすると、合計で５６１μｍの幅となる。この幅を使用して、従来のラダー抵抗方式を実現した場合に発生する電圧の差を図１３(ｂ)に併せて示している。このラダー抵抗方式と本実施の形態の方式とを比較すると、中間電圧あたりで３分の２程度に電圧差が小さくなっているのが理解できる。また、高電圧あたりでは９分の１程度まで電圧差が小さくなっており、ラダー抵抗方式に比べても本方式が優れていることが理解できる。即ち、デューティ５０％として、往路配線と復路配線とを交互に使用した場合、従来方式では１００ｍＶもの電圧差が生じるが、本方式によれば、１０ｍＶ程度の電圧差で抑えることが可能となる。例えば、全体を６４階調として考えると、１階調が２０ｍＶであり、従来方式の１００ｍＶのずれは５階調にも達する。この６４階調中の５階調は、人間の目にも差が認識できるものであり、本実施の形態における方式の採用によって、画質を大きく向上できることが理解できる。
【００３５】
尚、本実施の形態では、液晶表示装置のドライバに適用される配線構造について説明したが、本発明は、この実施の形態に限定されず、他の装置による配線構造にも適用できることは言うまでもない。特に、複数のＬＳＩが連鎖的(芋づる式)に連結され、それらに対してほぼ均等な電圧を供給する場合等に、広く適用することが可能である。
【００３６】
【発明の効果】
以上、説明したように、本発明によれば、結果として個々のＬＳＩ内部で受ける電圧をほぼ同値とすることが可能となり、例えば、画質の著しい低下等を緩和することが可能となる。
【図面の簡単な説明】
【図１】 本実施の形態における基本的構成を説明するための図である。
【図２】 図１に示した電圧供給を１箇所で行った場合の動作概念を説明するための図である。
【図３】 電圧供給点を復路配線２６にも設けた場合の基本構成を説明するための図である。
【図４】 図３に示した電圧供給を復路配線２６にも行った場合の動作概念を説明するための図である。
【図５】 基準電圧発生器(１１〜１４、２１〜２４)の構成を示した図である。
【図６】 図５に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。
【図７】 両極性の基準電圧発生器(１１〜１４、２１〜２４)の構成を示す図である。
【図８】 図７に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。
【図９】 本実施の形態における配線レイアウト例を示す図である。
【図１０】 図９に示す配線レイアウト例にて、８つの液晶ドライバＬＳＩ５３をカスケード接続した場合の基準電圧用配線のレイアウト例を示した図である。
【図１１】 液晶ドライバＬＳＩ５３を、ガラス基板５１上でバス接続する場合の配線レイアウト例を示した図である。
【図１２】 (ａ)、(ｂ)は、本実施の形態における効果を示すための図である。
【図１３】 (ａ)、(ｂ)は、図１２(ａ)、(ｂ)のシミュレーションで使用した値を示した図である。
【符号の説明】
１１〜１４…基準電圧発生器(Ｖref発生器)、１５…往路配線、１６…復路配線、１７…電圧供給点、２１〜２４…基準電圧発生器(Ｖref発生器)、２５…往路配線、２６…復路配線、２７…電圧供給点、２８…電圧供給点、３１…平滑化回路、３２…バッファ(buffer)、３３,３４…平滑化回路、３５,３６…バッファ(buffer)、５１…ガラス基板、５２…ＴＦＴ部、５３…液晶ドライバＬＳＩ、５４…電圧供給点、５５…ガラス上配線、５６…配線接続用パッド、５７…折り返し点、５８…配線接続用パッド、５９…折り返し点、６１…正極性回路側、６２…負極性回路側、６３,６４…配線、６５…正極性回路側、６６…負極性回路側、６７,６８…配線
【発明の属する技術分野】
本発明は、液晶表示装置等における配線構造にかかり、特に、連鎖的(芋づる式)に接続された複数のＬＳＩに対して平均化された電圧を供給する構造、装置および方法等に関する。
【０００２】
【従来の技術】
近年、画像を表示する液晶パネルに対して低コスト化が強く望まれている。この低コスト化を実現するための手段の１つとして、チップオングラス(ＣＯＧ：Chip On Glass)が一般的に知られている。このＣＯＧは、１つのＬＣＤパネルにて数個から十数個設けられている液晶ドライバＬＳＩのチップをガラス基板上にそのまま実装する技術である。また、ガラス上に配線を実現するワイヤリングオンアレイ(ＷＯＡ：Wiring On Array)をＣＯＧと組み合わせたＣＯＧ＆ＷＯＡ技術が提案されている。このＣＯＧ＆ＷＯＡ技術によれば、例えばＬＳＩ自身を直接、ガラス基板に貼りつけると共に、現在、プリント基板上に行っている配線を省略することが可能となり、製造にかかるコストを大きく低減することができ、更に、近年における狭額縁化の要請にも答えることができる。
【０００３】
一方、液晶ドライバＬＳＩの配線をガラス基板上で実現するための方法としては、いくつかの提案がなされている。例えば、液晶ドライバＬＳＩの入力信号を削減し、必要な配線領域を減らすことでガラス基板の狭い額縁部分に配線を実現するものがある。また、先に出願人は、液晶ドライバＬＳＩに特化した高速シリアルビデオ転送をカスケード接続により実現する技術について提案している(特願平１１−３５１７８４)。更に、γ補正用の基準電圧を液晶ドライバＬＳＩ内で生成することで、ガラス基板上に用意しなければならない基準電圧用の配線数を削減する手法が提案されている。
【０００４】
このように、ＷＯＡ技術についての提案もいくつかなされ、このＷＯＡ技術が実用化できれば、液晶ドライバＬＳＩの配線に使用していた外部のＰＣＢやＦＰＣが不要となり、前述のごとく大幅なコスト削減が可能となる。また、機械的な接続も大幅に削減できることから、歩留まりに関しても良好な結果が期待できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の液晶パネルでは、一般にガラス基板上の配線は非常に薄いメタル(２５００Å程度)で構成されており、そのシート抵抗が０.１６Ω/□程度といった高抵抗配線となっている。この高抵抗配線では、複数の液晶ドライバＬＳＩに対して均一な電圧を供給することができず、配線路における電圧降下によって個々の液晶ドライバＬＳＩが受ける電圧値に数十〜数百ｍＶの差が生じてしまう。γ補正用の基準電圧を供給する場合には、この電圧値の差は液晶ドライバＬＳＩ毎の階調の差として現れ、この階調の差によって出力の均一性が保たれずに、画質が著しく低下してしまう。そのために、従来の液晶パネルでは、γ補正用の基準電圧を供給するための配線をガラス基板上に設けることができず、外部のＰＣＢ(Printed Circuit Board)やＦＰＣ(Flexible Printed Circuit)上に十分に低抵抗である配線を行い、各液晶ドライバＬＳＩに供給するように構成せざるを得なかった。
【０００６】
また一方で、ガラス上の配線にて、メタル配線の厚みを十分に厚くするか、配線幅を十分に大きくとり、低抵抗にすることで均一な電圧を供給する方法が考えられる。しかし、厚みを十分に厚くした場合には、液晶表示パネルの製造時における工程占有時間の増加やＴＦＴアレイへの歩留まりの悪影響が予想される。また、配線幅を十分に大きくとった場合には、配線領域を確保するためにＴＦＴアレイの額縁部分を大きくする必要があり、近年の狭額縁化の要請に大きく反することとなる。即ち、配線の厚みや材質を変更して低抵抗の配線を用意することは可能であるものの、これではコスト削減や狭額縁化が十分に図れず、ＷＯＡ技術を採用する意味が無くなる。
【０００７】
また、γ補正用基準電圧を発生させるためには、液晶ドライバＬＳＩ内に用意したラダー抵抗により入力された電圧を分圧し、目的の電圧を生成する手法が一般的に用いられている。この手法の場合、γ補正用基準電位の配線を低抵抗配線で行えば、実用上、問題のない性能を発揮するが、従来の高抵抗であるガラス上の配線では、その性能を十分に発揮することができなかった。
【０００８】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、連鎖的(芋づる式)に接続された個々のＬＳＩにて、各々のＬＳＩが受ける電圧の差を小さくすることにある。
【０００９】
【課題を解決するための手段】
かかる目的のもと、本発明は、液晶セルが形成される基板と同一基板上に形成された複数のドライバＬＳＩに対して、同一基板上に形成された高抵抗率の配線構造を用いて、γ補正用の電圧を供給する装置等に関する。即ち、本発明の液晶表示装置は、基板上に画像表示領域を形成する液晶セルと、この基板上に設けられ、液晶セルに対して電圧を印加する複数のドライバＬＳＩと、この基板上に設けられ、複数のドライバＬＳＩに対して電圧を供給する配線構造とを備え、この配線構造は、電圧供給点から配線抵抗を段階的に変化させて複数のドライバＬＳＩに対して電圧を供給することを特徴としている。また、この配線構造は、往路配線と復路配線とによって複数のドライバＬＳＩに対して電圧を供給することを特徴とし、更に、この往路配線とこの復路配線とは一筆書き状に結線されて複数のドライバＬＳＩに対して電圧を供給することを特徴とすることができる。
尚、本発明をノート型パーソナルコンピュータ等のコンピュータとして把えると、本発明は、アプリケーションを実行するホストと、基板上に設けられ、このホストからの信号に基づき液晶セルに対して電圧を印加する複数のドライバＬＳＩとを更に備えている。
【００１０】
また、上記目的を達成するために、他の観点から発明を把えると、本発明が適用される液晶表示装置は、基板上に画像表示領域を形成する液晶セルと、この基板上に設けられ、この液晶セルに対して電圧を印加する複数のドライバＬＳＩと、この基板上に設けられ、電圧供給点から供給された電圧を複数のドライバＬＳＩに対して供給する配線構造とを備え、この配線構造は、電圧供給点に近いドライバＬＳＩから順にドライバＬＳＩを配線して下流側のドライバＬＳＩまで電圧を供給する往路配線と、この下流側のドライバＬＳＩから順にドライバＬＳＩを配線して電圧供給点に近いドライバＬＳＩまで電圧を供給する復路配線とを備えると共に、この往路配線とこの復路配線との間で電圧降下の傾きを逆向きとすることを特徴としている。
【００１１】
ここで、この配線構造は、往路配線では、電圧供給点に近いドライバＬＳＩに対する配線から下流側のドライバＬＳＩに対する配線まで配線幅を段階的に狭くすると共に、復路配線では、下流側のドライバＬＳＩに対する配線から電圧供給点に近いドライバＬＳＩに対する配線まで配線幅を段階的に狭くすることを特徴とすれば、配線幅によって段階的に配線抵抗を変化させることが可能となり、基板上の簡単な配線構造で、電圧降下の傾きを制御することができる点で好ましい。
また、この複数のドライバＬＳＩは、配線構造の往路配線および復路配線に対応してそれぞれ接続するための入力用パッドと出力用パッドを備え、この入力用パッドとこの出力用パッドとは複数のドライバＬＳＩ内部の配線で接続されていることを特徴とすれば、複数のドライバＬＳＩに対してこの配線構造によってカスケード接続することが可能となり、基板上への配線を効率化してＷＯＡを実現することができる点で優れている。
更に、複数のドライバＬＳＩは、この配線構造の往路配線および復路配線に対してバス接続されることを特徴とすれば、ドライバＬＳＩ内部のメタル配線を介在させずにγ補正用の電圧を供給することが可能となる。
尚、本発明をコンピュータとして把えると、本発明は、アプリケーションを実行するホストと、基板上に設けられ、このホストからの信号に基づき液晶セルに対して電圧を印加する複数のドライバＬＳＩとを備えている。
【００１２】
また、本発明は、所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、電圧の供給を受ける電圧供給点と、この電圧供給点から順にＬＳＩを配線して下流側のＬＳＩまで電圧を供給すると共に、下流側に行くにしたがって段階的に配線幅が細くなるように構成された配線部と、を備えたことを特徴としている。更に、この配線部は、電圧供給点から下流側のＬＳＩに向けて設けられる往路配線と、下流側のＬＳＩから電圧供給点に近いＬＳＩに向けて設けられる復路配線とを備え、この復路配線は、下流側のＬＳＩから電圧供給点に近いＬＳＩに向かうに従って段階的に配線幅を細くして複数のＬＳＩに対して電圧を供給することを特徴とすることができる。
【００１３】
一方、本発明は、所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、複数のＬＳＩが配設される基板上に配線抵抗が段階的に変化する往路配線と復路配線とを構成し、この往路配線および復路配線の両者から複数のＬＳＩに対して電圧を供給することを特徴としている。
【００１４】
ここで、往路配線と復路配線とを切り離し、往路配線と復路配線とのそれぞれに対して異なった電圧供給点から電圧を供給することを特徴とすれば、オフセット電圧を小さくして複数のＬＳＩに対して電圧を供給することができる点で好ましい。
また、この往路配線と復路配線とは連結されており、同一の電圧供給点から電圧を供給することを特徴とすれば、電圧供給点を例えば１箇所に統一することが可能となり、配線構造を更に簡潔化することができる点で優れている。
尚、これらの配線構造は、必ずしも液晶表示装置に用いられる場合に限らず、複数のＬＳＩが、カスケード状やバス状に、連鎖的(芋づる式)に接続されるような態様に対して有効に適用することが可能となる。
【００１５】
また、上記目的を達成するために、本発明は、基板上に設けられた複数のＬＳＩに対して電圧を供給する電圧供給方法であって、この基板上に配線抵抗が段階的に変化する往路配線と復路配線とを用いて複数のＬＳＩを配線し、この複数のＬＳＩは、往路配線と復路配線との両者から電圧を受け取り、この複数のＬＳＩは、受け取った電圧を時間平均化して基準電圧を生成することを特徴としている。
より具体的には、この往路配線および復路配線に使用される配線抵抗は、各ＬＳＩの間を、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化させることを特徴とすることができる。このように構成すれば、電圧降下の傾きをほぼ線形となるように調整することが可能となり、往路配線と復路配線とで電圧降下の傾きを逆向きとして、各ＬＳＩの間で電圧の時間平均をほぼ一定とすることができる。
【００１６】
一方、本発明は、基板上に設けられた複数のドライバＬＳＩに対して電圧を供給する電圧供給方法であって、この基板上に配線幅が段階的に変わる高抵抗率の配線を施し、この高抵抗率の配線に対して順々に複数のドライバＬＳＩを接続し、この高抵抗率の配線に対して電圧を供給し、この高抵抗率の配線を介した結果、個々のドライバＬＳＩの間で電圧降下が生じた電圧をドライバＬＳＩに供給し、供給された電圧に基づいてドライバＬＳＩでγ補正用の基準電圧を生成することを特徴とすれば、電圧降下を積極的に利用して、ほぼ均一なγ補正用の値を出力することが可能となる点で優れている。ここで、施される高抵抗率の配線は、この配線に電圧を供給する電圧供給点側から順にドライバＬＳＩに対して電圧を供給する往路配線と、電圧供給点側に向けて順にドライバＬＳＩに対して電圧を供給する復路配線とを備えると共に、この往路配線とこの復路配線とが結線されていることを特徴とすることができる。
【００１７】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態における基本的構成を説明するための図である。ここでは、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)に接続され、その各液晶ドライバＬＳＩに内蔵される基準電圧発生器(Ｖref発生器)１１〜１４が往路配線１５と復路配線１６とに接続されている。即ち、各々の基準電圧発生器１１〜１４は、電圧入力点を２箇所有し、一方は往路配線１５と接続され、他方は復路配線１６と接続されている。また、図１では、１箇所の電圧供給点１７から往路配線１５および復路配線１６に対して電圧を供給しており、往路配線１５と復路配線１６とはそのまま連結されて、全ての基準電圧発生器１１〜１４の電圧入力点を一筆書き状に結線している。
【００１８】
この基準電圧発生器(Ｖref発生器)１１〜１４が内蔵される液晶ドライバＬＳＩは、実際に画像を表示する液晶セル(図示せず)の周辺に(例えばＸ方向、Ｙ方向に)、所定の間隙を有して並んで配設され、この液晶セルの各ソース電極や各ゲート電極に対して電圧を印加するように構成されている。Ｘ方向、Ｙ方向に設けられた複数の液晶ドライバＬＳＩを総称して、各々、ソースドライバ、ゲートドライバと呼ばれ、ビデオインターフェイスを介して入力されたビデオ信号をＬＣＤコントローラ(図示せず)に入力し、このＬＣＤコントローラからの出力を受けて液晶セルに対して電圧を供給するように機能している。
【００１９】
ここで、図１に示すように、電圧供給点１７から最初の液晶ドライバＬＳＩまでは、許される最小の配線抵抗(Ｒmin)で配線されている。また、往路配線１５では、配線順に各液晶ドライバＬＳＩを１/(N-1)、１/(N-2)、１/(N-3)、…１/１の比率で抵抗を段階的に変化させている。但し、Ｎは往路配線１５に接続される液晶ドライバＬＳＩの数である。図１では、基準抵抗であるＲ0に対して、配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線抵抗Ｒ0が、往路配線１５および復路配線１６に夫々かかっていることを示している。これによって、往路配線１５に沿った電圧降下量は一定の傾きを持つことになる。また、最後の基準電圧発生器１４における往路配線１５の電圧入力点から復路配線１６の電圧入力点の間は、許される最小の配線 抵抗(Ｒmin)で配線されている。以下、復路配線１６も同様に、各液晶ドライバＬＳＩ間を往路配線１５と同じ抵抗値を使用して段階的に変化させている(配線抵抗Ｒ0/３、配線抵抗Ｒ0/２、配線抵抗Ｒ0)。これによって、復路配線１６に沿った電圧降下量も一定の傾きを持ち、往路配線１５と逆向きとなる。これらの電圧の時間平均を各々の基準電圧発生器１１〜１４で行うことにより、個々の液晶ドライバＬＳＩでは、ほぼ同じ電圧を生成することができる。但し、個々の液晶ドライバＬＳＩは、同時に同じ側の配線から電圧を受けるように制御されている。
【００２０】
図２は、図１に示した電圧供給を１箇所で行った場合の動作概念を説明するための図である。図２において、従来通りの一定幅の配線で電圧を供給した場合を破線(Normal)で示しており、この場合は、電流の集中する電圧供給点１７側の電圧降下が大きくなる。図１に示す本実施の形態を適用した場合を実線(Ｒ-trip)で示しており、この場合は、電圧降下量が、各液晶ドライバＬＳＩで一定となる。ここで、Ｖin_goは往路配線１５上の電圧を示し、Ｖin_rtnは復路配線１６上の電圧を示している。基準電圧発生器１１〜１４でＶin_goとＶin_rtnの時間平均をとったものが、二点鎖線(Average)である。ここで、得られる電圧には、オフセット電圧(Ｖ０−Average)が発生しており、電圧供給点１７に与える電圧よりも低い値を示すが、これは、電圧供給点１７に与える電圧を予めオフセット電圧分、高めに設定することで対応できる。
【００２１】
このように、本実施の形態では、基板上に配線抵抗が段階的に変化する往路配線１５および復路配線１６を構成し、個々の液晶ドライバＬＳＩでは、この往路配線１５と復路配線１６から交互に電圧を受け、液晶ドライバＬＳＩ内部で時間平均化して電圧を生成することにより、個々の液晶ドライバＬＳＩで使用する電圧の差を小さくすることができる。即ち、抵抗値が段階的に変化する配線によって、個々の液晶ドライバＬＳＩで発生する電圧降下量が一定となり、電圧降下の傾きを往路配線１５と復路配線１６とで逆向きとすることにより、各液晶ドライバＬＳＩ内部で時間平均化された電圧をほぼ同値とすることが可能となる。
【００２２】
図３は、電圧供給点を復路配線にも設けた場合の基本構成を説明するための図である。即ち、図３では、図１と同様に、４個の液晶ドライバＬＳＩが連鎖的(芋づる式)に接続され、その各液晶ドライバＬＳＩに内蔵される基準電圧発生器(Ｖref発生器)２１〜２４が往路配線２５と復路配線２６とに接続されている。また、各々の基準電圧発生器２１〜２４は、電圧入力点を２箇所有し、一方は往路配線２５と接続され、他方は復路配線２６と接続され、往路配線２５側に電圧供給点２７を設けていることも同様である。但し、図３では、往路配線２５と復路配線２６とを切り離し、復路配線２６側にも電圧供給点２８を設けている点が図１と異なる。即ち、復路配線２６にも電圧供給を同様に行うことで、オフセット電圧を小さくしている。
【００２３】
図４は、図３に示した電圧供給を復路配線２６にも行った場合の動作概念を説明するための図である。図示する実線(Ｒ-trip)、破線(Normal)、二点鎖線(Average)の意味は、図２と同様である。往路配線２５および復路配線２６に、共に供給電圧Ｖ０が与えられ、各液晶ドライバＬＳＩで電圧降下量を一定とした相反する電圧(Ｖin_goとＶin_rtn)が各々の液晶ドライバＬＳＩに供給される。これらの電圧の時間平均を各々の基準電圧発生器２１〜２４で行うことにより、個々の液晶ドライバＬＳＩでは、同じ電圧を生成することが可能となる。
【００２４】
図５は、基準電圧発生器(１１〜１４、２１〜２４)の構成を示している。本実施の形態では、液晶表示装置としての適用を前提とし極性が正負に反転するが、図５では正極性の電圧を平均化する回路である。制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互に制御される。図に示すＮ-ch、Ｐ-chは、ＣＭＯＳのＦＥＴ(Field Effect Transistor)で、Ｐチャネル、Ｎチャネルを示している。交互に入力される電圧は、平滑化回路３１を通過することによって平滑化される。液晶ドライバＬＳＩの内部では、平均化された電圧をバッファ(buffer)３２を通して使用している。
【００２５】
図６は、図５に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。前述したように、制御端子Ａおよび制御端子Ｂは、デュディ５０％で交互に制御される。図で示すＴgは往路配線１５,２５に接続する期間を表わし、Ｔrは復路配線１６,２６に接続する期間を表わしている。
尚、負極性については図示しないが、負極性では、図５に示すＰチャネルのＦＥＴおよびＮチャネルのＦＥＴをそれぞれ入れ換えることで構成できる。図５に示す正極性および図示しない負極性の基準電圧発生器(１１〜１４、２１〜２４)における制御は、往路配線１５,２５、復路配線１６,２６に接続される全ての液晶ドライバＬＳＩで同期して、同じ側の配線から電圧を受けるように構成されている。
【００２６】
図７は、両極性の基準電圧発生器(１１〜１４、２１〜２４)の構成を示す図であり、液晶ドライバ用に両極性の基準電圧を発生できる回路を示している。この図７は、図５に示す正極性および前述の負極性の回路(図示せず)を合成し、中心電圧をＶcomとしている。また、図７では、２個のトランジスタ(Ｔr.１、Ｔr.２)が追加されている。Ｔr.１をオンにする期間を調整することにより、発生電圧＋Ｖrefの値をＶcomから＋Ｖin_ave(＋Ｖin_highと＋Ｖin_lowを図５、図６のように使用して発生できる電圧)の範囲で設定可能となり、中間調用の基準電圧の発生が可能となる。また、Ｔr.２をオンにする期間を調整することにより、発生電圧−Ｖrefの値をＶcomから−Ｖin_ave(−Ｖin_highと−Ｖin_lowから発生できる電圧)の範囲で設定可能となり、中間調用の基準電圧を発生させることが可能となる。また、Ｖcomは往復配線とはなっていないが、これは、正極性回路側から流れ込む電流と、負極性回路側から流れ出す電流とでバランスをとることで、この配線に関しては電圧降下が発生しないためである。尚、入力される電圧は、平滑化回路３３,３４を通過することによって平滑化され、また、液晶ドライバＬＳＩの内部では、平均化された電圧をバッファ(buffer)３５,３６を介して使用している。
【００２７】
図８は、図７に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。図８において、Ｔgは往路配線１５,２５に接続する期間を表わし、Ｔrは復路配線１６,２６に接続する期間を表わしている。このＴgとＴrとは、同じ時間長になるように制御されている。また、Ｔcは、中間電圧Ｖcomに接続する期間長を表わし、ＴgとＴcとの比率ｎ(ＴrとＴcとの比率)を制御することで、中間調用の基準電圧を調整することが可能である。
【００２８】
図９は、本実施の形態における配線レイアウト例を示す図である。ここでは、ガラス基板５１上に、実際に画像を表示する液晶セルであるＴＦＴ部５２が設けられ、更に、８つの液晶ドライバＬＳＩ５３もガラス基板５１上に配置されている。この８つの液晶ドライバＬＳＩ５３を連鎖状(芋づる式)に連結するガラス上配線５５がガラス基板５１上に設けられている。このガラス上配線５５は、前述までに説明した往路および復路の構成を備えており、電圧供給点５４から電圧が入力されて、８つの液晶ドライバＬＳＩ５３に対して平均化可能な電圧を供給している。この各液晶ドライバＬＳＩ５３の長さは、約１５ｍｍ〜１７ｍｍ程度であり、その液晶ドライバＬＳＩ５３を結ぶガラス上配線５５は、その液晶ドライバＬＳＩ５３間で約６ｍｍ〜２５ｍｍ程度となっている。
【００２９】
図１０は、図９に示す配線レイアウト例にて、８つの液晶ドライバＬＳＩ５３をカスケード接続した場合の基準電圧用配線のレイアウト例を示している。個々の液晶ドライバＬＳＩ５３は、電圧供給点５４から正極性回路側６１で往路配線と復路配線からなる配線６３が設けられ、負極性回路側６２にも往路配線と復路配線からなる配線６４が設けられている。この配線６３,６４は、往路配線と復路配線が折り返し点５７で連結されている。個々の液晶ドライバＬＳＩ５３は、正極性回路側６１および負極性回路側６２のそれぞれの往路配線側と復路配線側に２つの配線接続用パッド５６を備えており、正極性回路側６１および負極性回路側６２の往路配線と復路配線にそれぞれ接続できるように構成されている。また、これらの配線接続用パッド５６は、各液晶ドライバＬＳＩ５３内部のメタル配線で接続されており、結果として各液晶ドライバＬＳＩ５３は配線６３,６４によってカスケード接続されていることになる。
【００３０】
この図１０に示す配線レイアウト例では、各配線６３,６４の幅が、段階的に細くなるように構成されている。往路配線側では、電圧供給点５４から第１の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が最も広く、折り返し点５７に近い第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が最も狭くなっている。また、復路配線側では、折り返し点５７から第８の液晶ドライバＬＳＩ(ＬＳＩ８)５３に入力する部分で配線幅が最も広く、各液晶ドライバＬＳＩ５３に入力する前に段階的に細くなり、第１の液晶ドライバＬＳＩ(ＬＳＩ１)５３に入力する部分の配線幅が最も狭くなるように構成されている。この結果、各配線６３,６４の段階的に変わる配線幅によって配線抵抗が段階的に変化し、図１に示した基本構成図のような配線構造を得ることができる。言い換えれば、図１に示した配線抵抗となるように、図１０に示した配線６３の幅が決定され、段階的に配線幅が変化している。このように配線幅を変化させることで、図２の実線(Ｒ-trip)で示した電圧降下特性が各液晶ドライバＬＳＩ５３で得られ、時間平均化された電圧を同値とすることが可能となる。尚、液晶ドライバＬＳＩ５３内部の配線抵抗が十分に小さくできない場合は、この配線抵抗を考慮してガラス基板５１上の配線幅を算出することで対応することが可能である。
【００３１】
図１１は、液晶ドライバＬＳＩ５３を、ガラス基板５１上でバス接続する場合の配線レイアウト例を示した図である。ここでは、図１０と異なり、液晶ドライバＬＳＩ５３内部のメタル配線を用いずに、各液晶ドライバＬＳＩ５３に芋づる式に電圧を供給している。各液晶ドライバＬＳＩ５３には、正極性回路側６５の配線６７における往路配線と復路配線に対してそれぞれ配線接続用パッド５８を設け、また、負極性回路側６６の配線６８における往路配線と復路配線に対してそれぞれ配線接続用パッド５８が設けられている。また、各配線６７,６８は、折り返し点５９によって往路配線と復路配線が接続されている。更に、図１０の配線６３,６４と同様に、配線６７,６８は、各液晶ドライバＬＳＩ５３に入力する前に、段階的に幅が狭くなるように構成されている。この配線幅の計算方法は、前述の図１０と同様である。この図１１のレイアウト構造においても、配線幅を段階的に変化させ、また、往路配線と復路配線を接続させて、その両者から液晶ドライバＬＳＩ５３に電圧を供給することで、図１０と同様に、図１に示した基本構成図のような配線構造が得られる。その結果、図２に示した電圧降下特性を得ることが可能である。
【００３２】
図１２(ａ)、(ｂ)は、本実施の形態における効果を示すための図であり、図１２(ａ)は従来方式によって基準電圧を生成した場合を示しており、液晶ドライバＬＳＩ５３をカスケード接続し、液晶ドライバＬＳＩ５３間の配線は一定幅としている。一方、図１２(ｂ)は図１０に示すように配線幅を段階的に変化させ、液晶ドライバＬＳＩ５３をカスケード接続させたときの基準電圧の生成状態を示している。図１２(ａ)、(ｂ)共に、配線のシート抵抗は０.１６Ω/□、チップ長を１７ｍｍ、チップ間距離を１６ｍｍ、接続チップ数を７個とした。また、基準電圧発生回路は、図１２(ａ)では図７に示した往路配線１５,２５と復路配線１６,２６をショートした回路を使用し、図１２(ｂ)では、図７の回路をそのまま用いた。但し、それぞれの場合で、１つの液晶ドライバＬＳＩ５３は、γ特性近似のために５個の基準電圧発生器を持つと仮定している。この図１２(ａ)、(ｂ)ともに、横軸は時間、縦軸は電圧を示しており、７００μｓ(０.７ｍｓ)程度で安定するとしている。また、グラフの出力で上からＬＳＩ１(チップ１)、ＬＳＩ２、…ＬＳＩ７を示している。図１２(ａ)と図１２(ｂ)を比較して明らかなように、安定した０.７ｍｓで、チップ間のばらつきが大きくなっているのが理解できる。
【００３３】
図１３(ａ)、(ｂ)は、図１２(ａ)、(ｂ)のシミュレーションで使用した値を示している。図１３(ａ)はこのシミュレーションで使用した配線幅と配線抵抗値を示しており、本方式では、ＬＳＩ(液晶ドライバＬＳＩ)の間で抵抗値が変化している。図１３(ｂ)は各方式におけるチップ間の電圧差(ｍＶ)として、回路動作開始後７００μＳ時の電圧値を示している。この図１３(ｂ)では、配線プロセスが、配線厚みで±１０％、配線幅で±１μｍふらついた場合の最悪値も示している。
【００３４】
図１２(ａ)、(ｂ)、図１３(ａ)、(ｂ)から理解できるように、本実施の形態の配線形態を使用することにより、各液晶ドライバＬＳＩ５３内で発生させた電圧値のチップ間ばらつきを、９〜１０分の１程度にまで減らすことができる。また、配線プロセスが上述した範囲でふらついた場合でも、７〜８分の１程度まで電圧のばらつきを小さくすることができる。以上の場合、正負出力用の往復配線幅は、１８７μｍであり、Ｖcom用の配線幅は１０７μｍである。配線間の間隔を２０μｍとすると、合計で５６１μｍの幅となる。この幅を使用して、従来のラダー抵抗方式を実現した場合に発生する電圧の差を図１３(ｂ)に併せて示している。このラダー抵抗方式と本実施の形態の方式とを比較すると、中間電圧あたりで３分の２程度に電圧差が小さくなっているのが理解できる。また、高電圧あたりでは９分の１程度まで電圧差が小さくなっており、ラダー抵抗方式に比べても本方式が優れていることが理解できる。即ち、デューティ５０％として、往路配線と復路配線とを交互に使用した場合、従来方式では１００ｍＶもの電圧差が生じるが、本方式によれば、１０ｍＶ程度の電圧差で抑えることが可能となる。例えば、全体を６４階調として考えると、１階調が２０ｍＶであり、従来方式の１００ｍＶのずれは５階調にも達する。この６４階調中の５階調は、人間の目にも差が認識できるものであり、本実施の形態における方式の採用によって、画質を大きく向上できることが理解できる。
【００３５】
尚、本実施の形態では、液晶表示装置のドライバに適用される配線構造について説明したが、本発明は、この実施の形態に限定されず、他の装置による配線構造にも適用できることは言うまでもない。特に、複数のＬＳＩが連鎖的(芋づる式)に連結され、それらに対してほぼ均等な電圧を供給する場合等に、広く適用することが可能である。
【００３６】
【発明の効果】
以上、説明したように、本発明によれば、結果として個々のＬＳＩ内部で受ける電圧をほぼ同値とすることが可能となり、例えば、画質の著しい低下等を緩和することが可能となる。
【図面の簡単な説明】
【図１】 本実施の形態における基本的構成を説明するための図である。
【図２】 図１に示した電圧供給を１箇所で行った場合の動作概念を説明するための図である。
【図３】 電圧供給点を復路配線２６にも設けた場合の基本構成を説明するための図である。
【図４】 図３に示した電圧供給を復路配線２６にも行った場合の動作概念を説明するための図である。
【図５】 基準電圧発生器(１１〜１４、２１〜２４)の構成を示した図である。
【図６】 図５に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。
【図７】 両極性の基準電圧発生器(１１〜１４、２１〜２４)の構成を示す図である。
【図８】 図７に示した基準電圧発生器(１１〜１４、２１〜２４)の制御波形を示した図である。
【図９】 本実施の形態における配線レイアウト例を示す図である。
【図１０】 図９に示す配線レイアウト例にて、８つの液晶ドライバＬＳＩ５３をカスケード接続した場合の基準電圧用配線のレイアウト例を示した図である。
【図１１】 液晶ドライバＬＳＩ５３を、ガラス基板５１上でバス接続する場合の配線レイアウト例を示した図である。
【図１２】 (ａ)、(ｂ)は、本実施の形態における効果を示すための図である。
【図１３】 (ａ)、(ｂ)は、図１２(ａ)、(ｂ)のシミュレーションで使用した値を示した図である。
【符号の説明】
１１〜１４…基準電圧発生器(Ｖref発生器)、１５…往路配線、１６…復路配線、１７…電圧供給点、２１〜２４…基準電圧発生器(Ｖref発生器)、２５…往路配線、２６…復路配線、２７…電圧供給点、２８…電圧供給点、３１…平滑化回路、３２…バッファ(buffer)、３３,３４…平滑化回路、３５,３６…バッファ(buffer)、５１…ガラス基板、５２…ＴＦＴ部、５３…液晶ドライバＬＳＩ、５４…電圧供給点、５５…ガラス上配線、５６…配線接続用パッド、５７…折り返し点、５８…配線接続用パッド、５９…折り返し点、６１…正極性回路側、６２…負極性回路側、６３,６４…配線、６５…正極性回路側、６６…負極性回路側、６７,６８…配線
Claims (13)
- 基板上に画像表示領域を形成する液晶セルと、
前記基板上に設けられ、前記液晶セルに対して電圧を印加する複数のドライバＬＳＩと、
前記複数のドライバＬＳＩが配置された前記基板上に設けられた配線構造であって、復路配線と、当該復路配線と接続された往路配線とを含み、前記複数のドライバＬＳＩに対して電圧を供給する配線構造とを備え、
前記往路配線は、電圧供給点から段階的に変化する配線抵抗を有し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、かつ前記復路配線は、当該往路配線が当該復路配線に接続される点から段階的に変化する配線抵抗を有し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
各々の前記ドライバＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ドライバＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ドライバＬＳＩにおける時間平均化した電圧がほぼ一定となる
ことを特徴とする液晶表示装置。 - 前記往路配線と前記復路配線とは一筆書き状に結線されて前記複数のドライバＬＳＩに対して電圧を供給することを特徴とする請求項１記載の液晶表示装置。
- 基板上に画像表示領域を形成する液晶セルと、
前記基板上に設けられ、前記液晶セルに対して電圧を印加する複数のドライバＬＳＩと、
前記基板上に設けられ、電圧供給点から供給された電圧を前記複数のドライバＬＳＩに対して供給する配線構造とを備え、
前記配線構造は、前記電圧供給点に近いドライバＬＳＩから順にドライバＬＳＩを配線して下流側のドライバＬＳＩまで電圧を供給する往路配線と、当該下流側のドライバＬＳＩから順にドライバＬＳＩを配線して当該電圧供給点に近いドライバＬＳＩまで電圧を供給する復路配線とを備えると共に、当該往路配線と当該復路配線との間で電圧降下の傾きを逆向きとし、かつ前記往路配線と前記復路配線に使用される配線抵抗は段階的に変化し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
各々の前記ドライバＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ドライバＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ドライバＬＳＩにおける時間平均化した電圧がほぼ一定となる
ことを特徴とする液晶表示装置。 - 前記配線構造は、前記往路配線では、前記電圧供給点に近いドライバＬＳＩに対する配線から前記下流側のドライバＬＳＩに対する配線まで配線幅を段階的に狭くすると共に、前記復路配線では、前記下流側のドライバＬＳＩに対する配線から前記電圧供給点に近いドライバＬＳＩに対する配線まで配線幅を段階的に狭くすることを特徴とする請求項３記載の液晶表示装置。
- 前記複数のドライバＬＳＩは、前記配線構造の前記往路配線および前記復路配線に対してバス接続されることを特徴とする請求項３記載の液晶表示装置。
- 所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、
電圧の供給を受ける電圧供給点と、
前記電圧供給点から順にＬＳＩを配線して下流側のＬＳＩまで電圧を供給すると共に、下流側に行くにしたがって段階的に配線幅が細くなるように構成された配線部と、を備え、
隣接するＬＳＩ間の配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
前記配線部は、前記電圧供給点から前記下流側のＬＳＩに向けて構成された往路配線と、前記下流側のＬＳＩから前記電圧供給点に近いＬＳＩに向けた復路配線とを含み、前記下流側のＬＳＩから前記電圧供給点に近いＬＳＩに行くにしたがって段階的に配線幅が細くなった前記復路配線は、前記複数のＬＳＩに対して電圧を供給し、
各々の前記ＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ＬＳＩにおける時間平均化した電圧がほぼ一定となる
ことを特徴とする配線構造。 - 所定の間隙を介して配設された複数のＬＳＩに対して電圧を供給する配線構造であって、
前記複数のＬＳＩが配設される基板上に配線抵抗が段階的に変化する往路配線と復路配線とを構成し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
前記往路配線および前記復路配線の両者から前記複数のＬＳＩに対して電圧を供給し、
各々の前記ＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ＬＳＩにおける時間平均化した電圧がほぼ一定となる
ことを特徴とする配線構造。 - 前記往路配線と前記復路配線とを切り離し、当該往路配線と当該復路配線とのそれぞれに対して異なった電圧供給点から電圧を供給することを特徴とする請求項７記載の配線構造。
- 前記往路配線と前記復路配線とは連結されており、同一の電圧供給点から電圧を供給することを特徴とする請求項７記載の配線構造。
- 基板上に設けられた複数のＬＳＩに対して電圧を供給する電圧供給方法であって、
前記基板上に配線抵抗が段階的に変化する往路配線と復路配線とを用いて前記複数のＬＳＩを配線し、各々の前記ＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、
前記複数のＬＳＩは、前記往路配線と前記復路配線との両者から電圧を受け取り、各々の前記ＬＳＩは、前記第一の電圧入力点を介して前記往路配線から、および前記第二の電圧入力点を介して前記復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ＬＳＩにおける時間平均化した電圧がほぼ一定となり、
前記複数のＬＳＩは、受け取った前記電圧を時間平均化して基準電圧を生成し、
前記往路配線と前記復路配線に使用される配線抵抗は段階的に変化し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化する
ことを特徴とする電圧供給方法。 - 基板上に設けられた複数のドライバＬＳＩに対して電圧を供給する電圧供給方法であって、
前記基板上に配線幅が段階的に変わる高抵抗率の往路配線と復路配線を含む配線を施し、前記配線は隣接するＬＳＩ間の抵抗が、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
前記高抵抗率の配線に対して順々に前記複数のドライバＬＳＩを接続し、
前記高抵抗率の配線に対して電圧を供給し、前記高抵抗率の配線を介した結果、個々のドライバＬＳＩの間で電圧降下が生じた電圧を当該ドライバＬＳＩに供給し、各々の前記ドライバＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ドライバＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ドライバＬＳＩにおける時間平均化した電圧がほぼ一定となり、
供給された前記電圧に基づいて前記ドライバＬＳＩでγ補正用の基準電圧を生成することを特徴とする電圧供給方法。 - 施される前記高抵抗率の配線は、当該配線に電圧を供給する電圧供給点側から順に前記ドライバＬＳＩに対して電圧を供給する前記往路配線と、当該電圧供給点側に向けて順に当該ドライバＬＳＩに対して電圧を供給する前記復路配線とを備えると共に、当該往路配線と当該復路配線とが結線されていることを特徴とする請求項１１記載の電圧供給方法。
- アプリケーションを実行するホストと、
基板上に画像表示領域を形成する液晶セルと、
前記基板上に設けられ、前記ホストからの信号に基づき前記液晶セルに対して電圧を印加する複数のドライバＬＳＩと、
前記基板上に設けられ、電圧供給点から供給された電圧を前記複数のドライバＬＳＩに対して供給する配線構造とを備え、
前記配線構造は、前記電圧供給点に近いドライバＬＳＩから順にドライバＬＳＩを配線して下流側のドライバＬＳＩまで電圧を供給する往路配線と、当該下流側のドライバＬＳＩから順にドライバＬＳＩを配線して当該電圧供給点に近いドライバＬＳＩまで電圧を供給する復路配線とを備えると共に、当該往路配線と当該復路配線との間で電圧降下の傾きを逆向きとし、
かつ前記往路配線と前記復路配線に使用される配線抵抗は段階的に変化し、隣接するＬＳＩ間の前記配線抵抗は、ほぼ、１/(Ｎ−１)、１/(Ｎ−２)、１/(Ｎ−３)、…１/１、(但し、Ｎは接続されるＬＳＩの数)の比率となるようにして段階的に変化し、
各々の前記ドライバＬＳＩは、前記往路配線と接続された第一の電圧入力点と、前記復路配線と接続された第二の電圧入力点と、基準電圧を出力する出力点を含み、各々の前記ドライバＬＳＩは、当該第一の電圧入力点を介して当該往路配線から、および当該第二の電圧入力点を介して当該復路配線から、交互に電圧を受け時間平均化した電圧を生成し、前記ドライバＬＳＩにおける時間平均化した電圧がほぼ一定となる
ことを特徴とするコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086670A JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
| US09/681,375 US6661413B2 (en) | 2000-03-27 | 2001-03-27 | Wiring structure and method thereof for a LCD module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086670A JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001281686A JP2001281686A (ja) | 2001-10-10 |
| JP4712937B2 true JP4712937B2 (ja) | 2011-06-29 |
Family
ID=18602797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086670A Expired - Lifetime JP4712937B2 (ja) | 2000-03-27 | 2000-03-27 | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6661413B2 (ja) |
| JP (1) | JP4712937B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750839B1 (en) * | 2002-05-02 | 2004-06-15 | Analog Devices, Inc. | Grayscale reference generator |
| KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2005099414A (ja) * | 2003-09-25 | 2005-04-14 | Chi Mei Electronics Corp | 画像表示装置、集積回路 |
| KR100977218B1 (ko) * | 2003-10-20 | 2010-08-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 |
| JP4704438B2 (ja) * | 2005-11-04 | 2011-06-15 | シャープ株式会社 | 表示装置 |
| US7880693B2 (en) * | 2006-07-20 | 2011-02-01 | Sony Corporation | Display |
| TWI482143B (zh) * | 2008-08-19 | 2015-04-21 | Au Optronics Corp | 液晶顯示器的驅動裝置 |
| JP5687110B2 (ja) * | 2011-03-29 | 2015-03-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2012157728A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 表示装置 |
| JP6574369B2 (ja) | 2015-10-13 | 2019-09-11 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731916B2 (ja) * | 1988-09-02 | 1998-03-25 | キヤノン株式会社 | 強誘電性液晶セル |
| JP3346652B2 (ja) * | 1993-07-06 | 2002-11-18 | シャープ株式会社 | 電圧補償回路および表示装置 |
| US5831387A (en) * | 1994-05-20 | 1998-11-03 | Canon Kabushiki Kaisha | Image forming apparatus and a method for manufacturing the same |
| JPH08329866A (ja) * | 1995-05-30 | 1996-12-13 | Canon Inc | 画像形成装置 |
| GB2313226A (en) * | 1996-05-17 | 1997-11-19 | Sharp Kk | Addressable matrix arrays |
| KR100430094B1 (ko) * | 1998-08-11 | 2004-07-23 | 엘지.필립스 엘시디 주식회사 | 액티브매트릭스액정표시장치및그방법 |
-
2000
- 2000-03-27 JP JP2000086670A patent/JP4712937B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-27 US US09/681,375 patent/US6661413B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001281686A (ja) | 2001-10-10 |
| US6661413B2 (en) | 2003-12-09 |
| US20010033259A1 (en) | 2001-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437378B2 (ja) | 液晶駆動装置 | |
| US7079125B2 (en) | Display device driving circuit and display device | |
| US20050012700A1 (en) | Gamma correction circuit, liquid crystal driving circuit, display and power supply circuit | |
| US7106295B2 (en) | Liquid crystal display device | |
| JP3576382B2 (ja) | インターフェース回路及び液晶駆動回路 | |
| KR100903533B1 (ko) | 계조에 대응하는 계조 전압을 사용하는 디스플레이디바이스 및 디스플레이 패널 드라이버 | |
| JP4712937B2 (ja) | 液晶表示装置、配線構造、電圧供給方法およびコンピュータ | |
| US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
| JP2000295044A (ja) | 出力回路 | |
| TW581945B (en) | Power supply and display apparatus including thereof | |
| JP2003084737A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0772833A (ja) | 電圧補償回路および表示装置 | |
| US10964287B1 (en) | Level voltage generation circuit, data driver, and display apparatus | |
| US20200185419A1 (en) | Liquid crystal display device | |
| JPH10207438A (ja) | 液晶装置 | |
| JP4366914B2 (ja) | 表示装置用駆動回路及びそれを用いた表示装置 | |
| JP2004341075A (ja) | 液晶駆動装置及び液晶表示装置 | |
| JP4564730B2 (ja) | チップオンガラス型液晶表示装置 | |
| TW200813927A (en) | Thin film transistor liquid crystal display | |
| US20090057886A1 (en) | Semiconductor device and substrate | |
| TWI273768B (en) | Operational transconductance amplifier and driving method for improving a power efficiency of the operational transconductance amplifier | |
| JP2000003158A (ja) | 液晶表示装置 | |
| JPH06230338A (ja) | 液晶表示装置の駆動回路 | |
| KR20020010320A (ko) | 액정표시장치의 공통 전압 조절회로 | |
| TWI467552B (zh) | 驅動電路及可調整內部阻抗的驅動控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100309 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4712937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |