JP2000295044A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2000295044A JP2000295044A JP11097300A JP9730099A JP2000295044A JP 2000295044 A JP2000295044 A JP 2000295044A JP 11097300 A JP11097300 A JP 11097300A JP 9730099 A JP9730099 A JP 9730099A JP 2000295044 A JP2000295044 A JP 2000295044A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output
- turned
- output terminal
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
電力を低減することができる出力回路を提供する。 【解決手段】 出力回路には、複数個の演算増幅器1が
設けられている。各演算増幅器1にスルーレート調整信
号BIAS_Sを供給するバイアス回路2が設けられて
いる。また、各演算増幅器1の出力端には、相互に並列
に接続された2個のスイッチ素子3a及び3bが接続さ
れている。スイッチ素子3a及び3bは、例えば電界効
果トランジスタから構成されており、スイッチ素子3a
の抵抗値は、スイッチ素子3bの抵抗値の80乃至10
0倍程度である。更に、演算増幅器1の出力端に接続さ
れたスイッチ素子3a及び3bの他端には、抵抗素子4
及び容量素子5がこの順で直列に接続されている。スイ
ッチ素子3a及び3bと抵抗素子4との接続点(出力端
子)には、スイッチ素子6が接続されている。また、各
スイッチ素子6は相互に直列に接続されている。
Description
ット反転用駆動回路又はライン反転用駆動回路等として
使用される出力回路に関し、特に、低電力及び高スルー
レートの出力回路に関する。
ルに画像に応じた電圧を印加する駆動回路が設けられて
いる。例えば、特表平9−504389号公報に従来の
ドット反転用駆動回路が開示されている。図8は従来の
ドット反転用駆動回路の構成を示すブロック図である。
の演算増幅器51が設けられている。図8には、2個の
演算増幅器51を示している。各演算増幅器51の出力
端にはスイッチ素子53が接続されている。スイッチ素
子53の他端が駆動回路の出力端子となっている。全て
のスイッチ素子53には、そのオン/オフを制御する制
御信号S51が入力される。そして、各出力端子に抵抗
素子54及び容量素子55からなるパネル負荷が接続さ
れている。
を示すタイミングチャートである。上述のように構成さ
れた従来のドット反転用駆動回路においては、スイッチ
素子53がオフ状態となっているときにハイインピーダ
ンス状態で電圧が出力される。また、スイッチ素子53
がオン状態となっているときに演算増幅器51の出力電
圧がそのまま出力される。
る演算増幅器が開示されている(特開平7−22156
0号公報)。この公報に記載された従来の演算増幅器に
おいては、容量性負荷を充電する際に直流バイアス電圧
のレベルを下げて供給電流を大きくし、充電完了後に直
流バイアス電圧のレベルを上げることにより、平均消費
電力を低減している。
9−504389号公報に記載された従来の駆動回路に
よれば、複数個の出力端子の短絡によりそれらの中間電
位が得られて消費電力を低減することは可能であるが、
演算増幅器には常に電流が供給されているので、全体的
な消費電流が高いという問題点がある。
号公報に記載されたものに置換すれば、全体的な消費電
力を低減することが可能なように見えるが、実際には出
力電圧に不要な発振、リンギングが発生したり、スルー
レートが低減してしまうという不具合が生じる。
のであって、スルーレートを向上させることができ、消
費電力を低減することができる出力回路を提供すること
を目的とする。
は、演算増幅器と、この演算増幅器からの出力信号の立
ち上がり時及び立ち下がり時に前記演算増幅器に電流を
供給する電流供給手段と、前記演算増幅器と出力端子と
の間のインピーダンスを変化させるインピーダンス変化
手段と、を有することを特徴とする。
ち上がり時及び立ち下がり時に電流供給手段から電流が
演算増幅器に供給される。従って、立ち上がり又は立ち
下がりが行われないときには、演算増幅器への電流の供
給は下限まで低下可能である。また、立ち上がり又は立
ち下がり開始後にインピーダンス変化手段により出力端
子との間のインピーダンスを変化させて演算増幅器の負
荷を下げることにより、立ち上がり時及び立ち下がり時
のスルーレートが向上する。
ンス変化手段は、前記演算増幅器と前記出力端子との間
に相互に並列に接続され抵抗値が相違する2個のスイッ
チ素子を有することができる。このとき、2個の前記ス
イッチ素子のうち抵抗値が高いスイッチ素子の抵抗値
は、抵抗値が低いスイッチ素子の抵抗値の80乃至10
0倍であることが望ましい。
記演算増幅器と前記出力端子との間に接続されたトラン
スファゲートスイッチを有することができる。このと
き、前記インピーダンス変化手段は、前記トランスファ
ゲートスイッチを構成する2個の電界効果トランジスタ
のゲート電圧を制御する制御素子を有することができ
る。
容量性負荷が接続されてもよい。この場合、例えばドッ
ト反転用駆動回路又はライン反転用駆動回路として使用
されることになる。
器、前記バイアス回路及び前記インピーダンス変化手段
を更に有し、複数個の前記出力端子を短絡する短絡手段
を有することができる。ドット反転用駆動回路として使
用される場合、出力端子の短絡によりそれらの中間電位
が得られることにより、消費電力がより一層低減され
る。
回路について、添付の図面を参照して具体的に説明す
る。図1は本発明の第1の実施例に係る出力回路の構成
を示すブロック図である。第1の実施例は、液晶表示装
置のドット反転用駆動回路として使用されるものであ
る。
が設けられている。各演算増幅器1にスルーレート調整
(SRC)信号BIAS_Sを供給するバイアス回路2
が設けられている。各演算増幅器1は、スルーレート制
御信号BIAS_Sに関連づけてその増幅能力(増幅
率)を変化させる。
に並列に接続された2個のスイッチ素子3a及び3bが
接続されている。スイッチ素子3a及び3bは、例えば
電界効果トランジスタから構成されており、オン抵抗を
有している。スイッチ素子3a及び3bの抵抗値は相違
しており、例えば、スイッチ素子3aの抵抗値は20k
乃至30kΩ程度であり、スイッチ素子3bの抵抗値は
200乃至300Ω程度である。スイッチ素子3aに
は、そのオン/オフを制御する制御信号S1が入力さ
れ、スイッチ素子3bには、そのオン/オフを制御する
制御信号S2が入力される。
スイッチ素子3a及び3bの他端には、抵抗素子4及び
容量素子5がこの順で直列に接続されている。抵抗素子
4及び容量素子5が液晶表示装置のパネル負荷となって
いる。スイッチ素子3a及び3bと抵抗素子4との接続
点(出力端子)には、スイッチ素子6が接続されてい
る。スイッチ素子6は、例えばトランスファゲートスイ
ッチである。スイッチ素子6には、そのオン/オフを制
御するスタンバイ(STB)信号S3が入力される。ま
た、各スイッチ素子6は相互に直列に接続されており、
その一端には他方の電極が接地された容量素子(図示せ
ず)の一電極が接続されている。
パネル負荷に接続された出力端子同士は出力反転してい
る。
S2及びS3を制御する制御回路(図示せず)が設けら
れている。
ある。演算増幅器1には、2本の信号線11及び12間
に接続された差動増幅回路13が設けられている。差動
増幅回路13の出力端には、NチャネルMOSトランジ
スタ14のゲート及び容量素子15の一端が接続されて
いる。トランジスタ14のソースは信号線11に接続さ
れ、ドレインは容量素子15の他端に接続されている。
トランジスタ14のソースと容量素子15の他端との接
続点16から演算増幅器1の出力信号が出力される。ま
た、差動増幅回路13又は接続点16と信号線12との
間には、夫々電流源17又は18が接続されている。図
3は電流源17及び18の具体例を示す回路図である。
の間には、ゲートにSRC信号BIAS_Sが入力され
るNチャネルMOSトランジスタ17aが電流源17と
して接続され、接続点16と信号線12との間には、ゲ
ートにSRC信号BIAS_Sが入力されるNチャネル
MOSトランジスタ18aが電流源18として接続され
る。
ては、容量素子15の容量値をC、電流源17を流れる
電流の値をIとすると、そのスルーレートは(C/I)
に比例する。
る。図4は演算増幅器1の動作を示すタイミングチャー
トである。
は、トランジスタ17aに流れる電流は低く、出力信号
も低いものとなっている。この状態で、出力が上昇する
際、バイアスをオンしてトランジスタ17aに流れる電
流を大きくする。これにより、立ち上がりを早くでき
る。
で、SRC信号BIAS_Sをオフしてやり、トランジ
スタ17aに流れる電流を小さくさせる。
させてやり、トランジスタ17aに流れる電流を大きく
させる。
SRC信号BIAS_Sを再びオフとさせ、トランジス
タ17aに流れる電流を小さくさせる。
例の出力回路の動作について説明する。図5は本発明の
第1の実施例に係る出力回路の動作を示すタイミングチ
ャートである。また、下記表1は各期間における制御信
号のオン/オフを示すものである。
て、SRC信号BIAS_Sをオン、制御信号S1及び
S2をオフ、STB信号S3をオンとする。これによ
り、出力端子が全て短絡され、パネル負荷に充電されて
いる電荷がリセットされる。このとき、前述のように隣
り合う出力端子同士が出力反転しているため、各出力端
子間で電荷の受け渡しが行われ、それらの電位は中間電
位となる。また、演算増幅器1においては、SRC信号
BIAS_Sが最初のオンとなっているため、増幅能力
が高く、そのスルーレートは高い。
て、SRC信号BIAS_Sをオンに保持したまま、制
御信号S1及びS2をオン、STB信号S3をオフに変
更する。STB信号S3がオフとなるので、出力端子の
短絡が解除される。また、制御信号S1及びS2がオン
となるので、演算増幅器1の負荷が低下する。更に、S
RC信号BIAS_Sはオンのままであるので、出力電
圧が高速で変化する。
ン、オフに保持したまま、SRC信号BIAS_Sをオ
フ、制御信号S2をオフに変更する。SRC信号BIA
S_Sがオフとなるので、演算増幅器1の増幅能力は下
限まで低下する。また、低抵抗のスイッチ素子3bのた
めの制御信号S2がオフとなるので、負荷が大きくな
り、出力電圧の発振が抑制される。
器1と出力端子との間のインピーダンスがスイッチ素子
3a及び3bにより2段階に変化することが可能である
ので、所望の出力電圧を高速に得ることが可能である。
即ち、スルーレートが高い。また、ドット反転用駆動回
路として出力電圧の上昇開始と共に出力端子同士を短絡
させることが可能であるので、中間電位を利用すること
により消費電力を低減することが可能である。
ンピーダンスを変化させることができない場合には、以
下のような不具合がある。例えば、スイッチ素子3aが
設けられていない場合には、抵抗値が200乃至300
Ω程度のスイッチ素子3bのみが存在することになるの
で、出力電圧が上昇したときに発振が生じてしまう。一
方、例えば、スイッチ素子3bが設けられていない場合
には、抵抗値が20k乃至30kΩ程度のスイッチ素子
3aのみが存在することになるので、出力電圧の上昇が
遅くなり、スルーレートが低くなってしまう。
は上述のようなものに、特に限定されるものではなく、
演算増幅器1の利得に応じて設定することが可能であ
る。但し、発振の防止及び高スルーレートの確保のため
には、一方の抵抗値が他方の80倍程度以上であること
が望ましい。また、実用性を考慮すると80乃至100
倍程度が適当である。
素子3a及び3bが設けられているが、インピーダンス
を少なくとも2段階に変化させることができれば、例え
ば1個のスイッチ素子が設けられていてもよい。ここ
で、1個のスイッチ素子によりインピーダンスを変化さ
せる第2の実施例について説明する。図6は本発明の第
2の実施例に係る出力回路の構成を示すブロック図であ
る。なお、図6に示す第2の実施例において、図1に示
す第1の実施例と同一の構成要素には、同一の符号を付
してその詳細な説明は省略する。また、演算増幅器1等
の繰り返し設けられているものは、1個のみを図示して
いる。
抵抗素子4との間にPチャネルMOSトランジスタ7a
及びNチャネルMOSトランジスタ7bからなるトラン
スファゲートスイッチ7が接続されている。トランジス
タ7a又は7bのゲートには、夫々抵抗調整用電源(制
御素子)8a又は8bが接続されている。トランジスタ
7a又は7bのゲートには、夫々抵抗調整用電源8a又
は8bから電圧が供給され、各ゲート電圧は抵抗調整用
電源8a又は8bにより制御される。
における印加電圧の関係を示すグラフ図、(b)は抵抗
要請用電源8aの印加電圧とトランスファゲートスイッ
チ7の抵抗値との関係を示すグラフ図である。なお、図
7(a)において、実線は抵抗調整用電源8aによる印
加電圧を示し、破線は抵抗調整用電源8bによる印加電
圧を示している。
8aによる印加電圧と抵抗調整用電源8bによる印加電
圧との和は常にVDDとなっている。従って、抵抗調整用
電源8aによる印加電圧が増加すれば、その増加分だけ
抵抗調整用電源8bによる印加電圧が低減する。そし
て、図7(b)に示すように、抵抗調整用電源8aによ
る印加電圧の増加及び抵抗調整用電源8bによる印加電
圧の低減に伴って、トランスファゲートスイッチ7のオ
ン抵抗が上昇する。
る印加電圧が低い図7(b)中の範囲Dと、抵抗調整用
電源8aによる印加電圧が高い範囲Eとを2段階のイン
ピーダンスとして使用することが可能である。なお、図
7(b)中の範囲Fでは、トランジスタ7a及び7bは
共にオフ状態となる。この状態を図5中の期間Aで利用
すればよい。
して1個のMOSトランジスタを使用することも可能で
ある。この場合も、ゲート電圧を制御することによりオ
ン抵抗を少なくとも2段階に切替えることが可能であ
る。
ット反転用駆動回路として使用されるものであるが、ラ
イン反転用駆動回路として使用されてもよい。この場
合、隣り合う出力端子間での出力反転は行われないの
で、スイッチ素子6は不要である。
動回路として使用するものであるが、その他の装置の出
力回路として使用することも可能である。この場合、出
力端子には、パネル負荷ではなくその用途に応じて種々
の回路が接続されることになる。
出力の立ち上がり時及び立ち下がり時に演算増幅器に電
流を供給する電流供給手段及び演算増幅器と出力端子と
の間のインピーダンスを変化させるインピーダンス変化
手段を設けているので、立ち上がり又は立ち下がり以外
の時には演算増幅器への電流の供給は不要となり、消費
電力を低減することができる。また、立ち上がり時及び
立ち下がり時の演算増幅器の負荷を下げることにより、
スルーレートを向上させることができる。従って、液晶
表示装置の駆動回路として使用した場合には、液晶表示
パネル上での消費電力の低減とそれによるパネルの長寿
命化を可能とすると共に、パネル上での多少の欠陥によ
る負荷増大に対しても立ち上がり及び立ち下がりを高速
化することにより歩留まりを向上させることができる。
示すブロック図である。
る。
である。
示すタイミングチャートである。
示すブロック図である。
印加電圧の関係を示すグラフ図、(b)は抵抗要請用電
源8aの印加電圧とトランスファゲートスイッチ7の抵
抗値との関係を示すグラフ図である。
ック図である。
ミングチャートである。
タ 8a、8b;抵抗調整用電源 11、12;信号線 13;差動増幅回路 16;接続点 17、18;電流源
Claims (7)
- 【請求項1】 演算増幅器と、この演算増幅器からの出
力信号の立ち上がり時及び立ち下がり時に前記演算増幅
器に電流を供給する電流供給手段と、前記演算増幅器と
出力端子との間のインピーダンスを変化させるインピー
ダンス変化手段と、を有することを特徴とする出力回
路。 - 【請求項2】 前記インピーダンス変化手段は、前記演
算増幅器と前記出力端子との間に相互に並列に接続され
抵抗値が相違する2個のスイッチ素子を有することを特
徴とする請求項1に記載の出力回路。 - 【請求項3】 2個の前記スイッチ素子のうち抵抗値が
高いスイッチ素子の抵抗値は、抵抗値が低いスイッチ素
子の抵抗値の80乃至100倍であることを特徴とする
請求項2に記載の出力回路。 - 【請求項4】 前記インピーダンス変化手段は、前記演
算増幅器と前記出力端子との間に接続されたトランスフ
ァゲートスイッチを有することを特徴とする請求項1に
記載の出力回路。 - 【請求項5】 前記インピーダンス変化手段は、前記ト
ランスファゲートスイッチを構成する2個の電界効果ト
ランジスタのゲート電圧を制御する制御素子を有するこ
とを特徴とする請求項4に記載の出力回路。 - 【請求項6】 前記出力端子には、液晶表示装置の容量
性負荷が接続されることを特徴とする請求項1乃至5の
いずれか1項に記載の出力回路。 - 【請求項7】 少なくとも1組の前記演算増幅器、前記
バイアス回路及び前記インピーダンス変化手段を更に有
し、複数個の前記出力端子を短絡する短絡手段を有する
ことを特徴とする請求項6に記載の出力回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09730099A JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
TW089106176A TW538399B (en) | 1999-04-05 | 2000-04-01 | Output circuit |
US09/541,596 US6496175B1 (en) | 1999-04-05 | 2000-04-03 | Output circuit |
KR10-2000-0017554A KR100375259B1 (ko) | 1999-04-05 | 2000-04-04 | 출력 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09730099A JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000295044A true JP2000295044A (ja) | 2000-10-20 |
JP3478989B2 JP3478989B2 (ja) | 2003-12-15 |
Family
ID=14188651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09730099A Expired - Fee Related JP3478989B2 (ja) | 1999-04-05 | 1999-04-05 | 出力回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6496175B1 (ja) |
JP (1) | JP3478989B2 (ja) |
KR (1) | KR100375259B1 (ja) |
TW (1) | TW538399B (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438785B1 (ko) * | 2002-02-23 | 2004-07-05 | 삼성전자주식회사 | 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 |
KR100486254B1 (ko) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법 |
JP2005341018A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | 駆動回路、動作状態検出回路及び表示装置 |
US6987420B2 (en) | 2002-10-01 | 2006-01-17 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
JP2006078556A (ja) * | 2004-09-07 | 2006-03-23 | Seiko Epson Corp | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
JP2006292899A (ja) * | 2005-04-07 | 2006-10-26 | Nec Electronics Corp | 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法 |
KR100712553B1 (ko) | 2006-02-22 | 2007-05-02 | 삼성전자주식회사 | 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법 |
JP2007316673A (ja) * | 2007-08-27 | 2007-12-06 | Seiko Epson Corp | ソースドライバ、電気光学装置及び電子機器 |
KR100790492B1 (ko) | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
KR100867084B1 (ko) * | 2007-07-03 | 2008-11-04 | 주식회사 동부하이텍 | 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 |
JP2009008948A (ja) * | 2007-06-28 | 2009-01-15 | Nec Electronics Corp | データ線の駆動回路と駆動方法 |
KR100893392B1 (ko) | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
JP2009300866A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 駆動回路および表示装置 |
US7760199B2 (en) | 2005-05-31 | 2010-07-20 | Samsung Electronics Co., Ltd. | Source driver controlling slew rate |
US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
JP2011160283A (ja) * | 2010-02-02 | 2011-08-18 | Photron Ltd | アナログ高速増幅器及びそれを使用するイメージセンサ |
KR101326582B1 (ko) * | 2006-12-29 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101378054B1 (ko) * | 2006-12-29 | 2014-03-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2017181701A (ja) * | 2016-03-30 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3704003B2 (ja) * | 1999-08-16 | 2005-10-05 | 株式会社東芝 | 無線基地局装置、無線端末装置及び情報通信方法 |
JP3759394B2 (ja) * | 2000-09-29 | 2006-03-22 | 株式会社東芝 | 液晶駆動回路および負荷駆動回路 |
JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
GB0215721D0 (en) * | 2002-07-06 | 2002-08-14 | Koninkl Philips Electronics Nv | Matrix display and method of driving a matrix display |
US7429972B2 (en) * | 2003-09-10 | 2008-09-30 | Samsung Electronics Co., Ltd. | High slew-rate amplifier circuit for TFT-LCD system |
JP4400403B2 (ja) * | 2004-10-06 | 2010-01-20 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
KR100699829B1 (ko) * | 2004-12-09 | 2007-03-27 | 삼성전자주식회사 | 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법 |
US8214035B2 (en) * | 2004-12-17 | 2012-07-03 | Medtronic, Inc. | System and method for utilizing brain state information to modulate cardiac therapy |
US8209019B2 (en) * | 2004-12-17 | 2012-06-26 | Medtronic, Inc. | System and method for utilizing brain state information to modulate cardiac therapy |
US8209009B2 (en) | 2004-12-17 | 2012-06-26 | Medtronic, Inc. | System and method for segmenting a cardiac signal based on brain stimulation |
WO2006066098A1 (en) | 2004-12-17 | 2006-06-22 | Medtronic, Inc. | System and method for monitoring or treating nervous system disorders |
US8112148B2 (en) | 2004-12-17 | 2012-02-07 | Medtronic, Inc. | System and method for monitoring cardiac signal activity in patients with nervous system disorders |
US20070239230A1 (en) * | 2004-12-17 | 2007-10-11 | Medtronic, Inc. | System and method for regulating cardiac triggered therapy to the brain |
US8485979B2 (en) | 2004-12-17 | 2013-07-16 | Medtronic, Inc. | System and method for monitoring or treating nervous system disorders |
US8112153B2 (en) | 2004-12-17 | 2012-02-07 | Medtronic, Inc. | System and method for monitoring or treating nervous system disorders |
US8108038B2 (en) | 2004-12-17 | 2012-01-31 | Medtronic, Inc. | System and method for segmenting a cardiac signal based on brain activity |
US8108046B2 (en) * | 2004-12-17 | 2012-01-31 | Medtronic, Inc. | System and method for using cardiac events to trigger therapy for treating nervous system disorders |
KR100721578B1 (ko) * | 2005-04-29 | 2007-05-23 | 삼성에스디아이 주식회사 | 유기전계발광장치의 직류 안정화 회로 및 이를 이용하는전원 공급 장치 |
KR100795687B1 (ko) * | 2006-06-19 | 2008-01-21 | 삼성전자주식회사 | 소스 드라이버의 출력 회로 및 방법 |
US8115755B2 (en) * | 2006-09-28 | 2012-02-14 | Intersil Americas Inc. | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays |
US8000788B2 (en) | 2007-04-27 | 2011-08-16 | Medtronic, Inc. | Implantable medical device for treating neurological conditions including ECG sensing |
US7663439B2 (en) * | 2007-12-06 | 2010-02-16 | Himax Technologies Limited | Operational amplifier |
JP5354899B2 (ja) * | 2007-12-26 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 |
US8411015B2 (en) * | 2008-12-22 | 2013-04-02 | Himax Technologies Limited | Operational amplifier, source driver of a display, and method for controlling the operational amplifier thereof |
JP5588996B2 (ja) * | 2009-11-12 | 2014-09-10 | パナソニック株式会社 | 駆動電圧生成回路 |
KR101731032B1 (ko) * | 2016-06-14 | 2017-04-27 | 주식회사 이노액시스 | 고속 충방전이 가능한 소스 드라이버 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0208433A2 (en) | 1985-07-05 | 1987-01-14 | Robert G. Irvine | Response-gain independent amplifier |
NL8701515A (nl) | 1987-06-29 | 1989-01-16 | Hollandse Signaalapparaten Bv | Geschakelde helixvoeding voor een twt. |
US5283477A (en) * | 1989-08-31 | 1994-02-01 | Sharp Kabushiki Kaisha | Common driver circuit |
JPH05224621A (ja) * | 1992-02-14 | 1993-09-03 | Toshiba Corp | 液晶パネル駆動電源用半導体装置 |
JP3234043B2 (ja) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | 液晶駆動用電源回路 |
JP3171418B2 (ja) | 1994-01-31 | 2001-05-28 | 富士通株式会社 | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 |
US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
JP2993461B2 (ja) * | 1997-04-28 | 1999-12-20 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
-
1999
- 1999-04-05 JP JP09730099A patent/JP3478989B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-01 TW TW089106176A patent/TW538399B/zh not_active IP Right Cessation
- 2000-04-03 US US09/541,596 patent/US6496175B1/en not_active Expired - Lifetime
- 2000-04-04 KR KR10-2000-0017554A patent/KR100375259B1/ko not_active IP Right Cessation
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438785B1 (ko) * | 2002-02-23 | 2004-07-05 | 삼성전자주식회사 | 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 |
KR100486254B1 (ko) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법 |
US6987420B2 (en) | 2002-10-01 | 2006-01-17 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
US7049890B2 (en) | 2002-10-01 | 2006-05-23 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
JP2005341018A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | 駆動回路、動作状態検出回路及び表示装置 |
JP4515821B2 (ja) * | 2004-05-25 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 駆動回路、動作状態検出回路及び表示装置 |
US7760180B2 (en) | 2004-05-25 | 2010-07-20 | Nec Electronics Corporation | Drive circuit, operation state detection circuit, and display device |
US7522148B2 (en) | 2004-09-07 | 2009-04-21 | Seiko Epson Corporation | Source driver, electro-optical device, electronic apparatus, and driving method |
JP2006078556A (ja) * | 2004-09-07 | 2006-03-23 | Seiko Epson Corp | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
CN100423077C (zh) * | 2004-09-07 | 2008-10-01 | 精工爱普生株式会社 | 源极驱动器、光电装置、电子设备及驱动方法 |
US8514164B2 (en) | 2005-03-29 | 2013-08-20 | Panasonic Corporation | Display driver circuit |
US7928953B2 (en) | 2005-03-29 | 2011-04-19 | Panasonic Corporation | Display driver circuit |
JP2006292899A (ja) * | 2005-04-07 | 2006-10-26 | Nec Electronics Corp | 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法 |
JP4731195B2 (ja) * | 2005-04-07 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法 |
US7760199B2 (en) | 2005-05-31 | 2010-07-20 | Samsung Electronics Co., Ltd. | Source driver controlling slew rate |
KR100790492B1 (ko) | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
US7808468B2 (en) | 2005-07-01 | 2010-10-05 | Samsung Electronics Co., Ltd. | Source driver for controlling a slew rate and a method for controlling the slew rate |
KR100712553B1 (ko) | 2006-02-22 | 2007-05-02 | 삼성전자주식회사 | 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법 |
KR101378054B1 (ko) * | 2006-12-29 | 2014-03-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101326582B1 (ko) * | 2006-12-29 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2009008948A (ja) * | 2007-06-28 | 2009-01-15 | Nec Electronics Corp | データ線の駆動回路と駆動方法 |
KR100867084B1 (ko) * | 2007-07-03 | 2008-11-04 | 주식회사 동부하이텍 | 액정표시장치 구동용 아날로그 버퍼의 쇼트전류 감쇠장치의 제어방법 |
JP2007316673A (ja) * | 2007-08-27 | 2007-12-06 | Seiko Epson Corp | ソースドライバ、電気光学装置及び電子機器 |
KR100893392B1 (ko) | 2007-10-18 | 2009-04-17 | (주)엠씨테크놀로지 | 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치 |
JP2009300866A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 駆動回路および表示装置 |
JP2011160283A (ja) * | 2010-02-02 | 2011-08-18 | Photron Ltd | アナログ高速増幅器及びそれを使用するイメージセンサ |
JP2017181701A (ja) * | 2016-03-30 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
Also Published As
Publication number | Publication date |
---|---|
KR20010029617A (ko) | 2001-04-06 |
US6496175B1 (en) | 2002-12-17 |
KR100375259B1 (ko) | 2003-03-08 |
TW538399B (en) | 2003-06-21 |
JP3478989B2 (ja) | 2003-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3478989B2 (ja) | 出力回路 | |
US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
US7903078B2 (en) | Data driver and display device | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
US7863982B2 (en) | Driving circuit capable of enhancing response speed and related method | |
JP3776890B2 (ja) | 表示装置の駆動回路 | |
TW581945B (en) | Power supply and display apparatus including thereof | |
JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
EP2219175B1 (en) | Driving circuit and voltage generating circuit and display using the same | |
KR100528858B1 (ko) | 진폭변환회로 | |
JP3228411B2 (ja) | 液晶表示装置の駆動回路 | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
JP3440917B2 (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
JP4159935B2 (ja) | オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置 | |
JP6944825B2 (ja) | 出力アンプ及び表示ドライバ | |
JPH11296143A (ja) | アナログバッファおよび表示装置 | |
KR100495798B1 (ko) | 액정표시장치및킥백전압보상회로 | |
JP4606577B2 (ja) | 液晶表示装置 | |
JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
JP4846819B2 (ja) | データドライバ及び表示装置 | |
JP4542633B2 (ja) | 負荷駆動回路および液晶表示装置 | |
JPH08146918A (ja) | スイッチング装置及びスイッチング方法 | |
JP2000112443A (ja) | 電源回路 | |
JP2515569B2 (ja) | 液晶交流化用駆動電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |