KR100495798B1

KR100495798B1 - 액정표시장치및킥백전압보상회로

Info

Publication number: KR100495798B1
Application number: KR1019970046297A
Authority: KR
Inventors: 홍윤택
Original assignee: 삼성전자주식회사
Priority date: 1997-09-09
Filing date: 1997-09-09
Publication date: 2005-09-20
Also published as: KR19990024913A

Abstract

이 발명은 액정 표시 장치의 킥백 전압을 감소시켜 플리커의 발생을 억제할 수 있는 킥백 전압 보상 회로에 관한 것으로서,

하나의 증폭기와 제1 내지 제4 저항으로 이루어져 있으며, 상기 증폭기는 구동 회로의 클럭 신호와 전원 전압을 상기 제1 및 제2 저항을 통해 비반전 단자로 입력받고, 상기 제3 저항은 상기 증폭기의 출력 단자와 반전 단자 사이에 연결되며, 상기 제4 저항은 상기 증폭기의 반전 단자와 접지 전압 사이에 연결되는 비반전 전압 증폭기의 형태로 구성되어 있다.

Description

액정 표시 장치 및 킥백 전압 보상 회로

이 발명은 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로에 관한 것이다.

일반적인 박막 트랜지스터 액정 표시 장치(TFT LCD)는 액정의 구동에 의해 화상을 표시할 수 있는 장치로서, 박막 트랜지스터를 스위칭 소자로 사용하여 공통 전압을 기준으로 액정이 반응할 수 있는 일정 범위의 계조 전압(gray voltage)을 인가해주는 방법에 의해 구동된다.

그리고 액정이라는 물질이 일반적으로 직류 전압을 계속 인가받는 경우에 열화되는 특성을 가지고 있기 때문에, 액정에 인가되는 계조 전압을 일정 주기로 반전시켜 구동하는데, 이러한 반전 구동 방식으로는 프레임 반전(frame inversion), 라인 반전(line inversion), 도트 반전(dot inversion) 방식 등이 있다.

이러한 박막 트랜지스터 액정 표시 장치의 응용 범위가 노트 컴퓨터용에서 모니터용으로 넓어지면서 패널 크기 또한 대면적, 고정세화로 가고 있다. 그러나, 패널의 대면적화, 고정세화가 이루어질수록 박막 트랜지스터의 수가 증가하게 되어 이를 구동하기 위한 게이트 전압이 인가되는 게이트 라인에 걸리는 부하 역시 증가하게 된다. 보통 하나의 게이트 라인에 걸리는 부하는 라인 저항이 수 KΩ이고 용량성 부하가 1500pF 이상이 되는데, 이러한 저항과 용량성 부하에 의해 RC 지연이 증가하면 패널의 좌우측에는 편차를 갖는 게이트 전압이 인가되고 전반적으로 게이트 라인의 구동을 위한 타이밍 마진(timing margin)이 감소하게 되어 화질에 좋지 않은 영향을 미치게 된다.

그러나 게이트 라인에 걸리는 부하의 증가 외에도 액정 표시 장치의 화질을 저하시키는 요인들은 많이 있는데, 그 중 대표적인 것이 플리커(flicker)와 크로스톡(crosstalk)이다.

여기서, 크로스톡이란 인접한 화상 데이터간의 간섭에 의해 화질이 저하되는 현상을 가리키며, 플리커란 프레임간 액정에 인가되는 실효 전압이 공통 전압을 기준으로 (+)와 (-) 간에 차이가 발생함에 따라 나타나는 깜빡임 현상이다.

이 중 크로스톡은 액정 표시 장치를 라인 반전 방식 대신에 도트 반전 방식으로 구동함으로써 대개 개선이 될 수 있으나 플리커는 계속해서 문제가 되고 있다.

플리커의 발생 원인으로는 여러 가지가 제시되고 있으나 그 중 하나가 킥백 전압(kickback voltage)이다. 도 1에서 도시한 바와 같이, 일반적으로 액정을 구동하기 위한 박막 트랜지스터의 게이트 전압(Vg)의 전위가 온 전압(Von)에서 오프 전압(Voff)으로 전환될 때 계조 전압(Vp)은 일정 전위만큼 감소하게 되는데 킥백 전압이란 이 때 감소되는 전위(Vk)를 가리키는 말이다.

이러한 킥백 전압(Vk)은 게이트 전압의 전위가 온 전압에서 오프 전압으로 전환될 때 도 2에서 도시한 바와 같은 박막 트랜지스터(TFT)의 게이트와 소스간에 존재하는 기생 용량(Cgs)이 전하량을 급하게 필요로함에 따라 액정 용량(Clc) 또는 유지 용량(Cst)에 충전되어 있던 전하량의 일부가 상기 기생 용량(Cgs)으로 넘어감으로써 발생하게 되는데, 그 크기는 수학식 1과 같이 표현될 수 있다.

[수학식 1]

그리고 수학식 1에서 볼 수 있는 것처럼 킥백 전압(Vk)은 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 전압차에 비례한다.

그러므로 이 발명의 과제는 박막 트랜지스터 액정 표시 장치의 킥백 전압을 감소시켜 플리커의 발생을 억제할 수 있는 킥백 전압 보상 회로를 제공하는 데에 있다.

이러한 과제를 해결하기 위해, 본 발명에 따른 액정 표시 장치는, 게이트 온 전압이 제1 전압 레벨에서 제2 전압 레벨로 계단형으로 변하도록 출력 전압을 생성하는 킥백 보상 회로, 그리고 출력 전압에 따라 게이트 온 전압을 생성하는 게이트 드라이버를 포함한다.

이때, 킥백 보상 회로는 증폭기와 제1 내지 제4 저항을 포함한다. 증폭기는 제1 및 제2 저항을 통해 각각 게이트 클럭 신호와 전원 전압을 비반전 단자로 입력받고, 제3 저항은 증폭기의 출력 단자와 반전 단자 사이에 연결되며, 제4 저항은 증폭기의 반전 단자와 접지 전압 사이에 연결된다.

앞에서 설명한 바와 같이 킥백 전압의 크기는 게이트 전압의 변화량에 비례하므로, 킥백 전압을 줄이기 위해서 게이트 전압이 게이트 온 전압에서 게이트 오프 전압으로 바뀔 때 급격하게 변화하지 않고 두 단계에 걸쳐서 변화하도록 설계한다는 것이 이 발명의 요지이다.

그러므로, 이 발명에서는 계속적으로 반전하는 구동 회로의 클럭 신호를 일정 레벨, 즉 게이트 온 전압과 동일한 레벨로 승압하여 반전하는 게이트 온 전압을 생성하는 기능을 수행한다.

그리고 일단 반전하는 게이트 온 전압이 만들어지면 이 전압과 게이트 오프 전압이 게이트 드라이버로 입력되고, 이 게이트 드라이버에서는 제1 전압 레벨의 게이트 온 전압에서 제2 전압 레벨의 게이트 온 전압으로 하강하고 다시 제2 전압 레벨의 게이트 온 전압에서 게이트 오프 전압으로 하강하는 형태의 게이트 전압을 생성하여 출력할 수 있게 된다.

상기의 과제를 달성하기 위한 이 발명의 다른 구성은,

게이트 온 전압의 레벨을 분압하는 저항열을 포함하는 전압 조정부,

구동 회로의 클럭 신호를 제어 단자로 받고 상기 전압 조정부의 출력 전압을 입력 단자로 받는 아날로그 스위치, 그리고

제1 입력 단자로 상기 게이트 온 전압을, 제2 입력 단자로 상기 전압 조정부의 출력 전압을 받으며 상기 제1 입력 단자와 공통 제어 단자가 상기 아날로그 스위치의 출력 단자와 연결되어 전류 버퍼 기능을 수행하는 푸쉬풀 증폭기를 포함한다.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.

도 3은 이 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로도이고, 도 5는 이 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로도이다.

도 3에서 도시한 바와 같이, 이 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로에서,

증폭기(op)는 게이트 드라이버의 클럭 신호(CPV)와 전원 전압(Vcc)을 저항(R1, R2)을 통해 비반전(+) 단자로 입력받고, 피드백 저항(Rf)은 가변 저항으로서 증폭기(op)의 출력 단자와 반전(-) 단자 사이에 연결되며, 저항(R3)은 증폭기(op)의 반전(-) 단자와 접지 사이에 연결되고, 증폭기(op) 동작 전압의 범위는 게이트 온 전압(Von)에서 접지 전압(GND) 사이로 제한된다.

상기 구성에서 볼 수 있는 바와 같이 이 발명의 제1 실시예에 따른 킥백 전압 보상 회로는 전형적인 비반전 전압 증폭기의 형태로 구성되어 있다.

증폭기(op)의 비반전(+) 단자로 실제 입력되는 전압은 3.3V와 0V 사이에서 반전하는 클럭 신호(CPV)가 전원 전압(Vcc)의 레벨만큼 승압된 형태의 신호가 되는데, 이는 증폭기(op)의 출력 전압이 특정 레벨에서 0V 사이를 스윙하는 것을 방지하기 위함이다.

그리고, 증폭기의 출력 전압(Vgh1)은 입력 전압이 일정한 증폭률에 따라 증폭된 전압이 되는데 대개 게이트 온 전압과 동일한 레벨에서 전원 전압의 레벨 사이를 스윙하며 반전하는 전압이 되고, 그 위상은 클럭 신호(CPV)와 동일하다.

증폭기의 증폭률(A)은 수학식 2와 같은데, 수학식 2에서 볼 수 있는 바와 같이 피드백 저항(Rf)의 가변을 통해 증폭기의 증폭률 조정이 가능해진다.

[수학식 2]

도 4는 도 3에서 도시한 킥백 전압 보상 회로의 출력 신호 타이밍도로서, 도 4에서 도시한 바와 같이 킥백 전압 보상 회로의 출력 전압(Vgh1)은 증폭기의 증폭률(A)에 따라 승압된 전압으로서 제1 레벨(Von1)과 제2 레벨(Von2) 사이를 스윙하며 계속적으로 반전하는 전압이다.

이 전압(Vgh1)이 게이트 온 전압으로 게이트 드라이버에 입력되면 게이트 오프 전압과 함께 두 단계(Von1→Von2, Von2→Voff)에 걸쳐서 하강하는 게이트 전압(Gn, Gn+1, ...)이 생성된다.

또한, 피드백 저항(Rf)의 가변을 통해 실제 패널의 특성에 따라 증폭률을 조정하여 도 4에서 도시한 제1 레벨(Von1)과 제2 레벨(Von2) 사이의 변화량(ΔVp)을 조정함으로써 플리커를 확실하게 줄일 수 있게 된다.

다음에, 도 5에서 도시한 바와 같이 이 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로에서,

전압 조정부(5)는 게이트 온 전압(Von)의 레벨을 분압하는 저항열을 포함하고 있으며, 저항열 중 하나의 저항은 가변 저항이다.

아날로그 스위치(10)는 게이트 드라이버의 클럭 신호(CPV)를 제어 단자(c)로 받고 전압 조정부(5)의 출력 전압을 입력 단자(a)로 받는다.

두 개의 상보형 트랜지스터(Q1, Q2)를 포함하는 푸쉬풀 증폭기(20)는 제1 입력 단자(x)로 게이트 온 전압(Va)을, 제2 입력 단자(y)로 전압 조정부(5)의 출력 전압(Vb)을 입력받으며 이 제1 입력 단자(x)와 공통 제어 단자(z)가 아날로그 스위치(10)의 출력 단자(b)와 연결된다.

이 발명의 제2 실시예에 따른 킥백 전압 보상 회로는 계속적으로 반전하는 게이트 드라이버의 클럭 신호(CPV)와 아날로그 스위치(10) 및 이 아날로그 스위치(10)의 출력 신호를 받아 전류 버퍼 역할을 하는 푸쉬풀(pushpull) 증폭기(20)를 이용하여 간단하게 킥백 전압을 줄일 수 있는 게이트 온 전압을 만들 수 있다.

먼저, 아날로그 스위치(10)는 클럭 신호(CPV)를 제어 신호로 입력받는데, 이 아날로그 스위치(10)는 제어 신호가 하이 레벨인 경우에 오프되고 로우 레벨인 경우에 온되는 로직을 가지고 있다.

그러므로, 클럭 신호(CPV)가 하이 레벨인 경우 아날로그 스위치(10)는 오프되므로 푸쉬풀 증폭기(20)의 공통 제어 단자(z)에는 게이트 온 전압(Va)이 인가되고 푸쉬풀 증폭기(20)의 npn 트랜지스터(Q1)가 턴-온되어 게이트 온 전압(Va)이 출력된다.

그리고, 클럭 신호(CPV)가 로우 레벨인 경우 아날로그 스위치(10)는 온되므로 푸쉬풀 증폭기(20)의 공통 제어 단자(z)에는 전압 조정부(5)의 출력 전압(Vb)이 인가되고 푸쉬풀 증폭기(20)의 pnp 트랜지스터(Q2)가 턴-온되어 전압 조정부(5)의 출력 전압(Vb)이 출력된다.

그러므로, 킥백 전압 보상 회로의 출력 전압(Vgh2)은 도 6에서 도시한 바와 같이 게이트 온 전압(Va)과 전압 조정부(5)의 출력 전압(Vb) 사이를 스윙하며 반전하는 전압이 된다.

이 전압(vgh2)이 게이트 온 전압으로 게이트 드라이버에 입력되면 게이트 오프 전압과 함께 두 단계(Va→Vb, Vb→Voff)에 걸쳐서 하강하는 게이트 전압(Gn, Gn+1, ...)이 생성된다.

또한, 전압 조정부(5)의 가변 저항의 가변을 통해 실제 패널의 특성에 따라 게이트 전압의 변화량(ΔVp)을 조정할 수 있게 된다.

따라서 이 발명의 효과는 박막 트랜지스터 액정 표시 장치의 구동시 발생하는 킥백 전압을 감소시켜 플리커를 줄임으로써 화질을 개선할 수 있다는 것이다.

도 1은 박막 트랜지스터의 게이트 전압에 대해 액정 화소에 실제로 인가되는 계조 전압의 파형도,

도 2는 일반적인 박막 트랜지스터 액정 표시 장치의 화소 등가 회로도,

도 3은 이 발명의 제1 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로도,

도 4는 도 3에서 도시한 킥백 전압 보상 회로의 출력 신호 타이밍도,

도 5는 이 발명의 제2 실시예에 따른 박막 트랜지스터 액정 표시 장치의 킥백 전압 보상 회로도,

도 6은 도 5에서 도시한 킥백 전압 보상 회로의 출력 신호 타이밍도이다.

Claims

제1 전압 레벨에서 제2 전압 레벨로 계단형으로 감소하는 게이트 온 전압을 출력하는 킥백 보상 회로, 그리고

상기 킥백 보상 회로로부터의 게이트 온 전압에 기초하여 게이트 전압을 생성하는 게이트 드라이버

를 포함하고,

상기 킥백 보상 회로는,

상기 게이트 드라이버로부터의 클럭 신호와 제1 전압 사이에 연결되어 있는 복수의 제1 저항,

제2 전압에 연결되어 있는 제2 저항,

상기 복수의 제1 저항과 상기 제2 저항에 제1 및 제2 입력 단자가 각각 연결되어 있고 출력 단자를 통해 상기 게이트 전압을 출력하는 증폭기, 그리고

상기 증폭기의 출력 단자와 상기 제2 입력 단자에 연결되어 있는 제3 저항을 포함하는

액정 표시 장치.
제1항에서,

상기 제3 저항은 가변 저항인 액정 표시 장치.
제2항에서,

상기 증폭기의 동작 전압은 상기 게이트 온 전압과 상기 제2 전압 사이의 범위인 액정 표시 장치.
제3항에서,

상기 증폭기의 증폭률
로 주어지며, Rf는 상기 제3 저항의 저항값이며 R3은 상기 제2 저항의 저항값인 액정 표시 장치.
게이트 온 전압의 레벨을 분압하는 저항열을 포함하는 전압 조정부,

구동 회로의 클럭 신호를 제어 단자로 입력받고 상기 전압 조정부의 출력 전압을 입력 단자로 입력받는 아날로그 스위치, 그리고

제1 입력 단자로 상기 게이트 온 전압을 입력받고, 제2 입력 단자로 상기 전압 조정부의 출력 전압을 입력받으며, 상기 제1 입력 단자와 공통 제어 단자가 상기 아날로그 스위치의 출력 단자에 연결되어 전류 버퍼 기능을 수행하는 푸쉬풀 증폭기

를 포함하는 액정 표시 장치의 킥백 전압 보상 회로.
제5항에서,

상기 저항열 중 하나의 저항은 가변 저항인 액정 표시 장치의 킥백 전압 보상 회로.
제6항에서,

상기 아날로그 스위치는 입력된 제어 신호가 하이 레벨인 경우에 오프되고 로우 레벨인 경우에 온되는 액정 표시 장치의 킥백 전압 보상 회로.
제1 전압 레벨에서 제2 전압 레벨로 계단형으로 감소하는 게이트 온 전압을 출력하는 킥백 보상 회로, 그리고

상기 킥백 보상 회로로부터의 게이트 온 전압에 기초하여 게이트 전압을 생성하는 게이트 드라이버

를 포함하고,

상기 킥백 보상 회로는,

게이트 온 전압의 레벨을 분압하는 저항열을 포함하는 전압 조정부,

구동 회로의 클럭 신호를 제어 단자로 입력받고 상기 전압 조정부의 출력 전압을 입력 단자로 입력받는 아날로그 스위치, 그리고

제1 입력 단자로 상기 게이트 온 전압을 입력받고, 제2 입력 단자로 상기 전압 조정부의 출력 전압을 입력받으며, 상기 제1 입력 단자와 공통 제어 단자가 상기 아날로그 스위치의 출력 단자에 연결되어 전류 버퍼 기능을 수행하는 푸쉬풀 증폭기

를 포함하는

액정 표시 장치.
제8항에서,

상기 저항열 중 하나의 저항은 가변 저항인 액정 표시 장치.
제8항에서,

상기 아날로그 스위치는 입력된 제어 신호가 하이 레벨인 경우에 오프되고 로우 레벨인 경우에 온되는 액정 표시 장치.