KR101015163B1

KR101015163B1 - 공통전압 발생회로

Info

Publication number: KR101015163B1
Application number: KR1020040079839A
Authority: KR
Inventors: 김경석; 이상열
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-30
Filing date: 2004-10-07
Publication date: 2011-02-17
Also published as: KR20050069871A

Abstract

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 화질의 향상을 기대할 수 있는 공통전압 발생회로에 관한 것이다.

이는 종래에 공통전압 스윙출력을 위한 공통전압 발생회로에서 노이즈 반입을 막기 위해 구성한 커패시터와 저항의 로드에 의해 발생되던 공통전압 정상상태 충진 시간 지연현상을, 별도의 저항을 더욱 부가하고 이의 스위칭 연결을 통한 저항 값의 변경을 통해 출력되는 이득을 조절함으로써 충진 시간의 단축을 수행하고 있다.

이러한 오버 드라이빙 방법은 스윙방식의 공통전압 인가 구동에서 정상상태로 충진되는 시간의 지연 현상을 개선하여 프레임 구동 타이밍에 맞추어 입력되는 비디오 데이터의 정상적인 표현을 가능하게 하기 때문에 화질의 품질 향상 효과가 있다.

Description

공통전압 발생회로{common voltage regulator for LCD}

도 1은 종래의 액티브 메트릭스형 액정표시장치를 도시한 도면

도 2는 종래의 공통전압 발생회로를 도시한 등가 회로도

도 3은 종래의 스윙 방식의 공통전압 발생회로에서의 스윙 제어신호 파형을 도시한 도면

도 4는 도 2의 공통전압 발생회로에서 출력되는 공통전압 스윙 파형을 도시한 도면

도 5는 본 발명에 따른 공통전압 발생회로의 제1실시예 회로를 도시한 등가회로도

도 6은 본 발명의 제1실시예에 따른 공통전압 발생회로에 인가되는 신호를 도시한 신호파형도

도 7은 본 발명의 제1실시예에 따른 공통전압 발생회로를 통해 출력되는 공통전압 스윙 파형을 도시한 도면

도 8은 본 발명에 따른 공통전압 발생회로의 제2실시예 회로를 도시한 등가 회로도

도 9는 본 발명에 따른 공통전압 발생회로의 제1 및 제2실시예에서 N-타입의 제1스위칭 트랜지스터와 P-타입의 제2스위칭 트랜지스터를 구성한 경우의 구동을 위한 제어 및 스위칭신호 타이밍도

도 10은 본 발명에 따른 공통전압 발생회로의 제3실시예 회로를 도시한 등가 회로도

<도면의 주요부분에 대한 간단한 설명>

VLCD : 액정구동전압 Vcom : 공통전압

AMP : 반전증폭기 CNT : 제어신호

SW1, SW2 : 제1 및 제2스위칭신호

TR1, TR2 : 제1 및 제2스위칭 트랜지스터

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 공통전압의 스윙 구동에서 지연 시간을 줄임으로서 블락 딤과 물결 노이즈 현상을 개선할 수 있는 공통전압 발생회로를 제시하고 있다.

TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.

이러한 TFT-LCD의 기판 위에는 서로 평행한 복수의 게이트선과 이 게이트라인에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터라인에 의해 둘러싸인 영역이 하나의 화소를 규정한다. 각 화소의 게이트선과 데이터선이 교차하는 부분에는 TFT가 형성된다.

이러한 TFT-LCD를 구동시키기 위해서는 게이트라인을 순차적으로 구동시킴과 동시에 구동하는 게이트라인에 연결된 TFT의 소스단에 인가될 데이터 전압을 데이터 선을 통해 인가한다. 이때, TFT에 형성된 화소에 방향의 전계가 계속해서 인가됨에 따라 발생하는 액정의 열화를 방지하기 위해, 데이터 전압을 매 프레임마다 공통 전압에 대해 극성이 반전되도록 한다. 이러한 데이터 전압의 극성을 반전시키는 TFT-LCD 구동 방식을 반전 구동 방식이라 한다.

도 1은 통상의 액티브 매트릭스형 액정표시장치를 도시한 도면으로서, 액정 셀들이 두장의 투명기판들 사이에 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLm)에 접속되어진 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLn)에 접속되어진 데이터 드라이버(4) 및 데이터 드라이버(4)에 접속되어진 감마전압 발생부(8)를 구비한다.

상기 m 개의 게이트라인들(GL1 내지 GLm)과 n 개의 데이터라인들(DL1 내지 DLn)의 교차부에는 스위칭소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 설치된다. 게이트 드라이버(6)는 스캐닝신호를 m 개의 게이트라인들(GL1 내지 GLm)에 순차적으로 공급하여 해당 게이트라인에 접속된 TFT를 구동시키게 된다.

상기와 같은 구조를 가지는 액정표시장치 중 특히 IPS 모드 액정표시장치는 그 공통전압의 레벨 스윙을 위해 도 2와 같은 공통전압 발생회로를 가지는데, 이러한 공통전압 발생회로는 도 3과 같이 구형파 제어신호(CNT)가 입력될 경우, 반전증폭기의 원리에 의해 출력되는 공통전압은 수식(1)과 같다.

수식(1)

여기서 상기 (VLCD)는 액정구동전압이다.

도 4의 신호출력파형도의 결과와 같이, 상기 도 2의 회로 구조에서 노이즈의 반전증폭기로의 유입을 막기 위해 구성한 상기 저항(RF)과 커패시터(CF)에 의해 수식 {(RF//R1)× CF}로 나타나는 부하(load)와, 액정 패널 라인 자체에 기생되는 로드에 의해 공통전압(Vcom) 신호의 상승(rising) 또는 하강(falling)시에 시간 지연(D) 현상이 발생하게 된다. 여기서, 상기 (RF//R1)는 저항(RF)와 저항(R1)간의 병렬연결에 의한 합성저항을 말한다.

이는 공통전압(Vcom)의 상승과 하강을 통한 스윙(swing) 시간이 프레임 구동간의 간격 시간(Blank time)이 끝나기 전에 정상상태에 도달하여야 화상표시에 이상 없는 구동이 이루어지게 되는데, 상기 도시와 같이 데이터가 인가되는 신호타이밍에 공통전압(Vcom)이 정상상태에 도달하지 못할 경우 휘도 저하와 같은 화질 불량이 발생하는 원인이 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 데이터 신호가 인가되기 전에 정상상태 준위로 충전되어야 하는 공통전압의 충전 속도를 더욱 상승시켜 화질불량의 원인을 제거하는데 목적이 있다.

이를 위해 본 발명은 상승과 하강을 교대로 반복하는 공통전압의 스윙에 있어서, 충전시간의 지연이 없는 공통전압 발생회로를 제안하는데 또다른 목적이 있다.

상기와 같은 목적을 달성하기 위해 본 발명은, 제1실시예로서, 반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와; 상기 연산소자의 출력을 입력받아 구동되며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와; 상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와; 상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 제1저항과; 상기 연산소자의 반전입력단과 일단이 연결되는 제2저항과; 상기 제2저항의 타단과 상기 푸시-풀 회로부의 공통전압출력단에 각각 연결되고 제1스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와; 일단이 상기 연산소자의 비반전입력단과 연결되고 타단으로 구동전압이 입력되는 제3저항과; 접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과; 일단이 상기 연산소자의 비반전입력단에 연결되는 제5저항과; 상기 제5저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터와; 일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제6저항을 포함하는 공통전압 발생회로를 제안한다.

또한 본 발명은 제2실시예로서, 반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와; 상기 연산소자의 출력을 입력받아 구동하며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와; 상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와; 상기 연산소자의 반전입력단과 일단이 연결되는 제1저항과; 일단이 상기 제1저항과 직렬 연결되고 타단이 상기 공통전압출력단과 연결되는 제2저항과; 상기 제2저항의 양단 사이에 구성되고 제1스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와; 일단이 상기 연산소자의 비반전입력단과 연결되고 타단에 구동전압이 입력되는 제3저항과; 접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과; 일단이 상기 연산소자의 비반전입력단에 연결되는 제5저항과; 상기 제5저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터와; 일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제6저항을 포함하는 공통전압 발생회로를 제시한다.

아울러 본 발명은 그 제3실시예로서, 반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와; 상기 연산소자의 출력을 입력받아 구동되며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와; 상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와; 상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 제1저항과; 일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제2저항과; 일단이 상기 연산소자의 비반전입력단과 연결되고 타단으로 구동전압이 입력되는 제3저항과; 접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과; 일단으로 구동전압이 입력되는 제5저항과; 상기 제5저항의 타단과 상기 연산소자의 비반전입력단 사이에 구성되고 제1스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와; 일단이 상기 연산소자의 비반전입력단에 연결되는 제6저항과; 상기 제6저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터를 포함하는 공통전압 발생회로를 제시한다.

이하 상기 각 실시예에 적용되는 특징으로서,

상기 연산소자는 연산 증폭기인 것을 특징으로 한다.

상기 푸시-풀 회로부는 하나 이상의 트랜지스터로 구성되는 것을 특징으로 한다.

상기 푸시-풀 회로부는 구동전압을 입력받고 접지단과 연결되는 것을 특징으로 한다.

상기 제4저항은 가변저항인 것을 특징으로 한다.

상기 제어신호는 구형파인 것을 특징으로 한다.

상기 제어신호는 반주기가 16.7ms 인 것을 특징으로 한다.

상기 제1스위칭신호는 상기 제어신호의 상승시점에서 상기 제1스위칭 트랜지 스터의 동작 상태를 전환시키는 것을 특징으로 한다.

상기 제2스위칭신호는 상기 제어신호의 하강시점에서 상기 제2스위칭 트랜지스터의 동작상태를 전환시키는 것을 특징으로 한다.

상기 각 스위칭 트랜지스터는 P 타입 또는 N 타입 트랜지스터인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 각 실시예에 따른 공통전압 발생회로와 그 특징에 대해 설명한다.

제1실시예

도 5는 본 발명에 따른 공통전압 발생회로의 제1실시예를 도시한 회로도로서, 연산소자로서 반전증폭기(AMP)와, 푸시-풀 회로부(P/P)와, P-타입 및 N-타입 트랜지스터(TR1)(TR2), 다수의 저항(R1~R6) 및 커패시터(CF)로 구성되는 공통전압 발생회로를 도시하고 있다.

여기서, 상기 연산소자(AMP)는 반전증폭을 수행하며, 반전입력단(-)과 비반전입력단(+) 및 출력단을 구비하고 있는 연산증폭기(OP-AMP)로서, 공통전압의 스윙출력을 위한 제어신호(CNT)를 입력받는다.

상기 푸시-풀 회로부(P/P)는 액정구동전압(VLCD)을 입력받고, 공통전압(Vcom)의 스윙 속도를 더욱 증대시키기 위한 구성으로서, 하나 이상의 트랜지스터가 조합되며 접지단(GND)과 더욱 연결되는 구성이다.

또한 바람직하게는 가변저항(Variable resistance)으로 구성되는 제4저항(R4)은 그 저항 값의 조절을 통해 화상에 나타나는 블락 딤(block dim) 등을 조정 할 수 있도록 하기 위한 구성이다.

커패시터(CF)와 제1저항(R1)은 노이즈나 리플전압이 상기 연산소자(AMP)의 입력단으로 피드백되어 증폭된 후 출력되는 것을 막기 위한 것으로서, 상기 연산소자(AMP)의 입력단으로 피드백되는 노이즈는 패널에 유입되어 화면전체에 물결 노이즈를 발생시키는 원인이 되기 때문이다.

상기 제어신호(CNT)는 16.7ms의 반주기를 가지고 상기 반전증폭기(AMP)의 반전입력단(-)으로 입력되는 구형파로서, 상기 회로를 통해 출력되는 공통전압(Vcom)이 레벨의 변화를 가지도록 레벨스윙(swing)을 수행하게 된다. 상기 제어신호(CNT)의 하이 레벨과 로우 레벨간의 전압차이는 약 3.3V 이다.

상기 제1스위칭신호(SW1)와 제2스위칭신호(SW2)는 구형파로서, 각각 상기 제어신호(CNT)의 상승과 하강 시점에 각 스위칭 트랜지스터의 구동을 위한 전압신호가 인가되며, 각 신호의 인가에 따라 상기 제1저항(R1), 제2저항(R2), 제6저항(R6)간의 저항합성관계 및 제3저항(R3), 제4저항(R4), 제5저항(R5) 간의 저항합성관계의 변환이 수행되어 공통전압의 스윙에 따른 정상상태 응답시간을 제어한다.

이하 도 6의 구동 타이밍도와 도 7의 출력 그래프를 참조하여 본 발명에 따른 공통전압 발생회로의 구동과 그 효과에 대해 설명한다.

먼저, 상기 제1스위칭 트랜지스터(TR1)가 P-타입이라 하면, 상기 제1스위칭신호(SW1)가 하이(high) 레벨일 때 오프(off)되고 상기 제1스위칭신호(SW1)가 로우(low) 레벨일 때 온(on) 된다. 또한, 상기 제2스위칭 트랜지스터(TR2)가 N-타입이라 하면, 상기 제2스위칭신호(SW2)가 하이(high) 레벨일 때 온(on)되고, 상기 제2 스위칭신호(SW2)가 로우(low) 레벨일 때 오프(off)된다.

타이밍도를 보면, 상기 제1스위칭신호(SW1)가 하이레벨에서 로우레벨 상태로 변화되면, 다시 말해 P-타입의 제1스위칭 트랜지스터(TR1)가 온 상태를 유지하는 구간에서의 출력이득은 (-Rt/R6)로 표현된다. 이때, 상기 Rt=(R2//R1)=(R2×R1)/(R2+R1)이다.

이후, 상기 제1스위칭신호(SW1)가 로우레벨에서 하이레벨로 전환되면 상기 제1스위칭 트랜지스터(TR1)가 오프 상태가 되어 상기 반전증폭기(AMP)의 반전입력단(-)으로 입력되는 신호의 증폭이득(gain)은 (-R1/R6)으로 전환된다.

즉, 상기 제1스위칭신호(SW1)에 의해 상기 제1스위칭 트랜지스터(TR1)가 오프 상태를 유지하는 구간에서는 증폭이득을 위한 합성저항이 (R2//R1)보다 더욱 큰 제1저항(R1)으로 변화되기 때문에 상기 공통전압 상승(rising)시에 반전증폭기(AMP)에 의한 출력이득이 더욱 증대되고, 증대된 출력 이득에 의해 공통전압의 상승(rising)시 오버 드라이빙(over driving) 되어 (T)시간 만큼의 충전시간 감소 효과를 얻게 된다.

다음으로, 상기 반전증폭기(AMP)의 비반전입력단(+)으로 입력되는 액정구동전압(VLCD)에 의한 공통전극 DC 레벨은, 상기 제2스위칭신호(SW2)가 로우 레벨에서 하이 레벨로 변화될 때 (R4×VLCD)/(R3+R4)에서 (Rb×VLCD)/(R3+Rb)로 변화되며, 이때 상기 Rb=(R4//R5)=(R4×R5)/(R4+R5)이다.

즉, N-타입의 제2스위칭-트랜지스터(TR2)가 온 되면, 상기 제2스위칭-트랜지스터(TR2)가 오프 구간에서 가지던 제4저항(R4)값이 (R4×R5)/(R4+R5)값으로 대체 되어 저항 값이 감소하기 때문에 인가되는 DC 레벨이 급속히 떨어지는 오버 드라이빙이 발생하게 되므로 공통전압의 하강(falling)시 반전 상태의 정상 레벨로 충전되는 시간이 (T)시간 만큼 감소되는 효과를 얻게 된다.

이후, 상기 DC 레벨은 상기 제2스위칭신호(SW2)가 하이 레벨에서 로우 레벨로 변화될 때 다시 높아진다.

전술한 본 발명에 따른 제1실시예 회로에서는 제1 및 제2스위칭 트랜지스터(TR1)(TR2)를 각각 P-타입과 N-타입으로 구성하여 이의 스위칭 구동에 따른 합성 저항의 변경을 제1 및 제2스위칭신호에 의해 유도하는 구성을 예시하였으나, 도시된 회로를 제외한 서로 다른 타입의 트랜지스터 또는 모두 동일한 타입의 트랜지스터로 구성할 수 있으며, 이에 따라 각 스위칭 트랜지스터의 온/오프제어를 위한 각 스위칭신호 역시 전술한 방법으로 오버 드라이빙을 수행할 수 있도록 적절한 신호로 변경되어야 함은 당연할 것이다.

제2실시예

도 8은 본 발명에 따른 공통전압 발생회로의 제2실시예를 도시한 회로도로서, 연산소자로서 반전증폭기(AMP)와, 푸시-풀 회로부(P/P)와, 제1 및 제2스위칭 트랜지스터(TR1)(TR2), 다수의 저항(R1~R6) 및 커패시터(CF)로 구성되는 공통전압 발생회로를 도시하고 있다.

상기 푸시-풀 회로부(P/P)는 구동전압(VLCD)을 입력받고, 공통전압(Vcom)의 스윙 속도를 더욱 증대시키기 위한 구성으로서, 하나 이상의 트랜지스터가 조합되며 접지단(GND)과 더욱 연결되는 구성이다.

또한 바람직하게 가변저항(Variable resistance)으로 구성되는 제4저항(R4)은 그 저항 값의 조절을 통해 화상에 나타나는 블락 딤(block dim) 등을 조정할 수 있도록 하기 위한 구성이다.

커패시터(CF)는 노이즈나 리플전압이 상기 연산소자(AMP)의 입력단으로 피드백되어 증폭된 후 출력되는 것을 막기 위한 것으로서, 상기 연산소자(AMP)의 입력단으로 피드백되는 노이즈는 패널에 유입되어 화면전체에 물결 노이즈를 발생시키는 원인이 되기 때문이다.

이하 기 도시된 도 6의 구동 타이밍도와 도 7의 출력 그래프를 다시 참조하 여 본 발명의 제2실시예에 따른 공통전압 발생회로의 구동과 그 효과에 대해 설명하는 바, 공통전압 오버드라이빙을 위한 원리는 전술한 제1실시예와 동일하다.

먼저, 상기 제1스위칭 트랜지스터(TR1)가 P-타입이라 하면, 상기 제1스위칭신호(SW1)가 하이(high) 레벨일 때 오프(off)되고 상기 제1스위칭신호(SW1)가 로우(low) 레벨일 때 온(on) 된다. 또한, 상기 제2스위칭 트랜지스터(TR2)가 N-타입이라 하면, 상기 제2스위칭신호(SW2)가 하이(high) 레벨일 때 온(on)되고, 상기 제2스위칭신호(SW2)가 로우(low) 레벨일 때 오프(off)된다.

타이밍도를 보면, 상기 제1스위칭신호(SW1)가 하이레벨에서 로우레벨 상태로 변화되면, 다시 말해 P-타입의 제1스위칭 트랜지스터(TR1)가 온 상태를 유지하는 구간에서의 출력이득은 (-R1/R6)로 표현된다.

이후, 상기 제1스위칭신호(SW1)가 로우레벨에서 하이레벨로 전환되면 상기 제1스위칭 트랜지스터(TR1)가 오프 상태가 되어 상기 반전증폭기(AMP)의 반전입력단(-)으로 입력되는 신호의 증폭이득(gain)은 -(R1+R2)/(R6)로 전환된다.

즉, 상기 제1스위칭신호(SW1)에 의해 상기 제1스위칭 트랜지스터(TR1)가 오프 상태를 유지하는 구간에서는 증폭이득을 위한 합성저항이 (R1)보다 더욱 큰 (R1+R2)으로 변화되기 때문에 상기 공통전압 상승(rising)시에 반전증폭기(AMP)에 의한 출력이득이 증대되고, 증대된 출력 이득에 의해 공통전압의 상승(rising)시 오버 드라이빙(over driving) 되어 (T)시간 만큼의 충전시간 감소 효과를 얻게 된다.

다음으로, 상기 반전증폭기(AMP)의 비반전입력단(+)으로 입력되는 액정구동 전압(VLCD)에 의한 공통전극 DC 레벨은, 상기 제2스위칭신호(SW2)가 로우 레벨에서 하이 레벨로 변화될 때 {R4×VLCD /(R3+R4)}에서 {Rb×VLCD /(R3+Rb)}로 변화되며, 이때 상기 Rb=(R4×R5)/(R4+R5)이다.

즉, N-타입의 제2스위칭-트랜지스터(TR2)가 온 되면, 상기 제2스위칭-트랜지스터(TR2)가 오프 구간에서 가지던 제4저항(R4)값이 (R4×R5)/(R4+R5)값으로 대체되어 저항 값이 감소하기 때문에 인가되는 DC 레벨이 급속히 떨어지는 오버 드라이빙이 발생하게 되므로 공통전압의 하강(falling)시 반전 상태의 정상 레벨로 충전되는 시간이 (T)시간 만큼 감소되는 효과를 얻게 된다.

이후, 상기 DC 레벨은 상기 제2스위칭신호(SW2)가 하이 레벨에서 로우 레벨로 변화될 때 다시 높아진다. 결국, 기 도시된 도 7과 같이 오버 드라이빙된 공통전압 스윙출력을 얻을 수 있다.

전술한 제2실시예의 회로 역시 스위칭 트랜지스터 구성을 서로 다른 타입의 트랜지스터 또는 동일한 타입의 트랜지스터를 이용할 수 있으며, 이에 따라 각 스위칭 트랜지스터의 온/오프제어를 위한 각 스위칭신호 역시 전술한 방법으로 오버 드라이빙을 수행할 수 있는 적절한 신호로 변경되어야 함은 당연할 것인데, 이의 일예시로서 도 9의 타이밍도는 전술한 제1실시예와 제2실시예에서 제1스위칭 트랜지스터(TR1)로 N-타입의 트랜지스터를 제2스위칭 트랜지스터로 P-타입의 트랜지스터를 구성하였을 경우의 적절히 변경되어 입력되는 제1 및 제2스위칭신호를 예시하고 있다.

제3실시예

도 10은 본 발명에 따른 공통전압 발생회로의 제3실시예를 도시한 등가회로도이며, 연산소자로서 반전증폭기(AMP)와, 푸시-풀 회로부(P/P)와, 동일 타입의 제1 및 제2스위칭 트랜지스터(TR1)(TR2), 다수의 저항(R1~R6) 및 커패시터(CF)로 구성되는 공통전압 발생회로를 도시하고 있다.

상기 제어신호(CNT)는 16.7ms의 반주기를 가지고 상기 반전증폭기(AMP)의 반전입력단(-)으로 입력되는 구형파로서, 상기 회로를 통해 출력되는 공통전압(Vcom) 이 레벨의 변화를 가지도록 레벨스윙(swing)을 수행하게 된다. 상기 제어신호(CNT)의 하이 레벨과 로우 레벨간의 전압차이는 약 3.3V 이다.

상기 제1스위칭신호(SW1)와 제2스위칭신호(SW2)는 구형파로서, 각각 상기 제어신호(CNT)의 상승과 하강 시점에 각 스위칭 트랜지스터의 구동을 위한 전압신호가 인가되며, 각 신호의 인가에 따라 상기 제3저항(R3), 제4저항(R4), 제5저항(R5), 제6저항(R6) 간의 저항합성관계의 변환이 수행되어 공통전압의 스윙에 따른 정상상태 응답시간을 제어한다.

이하 기 도시된 도 6의 구동 타이밍도와 도 7의 출력 그래프를 참조하여 본 발명의 제3실시예에 따른 공통전압 발생회로의 구동과 그 효과에 대해 설명하는 바, 공통전압 오버드라이빙을 위한 원리는 전술한 제1 및 제2실시예와 동일하나 연산소자의 비반전입력단으로 입력되는 구동전압의 DC 레벨 변환을 통한 공통전압 레벨스윙을 수행하는 점에서 차이를 가진다.

먼저, 상기 회로에 구성된 제1스위칭 트랜지스터(TR1) 및 제2스위칭 트랜지스터(TR2)는 동일한 타입으로서, 예를 들어 도시된 바와 같이 모두 N-타입이라 하면, 도 6과 같은 제어신호 및 스위칭신호 타이밍을 통해 구동되며 각 스위칭신호(SW1)(SW2)가 하이(high) 레벨일 때 온(on)되고, 각 스위칭신호(SW1)(SW2)가 로우(low) 레벨일 때 오프(off)된다.

타이밍도를 보면, 상기 제1스위칭신호(SW1)가 로우레벨 상태의 구간에서는, 상기 N-타입의 제1스위칭 트랜지스터(TR1)가 오프 상태를 유지하는 구간이므로 출력 레벨은 (R4×VLCD)/(R3+R4)로 표현된다.

이후, 상기 제1스위칭신호(SW1)가 하이레벨로 전환되면 상기 제1스위칭 트랜지스터(TR1)가 온 상태가 되어 상기 반전증폭기(AMP)의 비반전입력단(+)으로 입력되는 DC 레벨은 (R4×VLCD)/(Rh+R4){여기서, Rh=(R3//R5), 즉 Rh=(R3×R5)/(R3+R5)}로 전환되어 높은 DC 레벨의 입력이 수행되며, 증대된 출력에 의해 공통전압의 상승(rising)시 오버 드라이빙(over driving)되어 (T)시간 만큼의 충전시간 감소 효과를 얻게 된다.

이후, 상기 제1스위칭신호(SW1)가 다시 로우레벨로 전환되면 DC 레벨은 낮아지게 된다.

다음으로, 상기 제2스위칭신호(SW2)가 로우상태인 구간에서는, 상기 N-타입의 제2스위칭 트랜지스터(TR2)가 오프 상태를 유지하는 구간이므로 출력레벨은 (R4×VLCD)/(R3+R4)로 표현된다.

이후, 상기 제2스위칭신호(SW2)가 하이레벨로 전환되면 상기 제2스위칭 트랜지스터(TR2)가 온 상태가 되어 상기 반전증폭기(AMP)의 비반전입력단(+)으로 입력되는 DC 레벨은 (Rm×VLCD)/(R3+Rm),{여기서, Rm=(R4//R6), 즉 Rh=(R4×R6)/(R4+R6)}로 전환되어 저항-전압 분배 관계에 의해 낮은 DC 레벨이 비반전입력단으로 입력되며, 이처럼 낮아진 DC 레벨은 공통전압의 하강(falling)시 오버 드라이빙(over driving) 되어 (T)시간 만큼의 충전시간 감소 효과를 얻게 된다.

이후, 상기 제2스위칭신호(SW2)가 다시 로우레벨로 전환되면 DC 레벨은 높아지게 된다. 결국, 기 도시된 도 7과 같이 오버 드라이빙된 공통전압 스윙출력을 얻을 수 있다.

전술한 제3실시예의 회로 역시 스위칭 트랜지스터를 모두 P-타입의 트랜지스터로 구성할 수 있으며, 이에 따라 각 스위칭 트랜지스터의 온/오프제어를 위한 각 스위칭신호 역시 전술한 방법으로 오버 드라이빙을 수행하기 위해 기 도시된 도 9의 타이밍도에 도시된 바와 같이 적절하게 변경되어야 함은 당연하다.

상기와 같이 설명한 본 발명에 따른 공통전압 발생회로는 종래의 노이즈 반입을 막기 위해 구성한 커패시터와 저항의 로드에 의해 발생되던 공통전압 스윙에서의 충진 시간 지연 현상을 별도의 저항을 더욱 부가하고 이의 스위칭 연결을 통한 저항 값의 변경을 통해 반전 증폭되는 이득을 조절함으로써 지연시간의 단축을 수행하고 있다.

이러한 방법은 스윙방식의 공통전압 인가 구동에서 정상상태로 충전되는 시간의 지연 현상이 없어 데이터의 정 구동이 가능하게 하여 화질의 품질 향상 효과가 있다.

Claims

반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와;

상기 연산소자의 출력을 입력받아 구동되며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와;

상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와;

상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 제1저항과;

상기 연산소자의 반전입력단과 일단이 연결되는 제2저항과;

상기 제2저항의 타단과 상기 푸시-풀 회로부의 공통전압출력단에 각각 연결되고 제1스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와;

일단이 상기 연산소자의 비반전입력단과 연결되고 타단으로 구동전압이 입력되는 제3저항과;

접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과;

일단이 상기 연산소자의 비반전입력단에 연결되는 제5저항과;

상기 제5저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터와;

일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제6저항

을 포함하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 연산소자는 연산 증폭기인 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 푸시-풀 회로부는 하나 이상의 트랜지스터로 구성되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 푸시-풀 회로부는 구동전압을 입력받고 접지단과 연결되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 제4저항은 가변저항인 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 제어신호는 구형파인 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항 또는 제 6 항에 있어서,

상기 제어신호는 반주기가 16.7ms 인 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 제1스위칭신호는 상기 제어신호의 상승시점에서 상기 제1스위칭 트랜지스터의 동작상태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 제2스위칭신호는 상기 제어신호의 하강시점에서 상기 제2스위칭 트랜지스터의 동작상태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 1 항에 있어서,

상기 각 스위칭 트랜지스터는 P 타입 또는 N 타입 트랜지스터인 것을 특징으로 하는 공통전압 발생회로
반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와;

상기 연산소자의 출력을 입력받아 구동하며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와;

상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와;

상기 연산소자의 반전입력단과 일단이 연결되는 제1저항과;

일단이 상기 제1저항과 직렬 연결되고 타단이 상기 공통전압출력단과 연결되는 제2저항과;

상기 제2저항의 양단 사이에 구성되고 제1스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와;

일단이 상기 연산소자의 비반전입력단과 연결되고 타단에 구동전압이 입력되는 제3저항과;

접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과;

일단이 상기 연산소자의 비반전입력단에 연결되는 제5저항과;

상기 제5저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터와;

일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제6저항

을 포함하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 연산소자는 연산 증폭기인 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 푸시-풀 회로부는 하나 이상의 트랜지스터로 구성되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 푸시-풀 회로부는 구동전압을 입력받고 접지단과 연결되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 제4저항은 가변저항인 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 제어신호는 구형파인 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항 또는 제 16 항에 있어서,

상기 제어신호는 반주기가 16.7ms 인 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 제1스위칭신호는 상기 제어신호의 상승시점에서 상기 제1스위칭 트랜지스터의 동작생태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 제2스위칭신호는 상기 제어신호의 하강시점에서 상기 제2스위칭 트랜지스터의 동작상태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 11 항에 있어서,

상기 각 스위칭 트랜지스터는 P 타입 또는 N 타입 트랜지스터인 것을 특징으로 하는 공통전압 발생회로
반전입력단과 비반전입력단 및 출력단을 구비한 연산소자와;

상기 연산소자의 출력을 입력받아 구동되며, 공통전압출력단을 통해 공통전압을 출력하는 푸시-풀 회로부와;

상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 커패시터와;

상기 연산소자의 반전입력단과 상기 푸시-풀 회로부의 공통전압출력단 사이에 구성되는 제1저항과;

일단이 상기 연산소자의 반전입력단과 연결되고 타단으로 제어신호가 입력되는 제2저항과;

일단이 상기 연산소자의 비반전입력단과 연결되고 타단으로 구동전압이 입력되는 제3저항과;

접지단과 상기 연산소자의 비반전입력단 사이에 구성되는 제4저항과;

일단으로 구동전압이 입력되는 제5저항과;

상기 제5저항의 타단과 상기 연산소자의 비반전입력단 사이에 구성되고 제1 스위칭신호를 입력받아 구동되는 제1스위칭 트랜지스터와;

일단이 상기 연산소자의 비반전입력단에 연결되는 제6저항과;

상기 제6저항의 타단과 접지단 사이에 구성되고 제2스위칭신호를 입력받아 구동되는 제2스위칭 트랜지스터

를 포함하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 연산소자는 연산 증폭기인 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 푸시-풀 회로부는 하나 이상의 트랜지스터로 구성되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 푸시-풀 회로부는 구동전압을 입력받고 접지단과 연결되는 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 제4저항은 가변저항인 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 제어신호는 구형파인 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항 또는 제 26 항에 있어서,

상기 제어신호는 반주기가 16.7ms 인 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 제1스위칭신호는 상기 제어신호의 상승시점에서 상기 제1스위칭 트랜지스터의 동작 상태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 제2스위칭신호는 상기 제어신호의 하강시점에서 상기 제2스위칭 트랜지 스터의 동작상태를 전환시키는 것을 특징으로 하는 공통전압 발생회로
청구항 제 21 항에 있어서,

상기 각 스위칭 트랜지스터는 P 타입 또는 N 타입 트랜지스터인 것을 특징으로 하는 공통전압 발생회로