JP3863215B2 - シフトレジスタ - Google Patents
シフトレジスタ Download PDFInfo
- Publication number
- JP3863215B2 JP3863215B2 JP07306896A JP7306896A JP3863215B2 JP 3863215 B2 JP3863215 B2 JP 3863215B2 JP 07306896 A JP07306896 A JP 07306896A JP 7306896 A JP7306896 A JP 7306896A JP 3863215 B2 JP3863215 B2 JP 3863215B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- shift register
- threshold voltage
- pull
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、一般的には表示装置用駆動回路に関し、特に、液晶表示装置(LCD)において、行選択線に行選択信号を供給するためのシフトレジスタに関する。
【0002】
【発明の背景】
液晶表示装置のような表示装置は、水平方向の行と垂直方向の列とに配列されたピクセルのマトリックスで構成されている。表示されるビデオ情報が、明るさ(gray scale:グレースケール)の信号として、ピクセルの各列にそれぞれ関連するデータ線に供給される。ピクセルの各行は、行選択線に供給される信号により順次走査される。明るさの信号が各列に対応するデータ線を介してそれぞれの列に供給され、付勢された行選択線に関係付けられたピクセルのキャパシタンス(容量)が、その明るさの信号のレベルに応じた種々の明るさのレベルに充電される。
【0003】
アモルファスシリコンは低い温度で製造することができるので、アモルファスシリコン半導体技術は液晶表示装置を製作するための好ましい技術として用いられるようになった。即ち、形成温度が低いと、標準的で容易に入手可能な安価な基板材料を使用することができる。従って、液晶表示装置を製作する上でアモルファスシリコンの形成温度が低いことは重要な利点である。しかし、集積化された周辺ピクセル駆動器にアモルファスシリコン薄膜トランジスタ(a−si TFT)を用いると、その移動度が低いこと、その閾値電圧がドリフト(変動)すること、およびN形金属酸化物半導体(N−MOS)エンハンスメント形トランジスタだけが利用できることのために、かえって全体の設計が困難になる。
【0004】
能動形マトリックス表示装置において、各ピクセルの素子はピクセルにビデオ信号を供給するスイッチング装置を含んでいる。通常、このスイッチング装置としてはTFT(薄膜トランジスタ)が用いられ、このTFTが固体回路から明るさの情報を受け取る。TFTと固体回路とは、固体装置(デバイス)で構成されるので、アモルファスシリコンまたは多結晶シリコンのいずれかの技術を用いて、このTFTと駆動回路とを同時に製造することが好ましい。プラス氏(Plus)他の米国特許第5,170,155号「表示装置に明るさの信号を供給するシステムおよびそのための比較器(System for Applying Brightness Signals To A Display And Comparator Therefor)」には、液晶表示装置のデータ線またはデータ列駆動器の一例が記載されている。
【0005】
列データ線と行選択線との間に寄生(parasitic)容量結合が存在するため、列データ線に供給されるデータランプ波電圧が、各行選択線に容量結合され、行選択線に寄生妨害信号(ノイズ信号)を生じさせる。このため、行選択線中にそのような寄生信号が生じるのを阻止して、誤った行選択が行われるのを防止することが望ましい。
【0006】
また、選択線駆動回路は、液晶セルと共通の同じ基板上に直接かつ液晶セルと同時に形成することが望ましい。行選択線を駆動する公知の走査レジスタまたはシフトレジスタであって、液晶表示装置と共に集積化できるレジスタの一例が、米国特許第5,222,082号に記載されている。そのレジスタの出力部は、TFTで形成できるプッシュプル増幅器として構成されている。或る行が選択された後に選択解除(de−select)されると、このプッシュプル増幅器のプルダウンTFTがオン状態になり、選択解除された行の行線導体の端子に適当なインピーダンスを供給する。こうして、前述の寄生信号は分路(shunt)され、またこの行線導体に高いレベルの寄生信号が生じることは防止される。
【0007】
【発明が解決しようとする課題】
各行ライン導体は、1更新サイクルまたは1フレーム期間の大部分の間、デセレクト(de−select)される。その結果、プルダウンTFTは大部分の時間導通しており、過大なストレスを受ける。その結果、動作期間にわたって、プルダウンTFTの閾値電圧の増加が生じる。プルダウンTFTに加えられる駆動電圧を減らし、閾値電圧の増加を考慮するような方法で、過大ストレスの可能性を低下させることが望ましい。
【0008】
【課題を解決するための手段】
本発明は特徴を具体化する、表示装置のセレクト・ライン・シフトレジスタは、動作電圧に起因するかなりの閾値ドリフトを呈するトランジスタを含んでいる。このトランジスタに制御電圧が加えられる。制御電圧は閾値のドリフトを感知するセンサーで発生される。制御電圧は自動的に変えられて、トランジスタの電流伝導パラメータを閾値のドリフトがあってもほぼ一定に保つようにする。
【0009】
【発明の実施の形態】
図2は、図1のシフトレジスタ(SR)100の中の段nを例示している。図1のシフトレジスタ100は、図1に図示されていない液晶表示装置のマトリックスの行選択線118を駆動する。シフトレジスタ100において、段n−1、n、n+1およびn+2はカスケード(縦続)接続形態で互いに結合されている。或る段の出力信号は、カスケード接続のチェーン(chain)における直ぐ次の段の入力に結合される。例えば、シフトレジスタ100のチェーン中の先行する段n−1の出力パルスOUTn-1 は、図2の段nの入力端子12に結合される。図1には4つの段n−1、n、n+1およびn+2だけが例示されている。しかし、シフトレジスタ100のチェーンにおける実際の段の総数mはかなり大きい。シフトレジスタ100は、“歩進式の”シフトレジスタ(ウォーキング・ワン(walking one)・シフトレジスタ)といわれている。これは、ビデオフレーム期間にシフトレジスタ100中で真(TRUE)の状態が順次(ある段から次の段へと)伝わって行くのでそのようにいわれる。
【0010】
図1のクロック発生器101は、図3のd,cおよびbをそれぞれ示されている波形を有する3相クロック信号(クロック信号C1,C2およびC3)を発生する。クロック信号C3のパルスが図1の段n−1に供給されたときに、図3のaの出力パルス信号OUTn-1 が発成される。図1、図2および図3のa〜dにおける同様の符号または番号は、同様の回路素子または機能を示している。
【0011】
図1の出力パルス信号OUTn-1 は図2の段nの入力端子12に生じる。高レベル(HIGHレベル)の出力パルス信号OUTn-1 が、スイッチとして動作する図2のトランジスタ18を介して端子18aに結合され、制御信号P1を生じさせる。クロック信号C1が発生する直ぐ前の期間において、キャパシタ31を介して端子18aに供給されるクロック信号C3によるブートストラップ(昇圧)動作を用いて、端子18aの制御信号P1はより高い電位に昇圧(ブースト)される。段nの入力端子12に結合される段n−1の出力パルス信号OUTn-1 は、トランジスタ21のゲート電極にも結合される。トランジスタ21のドレイン電極は、端子21aを介してトランジスタ19のゲート電極とプルダウン・トランジスタ17のゲート電極とに結合される。その結果、両トランジスタ19および17は非導通状態になる。
【0012】
制御信号P1の高レベルが、素子としては図示されていない電極間容量(破線で示されているキャパシタCP)とキャパシタ30とにおいて一時的に蓄積(保持)される。出力トランジスタ16のゲートに生じる制御信号P1は、出力トランジスタ16を導通状態となるように制御する(condition)。図3のdのクロック信号C1は、端子18aが高レベルのときに、トランジスタ16を介して出力端子13に結合される。電極間寄生容量CPはクロック信号C1によって端子18aの電位をブートストラップする傾向にあり、トランジスタ16に余分な駆動を与える。その結果、出力パルス信号OUTn がシフトレジスタ段nの出力端子13に生じることになる。この期間の間、プルダウン・トランジスタ17は、トランジスタ21の動作により非導通状態にされ、出力パルス信号OUTn に何の影響も与えない。
【0013】
段nの出力パルス信号OUTn は図1における次段n+1 の入力端子に供給される。段n+1は、段nにおけるクロック信号C1の代わりにクロック信号C2を用いること以外は段nと同様に動作して、その対応する各トランジスタをオン状態に付勢する。クロック信号C1が非活動状態の低レベルになっても、トランジスタ16は、制御信号P1が低レベルになるまではオン状態を維持する。段nの出力パルス信号OUTn は、クロック信号C1が低レベルになると、トランジスタ16を通して放電が生じるため低レベルになる。
【0014】
トランジスタ25は、そのドレイン−ソース導通路(パス)を端子18aと基準電位VSSI との間に結合させる。この基準電位VSSI は、トランジスタ25が導通状態になったとき、プルアップトランジスタ16をオフ状態にするのに十分な低い電位である。段nのトランジスタ25のゲートは、図1のカスケード接続のチェーン中の次の段n+2の出力端子に結合されており、出力パルス信号OUTn+2 によって制御される。
【0015】
出力パルス信号OUTn+2 は図3のクロック信号C3と同時に発生する。出力パルス信号OUTn+2 によって、図2のトランジスタ25は端子18aにおいて前述の電極間容量CPを放電させる。トランジスタ25は、クロック信号C1の次のパルスが発生しても、トランジスタ16が別のパルス信号OUTn を発生するのを阻止するようなレベルに、端子18aの信号レベルをクランプする。
【0016】
発明的な特徴に従って、出力パルス信号OUTn+2 はトランジスタ20のゲートにも結合されてトランジスタ20をオン状態にする。本発明の別の特徴の実施態様として、トランジスタ20は、電圧VDDを端子21aに印加してトランジスタ17および19をオン状態にする。出力パルス信号OUTn+2 の後は、トランジスタ20がオフ状態にされる。しかし、トランジスタ17および19の両ゲートに結合されているキャパシタ32は、トランジスタ20のこの動作により電荷を蓄積する。キャパシタ32に蓄積されたこの電荷は、次の走査周期(サイクル)までトランジスタ17および19を導通状態に維持する。次の走査周期が来たとき、端子12の信号はトランジスタ21をオン状態にし、それによりトランジスタ17および19をオフ状態にする。また、キャパシタ32は端子12の信号のノイズを濾波する。
【0017】
トランジスタ17が導通状態にある限り、トランジスタ17はプルダウン・トランジスタとして動作して適当なインピーダンスを端子13に供給する。従って、トランジスタ17は電流i17のシンク(電荷)として働く。トランジスタ17のドレイン−ソース間のインピーダンスは、都合の良いことに、行選択線の上の高レベルを放電する程度に充分低く、さらに、液晶表示装置のマトリックスの列線から行選択線に結合されるいかなる寄生電流が生じてもその寄生電流を受入れる(シンクする)程度に充分低い。仮に寄生電流がトランジスタ17によって消費されないとすれば、寄生電流はその次のレジスタ段中に誤った選択をさせる程度の充分高いレベルに達する電位を生じさせることになる。従って、トランジスタ17の閾値電圧が動作寿命期間に高いレベルまで増加することがないとすれば、そのような誤った行選択は阻止できる。都合の良いことに、トランジスタ19が導通状態になるとクロック信号C1およびC3が発生してもトランジスタ16がオン状態になるのを阻止できる。
【0018】
図1のシフトレジスタ100の各出力端子のパルス、例えば出力パルス信号OUTn+2 のパルスは、約16.6ミリ秒(ms)の垂直走査期間に1回だけ発生する。従って、都合の良いことに、図2における段nのトランジスタ18,16,20および25は、いったんオン状態に切り換えられても各垂直走査期間にその1クロック期間(周期)よりも長い期間にわたって導通状態を維持するようにバイアスされることはない。一方、トランジスタ17および19は、垂直走査期間のほとんどの期間において連続的な導通状態を維持するようにバイアスされている。よって、連続的導通状態によるトランジスタ17および19中のストレスを減少させるために、トランジスタ17および19に印加される電位を低下させ、その電位の低下によってトランジスタ17および19の閾値電圧を増加させて両トランジスタの電流の吸い込み量を減少させることが望ましい。
【0019】
トランジスタ17および19中のストレスを減少させるために、その耐用動作期間の動作開始時点において、トランジスタ17のゲートにおける信号p2の電圧レベルを、トランジスタ17の閾値電圧VTHより少しだけ例えば2V以下の値だけ高くなるように設定する。一方、トランジスタ17の閾値電圧VTHはストレスのために増加するので、その全耐用動作期間にわたってトランジスタ17および19の電流の導通レベルをほぼ一定に維持するようにその閾値電圧VTHの増加を補償することが望ましい。
【0020】
本発明の特徴に従って、トランジスタ17および19の導電率を制御する可変電圧VDDを、両トランジスタの耐用動作期間においてトランジスタ17および19中の閾値電圧ドリフトに追従する形で増加するように変化させればよい。即ち、可変電圧VDDをそのように変動させることによって、例えばトランジスタ17の閾値電圧VTHのドリフトのためにトランジスタ17の導電率が減少するのを阻止できる。
【0021】
図4は、図2および4の可変電圧VDDを発生する閾値電圧ドリフト補償回路40を例示している。閾値電圧ドリフト補償回路40において、TFT199以外の全てのトランジスタは、単結晶トランジスタであって、TFTではなく、TFT199を除く回路素子は図1のシフトレジスタ100とは別に形成されている。一方、TFT199は、図1のシフトレジスタ100とともに、液晶表示装置のガラス上に形成されており、TFT中の閾値電圧ドリフトを検出するために使用される。
【0022】
閾値電圧ドリフト補償回路40において、P形MOS(PMOS)トランジスタ41は、抵抗42と直列に結合されていて、トランジスタ41中に所定の一定の制御電流を生成する。トランジスタ43は電流ミラー回路を構成するようにトランジスタ41に結合されている。従って、トランジスタ43中の電流i43はトランジスタ41によって電流ミラー制御される。電流i43は、N形トランジスタであるトラジンスタ44、トランジスタ45およびTFT199の直列結合回路に結合される。電流i43が生成された結果として、閾値電圧補償用電圧46aがその直列結合回路の両端間の端子46に生じる。
【0023】
TFT199のゲート電極はそのドレイン電極に結合されている。従って、TFT199のソース−ドレイン間電圧V199はTFT199のソース−ゲート間電圧に等しくなる。TFT199のゲート−ソース間電圧V199は、閾値電圧補償用電圧46aの第1の部分の電圧を供給する。電圧V199はトランジスタTFT199の閾値電圧を表している。TFT199は図2のトランジスタ17と同様の閾値電圧変動特性を持っているので、電圧V199はトランジスタ17の閾値電圧VTHをも表している。設計上の都合から、TFT199は大きなトランジスタになっている。従って、トランジスタ17中を流れる電流よりも比較的高いレベルの電流i43が用いられて、電圧V199が生成される。図2のトランジスタ17の閾値電圧VTHがストレスによって増加すると、トランジスタ17および199の特性およびストレスの類似性のために、図4のトランジスタ199の電圧V199にはトランジスタ17の閾値電圧VTHに対応する電圧の増加が生じる。
【0024】
TFT199と直列に結合されているトランジスタ44および45の各々は、そのゲートがそのドレインに結合され、その基板端子が導体48を介して基準レベルG(接地点)に結合されている。閾値電圧補償用電圧46aの一部の電圧はトランジスタ44および45に発生し、これが電圧V199に加算されて電圧46aを生成する。このようにして、電圧46aが電圧V199よりも約2Vだけ高く設定される。電圧V199は、図2のトランジスタ17の閾値電圧VTHにほぼ等しく、閾値電圧VTHが増加するとそれと同様に増加する。
【0025】
閾値電圧補償用電圧46aは、非反転の単位利得(利得1)の増幅器に結合され、電圧46aと等しい電圧VDDを供給する。電圧VDDが図2のトランジスタ20を介して供給され、トランジスタ17の信号p2の電圧レベルを変化させる。
【0026】
図4のトランジスタ44および45によって生成される前述の電圧差、例えば2Vは液晶表示装置の動作開始時に得られる。そして、液晶表示装置が動作している間にトランジスタTFT199の閾値電圧が増加する。よって、閾値電圧補償用電圧46aを電圧V199の増加分よりも大きく増加させて、図2のトランジスタ17の導電率が常に同じになるように維持することが望ましい。
【0027】
別の発明的特徴に従って、基板は、前述したように、トランジスタ44および45の各々のソース電圧よりも低いレベルにバイアスされている。電圧V199が増加するとトランジスタ44および45の各々にチャンネル変調(channel modulation)が生じる。このチャンネル変調はソース−基板間電圧の増加によって生じる。その結果、トランジスタ44および45の各々の抵抗が電圧V199の増加に伴って増大する。このようにして、都合良く閾値電圧補償用電圧46aは非線形に増加する。電圧46aは、トランジスタ44および45が線形抵抗または単純なレベルシフタとして動作する場合よりも大きな割合で増加する。このようにして、トランジスタ17の導電率は、都合良くトレンジスタ17の閾値電圧VTHの増加に対しても比較的一定に維持される。
【0028】
図5は、トランジスタ17のソース−ドレイン間電圧を50mV以下に維持した場合のトランジスタ17が受入れる電流i17の電流レベルの一例を示している。図5に示されるように、電流i17は、閾値電圧VTHの約10Vの変動に対応して50%未満だけ変化する。
【0029】
トタンジスタ17中のストレスを減少させるためには、電流i17を低く、例えば図5に示された電流変化の範囲内に維持することが望ましい。図5の範囲よりも高いレベルの電流i17を導通させるには、トランジスタ17のゲート−ソース間電圧をさらに高くする必要がある。しかし、そのような高いゲート−ソース間電圧を加えると、トランジスタ17中により強いストレスが生じ、従って、トランジスタ17の動作寿命が短くなるという欠点がある。
【0030】
図6は、液晶アレー16′に結合して用いられる。本発明の一実施態様によるノイズ補償回路200を例示している。図1、図2、図3のa〜dおよび図4乃至図6中の同様の符号および数字は同様の構成要素または機能を示す。図6のノイズ相殺によるノイズ消去増幅器回路200は図2の電流i17の大きさを比較的低いレベルに維持する。図6のアレー16′は列データ線177および行選択線118を含んでいる。行選択線118は、シフトレジスタ100によって駆動されて、図1における行選択線118を順次連続的に選択する。列データ線117は、プラス氏他の米国特許第5,170,155号「表示装置に明るさの信号を供給するシステムおよび比較器」に記載されているものと同様な形で駆動することができる。プラス氏他のデータ線駆動器は、断続的ランプ波増幅器として動作する。図6の各データ線177は、対応する各トランジスタ126によって駆動される。対応するデータ線駆動器の或るトランジスタ126は、データランプ波発生器234で発生するデータランプ波電圧128をマトリックスの対応するデータ線177に結合させて、選択行のピクセル16aにランプ波信号を供給する。スイッチ用トランジスタ126は図示されていない比較器によって制御される。スイッチ用トランジスタ126は、オン状態に付勢されるとデータランプ波電圧128をデータ線177に結合させ、図示されていない画像情報を含むビデオ信号のレベルによって決定される制御可能な時点にオフ状態に消勢される。
【0031】
アレー16′は、通常のデータ線177に加えて1対の列線177aおよび177bをも含んでいる。この1対の列線177aおよび177bは、画像情報を供給しないので、ここではダミー列線177aおよび177bをいう。列線177aおよび177bは、それぞれアレー16′の両側端子部にデータ線177と平行に配置されている。即ち、複数のデータ線177はダミー列線177aと177bの間に配置される。一般的画像内容を表示する場合には相当多数のトランスミッションゲート126によってデータランプ波電圧128の対応する各部分が対応する各データ線177に同時的に(並列に)印加されて、例えば或るデータ線177にデータランプ波電圧V DATA LINEが印加される。
【0032】
各行選択線118と各データ線177との各交差点または各交差路に付帯して寄生結合容量(キャパシタンス)CRCが存在する。寄生容量によってデータ線に供給された継続的ランプ波信号が行選択線に結合された結果として、行ノイズ信号ROW−NOISEが各行選択線上に発生する。
【0033】
ダミー列線177aは、容量CRCよりかなり(実質的に)大きい同様の寄生容量(キャパシタンス)CRDを有し、行選択線118に生じる行ノイズ信号ROW−NOISEを表すノイズ検出信号NOISE−SENSEを生成するのに用いられる。行ノイズ信号ROW−NOISEは容量CRDを介して列線177aに交流(A/C)結合される。容量CRDは行選択線118と列線177aとの間の線間容量である。但し、非選択(選択解除)状態にある各行選択線118中の行ノイズ信号ROW−NOISEは全て同様の振幅と波形とを有するものと仮定した。
【0034】
ノイズ検出信号NOISE−SENSEは、ノイズ消去増幅器202の入力端子201に結合される。ノイズ消去増幅器202は比較的高い利得の反転増幅器であって、この増幅器はノイズ検出信号NOISE−SENSEの各瞬間(時点)のレベルを反転してノイズ消去信号NOISE−CANCELを生成する。ノイズ消去信号NOISE−CANSELは、ダミー列線177bに結合される交流信号である。ノイズ消去信号NOISE−CANCELは、容量CRDを介して列線177bから行選択線118に容量結合される。ノイズ消去信号NOISE−CANCELは、ノイズ検出信号NOISE−SENSEと逆の位相になるので、各行選択線118の行ノイズ信号ROW−NOISEを大幅に減少させる働きをする。
【0035】
図6において容量CRDとして略示されている行選択線118とダミー列線177aおよび177bとの間の寄生容量結合を増大させて、充分な検出感度と動作の安定性を得ることが望ましい。そのために、各ダミー列線177aおよび177bの幅Wがデータ線177の幅よりもかなり(実質的に)大きくされている。例えば、ダミー列線177aと行選択線118との間の合計容量は、200pf−3000pfの範囲にすればよい。
【0036】
図7は図6のノイズ消去増幅器202の詳細を例示している。図1、図2、図3のa−dおよび図4乃至図7中の同様の符号および数字は同様の構成要素または機能を示す。図7のノイズ消去増幅器202は、単位利得非反転増幅器(演算増幅器OPAMP)202aを含んでいる。ノイズ検出信号NOISE−SENSEは抵抗R2と容量C2を含むレベルシフト回路とを介して増幅器202aの非反転入力端子IN+に結合される。P形金属酸化物半導体(PMOS)トランジスタMPおよびN形金属酸化物半導体(NMOS)トランジスタMNは、パルス信号PRECHGと相補パルス信号PRECHAG−INVとがトランジスタMPおよびMNの各ゲートに供給されたとき、容量C2の両端間に10Vの基準電圧REFを発生する。従って、例えば10Vの電圧がノイズ信号NOISE−SIGNALの瞬間電圧に加算されて、その加算電圧が端子IN+に生じる。トランジスタMPおよびMNは、オン状態に付勢されまたオフ状態に消勢されて、図6のランプ波電圧V DATA LINEのランプ波部分66が生じる前にランプ波電圧V DATA LINEの波形の時間T1の付近で容量C2を充電する。
【0037】
また、図7の基準電圧REFは、抵抗RxとキャパシタC4とで形成されるR−Cフィルタを介して高利得の反転増幅器(OPAMP)202bの非反転入力端子に結合されている。増幅器202aの出力信号OUTは、抵抗R3を介して増幅器202bの反転入力端子に結合される。帰還抵抗R4は、ノイズ消去信号NOISE−CANCELを生じる増幅器202bの出力端子から増幅器202bの反転入力端子に結合されている。帰還増幅器202bの交流電圧利得は、約2000に等しい。
【0038】
信号妨害の発生がないとき、例えば図6の時間T1において、端子201における電圧が0(ゼロ)である限り、キャパシタC2の両端間の電圧によって生じた直流レベルシフトにより増幅器202aから10Vの出力信号202cが発生する。増幅器202bの非反転入力端子にこの電圧10Vが生じる結果として、ノイズ消去信号NOISE−CANCELが生じる増幅器202bの出力端子の電圧が10Vに等しくなる。このように、図7のノイズ消去信号NOISE−CANCELの電圧範囲は、供給電圧VSの+22V付近の上限レベルを0V付近の下限レベルとを有する。ノイズ消去信号NOISE−CANCELは、通常は、+22Vと0Vとの間のほぼ中間範囲にバイアスされていて、都合の良いことに、これによってノイズ消去信号NOISE−CANCELの電圧の変動の振れの方向がノイズ検出信号NOISE−SENSEと逆の方向になる。
【0039】
【発明の効果】
先に説明したように、図6の端子201への入力電圧に変動が生じると、ノイズ消去信号NOISE−CANCELはノイズ検出信号NOISE−SENSEのレベルを大幅に減少させるように作用する。即ち、端子201における信号が或る振幅のノイズ検出信号NOISE−SENSEが生じるように変動した場合に、増幅器202bのノイズ消去信号NOISE−CANCELはノイズ検出信号NOISE−SENSEの振幅を大幅に減少させる傾向にある。増幅器202bの利得は高いのでそのノイズ低減作用は顕著である。列線177bから行選択線118への容量結合によって、各行選択線118中の行ノイズ信号ROW−NOISEが大幅に減少するという利点が得られる。また、図2のトランジスタ17の電流i17も減少するという利点が得られる。従って、トランジスタ17は大きなゲート−ソース間電圧によって駆動する必要がなくなる。よって、トランジスタ17は強いストレスを受けることがなくなる。その結果、トランジスタ17は強いストレスを受けた場合に比べて動作寿命が長くなる。
【図面の簡単な説明】
【図1】図1は、複数のカスケード接続段を含むシフトレジスタのブロック図を例示している。
【図2】図2は、本発明の特徴の実施態様である、図1のシフトレジスタに用いられるシフトレジスタ段の概略図を示している。
【図3】図3のa−dは、図2に例示されている段を用いた図1のシフトレジスタの各ノードに発生する出力信号と各クロック信号の相対的タイミングの関係を例示する波形図である。
【図4】図4は、本発明の特徴を具体化する。図2の回路に用いる閾値電圧ドリフト補償回路の概略図である。
【図5】図5は、図4の回路の動作を説明するためのグラフを例示している。
【図6】図6は、図2のシフトレジスタの出力段の電流を減少させるためのノイズ消去増幅器を有する液晶表示装置を例示している。
【図7】図7は、図6の回路中のノイズ消去増幅器の詳細を例示している。
【符号の説明】
16 プルアップトランジスタ
16′ アレー
16a ピクセル
17 プルダウントランジスタ
20 TFTトランジスタ
100 シフトレジスタ
118 行選択線
177a,177b ダミー列線
202 ノイズ消去増幅器
234 データランプ波発生器
C1,C3 クロック信号
CRC,CRD 容量
Claims (11)
- 位相シフトされた複数のクロック信号の源と、閾値電圧を示す信号を発生するセンサーと、複数の縦続接続段とから成るシフトレジスタであって、
上記縦続接続段のうちの一つである所定の段は、
上記クロック信号のうちの第1のクロック信号に応答して上記所定の段の出力に出力パルスを発生するプッシュプル増幅器の第1のトランジスタと、
上記第1のクロック信号に対して位相シフトされたクロック信号が生じるとき、上記縦続接続段のうちの第2段の出力に発生される出力パルスに応答して上記第1のトランジスタの制御電極に制御信号を発生する入力部であって、上記制御信号は上記第1のクロック信号の動作レベルが生じるとき、上記所定の段の上記出力パルスを発生するように上記第1のトランジスタを調整する上記入力部と、
上記所定の段の上記出力に結合され、上記出力を上記出力パルスの非動作レベルにクランプする上記プッシュプル増幅器の第2のトランジスタであって、上記第2のトランジスタの閾値電圧の変化を補償する態様の閾値電圧を示す信号に応答する上記第2のトランジスタとを含んでいる、上記シフトレジスタ。 - 上記閾値電圧を示す信号が上記複数の縦続接続段のそれぞれに共通に結合されている、請求項1に記載のシフトレジスタ。
- 上記プッシュプル増幅器が液晶ディスプレイの行セレクト・ラインに結合されている、請求項1に記載のシフトレジスタ。
- 上記閾値電圧を示す信号が上記第2のトランジスタの制御端子に結合されている、請求項1に記載のシフトレジスタ。
- 請求項1に記載のシフトレジスタであって、上記所定の段より下段の段の出力パルスに応答して上記閾値電圧を示す信号を上記第2のトランジスタに供給する第3のスイッチング・トランジスタを含んでいる上記シフトレジスタ。
- 上記閾値電圧を示す信号を変化させるような態様で上記第2のトランジスタの上記閾値電圧に追従して、閾値電圧が変動する第4のトランジスタを上記センサーが含んでいる、請求項1に記載のシフトレジスタ。
- 請求項6に記載のシフトレジスタであって、上記第4のトランジスタと直列に結合された非線形要素が上記第4のトランジスタの上記閾値電圧の変動に対して非線形に上記閾値電圧を示す信号を変化させる、上記シフトレジスタ。
- 上記第4のトランジスタにおいて発生される電圧に応答して、チャンネル変調を生じる第5のMOSトランジスタを上記非線形要素が含んでいる、請求項7に記載のシフトレジスタ。
- 上記第1のトランジスタが上記増幅器のプルアップ・トランジスタであり、上記第2のトランジスタが上記増幅器のプルダウン・トランジスタである、請求項1に記載のシフトレジスタ。
- 液晶ディスプレイ基板上に集積される、液晶ディスプレイのセレクト・ライン・シフトレジスタであって、動作電圧に起因する閾値のドリフトを相当に呈するトランジスタを含み、対応する閾値のドリフトを感知する感知手段と、感知された閾値ドリフトに応答して、上記トランジスタに加えられる制御電圧を自動的に変化させ、上記トランジスタの電流伝導パラメータを閾値ドリフトがあってもほぼ一定に保つ維持手段とから成る上記シフトレジスタ。
- 著しい閾値電圧のドリフトを生じ、該閾値電圧を超える電圧で駆動される、通常は導通しているプルダウン・トランジスタおよび通常は非導通であるプルアップ・トランジスタを使用してプッシュプル出力を有する改良されたシフトレジスタ段であって、上記プルダウン・トランジスタと同様な構造で、同様な環境内で動作する位置にあり、上記プルダウン・トランジスタに生じる閾値電圧の変化に追従する感知手段と、上記感知手段に応答して、上記プルダウン・トランジスタに生じる閾値電圧の変動にもかかわらずほぼ同じ電流を伝導するように上記トランジスタを調整するために変動する制御電圧を上記プルダウン・トランジスタに加える制御手段とから成る、上記改良されたシフトレジスタ段。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/399,014 US5701136A (en) | 1995-03-06 | 1995-03-06 | Liquid crystal display driver with threshold voltage drift compensation |
US399014 | 1995-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08263028A JPH08263028A (ja) | 1996-10-11 |
JP3863215B2 true JP3863215B2 (ja) | 2006-12-27 |
Family
ID=23577769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07306896A Expired - Fee Related JP3863215B2 (ja) | 1995-03-06 | 1996-03-05 | シフトレジスタ |
Country Status (9)
Country | Link |
---|---|
US (1) | US5701136A (ja) |
EP (1) | EP0731441B1 (ja) |
JP (1) | JP3863215B2 (ja) |
KR (1) | KR100391729B1 (ja) |
CN (1) | CN1145920C (ja) |
DE (1) | DE69625261T2 (ja) |
HK (1) | HK1001297A1 (ja) |
IN (1) | IN187503B (ja) |
TW (1) | TW349219B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8946719B2 (en) | 2008-06-12 | 2015-02-03 | Sharp Kabushiki Kaisha | TFT, shift register, scan signal line driving circuit, display device, and TFT trimming method |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919874B1 (en) | 1994-05-17 | 2005-07-19 | Thales Avionics Lcd S.A. | Shift register using M.I.S. transistors and supplementary column |
KR100380700B1 (ko) * | 1994-08-23 | 2003-07-22 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 디스플레이디바이스 |
JP3272209B2 (ja) * | 1995-09-07 | 2002-04-08 | アルプス電気株式会社 | Lcd駆動回路 |
WO1997012355A1 (en) * | 1995-09-25 | 1997-04-03 | Philips Electronics N.V. | Display device |
US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
GB2312773A (en) * | 1996-05-01 | 1997-11-05 | Sharp Kk | Active matrix display |
KR100235589B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
FR2764424B1 (fr) * | 1997-06-05 | 1999-07-09 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
KR100242244B1 (ko) * | 1997-08-09 | 2000-02-01 | 구본준 | 스캐닝 회로 |
JPH1186586A (ja) * | 1997-09-03 | 1999-03-30 | Furontetsuku:Kk | シフトレジスタ装置および表示装置 |
FR2772501B1 (fr) * | 1997-12-15 | 2000-01-21 | Thomson Lcd | Dispositif de commande matriciel |
JP3680601B2 (ja) * | 1998-05-14 | 2005-08-10 | カシオ計算機株式会社 | シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 |
US6046736A (en) | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
JP4181710B2 (ja) * | 1998-10-21 | 2008-11-19 | エルジー ディスプレイ カンパニー リミテッド | シフトレジスタ |
AU1770501A (en) * | 1999-11-23 | 2001-06-04 | General Instrument Corporation | Methods and apparatus for keystream generation |
JP4570718B2 (ja) * | 1999-12-28 | 2010-10-27 | ティーピーオー ホンコン ホールディング リミテッド | 液晶駆動回路装置 |
KR100698239B1 (ko) * | 2000-08-30 | 2007-03-21 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
JP3866070B2 (ja) | 2000-10-20 | 2007-01-10 | 株式会社 日立ディスプレイズ | 表示装置 |
JP4170354B2 (ja) * | 2000-11-22 | 2008-10-22 | 株式会社 日立ディスプレイズ | 表示装置 |
KR100370095B1 (ko) * | 2001-01-05 | 2003-02-05 | 엘지전자 주식회사 | 표시 소자의 액티브 매트릭스 방식의 구동 회로 |
JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
JP4439761B2 (ja) * | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
TW582005B (en) * | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
JP4310939B2 (ja) * | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
JP4301760B2 (ja) * | 2002-02-26 | 2009-07-22 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
JP4425547B2 (ja) | 2003-01-17 | 2010-03-03 | 株式会社半導体エネルギー研究所 | パルス出力回路、シフトレジスタ、および電子機器 |
KR100917009B1 (ko) * | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
TW583636B (en) * | 2003-03-11 | 2004-04-11 | Toppoly Optoelectronics Corp | Source follower capable of compensating the threshold voltage |
US7319452B2 (en) * | 2003-03-25 | 2008-01-15 | Samsung Electronics Co., Ltd. | Shift register and display device having the same |
CN100414592C (zh) * | 2003-04-01 | 2008-08-27 | 友达光电股份有限公司 | 有源矩阵式液晶显示器的驱动及数据电压信号调整方法 |
KR20040097503A (ko) * | 2003-05-12 | 2004-11-18 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
JP4522057B2 (ja) * | 2003-06-30 | 2010-08-11 | 三洋電機株式会社 | 表示装置 |
KR100497725B1 (ko) * | 2003-08-22 | 2005-06-23 | 삼성전자주식회사 | 디스플레이용 신호 처리 장치 및 그 방법 |
US7176877B2 (en) * | 2003-10-10 | 2007-02-13 | Nano-Proprietary, Inc. | High voltage pulse driver with capacitive coupling |
CN100385478C (zh) * | 2003-12-27 | 2008-04-30 | Lg.菲利浦Lcd株式会社 | 包括移位寄存器的驱动电路以及使用其的平板显示器件 |
KR100705628B1 (ko) * | 2003-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
US7289594B2 (en) | 2004-03-31 | 2007-10-30 | Lg.Philips Lcd Co., Ltd. | Shift registrer and driving method thereof |
GB2423876B (en) * | 2004-03-31 | 2008-05-21 | Lg Philips Lcd Co Ltd | Shift register and driving method thereof |
KR20050101618A (ko) * | 2004-04-19 | 2005-10-25 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 제조방법 |
KR101010509B1 (ko) * | 2004-05-31 | 2011-01-21 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 |
KR101054343B1 (ko) * | 2004-06-10 | 2011-08-04 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
GB0417132D0 (en) * | 2004-07-31 | 2004-09-01 | Koninkl Philips Electronics Nv | A shift register circuit |
CN101320754A (zh) | 2004-09-17 | 2008-12-10 | 日本电气株式会社 | 半导体器件 |
JP4617132B2 (ja) * | 2004-10-15 | 2011-01-19 | シャープ株式会社 | 液晶表示装置及び液晶表示装置における誤動作防止方法 |
KR101110133B1 (ko) * | 2004-12-28 | 2012-02-20 | 엘지디스플레이 주식회사 | 액정표시장치 게이트 구동용 쉬프트레지스터 |
KR101115730B1 (ko) * | 2005-03-31 | 2012-03-06 | 엘지디스플레이 주식회사 | 게이트 드라이버 및 이를 구비한 표시장치 |
KR101157240B1 (ko) * | 2005-04-11 | 2012-06-15 | 엘지디스플레이 주식회사 | 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치 |
KR101152129B1 (ko) * | 2005-06-23 | 2012-06-15 | 삼성전자주식회사 | 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치 |
KR101183431B1 (ko) * | 2005-06-23 | 2012-09-14 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
CN100397468C (zh) * | 2005-08-31 | 2008-06-25 | 友达光电股份有限公司 | 移位寄存电路 |
KR101212139B1 (ko) | 2005-09-30 | 2012-12-14 | 엘지디스플레이 주식회사 | 발광표시장치 |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
JP2006120308A (ja) * | 2005-10-28 | 2006-05-11 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
US7372300B2 (en) * | 2006-01-05 | 2008-05-13 | Mitsubishi Electric Corporation | Shift register and image display apparatus containing the same |
KR101154338B1 (ko) * | 2006-02-15 | 2012-06-13 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치 |
KR100786467B1 (ko) * | 2006-03-29 | 2007-12-17 | 삼성에스디아이 주식회사 | 주사구동회로 및 이를 이용한 유기발광표시장치 |
US8477121B2 (en) * | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
TWI354976B (en) * | 2006-04-19 | 2011-12-21 | Au Optronics Corp | Voltage level shifter |
TWI336064B (en) | 2006-06-29 | 2011-01-11 | Au Optronics Corp | Stressless shift register |
KR100796137B1 (ko) | 2006-09-12 | 2008-01-21 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 |
JP5116277B2 (ja) | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
TWI511116B (zh) * | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
TWI332645B (en) * | 2006-10-17 | 2010-11-01 | Au Optronics Corp | Driving circuit of liquid crystal display device |
CN100426067C (zh) * | 2006-11-14 | 2008-10-15 | 友达光电股份有限公司 | 液晶显示装置的驱动电路 |
US8477092B2 (en) * | 2006-12-01 | 2013-07-02 | Store Electronic Systems Sa | Low power active matrix display |
TWI341507B (en) * | 2006-12-29 | 2011-05-01 | Chimei Innolux Corp | Shift register and liquid crystal display device |
KR100856128B1 (ko) * | 2007-02-12 | 2008-09-03 | 삼성전자주식회사 | 고속 동작이 가능한 레벨 쉬프터 및 그 방법 |
TWI453711B (zh) * | 2007-03-21 | 2014-09-21 | Semiconductor Energy Lab | 顯示裝置 |
CN101359440B (zh) * | 2007-07-31 | 2013-02-06 | 奇美电子股份有限公司 | 改善阈值电压偏移的补偿电路及其方法 |
JP4779165B2 (ja) * | 2007-12-19 | 2011-09-28 | 奇美電子股▲ふん▼有限公司 | ゲートドライバ |
CN101849358A (zh) * | 2007-12-28 | 2010-09-29 | 夏普株式会社 | 半导体装置和显示装置 |
JP4970552B2 (ja) * | 2007-12-28 | 2012-07-11 | シャープ株式会社 | 補助容量配線駆動回路および表示装置 |
WO2009084280A1 (ja) * | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 表示駆動回路、表示装置及び表示駆動方法 |
CN101878592B (zh) * | 2007-12-28 | 2012-11-07 | 夏普株式会社 | 半导体装置和显示装置 |
WO2009104322A1 (ja) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | 表示装置および表示装置の駆動方法ならびに走査信号線駆動回路 |
US20100321372A1 (en) * | 2008-02-19 | 2010-12-23 | Akihisa Iwamoto | Display device and method for driving display |
US20110001732A1 (en) * | 2008-02-19 | 2011-01-06 | Hideki Morii | Shift register circuit, display device, and method for driving shift register circuit |
GB2459661A (en) * | 2008-04-29 | 2009-11-04 | Sharp Kk | A low power NMOS latch for an LCD scan pulse shift register |
TWI386904B (zh) * | 2008-05-12 | 2013-02-21 | Chimei Innolux Corp | 平面顯示器 |
US7786771B2 (en) * | 2008-05-27 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase lock loop (PLL) with gain control |
CN101978504A (zh) * | 2008-06-12 | 2011-02-16 | 夏普株式会社 | Tft、移位寄存器、扫描信号线驱动电路以及显示装置 |
US7804328B2 (en) * | 2008-06-23 | 2010-09-28 | Texas Instruments Incorporated | Source/emitter follower buffer driving a switching load and having improved linearity |
FR2934919B1 (fr) * | 2008-08-08 | 2012-08-17 | Thales Sa | Registre a decalage a transistors a effet de champ. |
JP5245678B2 (ja) * | 2008-09-24 | 2013-07-24 | カシオ計算機株式会社 | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 |
WO2010061657A1 (ja) * | 2008-11-28 | 2010-06-03 | シャープ株式会社 | 走査信号線駆動回路、シフトレジスタ、および表示装置 |
CN102224539B (zh) * | 2008-12-10 | 2013-10-23 | 夏普株式会社 | 扫描信号线驱动电路、移位寄存器和移位寄存器的驱动方法 |
TWI485687B (zh) | 2009-01-16 | 2015-05-21 | Semiconductor Energy Lab | 液晶顯示裝置及其電子裝置 |
TWI407443B (zh) * | 2009-03-05 | 2013-09-01 | Au Optronics Corp | 移位暫存器 |
US9373414B2 (en) | 2009-09-10 | 2016-06-21 | Beijing Boe Optoelectronics Technology Co., Ltd. | Shift register unit and gate drive device for liquid crystal display |
CN102024500B (zh) * | 2009-09-10 | 2013-03-27 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
KR101292046B1 (ko) | 2009-12-29 | 2013-08-01 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
CN101777386B (zh) * | 2010-01-06 | 2013-04-24 | 友达光电股份有限公司 | 移位寄存器电路 |
KR101389120B1 (ko) * | 2010-03-02 | 2014-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 펄스 신호 출력 회로 및 시프트 레지스터 |
JP5429815B2 (ja) * | 2010-04-05 | 2014-02-26 | 株式会社ジャパンディスプレイ | シフトレジスタ回路 |
JP5420072B2 (ja) * | 2010-05-24 | 2014-02-19 | シャープ株式会社 | シフトレジスタ |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI761910B (zh) * | 2011-08-29 | 2022-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
CN103208246A (zh) * | 2012-01-11 | 2013-07-17 | 瀚宇彩晶股份有限公司 | 移位暂存器及其方法 |
US8917119B2 (en) | 2012-03-12 | 2014-12-23 | Samsung Electronics Co., Ltd. | Output driving circuit capable of decreasing noise, and semiconductor memory device including the same |
US8995607B2 (en) * | 2012-05-31 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Pulse signal output circuit and shift register |
CN103268757B (zh) * | 2012-06-29 | 2016-05-04 | 上海天马微电子有限公司 | 一种液晶显示面板的栅极驱动模组及液晶显示面板 |
US9171842B2 (en) | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
KR20140020484A (ko) * | 2012-08-08 | 2014-02-19 | 삼성디스플레이 주식회사 | 주사 구동 장치 및 그 구동 방법 |
KR101966381B1 (ko) | 2012-09-28 | 2019-04-05 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 평판표시장치 |
TWI490845B (zh) * | 2013-02-08 | 2015-07-01 | E Ink Holdings Inc | 顯示面板 |
KR102020810B1 (ko) * | 2013-04-10 | 2019-11-04 | 엘지디스플레이 주식회사 | 표시장치 |
CN104112433B (zh) * | 2013-04-22 | 2016-06-29 | 华为技术有限公司 | 一种图像补偿方法及装置 |
TWI654614B (zh) | 2013-07-10 | 2019-03-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
CN103500561B (zh) * | 2013-10-12 | 2015-06-17 | 昆山龙腾光电有限公司 | 一种栅极驱动电路 |
CN105096792B (zh) * | 2014-05-12 | 2017-10-31 | 北京大学深圳研究生院 | 自适应电压源、移位寄存器及其单元和一种显示器 |
CN105528986B (zh) * | 2016-02-03 | 2018-06-01 | 京东方科技集团股份有限公司 | 去噪方法、去噪装置、栅极驱动电路和显示装置 |
CN110459191B (zh) | 2019-08-26 | 2021-11-16 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
CN114667555A (zh) * | 2020-04-24 | 2022-06-24 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备 |
CN111540327B (zh) * | 2020-05-21 | 2021-12-03 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2693238B2 (ja) * | 1989-07-28 | 1997-12-24 | シャープ株式会社 | 表示装置の駆動方法 |
US5029982A (en) * | 1989-09-11 | 1991-07-09 | Tandy Corporation | LCD contrast adjustment system |
US5055709A (en) * | 1990-04-30 | 1991-10-08 | Motorola, Inc. | DCFL latch having a shared load |
JPH0468714A (ja) * | 1990-07-04 | 1992-03-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH0481886A (ja) * | 1990-07-25 | 1992-03-16 | Hitachi Ltd | 極性反転回路及びそれを含む液晶表示装置 |
US5055720A (en) * | 1990-08-31 | 1991-10-08 | Simtek Corporation | Current mirror sense amplifier with reduced current consumption and enhanced output signal |
US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
GB9115402D0 (en) * | 1991-07-17 | 1991-09-04 | Philips Electronic Associated | Matrix display device and its method of operation |
JPH05241535A (ja) * | 1992-03-02 | 1993-09-21 | Sony Corp | シフトレジスタ |
JPH06242749A (ja) * | 1993-02-17 | 1994-09-02 | Casio Comput Co Ltd | 液晶駆動装置 |
DE4307177C2 (de) * | 1993-03-08 | 1996-02-08 | Lueder Ernst | Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
JPH06347753A (ja) * | 1993-04-30 | 1994-12-22 | Prime View Hk Ltd | アモルファス・シリコン薄膜トランジスタ装置の閾値電圧を回復するための方法と装置 |
JPH075846A (ja) * | 1993-06-14 | 1995-01-10 | Hitachi Ltd | 液晶表示装置 |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
US5434899A (en) * | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
-
1995
- 1995-03-06 US US08/399,014 patent/US5701136A/en not_active Expired - Lifetime
-
1996
- 1996-02-19 IN IN302CA1996 patent/IN187503B/en unknown
- 1996-02-26 DE DE69625261T patent/DE69625261T2/de not_active Expired - Lifetime
- 1996-02-26 EP EP96400400A patent/EP0731441B1/en not_active Expired - Lifetime
- 1996-02-27 TW TW085102200A patent/TW349219B/zh not_active IP Right Cessation
- 1996-03-05 JP JP07306896A patent/JP3863215B2/ja not_active Expired - Fee Related
- 1996-03-05 CN CNB961017961A patent/CN1145920C/zh not_active Expired - Fee Related
- 1996-03-06 KR KR1019960006288A patent/KR100391729B1/ko not_active IP Right Cessation
-
1998
- 1998-01-07 HK HK98100132A patent/HK1001297A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8946719B2 (en) | 2008-06-12 | 2015-02-03 | Sharp Kabushiki Kaisha | TFT, shift register, scan signal line driving circuit, display device, and TFT trimming method |
Also Published As
Publication number | Publication date |
---|---|
DE69625261T2 (de) | 2003-09-04 |
HK1001297A1 (en) | 1998-06-12 |
KR960035419A (ko) | 1996-10-24 |
DE69625261D1 (de) | 2003-01-23 |
US5701136A (en) | 1997-12-23 |
TW349219B (en) | 1999-01-01 |
EP0731441A2 (en) | 1996-09-11 |
CN1157450A (zh) | 1997-08-20 |
JPH08263028A (ja) | 1996-10-11 |
IN187503B (ja) | 2002-05-11 |
EP0731441A3 (ja) | 1996-10-02 |
CN1145920C (zh) | 2004-04-14 |
EP0731441B1 (en) | 2002-12-11 |
KR100391729B1 (ko) | 2003-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863215B2 (ja) | シフトレジスタ | |
JPH08263027A (ja) | シフトレジスタ | |
US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
JP3289126B2 (ja) | ビデオ表示装置 | |
JP4001948B2 (ja) | ビデオ表示装置 | |
US5831605A (en) | Liquid crystal display device with stabilized common potential | |
US7358946B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
US6496175B1 (en) | Output circuit | |
EP0807918A1 (en) | Active matrix display | |
KR100346001B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP5078223B2 (ja) | 有機el画素回路 | |
JPH06224710A (ja) | 差動比較器回路 | |
JP4412027B2 (ja) | 増幅回路及び表示装置 | |
US6731265B1 (en) | Display apparatus and method for driving the same | |
KR100608743B1 (ko) | 액정 디스플레이의 구동 장치 | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
KR100206584B1 (ko) | 데이타 신호 지연을 보상하기 위한 게이트 온 전압 발생회로 | |
JPH0990917A (ja) | データ・ライン駆動回路 | |
KR100495798B1 (ko) | 액정표시장치및킥백전압보상회로 | |
JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 | |
KR100597312B1 (ko) | 액정표시장치용 저전력 소스 드라이버 | |
JPH086654A (ja) | 定電圧回路およびそれを用いた液晶駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |