JP3289126B2 - ビデオ表示装置 - Google Patents
ビデオ表示装置Info
- Publication number
- JP3289126B2 JP3289126B2 JP07306496A JP7306496A JP3289126B2 JP 3289126 B2 JP3289126 B2 JP 3289126B2 JP 07306496 A JP07306496 A JP 07306496A JP 7306496 A JP7306496 A JP 7306496A JP 3289126 B2 JP3289126 B2 JP 3289126B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- signal
- line
- display device
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、一般的には表示
装置用駆動回路に関し、特に、例えば液晶表示装置（Ｌ
ＣＤ）のような表示装置におけるマトリックス状に配列
されたピクセルに明るさの信号を供給するシステムに関
する。
装置用駆動回路に関し、特に、例えば液晶表示装置（Ｌ
ＣＤ）のような表示装置におけるマトリックス状に配列
されたピクセルに明るさの信号を供給するシステムに関
する。
【０００２】
【従来の技術】液晶表示装置のような表示装置は、水平
方向の行と垂直方向の列とに配列されたピクセルのマト
リックスで構成されている。表示されるビデオ情報が、
明るさ（グレースケール）の信号として、ピクセルの各
列にそれぞれ関連するデータ線に供給される。ピクセル
の各行は、行選択線に供給される信号によって順次走査
される。明るさの信号が各列に対応するデータ線を介し
てそれぞれの列に供給され、付勢された行選択線に関係
付けられたピクセルのキャパシタンス（容量）が、その
明るさの信号のレベルに応じた種々の明るさのレベルに
充電される。
方向の行と垂直方向の列とに配列されたピクセルのマト
リックスで構成されている。表示されるビデオ情報が、
明るさ（グレースケール）の信号として、ピクセルの各
列にそれぞれ関連するデータ線に供給される。ピクセル
の各行は、行選択線に供給される信号によって順次走査
される。明るさの信号が各列に対応するデータ線を介し
てそれぞれの列に供給され、付勢された行選択線に関係
付けられたピクセルのキャパシタンス（容量）が、その
明るさの信号のレベルに応じた種々の明るさのレベルに
充電される。
【０００３】アモルファスシリコンは低い温度で形成す
ることができるので、アモルファスシリコン半導体技術
は液晶表示装置を製造するための好ましい技術として用
いられるようになった。即ち、形成温度が低いと、標準
的で容易に入手可能な安価な基板材料を使用することが
できる。従って、液晶表示装置を製作する上でアモルフ
ァスシリコンの形成温度が低いことは重要な利点であ
る。しかし、集積化された周辺ピクセル駆動器にアモル
ファスシリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）
を用いると、その移動度が低いこと、その閾電圧がドリ
フト（変動）すること、およびＮ形金属酸化物半導体
（Ｎ−ＭＯＳ）エンハンスメント形トランジスタだけが
利用できることのために、かえって全体の設計が困難に
なる。
ることができるので、アモルファスシリコン半導体技術
は液晶表示装置を製造するための好ましい技術として用
いられるようになった。即ち、形成温度が低いと、標準
的で容易に入手可能な安価な基板材料を使用することが
できる。従って、液晶表示装置を製作する上でアモルフ
ァスシリコンの形成温度が低いことは重要な利点であ
る。しかし、集積化された周辺ピクセル駆動器にアモル
ファスシリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）
を用いると、その移動度が低いこと、その閾電圧がドリ
フト（変動）すること、およびＮ形金属酸化物半導体
（Ｎ−ＭＯＳ）エンハンスメント形トランジスタだけが
利用できることのために、かえって全体の設計が困難に
なる。
【０００４】能動形マトリックス表示装置において、各
ピクセルの素子はピクセルにビデオ信号を供給するスイ
ッチング装置を含んでいる。一般に、そのスイッチング
装置としてはＴＦＴ（薄膜トランジスタ）が用いられ、
このＴＦＴが固体回路から明るさの情報を受取る。ＴＦ
Ｔと固体回路とは、固体装置（デバイス）で構成される
ので、アモルファスシリコンまたは多結晶シリコンのい
ずれかの技術を用いてこのＴＦＴと駆動回路とを同時に
製造することが好ましい。プラス氏(Plus)他の米国特許
第5,170,155 号「表示装置に明るさの信号を供給するシ
ステムおよびそのための比較器(System for Applying B
rightness Signals To A Display And Comparator Ther
efore)」には、液晶表示装置のデータ線またはデータ列
駆動器の一例が記載されている。
ピクセルの素子はピクセルにビデオ信号を供給するスイ
ッチング装置を含んでいる。一般に、そのスイッチング
装置としてはＴＦＴ（薄膜トランジスタ）が用いられ、
このＴＦＴが固体回路から明るさの情報を受取る。ＴＦ
Ｔと固体回路とは、固体装置（デバイス）で構成される
ので、アモルファスシリコンまたは多結晶シリコンのい
ずれかの技術を用いてこのＴＦＴと駆動回路とを同時に
製造することが好ましい。プラス氏(Plus)他の米国特許
第5,170,155 号「表示装置に明るさの信号を供給するシ
ステムおよびそのための比較器(System for Applying B
rightness Signals To A Display And Comparator Ther
efore)」には、液晶表示装置のデータ線またはデータ列
駆動器の一例が記載されている。
【０００５】列データ線と行選択線との間に寄生(paras
itic) 容量結合が存在するため、列データ線に供給され
るデータランプ波電圧が、各行選択線に容量結合され、
行選択線に寄生妨害信号（ノイズ信号）を生じさせる。
このため、行選択線中にそのような寄生信号が生じるの
を阻止して、誤った行選択が行われるのを防止すること
が望ましい。
itic) 容量結合が存在するため、列データ線に供給され
るデータランプ波電圧が、各行選択線に容量結合され、
行選択線に寄生妨害信号（ノイズ信号）を生じさせる。
このため、行選択線中にそのような寄生信号が生じるの
を阻止して、誤った行選択が行われるのを防止すること
が望ましい。
【０００６】また、選択線駆動回路は、液晶セルと共通
の同じ基板上に直接かつ液晶セルと同時に形成すること
が望ましい。行選択線を駆動する公知の走査レジスタま
たはシフトレジスタであって、液晶表示装置と共に集積
化できるレジスタの一例が、米国特許第5,222,082 号に
記載されている。そのレジスタの出力部は、ＴＦＴで形
成できるプッシュプル増幅器として構成されている。或
る行が選択された後に選択解除(deselect)されると、こ
のプッシュプル増幅器のプルダウンＴＦＴがオン状態に
なり、選択解除された行の行線導体の端子に適当なイン
ピーダンスを供給する。こうして、前述の寄生信号は分
路(shunt) され、またこの行線導体に高いレベルの寄生
信号が生じることは防止される。
の同じ基板上に直接かつ液晶セルと同時に形成すること
が望ましい。行選択線を駆動する公知の走査レジスタま
たはシフトレジスタであって、液晶表示装置と共に集積
化できるレジスタの一例が、米国特許第5,222,082 号に
記載されている。そのレジスタの出力部は、ＴＦＴで形
成できるプッシュプル増幅器として構成されている。或
る行が選択された後に選択解除(deselect)されると、こ
のプッシュプル増幅器のプルダウンＴＦＴがオン状態に
なり、選択解除された行の行線導体の端子に適当なイン
ピーダンスを供給する。こうして、前述の寄生信号は分
路(shunt) され、またこの行線導体に高いレベルの寄生
信号が生じることは防止される。
【０００７】各行線導体は更新サイクルまたはフレーム
期間の大部分の時間において非選択（選択解除）状態に
される。従って、プルダウンＴＦＴが、上記の大部分の
期間導通状態となり、過剰なストレスを受けやすくな
る。
期間の大部分の時間において非選択（選択解除）状態に
される。従って、プルダウンＴＦＴが、上記の大部分の
期間導通状態となり、過剰なストレスを受けやすくな
る。
【０００８】プルダウンＴＦＴの閾電圧ドリフトを減少
させるためには、プルダウンＴＦＴを高いレベルで駆動
することを回避することが望ましい。従って、プルダウ
ンＴＦＴが導通させる電流のレベルを減少させることが
望ましい。ノイズ信号を減じると、プルダウンＴＦＴが
導通させる電流が減少するという利点が得られる。従っ
て、プルダウンＴＦＴが回路中であまり重大な問題とは
ならなくなる。
させるためには、プルダウンＴＦＴを高いレベルで駆動
することを回避することが望ましい。従って、プルダウ
ンＴＦＴが導通させる電流のレベルを減少させることが
望ましい。ノイズ信号を減じると、プルダウンＴＦＴが
導通させる電流が減少するという利点が得られる。従っ
て、プルダウンＴＦＴが回路中であまり重大な問題とは
ならなくなる。
【０００９】
【発明が解決しようとする課題】寄生容量結合によって
行選択線に生じる妨害信号を低減することである。
行選択線に生じる妨害信号を低減することである。
【００１０】
【課題を解決するための手段】本発明の特徴を構成する
ビデオ表示装置は、表示装置のアレー中の複数の行と複
数の列として配列されているピクセルにビデオ信号を供
給するものである。そのビデオ表示装置は、複数の行選
択線に行選択信号を順次連続的に供給する複数の行選択
線駆動器を含んでいる。また、複数のデータ線駆動器が
あって、その複数のデータ線駆動器は複数の列に関係付
けられた複数のデータ線にビデオ信号を供給する。さら
に、増幅器があって、その増幅器はアレーの対応する線
に生じる妨害信号に応答して増幅された出力信号を生成
する。その出力信号は、妨害信号を表すもので、アレー
中の追加線を介して妨害信号を生じる線に負帰還形式で
結合されて、その妨害信号を大幅に（実質的に）減少さ
せる。
ビデオ表示装置は、表示装置のアレー中の複数の行と複
数の列として配列されているピクセルにビデオ信号を供
給するものである。そのビデオ表示装置は、複数の行選
択線に行選択信号を順次連続的に供給する複数の行選択
線駆動器を含んでいる。また、複数のデータ線駆動器が
あって、その複数のデータ線駆動器は複数の列に関係付
けられた複数のデータ線にビデオ信号を供給する。さら
に、増幅器があって、その増幅器はアレーの対応する線
に生じる妨害信号に応答して増幅された出力信号を生成
する。その出力信号は、妨害信号を表すもので、アレー
中の追加線を介して妨害信号を生じる線に負帰還形式で
結合されて、その妨害信号を大幅に（実質的に）減少さ
せる。
【００１１】また、本発明と同様のノイズ消去(noise c
ancellation)回路構成は、液晶表示装置以外の、例えば
プラズマ放電表示装置のような、ピクセルをアドレスす
るマトリックスを用いた表示装置にも適用できるという
利点がある。
ancellation)回路構成は、液晶表示装置以外の、例えば
プラズマ放電表示装置のような、ピクセルをアドレスす
るマトリックスを用いた表示装置にも適用できるという
利点がある。
【００１２】
【発明の実施の形態】図２は、図１のシフトレジスタ
（ＳＲ）１００の中の段ｎを例示している。図１のシフ
トレジスタ１００は、図１に図示されていない液晶表示
装置のマトリックスの行選択線１１８を駆動する。シフ
トレジスタ１００において、段ｎ−１、ｎ、ｎ＋１およ
びｎ＋２はカスケード（縦続）接続形態で互いに結合さ
れている。或る段の出力信号は、カスケード接続のチェ
ーン（ｃｈａｉｎ）における直ぐ次の段の入力に結合さ
れる。例えば、シフトレジスタ１００のチェーン中の先
行する段ｎ−１の出力パルスＯＵＴｎ−１は、図２の段
ｎの入力端子１２に結合される。図１には４つの段ｎ−
１、ｎ、ｎ＋１およびｎ＋２だけが例示されている。し
かし、シフトレジスタ１００のチェーンにおける実際の
段の総数ｍはかなり大きい。シフトレジスタ１００は、
“歩進式の”シフトレジスタ（ウオーキング・ワン（ｗ
ａｌｋｉｎｇ ｏｎｅ）・シフトレジスタ）といわれ
る。これは、ビデオフレーム期間にシフトレジスタ１０
０中で真（ＴＲＵＥ）の状態が順次（ある段から次の段
へと）伝わって行くのでそのようにいわれる。
（ＳＲ）１００の中の段ｎを例示している。図１のシフ
トレジスタ１００は、図１に図示されていない液晶表示
装置のマトリックスの行選択線１１８を駆動する。シフ
トレジスタ１００において、段ｎ−１、ｎ、ｎ＋１およ
びｎ＋２はカスケード（縦続）接続形態で互いに結合さ
れている。或る段の出力信号は、カスケード接続のチェ
ーン（ｃｈａｉｎ）における直ぐ次の段の入力に結合さ
れる。例えば、シフトレジスタ１００のチェーン中の先
行する段ｎ−１の出力パルスＯＵＴｎ−１は、図２の段
ｎの入力端子１２に結合される。図１には４つの段ｎ−
１、ｎ、ｎ＋１およびｎ＋２だけが例示されている。し
かし、シフトレジスタ１００のチェーンにおける実際の
段の総数ｍはかなり大きい。シフトレジスタ１００は、
“歩進式の”シフトレジスタ（ウオーキング・ワン（ｗ
ａｌｋｉｎｇ ｏｎｅ）・シフトレジスタ）といわれ
る。これは、ビデオフレーム期間にシフトレジスタ１０
０中で真（ＴＲＵＥ）の状態が順次（ある段から次の段
へと）伝わって行くのでそのようにいわれる。
【００１３】図１のクロック発生器１０１は、図３の
ｄ、ｃおよびｂにそれぞれ示されている波形を有する３
相クロック信号（クロック信号Ｃ１、Ｃ２およびＣ３）
を発生する。クロック信号Ｃ３のパルスが図１の段ｎ−
１に供給されたときに、図３のａの出力パルス信号ＯＵ
Ｔｎ−１が発生される。図１、図２および図３のａ〜ｄ
における同様の符号または番号は、同様の回路素子また
は機能を示している。
ｄ、ｃおよびｂにそれぞれ示されている波形を有する３
相クロック信号（クロック信号Ｃ１、Ｃ２およびＣ３）
を発生する。クロック信号Ｃ３のパルスが図１の段ｎ−
１に供給されたときに、図３のａの出力パルス信号ＯＵ
Ｔｎ−１が発生される。図１、図２および図３のａ〜ｄ
における同様の符号または番号は、同様の回路素子また
は機能を示している。
【００１４】図１の出力パルス信号ＯＵＴｎ−１は図２
の段ｎの入力端子１２に生じる。高レベル（ＨＩＧＨレ
ベル）の出力パルス信号ＯＵＴｎ−１が、スイッチとし
て動作する図２のトランジスタ１８を介して端子１８ａ
に結合され、制御信号Ｐ１を生じさせる。クロック信号
Ｃ１が発生する直ぐ前の期間において、キャパシタ３１
を介して端子１８ａに供給されるクロック信号Ｃ３によ
るブートストラップ（昇圧）動作を用いて、端子１８ａ
の制御信号Ｐ１はより高い電位に昇圧（ブースト）され
る。段ｎの入力端子１２に結合される段ｎ−１の出力パ
ルス信号ＯＵＴｎ−１は、トランジスタ２１のゲート電
極にも結合される。トランジスタ２１のドレイン電極
は、端子２１ａを介してトランジスタ１９のゲート電極
とプルダウントランジスタ１７のゲート電極とに結合さ
れる。その結果、両トランジスタ１９および１７は非導
通状態になる。
の段ｎの入力端子１２に生じる。高レベル（ＨＩＧＨレ
ベル）の出力パルス信号ＯＵＴｎ−１が、スイッチとし
て動作する図２のトランジスタ１８を介して端子１８ａ
に結合され、制御信号Ｐ１を生じさせる。クロック信号
Ｃ１が発生する直ぐ前の期間において、キャパシタ３１
を介して端子１８ａに供給されるクロック信号Ｃ３によ
るブートストラップ（昇圧）動作を用いて、端子１８ａ
の制御信号Ｐ１はより高い電位に昇圧（ブースト）され
る。段ｎの入力端子１２に結合される段ｎ−１の出力パ
ルス信号ＯＵＴｎ−１は、トランジスタ２１のゲート電
極にも結合される。トランジスタ２１のドレイン電極
は、端子２１ａを介してトランジスタ１９のゲート電極
とプルダウントランジスタ１７のゲート電極とに結合さ
れる。その結果、両トランジスタ１９および１７は非導
通状態になる。
【００１５】制御信号Ｐ１の高レベルが、素子としては
図示されていない電極間容量（破線で示されているキャ
パシタＣＰ）とキャパシタ３０とにおいて一時的に蓄積
（保持）される。出力トランジスタ１６のゲートに生じ
る制御信号Ｐ１は、出力トランジスタ１６を導通状態と
なるように制御する(condition) 。図３のｄのクロック
信号Ｃ１は、端子１８ａが高レベルのときに、トランジ
スタ１６を介して出力端子１３に結合される。電極間寄
生容量ＣＰはクロック信号Ｃ１によって端子１８ａの電
位をブートストラップする傾向にあり、トランジスタ１
６に余分な駆動を与える。その結果、出力パルス信号Ｏ
ＵＴｎがシフトレジスタ段ｎの出力端子１３に生じるこ
とになる。この期間の間、プルダウントランジスタ１７
は、トランジスタ２１の動作によって非導通状態にさ
れ、出力パルス信号ＯＵＴｎに何の影響も与えない。
図示されていない電極間容量（破線で示されているキャ
パシタＣＰ）とキャパシタ３０とにおいて一時的に蓄積
（保持）される。出力トランジスタ１６のゲートに生じ
る制御信号Ｐ１は、出力トランジスタ１６を導通状態と
なるように制御する(condition) 。図３のｄのクロック
信号Ｃ１は、端子１８ａが高レベルのときに、トランジ
スタ１６を介して出力端子１３に結合される。電極間寄
生容量ＣＰはクロック信号Ｃ１によって端子１８ａの電
位をブートストラップする傾向にあり、トランジスタ１
６に余分な駆動を与える。その結果、出力パルス信号Ｏ
ＵＴｎがシフトレジスタ段ｎの出力端子１３に生じるこ
とになる。この期間の間、プルダウントランジスタ１７
は、トランジスタ２１の動作によって非導通状態にさ
れ、出力パルス信号ＯＵＴｎに何の影響も与えない。
【００１６】段ｎの出力パルス信号ＯＵＴｎは図１にお
ける次段ｎ＋１の入力端子に供給される。段ｎ＋１は、
段ｎにおけるクロック信号Ｃ１の代わりにクロック信号
Ｃ２を用いること以外は段ｎと同様に動作して、その対
応する各トランジスタをオン状態に付勢する。クロック
信号Ｃ１が非活動状態の低レベルになっても、トランジ
スタ１６は、制御信号Ｐ１が低レベルになるまではオン
状態を維持する。段ｎの出力パルス信号ＯＵＴｎは、ク
ロック信号Ｃ１が低レベルになると、トランジスタ１６
を通して放電が生じるため低レベルになる。
ける次段ｎ＋１の入力端子に供給される。段ｎ＋１は、
段ｎにおけるクロック信号Ｃ１の代わりにクロック信号
Ｃ２を用いること以外は段ｎと同様に動作して、その対
応する各トランジスタをオン状態に付勢する。クロック
信号Ｃ１が非活動状態の低レベルになっても、トランジ
スタ１６は、制御信号Ｐ１が低レベルになるまではオン
状態を維持する。段ｎの出力パルス信号ＯＵＴｎは、ク
ロック信号Ｃ１が低レベルになると、トランジスタ１６
を通して放電が生じるため低レベルになる。
【００１７】トランジスタ２５は、そのドレイン−ソー
ス導通路（パス）を端子１８ａと基準電位ＶＳＳＩとの
間に結合させる。この基準電位ＶＳＳＩは、トランジス
タ２５が導通状態になったとき、プルアップトランジス
タ１６をオフ状態にするのに充分な低い電位である。段
ｎのトランジスタ２５のゲートは、図１のカスケード接
続のチェーン中の次の段ｎ＋２の出力端子に結合されて
おり、出力パルス信号ＯＵＴｎ＋２によって制御され
る。
ス導通路（パス）を端子１８ａと基準電位ＶＳＳＩとの
間に結合させる。この基準電位ＶＳＳＩは、トランジス
タ２５が導通状態になったとき、プルアップトランジス
タ１６をオフ状態にするのに充分な低い電位である。段
ｎのトランジスタ２５のゲートは、図１のカスケード接
続のチェーン中の次の段ｎ＋２の出力端子に結合されて
おり、出力パルス信号ＯＵＴｎ＋２によって制御され
る。
【００１８】出力パルス信号ＯＵＴｎ＋２は図３のｂの
クロック信号Ｃ３と同時に発生する。出力パルス信号Ｏ
ＵＴｎ＋２によって、図２のトランジスタ２５は端子１
８ａにおいて前述の電極間容量ＣＰを放電させる。トラ
ンジスタ２５は、クロック信号Ｃ１の次のパルスが発生
しても、トランジスタ１６が別のパルス信号ＯＵＴｎを
発生するのを阻止するようなレベルに、端子１８ａの信
号レベルをクランプする。
クロック信号Ｃ３と同時に発生する。出力パルス信号Ｏ
ＵＴｎ＋２によって、図２のトランジスタ２５は端子１
８ａにおいて前述の電極間容量ＣＰを放電させる。トラ
ンジスタ２５は、クロック信号Ｃ１の次のパルスが発生
しても、トランジスタ１６が別のパルス信号ＯＵＴｎを
発生するのを阻止するようなレベルに、端子１８ａの信
号レベルをクランプする。
【００１９】また、出力パルス信号ＯＵＴｎ＋２はトラ
ンジスタ２０のゲートにも結合されてトランジスタ２０
をオン状態に付勢する。本発明の別の特徴の実施態様と
して、トランジスタ２０は、電圧ＶＤＤを端子２１ａに
印加してトランジスタ１７および１９をオン状態にす
る。出力パルス信号ＯＵＴｎ＋２の後は、トランジスタ
２０がオフ状態にされる。しかし、トランジスタ１７お
よび１９の両ゲートに結合されているキャパシタ３２
は、トランジスタ２０のこの動作により電荷を蓄積す
る。キャパシタ３２に蓄積されたこの電荷は、次の走査
周期（サイクル）までトランジスタ１７および１９を導
通状態に維持する。次の走査周期が来たとき、端子１２
の信号はトランジスタ２１をオン状態にし、それにより
トランジスタ１７および１９をオフ状態にする。また、
キャパシタ３２は端子１２の信号のノイズを濾波する。
ンジスタ２０のゲートにも結合されてトランジスタ２０
をオン状態に付勢する。本発明の別の特徴の実施態様と
して、トランジスタ２０は、電圧ＶＤＤを端子２１ａに
印加してトランジスタ１７および１９をオン状態にす
る。出力パルス信号ＯＵＴｎ＋２の後は、トランジスタ
２０がオフ状態にされる。しかし、トランジスタ１７お
よび１９の両ゲートに結合されているキャパシタ３２
は、トランジスタ２０のこの動作により電荷を蓄積す
る。キャパシタ３２に蓄積されたこの電荷は、次の走査
周期（サイクル）までトランジスタ１７および１９を導
通状態に維持する。次の走査周期が来たとき、端子１２
の信号はトランジスタ２１をオン状態にし、それにより
トランジスタ１７および１９をオフ状態にする。また、
キャパシタ３２は端子１２の信号のノイズを濾波する。
【００２０】トランジスタ１７が導通状態にある限り、
トランジスタ１７はプルダウントランジスタとして動作
して適当なインピーダンスを端子１３に供給する。従っ
て、トランジスタ１７は電流ｉ１７のシンク（負荷）と
して働く。トランジスタ１７のドレイン−ソース間のイ
ンピーダンスは、都合の良いことに、行選択線の上の高
レベルを放電する程度に充分低く、さらに、液晶表示装
置のマトリックスの列線から行選択線に結合されるいか
なる寄生電流が生じてもその寄生電流を受入れる（シン
クする）程度に充分低い。仮に寄生電流がトランジスタ
１７によって消費されないとすれば、寄生電流はその次
のレジスタ段中に誤った選択をさせる程度の充分高いレ
ベルに達する電位を生じさせることになる。従って、ト
ランジスタ１７の閾電圧が動作寿命期間に高いレベルま
で増加することがないとすれば、そのような誤った行選
択は阻止できる。都合の良いことに、トランジスタ１９
が導通状態になると、クロック信号Ｃ１およびＣ３が発
生してもトランジスタ１６がオン状態になるのを阻止で
きる。
トランジスタ１７はプルダウントランジスタとして動作
して適当なインピーダンスを端子１３に供給する。従っ
て、トランジスタ１７は電流ｉ１７のシンク（負荷）と
して働く。トランジスタ１７のドレイン−ソース間のイ
ンピーダンスは、都合の良いことに、行選択線の上の高
レベルを放電する程度に充分低く、さらに、液晶表示装
置のマトリックスの列線から行選択線に結合されるいか
なる寄生電流が生じてもその寄生電流を受入れる（シン
クする）程度に充分低い。仮に寄生電流がトランジスタ
１７によって消費されないとすれば、寄生電流はその次
のレジスタ段中に誤った選択をさせる程度の充分高いレ
ベルに達する電位を生じさせることになる。従って、ト
ランジスタ１７の閾電圧が動作寿命期間に高いレベルま
で増加することがないとすれば、そのような誤った行選
択は阻止できる。都合の良いことに、トランジスタ１９
が導通状態になると、クロック信号Ｃ１およびＣ３が発
生してもトランジスタ１６がオン状態になるのを阻止で
きる。
【００２１】図１のシフトレジスタ１００の各出力端子
のパルス、例えば出力パルス信号ＯＵＴｎ＋２のパルス
は、約１６．６ミリ秒（ｍｓ）の垂直走査期間に１回だ
け発生する。従って、都合の良いことに、図２における
段ｎのトランジスタ１８、１６、２０および２５は、い
ったんオン状態に切り換えられても各垂直走査期間にそ
の１クロック期間（周期）より長い期間にわたって導通
状態を維持するようにバイアスされることはない。一
方、トランジスタ１７および１９は、垂直走査期間のほ
とんどの期間において連続的な導通状態を維持するよう
にバイアスされている。よって、連続的導通状態による
トランジスタ１７および１９中のストレスを減少させる
ために、トランジスタ１７および１９に印加される電位
を低下させ、その電位の低下によってトランジスタ１７
および１９の閾電圧を増加させて両トランジスタの電流
の吸い込み量を減少させることが望ましい。
のパルス、例えば出力パルス信号ＯＵＴｎ＋２のパルス
は、約１６．６ミリ秒（ｍｓ）の垂直走査期間に１回だ
け発生する。従って、都合の良いことに、図２における
段ｎのトランジスタ１８、１６、２０および２５は、い
ったんオン状態に切り換えられても各垂直走査期間にそ
の１クロック期間（周期）より長い期間にわたって導通
状態を維持するようにバイアスされることはない。一
方、トランジスタ１７および１９は、垂直走査期間のほ
とんどの期間において連続的な導通状態を維持するよう
にバイアスされている。よって、連続的導通状態による
トランジスタ１７および１９中のストレスを減少させる
ために、トランジスタ１７および１９に印加される電位
を低下させ、その電位の低下によってトランジスタ１７
および１９の閾電圧を増加させて両トランジスタの電流
の吸い込み量を減少させることが望ましい。
【００２２】トランジスタ１７および１９中のストレス
を減少させるために、その耐用動作期間の動作開始時点
にいて、トランジスタ１７のゲートにおける信号Ｐ２の
電圧レベルを、トランジスタ１７の閾電圧ＶＴＨより少
しだけ例えば２Ｖ以下の値だけ高くなるように設定す
る。一方、トランジスタ１７の閾電圧ＶＴＨはストレス
のために増加するので、その全耐用動作期間にわたって
トランジスタ１７および１９の電流の導通レベルをほぼ
一定に維持するようにその閾電圧ＶＴＨの増加を補償す
ることが望ましい。
を減少させるために、その耐用動作期間の動作開始時点
にいて、トランジスタ１７のゲートにおける信号Ｐ２の
電圧レベルを、トランジスタ１７の閾電圧ＶＴＨより少
しだけ例えば２Ｖ以下の値だけ高くなるように設定す
る。一方、トランジスタ１７の閾電圧ＶＴＨはストレス
のために増加するので、その全耐用動作期間にわたって
トランジスタ１７および１９の電流の導通レベルをほぼ
一定に維持するようにその閾電圧ＶＴＨの増加を補償す
ることが望ましい。
【００２３】そのためには、トランジスタ１７および１
９の導電率を制御する可変電圧ＶＤＤを、両トランジス
タの耐用動作期間においてトランジスタ１７および１９
中の閾電圧ドリフトに追縦する形で増加するように変化
させればよい。即ち、可変電圧ＶＤＤをそのように変動
させることによって、例えばトランジスタ１７の閾電圧
ＶＴＨのドリフトのためにトランジスタ１７の導電率が
減少するのを阻止できる。
９の導電率を制御する可変電圧ＶＤＤを、両トランジス
タの耐用動作期間においてトランジスタ１７および１９
中の閾電圧ドリフトに追縦する形で増加するように変化
させればよい。即ち、可変電圧ＶＤＤをそのように変動
させることによって、例えばトランジスタ１７の閾電圧
ＶＴＨのドリフトのためにトランジスタ１７の導電率が
減少するのを阻止できる。
【００２４】図４は、図２および４の可変電圧ＶＤＤを
発生する閾電圧ドリフト補償回路４０を例示している。
閾電圧ドリフト補償回路４０において、ＴＦＴ１９９以
外の全てのトランジスタは、単結晶トランジスタであっ
て、ＴＦＴではなく、ＴＦＴ１９９を除く回路素子は図
１のシフトレジスタ１００とは別に形成されている。一
方、ＴＦＴ１９９は、図１のシフトレジスタ１００とと
もに液晶表示装置のガラス上に形成されており、ＴＦＴ
中の閾電圧ドリフトを検出するために使用される。
発生する閾電圧ドリフト補償回路４０を例示している。
閾電圧ドリフト補償回路４０において、ＴＦＴ１９９以
外の全てのトランジスタは、単結晶トランジスタであっ
て、ＴＦＴではなく、ＴＦＴ１９９を除く回路素子は図
１のシフトレジスタ１００とは別に形成されている。一
方、ＴＦＴ１９９は、図１のシフトレジスタ１００とと
もに液晶表示装置のガラス上に形成されており、ＴＦＴ
中の閾電圧ドリフトを検出するために使用される。
【００２５】閾電圧ドリフト補償回路４０において、Ｐ
形ＭＯＳ（ＰＭＯＳ）トランジスタ４１は、抵抗４２と
直列に結合されていて、トランジスタ４１中に所定の一
定の制御電流を生成する。トランジスタ４３は電流ミラ
ー回路を構成するようにトランジスタ４１に結合されて
いる。従って、トランジスタ４３中の電流ｉ４３はトラ
ンジスタ４１によって電流ミラー制御される。電流ｉ４
３は、Ｎ形トランジスタであるトランジスタ４４、トラ
ンジスタ４５およびＴＦＴ１９９の直列結合回路に結合
される。電流ｉ４３が生成された結果として、閾電圧補
償用電圧４６ａがその直列結合回路の両端間の端子４６
に生じる。
形ＭＯＳ（ＰＭＯＳ）トランジスタ４１は、抵抗４２と
直列に結合されていて、トランジスタ４１中に所定の一
定の制御電流を生成する。トランジスタ４３は電流ミラ
ー回路を構成するようにトランジスタ４１に結合されて
いる。従って、トランジスタ４３中の電流ｉ４３はトラ
ンジスタ４１によって電流ミラー制御される。電流ｉ４
３は、Ｎ形トランジスタであるトランジスタ４４、トラ
ンジスタ４５およびＴＦＴ１９９の直列結合回路に結合
される。電流ｉ４３が生成された結果として、閾電圧補
償用電圧４６ａがその直列結合回路の両端間の端子４６
に生じる。
【００２６】ＴＦＴ１９９のゲート電極はそのドレイン
電極に結合されている。従って、ＴＦＴ１９９のソース
−ドレイン間電圧Ｖ１９９はＴＦＴ１９９のソース−ゲ
ート間電圧に等しくなる。ＴＦＴ１９９のゲート−ソー
ス間電圧Ｖ１９９は、閾電圧補償用電圧４６ａの第１の
部分の電圧を供給する。電圧Ｖ１９９はトランジスタＴ
ＦＴ１９９の閾電圧を表している。ＴＦＴ１９９は図２
のトランジスタ１７と同様の閾電圧変動特性を持ってい
るので、電圧Ｖ１９９はトランジスタ１７の閾電圧ＶＴ
Ｈをも表している。設計上の都合から、ＴＦＴ１９９は
大きなトランジスタになっている。従って、トランジス
タ１７中を流れる電流よりも比較的高いレベルの電流ｉ
４３が用いられて、電圧Ｖ１９９が生成される。図２の
トランジスタ１７の閾電圧ＶＴＨがストレスによって増
加すると、トランジスタ１７および１９９の特性および
ストレスの類似性のために、図４のトランジスタ１９９
の電圧Ｖ１９９にはトランジスタ１７の閾電圧ＶＴＨに
対応する電圧の増加が生じる。
電極に結合されている。従って、ＴＦＴ１９９のソース
−ドレイン間電圧Ｖ１９９はＴＦＴ１９９のソース−ゲ
ート間電圧に等しくなる。ＴＦＴ１９９のゲート−ソー
ス間電圧Ｖ１９９は、閾電圧補償用電圧４６ａの第１の
部分の電圧を供給する。電圧Ｖ１９９はトランジスタＴ
ＦＴ１９９の閾電圧を表している。ＴＦＴ１９９は図２
のトランジスタ１７と同様の閾電圧変動特性を持ってい
るので、電圧Ｖ１９９はトランジスタ１７の閾電圧ＶＴ
Ｈをも表している。設計上の都合から、ＴＦＴ１９９は
大きなトランジスタになっている。従って、トランジス
タ１７中を流れる電流よりも比較的高いレベルの電流ｉ
４３が用いられて、電圧Ｖ１９９が生成される。図２の
トランジスタ１７の閾電圧ＶＴＨがストレスによって増
加すると、トランジスタ１７および１９９の特性および
ストレスの類似性のために、図４のトランジスタ１９９
の電圧Ｖ１９９にはトランジスタ１７の閾電圧ＶＴＨに
対応する電圧の増加が生じる。
【００２７】ＴＦＴ１９９と直列に結合されているトラ
ンジスタ４４および４５の各々は、そのゲートがそのド
レインに結合され、その基板端子が導体４８を介して基
準レベルＧ（接地点）に結合されている。閾電圧補償用
電圧４６ａの一部の電圧はトランジスタ４４および４５
に発生し、これが電圧Ｖ１９９に加算されて電圧４６ａ
を生成する。このようにして、電圧４６ａが電圧Ｖ１９
９よりも約２Ｖだけ高く設定される。電圧Ｖ１９９は、
図２のトランジスタ１７の閾電圧ＶＴＨにほぼ等しく、
閾電圧ＶＴＨが増加するとそれと同様に増加する。
ンジスタ４４および４５の各々は、そのゲートがそのド
レインに結合され、その基板端子が導体４８を介して基
準レベルＧ（接地点）に結合されている。閾電圧補償用
電圧４６ａの一部の電圧はトランジスタ４４および４５
に発生し、これが電圧Ｖ１９９に加算されて電圧４６ａ
を生成する。このようにして、電圧４６ａが電圧Ｖ１９
９よりも約２Ｖだけ高く設定される。電圧Ｖ１９９は、
図２のトランジスタ１７の閾電圧ＶＴＨにほぼ等しく、
閾電圧ＶＴＨが増加するとそれと同様に増加する。
【００２８】閾電圧補償用電圧４６ａは、非反転の単位
利得（利得１）の増幅器に結合されて、電圧４６ａと等
しい電圧ＶＤＤを供給する。電圧ＶＤＤが図２のトラン
ジスタ２０を介して供給され、トランジスタ１７の信号
Ｐ２の電圧レベルを変化させる。
利得（利得１）の増幅器に結合されて、電圧４６ａと等
しい電圧ＶＤＤを供給する。電圧ＶＤＤが図２のトラン
ジスタ２０を介して供給され、トランジスタ１７の信号
Ｐ２の電圧レベルを変化させる。
【００２９】図４のトランジスタ４４および４５によっ
て生成される前述の電圧差、例えば２Ｖ、は液晶表示装
置の動作開始時に得られる。そして、液晶表示装置が動
作している間にトランジスタＴＦＴ１９９の閾電圧が増
加する。よって、閾電圧補償用電圧４６ａを電圧Ｖ１９
９の増加分よりも大きく増加させて、図２のトランジス
タ１７の導電率が常に同じになるように維持することが
望ましい。
て生成される前述の電圧差、例えば２Ｖ、は液晶表示装
置の動作開始時に得られる。そして、液晶表示装置が動
作している間にトランジスタＴＦＴ１９９の閾電圧が増
加する。よって、閾電圧補償用電圧４６ａを電圧Ｖ１９
９の増加分よりも大きく増加させて、図２のトランジス
タ１７の導電率が常に同じになるように維持することが
望ましい。
【００３０】都合の良いことに、基板は、前述したよう
に、トランジスタ４４および４５の各々のソース電圧よ
りも低いレベルにバイアスされている。電圧Ｖ１９９が
増加するとトランジスタ４４および４５の各々にチャン
ネル変調（ｃｈａｎｎｅｌｍｏｄｕｌａｔｉｏｎ）が生
じる。このチャンネル変調はソース−基板間電圧の増加
によって生じる。その結果、トランジスタ４４および４
５の各々の抵抗が電圧Ｖ１９９の増加に伴って増大す
る。このようにして、都合良く閾電圧補償用電圧４６ａ
は非線形に増加する。電圧４６ａは、トランジスタ４４
および４５が線形抵抗または単純なレベルシフタとして
動作する場合よりも大きな割合で増加する。このように
して、トランジスタ１７の導電率は、都合良くトランジ
スタ１７の閾電圧ＶＴＨの増加に対しても比較的一定に
維持される。
に、トランジスタ４４および４５の各々のソース電圧よ
りも低いレベルにバイアスされている。電圧Ｖ１９９が
増加するとトランジスタ４４および４５の各々にチャン
ネル変調（ｃｈａｎｎｅｌｍｏｄｕｌａｔｉｏｎ）が生
じる。このチャンネル変調はソース−基板間電圧の増加
によって生じる。その結果、トランジスタ４４および４
５の各々の抵抗が電圧Ｖ１９９の増加に伴って増大す
る。このようにして、都合良く閾電圧補償用電圧４６ａ
は非線形に増加する。電圧４６ａは、トランジスタ４４
および４５が線形抵抗または単純なレベルシフタとして
動作する場合よりも大きな割合で増加する。このように
して、トランジスタ１７の導電率は、都合良くトランジ
スタ１７の閾電圧ＶＴＨの増加に対しても比較的一定に
維持される。
【００３１】図５は、トランジスタ１７のソース−ドレ
イン間電圧を５０ｍＶ以下に維持した場合のトランジス
タ１７が受入れる電流ｉ１７の電流レベルの一例を示し
ている。図５に示されるように、電流ｉ１７は、閾電圧
ＶＴＨの約１０Ｖの変動に対応して５％未満だけ変化す
る。
イン間電圧を５０ｍＶ以下に維持した場合のトランジス
タ１７が受入れる電流ｉ１７の電流レベルの一例を示し
ている。図５に示されるように、電流ｉ１７は、閾電圧
ＶＴＨの約１０Ｖの変動に対応して５％未満だけ変化す
る。
【００３２】トランジスタ１７中のストレスを減少させ
るためには、電流ｉ１７を低く、例えば図５に示された
電流変化の範囲内に維持することが望ましい。図５の範
囲よりも高いレベルの電流ｉ１７を導通させるには、ト
ランジスタ１７のゲート−ソース間電圧をさらに高くす
る必要がある。しかし、そのような高いゲート−ソース
間電圧を加えると、トランジスタ１７中により強いスト
レスが生じ、従って、トランジスタ１７の動作寿命が短
くなるという欠点がある。
るためには、電流ｉ１７を低く、例えば図５に示された
電流変化の範囲内に維持することが望ましい。図５の範
囲よりも高いレベルの電流ｉ１７を導通させるには、ト
ランジスタ１７のゲート−ソース間電圧をさらに高くす
る必要がある。しかし、そのような高いゲート−ソース
間電圧を加えると、トランジスタ１７中により強いスト
レスが生じ、従って、トランジスタ１７の動作寿命が短
くなるという欠点がある。
【００３３】図６は、液晶アレー１６′に結合して用い
られる、本発明の一実施態様によるノイズ補償回路２０
０を例示している。図１、図２、図３のａ〜ｄおよび図
４乃至図６中の同様の符号および数字は同様の構成要素
または機能を示す。図６のノイズ相殺によるノイズ消去
増幅器回路２００は図２の電流ｉ１７の大きさを比較的
低いレベルに維持する。図６のアレー１６′は列データ
線１７７および行選択線１１８を含んでいる。行選択線
１１８は、シフトレジスタ１００によって駆動されて、
図１における行選択線１１８を順次連続的に選択する。
列データ線１１７は、プラス氏他の米国特許第5,170,15
5 号「表示装置に明るさの信号を供給するシステムおよ
び比較器」に記載されているものと同様な形で駆動する
ことができる。プラス氏他のデータ線駆動器は、断続的
ランプ波増幅器として動作する。図６の各データ線１７
７は、対応する各トランジスタ１２６によって駆動され
る。対応するデータ線駆動器の或るトランジスタ１２６
は、データランプ波発生器２３４で発生するデータラン
プ波電圧１２８をマトリックスの対応するデータ線１７
７に結合させて、選択行のピクセル１６ａにランプ波信
号を供給する。スイッチ用トランジスタ１２６は図示さ
れていない比較器によって制御される。スイッチ用トラ
ンジスタ１２６は、オン状態に付勢されるとデータラン
プ波電圧１２８をデータ線１７７に結合させ、図示され
ていない画像情報を含むビデオ信号のレベルによって決
定される制御可能な時点にオフ状態に消勢される。
られる、本発明の一実施態様によるノイズ補償回路２０
０を例示している。図１、図２、図３のａ〜ｄおよび図
４乃至図６中の同様の符号および数字は同様の構成要素
または機能を示す。図６のノイズ相殺によるノイズ消去
増幅器回路２００は図２の電流ｉ１７の大きさを比較的
低いレベルに維持する。図６のアレー１６′は列データ
線１７７および行選択線１１８を含んでいる。行選択線
１１８は、シフトレジスタ１００によって駆動されて、
図１における行選択線１１８を順次連続的に選択する。
列データ線１１７は、プラス氏他の米国特許第5,170,15
5 号「表示装置に明るさの信号を供給するシステムおよ
び比較器」に記載されているものと同様な形で駆動する
ことができる。プラス氏他のデータ線駆動器は、断続的
ランプ波増幅器として動作する。図６の各データ線１７
７は、対応する各トランジスタ１２６によって駆動され
る。対応するデータ線駆動器の或るトランジスタ１２６
は、データランプ波発生器２３４で発生するデータラン
プ波電圧１２８をマトリックスの対応するデータ線１７
７に結合させて、選択行のピクセル１６ａにランプ波信
号を供給する。スイッチ用トランジスタ１２６は図示さ
れていない比較器によって制御される。スイッチ用トラ
ンジスタ１２６は、オン状態に付勢されるとデータラン
プ波電圧１２８をデータ線１７７に結合させ、図示され
ていない画像情報を含むビデオ信号のレベルによって決
定される制御可能な時点にオフ状態に消勢される。
【００３４】本発明の一実施態様として、アレー１６′
は、通常のデータ線１７７に加えて１対の列線１７７ａ
および１７７ｂをも含んでいる。この１対の列線１７７
ａおよび１７７ｂは、画像情報を供給しないので、ここ
ではダミー列線１７７ａおよび１７７ｂという。列線１
７７ａおよび１７７ｂは、それぞれアレー１６′の両側
端部にデータ線１７７と平行に配置されている。即ち、
複数のデータ線１７７はダミー列線１７７ａと１７７ｂ
の間に配置される。一般的画像内容を表示する場合に
は、相当多数のトランスミッションゲート１２６によっ
てデータランプ波電圧１２８の対応する各部分が対応す
る各データ線１７７に同時的に（並列に）印加されて、
例えば或るデータ線１７７にデータランプ波電圧Ｖ Ｄ
ＡＴＡ ＬＩＮＥが印加される。
は、通常のデータ線１７７に加えて１対の列線１７７ａ
および１７７ｂをも含んでいる。この１対の列線１７７
ａおよび１７７ｂは、画像情報を供給しないので、ここ
ではダミー列線１７７ａおよび１７７ｂという。列線１
７７ａおよび１７７ｂは、それぞれアレー１６′の両側
端部にデータ線１７７と平行に配置されている。即ち、
複数のデータ線１７７はダミー列線１７７ａと１７７ｂ
の間に配置される。一般的画像内容を表示する場合に
は、相当多数のトランスミッションゲート１２６によっ
てデータランプ波電圧１２８の対応する各部分が対応す
る各データ線１７７に同時的に（並列に）印加されて、
例えば或るデータ線１７７にデータランプ波電圧Ｖ Ｄ
ＡＴＡ ＬＩＮＥが印加される。
【００３５】各行選択線１１８と各データ線１７７との
各交差点または各交差路に付帯して寄生結合容量（キャ
パシタ）ＣＲＣが存在する。寄生容量によってデータ線
に供給された断続的ランプ波信号が行選択線に結合され
た結果として、行ノイズ信号ＲＯＷ−ＮＯＩＳＥが各行
選択線上に発生する。
各交差点または各交差路に付帯して寄生結合容量（キャ
パシタ）ＣＲＣが存在する。寄生容量によってデータ線
に供給された断続的ランプ波信号が行選択線に結合され
た結果として、行ノイズ信号ＲＯＷ−ＮＯＩＳＥが各行
選択線上に発生する。
【００３６】ダミー列線１７７ａは、容量ＣＲＣよりか
なり（実質的に）大きい同様の寄生容量（キャパシタン
ス）ＣＲＤを有し、行選択線１１８に生じる行ノイズ信
号ＲＯＷ−ＮＯＩＳＥを表すノイズ検出信号ＮＯＩＳＥ
−ＳＥＮＳＥを生成するのに用いられる。行ノイズ信号
ＲＯＷ−ＮＯＩＳＥは容量ＣＲＤを介して列線１７７ａ
に交流（Ａ／Ｃ）結合される。容量ＣＲＤは行選択線１
１８と列線１７７ａとの間の線間容量である。但し、非
選択（選択解除）状態にある各行選択線１１８中の行ノ
イズ信号ＲＯＷ−ＮＯＩＳＥは全て同様の振幅と波形と
を有するものと仮定した。
なり（実質的に）大きい同様の寄生容量（キャパシタン
ス）ＣＲＤを有し、行選択線１１８に生じる行ノイズ信
号ＲＯＷ−ＮＯＩＳＥを表すノイズ検出信号ＮＯＩＳＥ
−ＳＥＮＳＥを生成するのに用いられる。行ノイズ信号
ＲＯＷ−ＮＯＩＳＥは容量ＣＲＤを介して列線１７７ａ
に交流（Ａ／Ｃ）結合される。容量ＣＲＤは行選択線１
１８と列線１７７ａとの間の線間容量である。但し、非
選択（選択解除）状態にある各行選択線１１８中の行ノ
イズ信号ＲＯＷ−ＮＯＩＳＥは全て同様の振幅と波形と
を有するものと仮定した。
【００３７】ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥ
は、ノイズ消去増幅器２０２の入力端子２０１に結合さ
れる。ノイズ消去増幅器２０２は比較的高い利得の反転
増幅器であって、この増幅器はノイズ検出信号ＮＯＩＳ
Ｅ−ＳＥＮＳＥの各瞬間（時点）のレベルを反転してノ
イズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬを生成する。ノ
イズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、ダミー列線
１７７ｂに結合される交流信号である。ノイズ消去信号
ＮＯＩＳＥ−ＣＡＮＣＥＬは、容量ＣＲＤを介して列線
１７７ｂから行選択線１１８に容量結合される。ノイズ
消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、ノイズ検出信号
ＮＯＩＳＥ−ＳＥＮＳＥと逆の位相になるので、各行選
択線１１８の行ノイズ信号ＲＯＷ−ＮＯＩＳＥを大幅に
減少させる働きをする。
は、ノイズ消去増幅器２０２の入力端子２０１に結合さ
れる。ノイズ消去増幅器２０２は比較的高い利得の反転
増幅器であって、この増幅器はノイズ検出信号ＮＯＩＳ
Ｅ−ＳＥＮＳＥの各瞬間（時点）のレベルを反転してノ
イズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬを生成する。ノ
イズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、ダミー列線
１７７ｂに結合される交流信号である。ノイズ消去信号
ＮＯＩＳＥ−ＣＡＮＣＥＬは、容量ＣＲＤを介して列線
１７７ｂから行選択線１１８に容量結合される。ノイズ
消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、ノイズ検出信号
ＮＯＩＳＥ−ＳＥＮＳＥと逆の位相になるので、各行選
択線１１８の行ノイズ信号ＲＯＷ−ＮＯＩＳＥを大幅に
減少させる働きをする。
【００３８】図６において容量ＣＲＤとして略示されて
いる行選択線１１８とダミー列線１７７ａおよび１７７
ｂとの間の寄生容量結合を増大させて、充分な検出感度
と動作の安定性を得ることが望ましい。そのために、各
ダミー列線１７７ａおよび１７７ｂの幅Ｗがデータ線１
７７の幅よりもかなり（実質的に）大きくされている。
例えば、ダミー列線１７７ａと行選択線１１８との間の
合計容量は、２０００ｐｆ−３０００ｐｆの範囲にすれ
ばよい。
いる行選択線１１８とダミー列線１７７ａおよび１７７
ｂとの間の寄生容量結合を増大させて、充分な検出感度
と動作の安定性を得ることが望ましい。そのために、各
ダミー列線１７７ａおよび１７７ｂの幅Ｗがデータ線１
７７の幅よりもかなり（実質的に）大きくされている。
例えば、ダミー列線１７７ａと行選択線１１８との間の
合計容量は、２０００ｐｆ−３０００ｐｆの範囲にすれ
ばよい。
【００３９】図７は図６のノイズ消去増幅器２０２の詳
細を例示している。図１、図２、図３のａ〜ｄおよび図
４乃至図７中の同様の符号および数字は同様の構成要素
または機能を示す。図７のノイズ消去増幅器２０２は、
単位利得非反転増幅器（演算増幅器ＯＰＡＭＰ）２０２
ａを含んでいる。ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳ
Ｅは抵抗Ｒ２と容量Ｃ２を含むレベルシフト回路とを介
して増幅器２０２ａの非反転入力端子ＩＮ＋に結合され
る。Ｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタＭ
ＰおよびＮ形金属酸化物半導体（ＮＭＯＳ）トランジス
タＭＮは、パルス信号ＰＲＥＣＨＧと相補パルス信号Ｐ
ＲＥＣＨＡＧ−ＩＮＶとがトランジスタＭＰおよびＭＮ
の各ゲートに供給されたとき、容量Ｃ２の両端間に１０
Ｖの基準電圧ＲＥＦを発生する。従って、例えば１０Ｖ
の電圧がノイズ信号信号ＮＯＩＳＥ−ＳＩＧＮＡＬの瞬
間電圧に加算されて、その加算電圧が端子ＩＮ＋に生じ
る。トランジスタＭＰおよびＭＮは、オン状態に付勢さ
れまたオフ状態に消勢されて、図６のランプ波電圧Ｖ
ＤＡＴＡ ＬＩＮＥのランプ波部分６６が生じる前にラ
ンプ波電圧Ｖ ＤＡＴＡ ＬＩＮＥの波形の時間Ｔ１の
付近で容量Ｃ２を充電する。
細を例示している。図１、図２、図３のａ〜ｄおよび図
４乃至図７中の同様の符号および数字は同様の構成要素
または機能を示す。図７のノイズ消去増幅器２０２は、
単位利得非反転増幅器（演算増幅器ＯＰＡＭＰ）２０２
ａを含んでいる。ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳ
Ｅは抵抗Ｒ２と容量Ｃ２を含むレベルシフト回路とを介
して増幅器２０２ａの非反転入力端子ＩＮ＋に結合され
る。Ｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタＭ
ＰおよびＮ形金属酸化物半導体（ＮＭＯＳ）トランジス
タＭＮは、パルス信号ＰＲＥＣＨＧと相補パルス信号Ｐ
ＲＥＣＨＡＧ−ＩＮＶとがトランジスタＭＰおよびＭＮ
の各ゲートに供給されたとき、容量Ｃ２の両端間に１０
Ｖの基準電圧ＲＥＦを発生する。従って、例えば１０Ｖ
の電圧がノイズ信号信号ＮＯＩＳＥ−ＳＩＧＮＡＬの瞬
間電圧に加算されて、その加算電圧が端子ＩＮ＋に生じ
る。トランジスタＭＰおよびＭＮは、オン状態に付勢さ
れまたオフ状態に消勢されて、図６のランプ波電圧Ｖ
ＤＡＴＡ ＬＩＮＥのランプ波部分６６が生じる前にラ
ンプ波電圧Ｖ ＤＡＴＡ ＬＩＮＥの波形の時間Ｔ１の
付近で容量Ｃ２を充電する。
【００４０】また、図７の基準電圧ＲＥＦは、抵抗Ｒｘ
とキャパシタＣ４とで形成されるＲ−Ｃフィルタを介し
て高利得の反転増幅器（ＯＰＡＭＰ）２０２ｂの非反転
入力端子に結合されている。増幅器２０２ａの出力信号
ＯＵＴは、抵抗Ｒ３を介して増幅器２０２ｂの反転入力
端子に結合される。帰還抵抗Ｒ４は、ノイズ消去信号Ｎ
ＯＩＳＥ−ＣＡＮＣＥＬを生じる増幅器２０２ｂの出力
端子から増幅器２０２ｂの反転入力端子に結合されてい
る。帰還増幅器２０２ｂの交流電圧利得は、約２０００
に等しい。
とキャパシタＣ４とで形成されるＲ−Ｃフィルタを介し
て高利得の反転増幅器（ＯＰＡＭＰ）２０２ｂの非反転
入力端子に結合されている。増幅器２０２ａの出力信号
ＯＵＴは、抵抗Ｒ３を介して増幅器２０２ｂの反転入力
端子に結合される。帰還抵抗Ｒ４は、ノイズ消去信号Ｎ
ＯＩＳＥ−ＣＡＮＣＥＬを生じる増幅器２０２ｂの出力
端子から増幅器２０２ｂの反転入力端子に結合されてい
る。帰還増幅器２０２ｂの交流電圧利得は、約２０００
に等しい。
【００４１】信号妨害の発生がないとき、例えば図６の
時間Ｔ１において、端子２０１における電圧が０（ゼ
ロ）である限り、キャパシタＣ２の両端間の電圧によっ
て生じた直流レベルシフトにより増幅器２０２ａから１
０Ｖの出力信号２０２ｃが発生する。増幅器２０２ｂの
非反転入力端子にこの電圧１０Ｖが生じる結果として、
ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬが生じる増幅
器２０２ｂの出力端子の電圧が１０Ｖに等しくなる。こ
のように、図７のノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣ
ＥＬの電圧範囲は、供給電圧ＶＳの＋２２Ｖ付近の上限
レベルと０Ｖ付近の下限レベルとを有する。ノイズ消去
信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、通常は、＋２２Ｖと
０Ｖとの間のほぼ中間範囲にバイアスされていて、都合
の良いことに、これによってノイズ消去信号ＮＯＩＳＥ
−ＣＡＮＣＥＬの電圧の変動の振れの方向がノイズ検出
信号ＮＯＩＳＥ−ＳＥＮＳＥと逆の方向になる。
時間Ｔ１において、端子２０１における電圧が０（ゼ
ロ）である限り、キャパシタＣ２の両端間の電圧によっ
て生じた直流レベルシフトにより増幅器２０２ａから１
０Ｖの出力信号２０２ｃが発生する。増幅器２０２ｂの
非反転入力端子にこの電圧１０Ｖが生じる結果として、
ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬが生じる増幅
器２０２ｂの出力端子の電圧が１０Ｖに等しくなる。こ
のように、図７のノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣ
ＥＬの電圧範囲は、供給電圧ＶＳの＋２２Ｖ付近の上限
レベルと０Ｖ付近の下限レベルとを有する。ノイズ消去
信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、通常は、＋２２Ｖと
０Ｖとの間のほぼ中間範囲にバイアスされていて、都合
の良いことに、これによってノイズ消去信号ＮＯＩＳＥ
−ＣＡＮＣＥＬの電圧の変動の振れの方向がノイズ検出
信号ＮＯＩＳＥ−ＳＥＮＳＥと逆の方向になる。
【００４２】前述のように、図６の端子２０１への入力
電圧に変動が生じると、ノイズ消去信号ＮＯＩＳＥ−Ｃ
ＡＮＣＥＬはノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの
レベルを大幅に減少させるように作用する。即ち、端子
２０１における信号が或る振幅のノイズ検出信号ＮＯＩ
ＳＥ−ＳＥＮＳＥが生じるように変動した場合に、増幅
器２０２ｂのノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬ
はノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの振幅を大幅
に減少させる傾向にある。増幅器２０２ｂの利得は高い
のでそのノイズ低減作用は顕著である。
電圧に変動が生じると、ノイズ消去信号ＮＯＩＳＥ−Ｃ
ＡＮＣＥＬはノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの
レベルを大幅に減少させるように作用する。即ち、端子
２０１における信号が或る振幅のノイズ検出信号ＮＯＩ
ＳＥ−ＳＥＮＳＥが生じるように変動した場合に、増幅
器２０２ｂのノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬ
はノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの振幅を大幅
に減少させる傾向にある。増幅器２０２ｂの利得は高い
のでそのノイズ低減作用は顕著である。
【００４３】
【発明の効果】本発明の特徴の実施態様によれば、列線
１７７ｂから行選択線１１８への容量結合によって、各
行選択線１１８中の行ノイズ信号ＲＯＷ−ＮＯＩＳＥが
大幅に減少するという利点が得られる。また、図２のト
ランジスタ１７の電流ｉ１７も減少するという利点が得
られる。従って、トランジスタ１７は大きなゲート−ソ
ース間電圧によって駆動する必要がなくなる。よって、
トランジスタ１７は強いストレスを受けることがなくな
る。その結果、トランジスタ１７は強いストレスを受け
た場合に比べて動作寿命が長くなる。
１７７ｂから行選択線１１８への容量結合によって、各
行選択線１１８中の行ノイズ信号ＲＯＷ−ＮＯＩＳＥが
大幅に減少するという利点が得られる。また、図２のト
ランジスタ１７の電流ｉ１７も減少するという利点が得
られる。従って、トランジスタ１７は大きなゲート−ソ
ース間電圧によって駆動する必要がなくなる。よって、
トランジスタ１７は強いストレスを受けることがなくな
る。その結果、トランジスタ１７は強いストレスを受け
た場合に比べて動作寿命が長くなる。
【図１】図１は、複数のカスケード接続段を含むシフト
レジスタのブロック図を例示している。
レジスタのブロック図を例示している。
【図２】図２は、本発明の特徴の実施態様である、図１
のシフトレジスタに用いられるシフトレジスタ段の概略
図を示している。
のシフトレジスタに用いられるシフトレジスタ段の概略
図を示している。
【図３】図３のａ〜ｄは、図２に例示されている段を用
いた図１のシフトレジスタの各ノードに発生する出力信
号と各クロック信号の相対的タイミングの関係を例示す
る波形図である。
いた図１のシフトレジスタの各ノードに発生する出力信
号と各クロック信号の相対的タイミングの関係を例示す
る波形図である。
【図４】図４は、本発明の特徴の実施態様である、図２
の回路に用いる閾電圧ドリフト補償回路の概略図であ
る。
の回路に用いる閾電圧ドリフト補償回路の概略図であ
る。
【図５】図５は、図４の回路の動作を説明するためのグ
ラフを例示している。
ラフを例示している。
【図６】図６は、図２のシフトレジスタの出力段の電流
を減少させるためのノイズ消去増幅器を有する液晶表示
装置を例示している。
を減少させるためのノイズ消去増幅器を有する液晶表示
装置を例示している。
【図７】図７は、図６の回路中のノイズ消去増幅器の詳
細を例示している。
細を例示している。
１６′ アレー １６ａ ピクセル １００ シフトレジスタ １１８ 行選択線 １７７ａ、１７７ｂ ダミー列線 ２０２ ノイズ消去増幅器 ２３４ データランプ波発生器 ＣＲＣ、ＣＲＤ 容量
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 391000771 46，Ｑｕａｉ Ａ．Ｌｅ Ｇａｌｌｏ, Ｆ−92100 Ｂｏｕｌｏｇｎｅ−Ｂｉｌ ｌａｎｃ０ｕｒｔ，Ｆｒａｎｃｅ (56)参考文献 特開 平６−332404（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G09G 3/36
Claims (14)
- 【請求項１】 表示装置のアレーの複数の行および複数
の列に配列されたピクセルにビデオ信号を供給するビデ
オ表示装置であって、 行選択信号を複数の行選択線に順に供給する複数の行選
択線駆動器と、 前記複数の列に関連する複数のデータ線に前記ビデオ信
号を供給する複数のデータ線駆動器と、 前記アレーの行選択線に生じ且つ第１の追加線を介して
増幅器の入力に結合される妨害信号に応答して、前記妨
害信号を示す増幅された出力信号を発生する増幅器とを
具え、前記出力信号は前記アレーの第２の追加線を介して負帰
還の形態で前記妨害信号を生じている線に結合され、 前記第１と第２の追加線の各々は前記妨害信号を生じる
線を横切るように配置され、 前記妨害信号を低減させる、ビデオ表示装置。 - 【請求項２】 前記ビデオ信号が前記複数のデータ線に
供給されるとき、前記妨害信号が或る行選択線に生じ、
前記増幅器の前記出力信号が前記第２の追加線を介して
前記複数の行選択線に容量結合される、請求項１に記載
のビデオ表示装置。 - 【請求項３】 前記第２の追加線が前記複数の行選択線
に容量結合され、前記増幅器の前記出力信号を前記行選
択線に供給する、請求項１に記載のビデオ表示装置。 - 【請求項４】 前記第２の追加線が前記複数の行選択線
の対応する部分に重なる、請求項３に記載のビデオ表示
装置。 - 【請求項５】 前記第１の追加線は前記妨害信号を検出
し、前記第１の追加線は前記行選択線を横切って延び、
前記第１の追加線は前記第１の追加線と前記行選択線と
の間により大きな容量を形成するように前記データ線の
中の或るデータ線の幅よりも実質的に大きい幅を有す
る、請求項１に記載のビデオ表示装置。 - 【請求項６】 前記第２の追加線は、前記増幅器の前記
出力信号に応答し、且つ前記複数の行選択線に容量結合
され、前記増幅器の前記出力信号を前記複数の行選択線
に容量結合させる、請求項１に記載のビデオ表示装置。 - 【請求項７】 前記第２の追加線は、前記行選択線を横
切って延び、前記第２の追加線と前記行選択線との間の
容量が増大するように前記複数のデータ線の中の或るデ
ータ線の幅よりも実質的に大きい幅を有する、請求項６
に記載のビデオ表示装置。 - 【請求項８】 複数のデータ線とこの複数のデータ線を
横切って交差する複数の行選択線とを有し、また各交差
部には寄生容量が存在し、前記データ線に供給される信
号が好ましくなく前記行選択線に結合される表示装置で
あって、 前記複数の行選択線を横切って交差する第１の導体であ
って、前記複数の行選択線に結合される前記信号が少な
くとも部分的に容量結合される第１の導体と、 前記複数の行選択線を横切って交差し、前記複数の行選
択線の各交差部に付随する結合容量を有する第２の導体
と、 前記第１の導体に結合されている入力と前記第２の導体
に結合されている出力とを有する反転増幅器と、 を具える表示装置。 - 【請求項９】 マトリックスを形成するように第１の複
数の線とこの第１の複数の線に対してそれを横切るよう
に配置される第２の複数の線とによって定められるピク
セルにビデオ信号を供給するビデオ表示装置であって、 第１の複数の信号を前記第１の複数の線に供給する第１
の複数の駆動器と、 第２の複数の信号を前記第２の複数の線に供給する第２
の複数の駆動器であって、前記ビデオ信号が前記第１と
第２の複数の信号に応じて前記ピクセルに供給されるよ
うになっており、前記第２の複数の信号は、前記マトリ
ックスにおいて前記第１の複数の線に好ましくなく結合
され、前記第１の複数の線に妨害信号を生じさせるもの
である第２の複数の駆動器と、 前記第１の複数の線を横切るように配置され、前記第１
の複数の線に結合されていて、前記妨害信号を示す第１
の信号を発生する第１の追加線と、 前記第１の複数の線を横切るように配置され、前記第１
の複数の線に結合されていて、前記妨害信号を減少させ
るように前記第１の信号を前記第１の複数の線に供給す
る第２の追加線と、 を具えるビデオ表示装置。 - 【請求項１０】 前記第１の信号に応答して、前記妨害
信号を減少させるように前記第１の信号を前記第２の追
加線に負帰還の形態で供給する増幅器を具える、 請求項９に記載のビデオ表示装置。 - 【請求項１１】 前記増幅器が反転増幅器である、請求
項１０に記載のビデオ表示装置。 - 【請求項１２】 前記第２の追加線および第１の追加線
の少なくとも一方が前記第１の複数の線に容量結合され
ている、請求項１０に記載のビデオ表示装置。 - 【請求項１３】 前記第１の複数の線が液晶表示装置の
行選択線であり、前記第２の複数の線が前記液晶表示装
置のデータ線である、請求項１０に記載のビデオ表示装
置。 - 【請求項１４】 前記第２の複数の駆動器の各々が断続
的ランプ波増幅器から成る、請求項１０に記載のビデオ
表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/399,010 US5726678A (en) | 1995-03-06 | 1995-03-06 | Signal disturbance reduction arrangement for a liquid crystal display |
| US399010 | 1995-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08262408A JPH08262408A (ja) | 1996-10-11 |
| JP3289126B2 true JP3289126B2 (ja) | 2002-06-04 |
Family
ID=23577744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07306496A Expired - Fee Related JP3289126B2 (ja) | 1995-03-06 | 1996-03-05 | ビデオ表示装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5726678A (ja) |
| EP (1) | EP0731442B1 (ja) |
| JP (1) | JP3289126B2 (ja) |
| KR (1) | KR100391728B1 (ja) |
| CN (1) | CN1096052C (ja) |
| DE (1) | DE69628481T2 (ja) |
| ES (1) | ES2201158T3 (ja) |
| MY (1) | MY112204A (ja) |
| TW (1) | TW328581B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011535A (en) * | 1995-11-06 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and scanning circuit |
| GB2312773A (en) * | 1996-05-01 | 1997-11-05 | Sharp Kk | Active matrix display |
| FR2764424B1 (fr) * | 1997-06-05 | 1999-07-09 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
| JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
| JP3580092B2 (ja) * | 1997-08-21 | 2004-10-20 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置 |
| DE69829458T2 (de) * | 1997-08-21 | 2005-09-29 | Seiko Epson Corp. | Anzeigevorrichtung mit aktiver matrix |
| US6265953B1 (en) * | 1998-06-25 | 2001-07-24 | Com Dev Ltd. | Apparatus and method for enhancing the isolation of an MMIC cross-point switch |
| US6046736A (en) * | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
| FR2805650B1 (fr) * | 2000-02-25 | 2005-08-05 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
| KR100604271B1 (ko) * | 2000-10-16 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 |
| CN100428319C (zh) * | 2002-04-08 | 2008-10-22 | 三星电子株式会社 | 驱动电路及液晶显示器 |
| JP3774678B2 (ja) * | 2002-05-10 | 2006-05-17 | アルプス電気株式会社 | シフトレジスタ装置および表示装置 |
| JP4535696B2 (ja) * | 2003-06-27 | 2010-09-01 | 三洋電機株式会社 | 表示装置 |
| JP4522057B2 (ja) * | 2003-06-30 | 2010-08-11 | 三洋電機株式会社 | 表示装置 |
| US9184856B2 (en) * | 2005-01-26 | 2015-11-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Detecting wireless noise within time period in which no data is purposefully wirelessly communicated |
| TWI345090B (en) * | 2006-04-07 | 2011-07-11 | Chimei Innolux Corp | Tft substrate and method for reducing interference between metal lines |
| CN112967663B (zh) * | 2020-11-16 | 2022-08-05 | 重庆康佳光电技术研究院有限公司 | Led驱动方法及驱动装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416894B2 (ja) * | 1974-03-01 | 1979-06-26 | ||
| JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
| FR2542896B1 (fr) * | 1983-03-16 | 1985-06-07 | Sintra Alcatel Sa | Dispositif de compensation de potentiel pour ecran de visualisation a commande matricielle |
| GB2194663B (en) * | 1986-07-18 | 1990-06-20 | Stc Plc | Display device |
| JPS63198097A (ja) * | 1987-02-13 | 1988-08-16 | セイコーインスツルメンツ株式会社 | 非線形２端子型アクテイブマトリクス表示装置 |
| JPH0833713B2 (ja) * | 1989-06-19 | 1996-03-29 | 富士通株式会社 | 液晶表示装置の駆動方法 |
| JP2503265B2 (ja) * | 1989-02-15 | 1996-06-05 | 富士通株式会社 | 液晶表示装置の駆動方法 |
| JPH0812345B2 (ja) * | 1990-05-01 | 1996-02-07 | スタンレー電気株式会社 | ドットマトリックス液晶ディスプレイの電源 |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| DE69221434T2 (de) * | 1991-11-15 | 1997-12-11 | Asahi Glass Co Ltd | Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung |
| EP0564263B1 (en) * | 1992-04-01 | 1998-09-30 | Canon Kabushiki Kaisha | Display apparatus |
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
-
1995
- 1995-03-06 US US08/399,010 patent/US5726678A/en not_active Expired - Fee Related
-
1996
- 1996-02-15 TW TW085101907A patent/TW328581B/zh active
- 1996-02-26 ES ES96400401T patent/ES2201158T3/es not_active Expired - Lifetime
- 1996-02-26 EP EP96400401A patent/EP0731442B1/en not_active Expired - Lifetime
- 1996-02-26 DE DE69628481T patent/DE69628481T2/de not_active Expired - Fee Related
- 1996-03-05 CN CN96102949A patent/CN1096052C/zh not_active Expired - Fee Related
- 1996-03-05 MY MYPI96000810A patent/MY112204A/en unknown
- 1996-03-05 JP JP07306496A patent/JP3289126B2/ja not_active Expired - Fee Related
- 1996-03-06 KR KR1019960006286A patent/KR100391728B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| MY112204A (en) | 2001-04-30 |
| EP0731442A3 (ja) | 1996-10-02 |
| EP0731442A2 (en) | 1996-09-11 |
| CN1096052C (zh) | 2002-12-11 |
| EP0731442B1 (en) | 2003-06-04 |
| ES2201158T3 (es) | 2004-03-16 |
| CN1138182A (zh) | 1996-12-18 |
| JPH08262408A (ja) | 1996-10-11 |
| DE69628481T2 (de) | 2004-06-24 |
| TW328581B (en) | 1998-03-21 |
| DE69628481D1 (de) | 2003-07-10 |
| US5726678A (en) | 1998-03-10 |
| KR100391728B1 (ko) | 2003-11-28 |
| KR960035416A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863215B2 (ja) | シフトレジスタ | |
| JP3289126B2 (ja) | ビデオ表示装置 | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| JPH08263027A (ja) | シフトレジスタ | |
| EP0381429B1 (en) | A driving circuit for a matrix type display device | |
| US7800602B2 (en) | Photosensitive display panel | |
| JP4001948B2 (ja) | ビデオ表示装置 | |
| US6946905B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| US7339422B2 (en) | Amplifier circuit and display device | |
| US7486288B2 (en) | Display device driving apparatus and display device using the same | |
| JPWO2004042691A1 (ja) | サンプルホールド回路およびそれを用いた画像表示装置 | |
| KR100608743B1 (ko) | 액정 디스플레이의 구동 장치 | |
| JPH07235844A (ja) | アナログドライバｉｃの出力バッファ回路 | |
| US6046736A (en) | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers | |
| JP3866788B2 (ja) | データ・ライン駆動回路 | |
| US7050033B2 (en) | Low power source driver for liquid crystal display | |
| KR100996573B1 (ko) | 아날로그 버퍼 및 그 구동방법 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| KR100495798B1 (ko) | 액정표시장치및킥백전압보상회로 | |
| JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 | |
| KR100597312B1 (ko) | 액정표시장치용 저전력 소스 드라이버 | |
| JP3988163B2 (ja) | 液晶表示装置におけるソース駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |