KR100996573B1

KR100996573B1 - 아날로그 버퍼 및 그 구동방법

Info

Publication number: KR100996573B1
Application number: KR1020030100826A
Authority: KR
Inventors: 김기종
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2010-11-24
Also published as: US20050156863A1; US7573455B2; KR20050069007A

Abstract

본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부를 통해 데이터 라인에 전류를 충전시키거나 데이터 라인으로부터 전류를 방전시킴으로써, 입력신호와 출력신호의 레벨이 같아지도록 한 다음 전류스위칭부의 구동을 차단함에 따라 데이터 라인의 충전 및 방전을 제외한 회로 대기모드에서 누설전류를 차단할 수 있게 되며, 또한 비교부의 출력단이 데이터 라인에 접속되지 않기 때문에 고해상도 및 대면적 액정 표시장치에서 데이터 라인의 부하가 큰 경우에도 비교부를 최소 사이즈로 설계하여 누설전류를 최소화할 수 있게 된다.

Description

아날로그 버퍼 및 그 구동방법{ANALOG BUFFER AND METHOD FOR DRIVING THE SAME}

도 1은 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도.

도 2는 종래의 아날로그 버퍼를 보인 예시도.

도 3은 도 2에 있어서, 제1,제2제어신호 및 출력신호 파형도.

도 4는 본 발명에 의한 아날로그 버퍼의 블럭 구성을 보인 예시도.

도 5는 도 4에 있어서, 본 발명의 제1실시예에 따른 아날로그 버퍼의 회로구성을 보인 예시도.

도 6은 도 5에 도시된 본 발명의 제1실시예에 따른 아날로그 버퍼의 회로구성을 시뮬레이션한 파형도.

도 7은 도 4에 있어서, 본 발명의 제2실시예에 따른 아날로그 버퍼의 회로구성을 보인 예시도.

도 8은 도 7에 도시된 본 발명의 제2실시예에 따른 아날로그 버퍼의 회로구성을 시뮬레이션한 파형도.

도 9는 도 5 및 도 7에 있어서, 제1전류원, 제2전류원, 제11스위치 및 제12스위치의 회로구성을 보인 예시도.

***도면의 주요부분에 대한 부호의 설명***

110:비교부 120:전류스위칭부

IN:입력신호 OUT:출력신호

C_OUT:제어신호 D11:데이터 라인

본 발명은 아날로그 버퍼 및 그 구동방법에 관한 것으로, 보다 상세하게는 평판 표시장치의 신호라인을 구동함에 있어서, 전력소모를 최소화할 수 있도록 한 아날로그 버퍼 및 그 구동방법에 관한 것이다.

일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.

상기 액정 표시장치는 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이를 응용하여 평판 표시장치로 사용한다. 최근에는 복수의 화소들을 매트릭스 형태로 배열하고, 각각의 화소에 구비된 박막 트랜지스터(thin film transistor : TFT)와 같은 스위칭 소자를 통해 화상정보를 각각의 화소에 선택적으로 공급하는 액티브 매트릭스 형태(active matrix type)가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다.

상기 액정 표시장치에 사용되는 기판은 빛을 투과시키는 투명한 재질로 예를 들어, 비용 및 가공성에 장점을 갖는 유리 재질이 적용된다.

상기 트랜지스터는 전자 이동도가 높은 다결정 실리콘 재질로 제작될 경우에 스위칭 속도가 빠르고, 사이즈를 작게 설계할 수 있으나, 다결정 실리콘은 고온 공정에 의해 형성되기 때문에 액정 표시장치의 유리 기판 상에 형성할 수 없게 된다.

따라서, 액정 표시장치의 유리 기판 상에 적용되는 박막 트랜지스터는 저온 공정에 의해 형성할 수 있는 비정질 실리콘 재질로 제작된다.

한편, 상기 액정 표시장치의 구동부는 디지털 신호를 처리하기 위하여 매우 많은 갯수의 스위칭소자들이 요구되기 때문에 스위칭 속도가 빠르고, 사이즈가 작은 트랜지스터들이 높은 밀도로 집적화된 복수의 집적회로(integrated circuit : IC)들로 구성된다.

따라서, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터들은 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작되어야 한다.

상기한 바와같이 액정 표시장치의 기판에 적용되는 박막 트랜지스터는 저온 공정에 의해 비정질 실리콘 재질로 제작되고, 상기 액정 표시장치의 구동부에 적용되는 트랜지스터는 고온 공정에 의해 형성되는 다결정 실리콘 재질로 제작된다.

따라서, 액정 표시장치의 구동부는 별도의 단결정 실리콘 기판 상에 복수의 집적회로들이 개별적으로 제작되고, 그 집적회로들이 테이프 캐리어 패키지(tape carrier package : TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으 로 액정 표시장치의 기판과 접속되거나 또는 칩-온-글래스(chip-on-glass : COG) 방식으로 액정 표시장치의 기판 상에 실장되어 기판과 결합된다.

그러나, 상기한 바와같이 액정 표시장치의 구동부가 탭 방식이나 칩-온-글래스 방식으로 기판과 결합될 경우에는 액정 표시장치의 구동부가 차지하는 공간이 요구되어 액정 표시장치의 소형화 및 간소화에 제약을 받게 되고, 구동신호들을 전송하는 배선들의 갯수 및 길이가 증가함에 따른 각종 노이즈나 전자기적 간섭(electromagnetic interference : EMI) 등이 발생하여 제품의 신뢰성이 저하되며, 액정 표시장치의 제조단가를 상승시키는 문제점이 있었다.

그런데, 최근 들어 상기 다결정 실리콘을 저온 공정으로 형성할 수 있는 연구개발이 진전됨에 따라 액정 표시장치의 기판 상에 제작되는 박막 트랜지스터를 다결정 실리콘 재질로 제작할 수 있게 되었고, 이를 통해 액정 표시장치의 기판 상에 구동부를 내장시킬 수 있는 구동회로 일체형 액정 표시장치가 제안되었다.

도 1은 상기 구동회로 일체형 액정 표시장치의 개략적인 구성을 보인 예시도이다.

도 1을 참조하면, 액정 표시장치는 일정하게 이격되어 횡으로 배열되는 게이트 라인(20)들과 일정하게 이격되어 종으로 배열되는 데이터 라인(30)들이 서로 교차하고, 그 게이트 라인(20)들과 데이터 라인(30)들이 교차하여 구획되는 사각형 영역에 화소(40)들이 형성된 액정 표시패널(10)과 상기 액정 표시패널(10)에 실장되어 게이트 라인(20)들에 주사신호를 인가하는 게이트 구동부(50)와 상기 액정 표시패널(10)에 실장되어 데이터 라인(30)들에 데이터신호를 인가하는 데이터 구동부(60)로 구성된다.

상기 각각의 화소(40)에는 화소전극과 박막 트랜지스터가 구비되며, 그 박막 트랜지스터는 상기 게이트 라인(20)에 접속되는 게이트 전극과, 상기 데이터 라인(30)에 접속되는 소스 전극과; 상기 화소전극에 접속되는 드레인 전극을 구비한다.

그리고, 상기 게이트 라인(20)들과 데이터 라인(30)들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성된다.

상기 게이트 구동부(50)는 상기 게이트 패드부를 통해 게이트 라인(20)들에 순차적으로 주사신호를 인가하고, 상기 데이터 구동부(60)는 상기 데이터 패드부를 통해 데이터 라인(30)들에 데이터신호를 인가하여 액정 표시패널(10)의 화소(40)들을 개별적으로 구동시킴으로써, 액정 표시패널(10)에서 원하는 화상이 표시된다.

상기 액정 표시패널(10)에 실장되는 게이트 구동부(50)와 데이터 구동부(60)는 액정 표시패널(10)의 박막 트랜지스터 어레이 기판을 제작하는 과정에서 동시에 형성된다.

상기한 바와같이 구동회로 일체형 액정 표시장치는 고해상도 및 대면적화가 진행됨에 따라 데이터 라인들 및 게이트 라인들의 갯수 및 길이가 증가하게 되어 부하(load)가 증가하게 된다.

한편, 상기 액정 표시장치의 고해상도 및 대면적화가 진행될수록 액정 표시장치를 구동하기 위해 처리되는 데이터신호의 양이 대폭 증가하게 되므로, 액정 표시장치의 구동부는 더욱 빠른 속도로 구동되어야 하지만, 상술한 바와같이 데이터 라인들 및 게이트 라인들의 부하가 증가하여 원하는 신호를 빠른 시간안에 인가할 수 없게 된다.

따라서, 고해상도 및 대면적의 액정 표시장치는 데이터 라인들 및 게이트 라인들의 부하에 대응하여 원하는 신호를 빠른 시간안에 인가할 수 있는 아날로그 버퍼가 필수적으로 요구된다.

일반적으로, 단결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 미세하기 때문에 연산증폭기를 설계하여 상기 아날로그 버퍼로 적용할 수 있지만, 다결정 실리콘 재질의 트랜지스터들은 전기적 특성차이가 크기 때문에 그 다결정 실리콘 재질의 트랜지스터들로 설계된 연산증폭기는 오프셋 전압(offset voltage)이 크고, 정적 전류에 의한 전력소모가 큰 문제점이 있어 상기 아날로그 버퍼로 적용하기 어렵다.

따라서, 상기 구동회로 일체형 액정 표시장치는 다결정 실리콘 재질의 트랜지스터들이 갖는 전기적 특성차이에 둔감하고, 구조가 간단하여 차지하는 면적을 줄이고, 전력소모가 작은 아날로그 버퍼가 요구된다.

상기한 바와같은 종래의 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 종래의 아날로그 버퍼를 보인 예시도이로서, 이에 도시한 바와 같이 제1스위치(SW1) 및 제1커패시터(C1)를 통해 아날로그 신호(ANALOG_SIG)를 인가받아 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압변동을 보정하는 비교부(COMP1)와 상기 비교부(COMP1)의 입력단과 출력단 사이에 접속된 제2스위치(SW2)와 상기 비교부(COMP1)의 출력단 및 제1스위치(SW1)와 제1커패시터(C1)의 사이에 접속된 제3스위치(SW3)로 구성된다.

상기 제1스위치(SW1)와 제2스위치(SW2)는 제1제어신호(CS1)에 의해 동시에 도통 및 차단되며, 상기 제3스위치(SW3)는 제2제어신호(CS2)에 의해 도통 및 차단된다.

도 3은 상기 도 2에 도시된 아날로그 버퍼의 파형도로서, 이를 참조하여 종래 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.

먼저, 상기 제1제어신호(CS1)가 고전위로 인가되는 초기화 구간에는 상기 제1스위치(SW1)가 도통되어 아날로그 신호(ANALOG_SIG)가 제1커패시터(C1)에 충전되고, 상기 제2스위치(SW2)도 도통되어 상기 비교부(COMP1)의 입력단과 출력단을 초기화시킨다. 이때, 상기 제2제어신호(CS2)는 저전위로 인가되므로, 상기 제3스위치(SW3)는 차단된다.

따라서, 상기 초기화 구간에 제1커패시터(C1)에는 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)에서 비교부(COMP1)의 문턱전압(Vth)을 뺀 전압(Vana-Vth)이 충전된다.

그리고, 상기 제2제어신호(CS2)가 고전위로 인가되는 신호 인가구간에는 상기 제3스위치(SW3)가 도통되어 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)이 도통된 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가된다. 이때, 상기 제1제어신호(CS1)는 저전위로 인가되므로, 상기 제1스위치(SW1)와 제2스위치(SW2)는 차단된다.

상기한 바와같이 구동되는 종래의 아날로그 버퍼는 상기 초기화 구간에 비교부(COMP1)에 설계되는 트랜지스터들의 전기적 특성차이에 따른 오차를 보정하기 위하여 오프셋 전압을 상기 제1커패시터(C1)에 저장하고, 동시에 비교부(COMP1)의 입력단과 출력단을 초기화시킨다.

그리고, 상기 신호 인가구간에는 도통된 제3스위치(SW3)를 통해 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가한다.

상기 비교부(COMP1)는 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 변동되면, 입력단의 전압을 변동시켜 상기 제1커패시터(C1)와 함께 상기 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리거나 끌어 내리게 된다.

즉, 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 상승하면, 상기 비교부(COMP1)의 입력단의 전압은 하강하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 내리고, 반대로 상기 데이터 라인(D1)에 인가되는 출력신호(OUT_SIG)의 전압이 하강하면, 상기 비교부(COMP1)의 입력단의 전압은 상승하여 상기 제1커패시터(C1)와 함께 아날로그 신호(ANALOG_SIG)의 전압값(Vana)을 끌어 올리게 된다.

상기한 바와같이 끌어 올려지거나 끌어 내려진 아날로그 신호(ANALOG_SIG)의 전압값(Vana)은 상기 제3스위치(SW3)를 통해 데이터 라인(D1)에 출력신호(OUT_SIG)로 인가되므로, 출력신호(OUT_SIG)의 전압 변동이 보정되어 데이터 라인(D1)에는 보정된 전압이 인가된다.

그러나, 상기한 바와같은 종래의 아날로그 버퍼는 상기 비교부(COMP1)의 입력단에 오프셋 전압이 인가된 상태로 구동됨에 따라 비교부(COMP1)로부터 누설 전류가 흐르게 되고, 상기 비교부(COMP1)의 출력단에 접속되는 데이터 라인(D1)의 부하가 큰 고해상도 및 대면적 액정 표시장치의 경우에 비교부(COMP1)를 크게 설계하여야 함에 따라 누설 전류가 증가하여 전력소모가 증가하는 문제점이 있었다.

실제로, 본 발명자가 전술한 아날로그 버퍼를 통해 표시패널을 구동시켜 테스트를 수행한 결과, 상기 비교부(COMP1)의 입력단에 오프셋 전압이 인가된 상태에서 비교부(COMP1)로부터 80㎼ 정도의 누설 전류가 발생되는 것이 관찰되었다.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 평판 표시장치의 신호라인을 구동함에 있어서, 전력소모를 줄일 수 있는 아날로그 버퍼 및 그 구동방법을 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위한 아날로그 버퍼는 제어신호에 의해 입력단과 출력단이 초기화되며, 표시패널의 데이터라인에 충전될 입력신호와 상기 표시패널의 데이터라인에 충전되는 출력신호의 차이를 비교하여 비교 결과에 따라 상기 출력신호의 레벨을 상승시키거나 또는 상기 출력신호의 레벨을 하강시키는 비교부 및 상기 비교부의 출력신호에 따라 상기 데이터라인에 전류를 충전시키거나 또는 상기 데이터라인의 전류를 방전시키는 전류 스위칭부를 포함한다.
상기 비교부는, 상기 데이터라인에 충전될 입력신호를 제1 스위치 및 제1 커패시터를 통해 인가받는 제1 비교부, 상기 제1 비교부의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제2 스위치, 상기 제1 비교부의 출력신호를 제2 커패시터를 통해 인가받아 출력신호를 출력하는 제2 비교부, 상기 제2 비교부의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제3 스위치 및 상기 제1 커패시터에 충전된 입력신호를 데이터라인에 인가하는 제4 스위치를 포함한다.
상기 제4 스위치와 상기 데이터라인 사이에 배치되며, 상기 출력신호에 노이즈가 발생되는 것을 방지하는 저항을 포함한다.
상기 제4 스위치와 상기 데이터라인 사이에 배치되며, 상기 데이터라인을 프리차지((precharge) 또는 리셋(reset)시키는 스위치를 포함한다.
상기 비교부는 상기 제1 비교부의 입력단과 상기 데이터라인 사이에 접속된 제3 커패시터를 포함한다.
상기 데이터라인의 출력신호는 상기 제1 커패시터와 제3 커패시터의 커패시턴스비에 의해 조절된다.
상기 제1 및 제2 비교부는 인버터 또는 전압증폭기로 구성된다.
상기 제1 내지 제4 스위치는 전송게이트(transmission gate)로 구성된다.
상기 전류스위칭부는 상기 비교부의 출력신호에 따라 도통 또는 차단되는 제5 스위치를 통해 상기 데이터라인으로부터 전류를 방전시키는 제1 전류원 및 상기 비교부의 출력신호에 따라 도통 또는 차단되는 제6 스위치를 통해 상기 데이터라인에 전류를 충전시키는 제2 전류원을 포함한다.
상기 제1 전류원은 게이트에는 상기 비교부의 출력신호가 인가되고, 소스에는 접지전압이 인가되는 제1 트랜지스터, 게이트와 드레인이 연결되어 있으며, 소스에는 전원전압이 인가되고, 상기 드레인은 상기 제1 트랜지스터의 드레인과 연결되어 있는 제2 트랜지스터, 이트는 상기 제2 트랜지스터의 게이트와 연결되어 있고, 소스는 접지전압에 연결되어 있으며, 드레인은 상기 데이터라인과 연결되어 있는 제3 트랜지스터를 포함한다.
상기 제2 전류원은 게이트는 상기 비교부의 출력신호가 인가되고, 소스는 접지전압에 연결되어 있는 제4 트랜지스터, 게이트와 드레인이 연결되어 있으며, 소스에는 전원전압이 인가되고, 상기 드레인은 상기 제4 트랜지스터의 드레인과 연결되어 있는 제5 트랜지스터 및 게이트는 상기 제5 트랜지스터의 게이트와 연결되어 있고, 소스는 전원전압에 연결되어 있으며, 드레인은 상기 데이터라인과 연결되어 있는 제6 트랜지스터를 포함한다.
상기 제1 및 제2 전류원은 전류 미러로 구성된다.
또한, 본 발명의 목적을 달성하기 위한 아날로그 버퍼의 구동방법은, 제어신호를 제공받아 비교부의 입력단과 출력단을 초기화시키는 단계, 표시패널의 데이터라인에 충전될 입력신호와 상기 표시패널의 데이터라인에 충전되는 출력신호를 비교하는 단계 및 상기 입력신호의 레벨이 출력신호의 레벨보다 높은 경우에는 상기 비교부의 출력신호 레벨을 변화시켜 상기 데이터라인에 전류를 충전시키고, 상기 입력신호의 레벨이 출력신호의 레벨보다 낮은 경우에는 상기 비교부의 출력신호 레벨을 변화시켜 상기 데이터라인으로부터 전류를 방전시키는 단계를 포함한다.

상기한 바와같이 구성되는 본 발명에 의한 아날로그 버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 아날로그 버퍼의 블럭 구성을 보인 예시도이다.

도 4를 참조하면, 본 발명에 의한 아날로그 버퍼는 표시패널의 데이터 라인(D11)에 충전될 입력신호(IN)와 상기 표시패널의 데이터 라인(D11)에 충전되는 출력신호(OUT)를 비교하여 제어신호(C_OUT)를 출력하는 비교부(110)와; 상기 비교부(110)의 제어신호(C_OUT)에 의해 상기 데이터 라인(D11)으로부터 전류를 방전시키거나 데이터 라인(D11)에 전류를 충전시키는 전류스위칭부(120)로 구성된다.

도 5는 본 발명의 제1실시예에 따른 아날로그 버퍼의 회로구성을 보인 예시도이다.

도 5를 참조하면, 상기 비교부(110)는 데이터 라인(D11)에 충전될 입력신호(IN)를 제1스위치(SW11) 및 제1커패시터(C11)를 통해 인가받는 제1비교부(COMP11)와; 상기 제1비교부(COMP11)의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제2스위치(SW12)와; 상기 제1비교부(COMP11)의 출력신호를 제2커패시터(C12)를 통해 인가받아 제어신호(C_OUT)를 출력하는 제2비교부(COMP12)와; 상기 제2비교부(COMP12)의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제3스위치(SW13)와; 상기 제1커패시터(C11)에 충전된 입력신호(IN)를 데이터 라인(D11)에 인가하는 제4스위치(SW14)로 구성된다.

상기 제1 내지 제3스위치(SW11~SW13)들은 제1제어신호(CS11)에 의해 동시에 도통 또는 차단되고, 상기 제4스위치(SW14)는 제2제어신호(CS12)에 의해 도통 또는 차단된다. 이때, 제1제어신호(CS11)는 일정한 간격으로 펄스가 인가되는 형태의 파형이고, 제2제어신호(CS12)는 제1제어신호(CS11)의 역상 파형이다. 따라서, 제1 내 지 제3스위치(SW11~SW13)들과 제4스위치(SW14)는 교번하여 도통 또는 차단된다.

상기 제1 내지 제3스위치(SW11~SW13)들은 게이트 전극에 제1제어신호(CS11)를 인가받아 동시에 턴-온(turn-on) 또는 턴-오프(turn-off)되는 트랜지스터로 구성될 수 있고, 상기 제4스위치(SW14)는 게이트 전극에 제2제어신호(CS12)를 인가받아 턴-온 또는 턴-오프되는 트랜지스터로 구성될 수 있다. 이때, 제1 내지 제4스위치(SW11~SW14)들은 엔형 모스트랜지스터(N-type MOS transistor)나 피형 모스트랜지스터(P-type MOS transistor)로 구성될 수 있다.

또한, 상기 제1 내지 제3스위치(SW11~SW13)들로는 게이트전극에 제1제어신호(CS11) 및 그 제1제어신호(CS11)의 반전된 신호를 인가받아 공통접속된 소스전극에 인가되는 신호를 공통접속된 드레인전극에 전송 또는 차단하는 한쌍의 엔형 및 피형 트랜지스터들로 구성될 수 있으며, 상기 제4스위치(SW14)로는 게이트전극에 제2제어신호(CS12) 및 그 제2제어신호(CS12)의 반전된 신호를 인가받아 공통접속된 소스전극에 인가되는 신호를 공통접속된 드레인전극에 전송 또는 차단하는 한쌍의 엔형 및 피형 트랜지스터들로 구성될 수 있다. 이와같이 구성되는 한쌍의 엔형 및 피형 트랜지스터들을 통상 전송게이트(transmission gate)라 한다.

상기 제1비교부(COMP11)와 제2비교부(COMP11,COMP12)는 인버터(inverter)나 전압증폭기(voltage amplifier) 등으로 구성될 수 있다.

상기 제4스위치(SW14)와 데이터 라인(D11) 사이에는 출력신호(OUT)에 노이즈가 발생되는 것을 방지하기 위한 저항이 추가로 구비될 수 있으며, 데이터 라인(D11)을 프리-차지(precharge) 또는 리셋(reset)시키기 위한 스위치가 추가로 구비될 수 있다.

그리고, 상기 전류스위칭부(120)는 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 따라 도통 또는 차단되는 제11스위치(SW21)를 통해 상기 데이터 라인(D11)으로부터 전류를 방전시키는 제1전류원(120A)과; 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 따라 도통 또는 차단되는 제12스위치(SW31)를 통해 상기 데이터 라인(D11)에 전류를 충전시키는 제2전류원(120B)으로 구성된다.

도 6은 상기 본 발명의 제1실시예에 따른 아날로그 버퍼의 회로구성을 시뮬레이션(simulation)한 파형도로서, 이를 참조하여 본 발명의 제1실시예에 따른 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.

먼저, 비교부(110)에 제1제어신호(CS11)가 고전위로 인가되는 초기화 구간에는 제1스위치(SW11)가 도통되어 표시패널의 데이터 라인(D11)에 충전될 입력신호(IN)가 제1커패시터(C11)에 충전되고, 제2스위치(SW12)가 도통되어 제1비교부(COMP11)의 입력단과 출력단을 초기화시킨다.

또한, 상기 제2스위치(SW12)가 도통됨에 따라 상기 입력신호(IN)는 제2커패시터(C12)에 충전되며, 제3스위치(SW13)가 도통되어 제2비교부(COMP12)의 입력단과 출력단을 초기화시킨다.

한편, 상기 제1제어신호(CS11)가 고전위로 인가되는 초기화 구간에 제2제어신호(CS12)는 저전위로 인가되어 제4스위치(SW14)는 차단되며, 이때 데이터 라인(D11)은 추가로 구비되는 스위치에 의해 리셋될 수 있다.

따라서, 상기 초기화 구간에 제1커패시터(C11)에는 상기 입력신호(IN)의 전 압에서 제1비교부(COMP11)의 문턱전압(Vth)을 뺀 전압값이 충전된다. 이때, 인버터로 구성된 제2비교부(COMP12)의 입력단과 출력단이 제3스위치(SW13)에 의해 초기화됨에 따라 제2비교부(COMP12)의 제어신호(C_OUT)는 중간레벨의 전압값으로 출력되어 상기 제1전류원(120A)과 제2전류원(120B)은 구동되지 않는다.

그리고, 상기 제2제어신호(CS12)가 고전위로 인가되는 신호 인가구간에는 상기 제1 내지 제3스위치(SW11~SW13)들이 차단되고, 제4스위치(S14)가 도통됨에 따라 상기 제1커패시터(C11)에 저장된 입력신호(IN)가 제4스위치(S14)를 통해 데이터 라인(D11)에 출력신호(OUT)로 인가된다.

상기 비교부(110)의 제1비교부(COMP11)와 제2비교부(COMP12)는 상기 입력신호(IN)와 출력신호(OUT)의 차이를 비교하여 입력신호(IN)의 레벨이 출력신호(OUT)의 레벨보다 클 경우에는 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨을 상승시키고, 반대로 입력신호(IN)의 레벨이 출력신호(OUT)의 레벨보다 작을 경우에는 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨을 하강시킨다.

상기 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨이 상승할 경우에는 상기 제2전류원(120B)이 구동되어 데이터 라인(D11)에 전류를 충전시키고, 반대로 상기 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨이 하강할 경우에는 상기 제1전류원(120A)이 구동되어 데이터 라인(D11)으로부터 전류를 방전시킨다.

상기 제2전류원(110B)에 의해 데이터 라인(D11)에 전류가 충전되거나 제1전 류원(110A)에 의해 데이터 라인(D11)으로부터 전류가 방전되어 입력신호(IN)와 출력신호(OUT)의 레벨이 같아지면, 상기 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)는 중간레벨의 전압값으로 출력되어 제2전류원(120B)과 제1전류원(120A)의 구동을 차단한다.

상기한 바와같이 구동되는 본 발명의 제1실시예에 따른 아날로그 버퍼는 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부를 통해 데이터 라인에 전류를 충전시키거나 데이터 라인으로부터 전류를 방전시킴으로써, 입력신호와 출력신호의 레벨이 같아지도록 한 다음 전류스위칭부의 구동을 차단함에 따라 데이터 라인의 충전 및 방전을 제외한 회로 대기모드(stand-by)에서 누설전류를 차단할 수 있게 된다.

또한, 본 발명의 제1실시예에 따른 아날로그 버퍼는 비교부의 출력단이 데이터 라인에 접속되지 않기 때문에 고해상도 및 대면적 액정 표시장치에서 데이터 라인의 부하가 큰 경우에도 비교부를 최소 사이즈로 설계하여 누설전류를 최소화할 수 있게 된다.

한편, 본 발명의 제1실시예에 따른 아날로그 버퍼는 데이터 라인에 충전되는 출력신호의 레벨이 목적하는 데이터신호의 레벨을 넘어서는 현상(overshoot)이 발생될 경우에 비교부의 비교결과에 따라 전류스위칭부의 구동이 실시간으로 이루어지기 때문에 데이터 라인에 충전되는 출력신호의 레벨을 안정적이면서도 정확하게 유지시킬 수 있게 된다.

도 7은 본 발명의 제2실시예에 따른 아날로그 버퍼의 회로구성을 보인 예시도이다.

도 7을 참조하면, 상기 도4의 비교부(110)는 데이터 라인(D11)에 충전될 입력신호(IN)를 제1스위치(SW11) 및 제1커패시터(C11)를 통해 인가받는 제1비교부(COMP11)와; 상기 제1비교부(COMP11)의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제2스위치(SW12)와; 상기 제1비교부(COMP11)의 출력신호를 제2커패시터(C12)를 통해 인가받아 제어신호(C_OUT)를 출력하는 제2비교부(COMP12)와; 상기 제2비교부(COMP12)의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제3스위치(SW13)와; 상기 제1비교부(COMP11)의 입력단과 데이터 라인(D11) 사이에 접속된 제3커패시터(C13)와; 상기 제1비교부(COMP11)의 입력단과 데이터 라인(D11)을 전기적으로 접속 또는 차단시키는 제4스위치(SW14)로 구성된다.

상기 제1 내지 제3스위치(SW11~SW13)들은 제1제어신호(CS11)에 의해 동시에 도통 또는 차단되고, 상기 제4스위치(SW14)는 제2제어신호(CS12)에 의해 도통 또는 차단된다. 이때, 제1제어신호(CS11)는 일정한 간격으로 펄스가 인가되는 형태의 파형이고, 제2제어신호(CS12)는 제1제어신호(CS11)의 역상 파형이다. 따라서, 제1 내지 제3스위치(SW11~SW13)들과 제4스위치(SW14)는 교번하여 도통 또는 차단된다.

상기 제1 내지 제4스위치(SW11~SW14)들은 전술한 엔형 모스트랜지스터나 피형 모스트랜지스터로 구성될 수 있으며, 또는 전송게이트로 구성될 수 있다.

상기 제1비교부(COMP11)와 제2비교부(COMP11,COMP12)는 인버터나 전압증폭기 등으로 구성될 수 있다.

상기 제4스위치(SW14)와 데이터 라인(D11) 사이에는 출력신호(OUT)에 노이즈가 발생되는 것을 방지하기 위한 저항이 추가로 구비될 수 있으며, 데이터 라인(D11)을 프리-차지 또는 리셋시키기 위한 스위치가 추가로 구비될 수 있다.

그리고, 상기 도4의 전류스위칭부(120)는 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 따라 도통 또는 차단되는 제11스위치(SW21)를 통해 상기 데이터 라인(D11)으로부터 전류를 방전시키는 제1전류원(120A)과; 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 따라 도통 또는 차단되는 제12스위치(SW31)를 통해 상기 데이터 라인(D11)에 전류를 충전시키는 제2전류원(120B)으로 구성된다.

상기 제1전류원(120A)과 제2전류원(120B)는 전술한 도6과 동일하게 전류 미러 형태의 회로가 적용될 수 있으며, 상기 제11스위치(SW21)와 제12스위치(SW31)는 피형 모스트랜지스터와 엔형 모스트랜지스터가 적용될 수 있다.

도8은 상기 본 발명의 제2실시예에 따른 아날로그 버퍼의 회로구성을 시뮬레이션한 파형도로서, 이를 참조하여 본 발명의 제2실시예에 따른 아날로그 버퍼의 구동을 상세히 설명하면 다음과 같다.

따라서, 상기 초기화 구간에 제1커패시터(C11)에는 상기 입력신호(IN)의 전압에서 제1비교부(COMP11)의 문턱전압(Vth)을 뺀 전압값이 충전된다. 이때, 인버터로 구성된 제2비교부(COMP12)의 입력단과 출력단이 제3스위치(SW13)에 의해 초기화됨에 따라 제2비교부(COMP12)의 제어신호(C_OUT)는 중간레벨의 전압값으로 출력되어 상기 제1전류원(120A)과 제2전류원(120B)은 구동되지 않는다.

그리고, 상기 제2제어신호(CS12)가 고전위로 인가되는 신호 인가구간에는 상기 제1 내지 제3스위치(SW11~SW13)들이 차단되고, 제4스위치(S14)가 도통됨에 따라 상기 데이터 라인(D11)이 제1비교부(COMP11)의 입력단과 전기적으로 접속된다. 이때, 데이터 라인(D11)과 제1비교부(COMP11)는 제3커패시터(C13)를 통해 전기적으로 접속되며, 따라서 데이터 라인(D11)의 출력신호(OUT)는 제1커패시터(C11)과 제3커패시터(C13)의 커패시턴스비에 의해 조절될 수 있게 된다.

상기 비교부(110)의 제1비교부(COMP11)와 제2비교부(COMP12)는 상기 입력신호(IN)와 출력신호(OUT)의 차이를 비교하여 입력신호(IN)의 레벨이 출력신호(OUT)의 레벨보다 클 경우에는 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨을 상승시키고, 반대로 입력신호(IN)의 레벨이 출력신호(OUT)의 레벨보다 작을 경우에는 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)의 레벨을 하강시킨 다.

상기한 바와같이 제2전류원(110B)에 의해 데이터 라인(D11)에 전류가 충전되거나 제1전류원(110A)에 의해 데이터 라인(D11)으로부터 전류가 방전되어 입력신호(IN)와 출력신호(OUT)의 레벨이 같아지면, 상기 제2비교부(COMP12)로부터 출력되는 제어신호(C_OUT)는 중간레벨의 전압값으로 출력되어 제2전류원(120B)과 제1전류원(120A)의 구동을 차단한다.

상기한 바와같이 구동되는 본 발명의 제2실시예에 따른 아날로그 버퍼는 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부를 통해 데이터 라인에 전류를 충전시키거나 데이터 라인으로부터 전류를 방전시킴으로써, 입력신호와 출력신호의 레벨이 같아지도록 한 다음 전류스위칭부의 구동을 차단함에 따라 데이터 라인의 충전 및 방전을 제외한 회로 대기모드에서 누설전류를 차단할 수 있게 된다.

또한, 본 발명의 제2실시예에 따른 아날로그 버퍼는 비교부의 출력단이 데이터 라인에 접속되지 않기 때문에 고해상도 및 대면적 액정 표시장치에서 데이터 라인의 부하가 큰 경우에도 비교부를 최소 사이즈로 설계하여 누설전류를 최소화할 수 있게 된다.

그리고, 본 발명의 제2실시예에 따른 아날로그 버퍼는 비교부가 단순히 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부의 구동을 제어하기 때문에 비교부의 구동을 위한 프리-차지가 요구되지 않게 된다.

한편, 본 발명의 제2실시예에 따른 아날로그 버퍼는 데이터 라인에 충전되는 출력신호의 레벨이 목적하는 데이터신호의 레벨을 넘어서는 현상(overshoot)이 발생될 경우에 비교부의 비교결과에 따라 전류스위칭부의 구동이 실시간으로 이루어지기 때문에 데이터 라인에 충전되는 출력신호의 레벨을 안정적이면서도 정확하게 유지시킬 수 있게 된다.

도 9는 상기 도 5 및 도 7에 도시된 전류스위칭부(120)의 제1전류원(120A)과 제2전류원(120B)에 대한 하나의 예로써, 전류 미러(current mirror) 형태의 회로를 적용하고, 상기 제11스위치(SW21)와 제12스위치(SW31)로서 피형 모스트랜지스터와 엔형 모스트랜지스터를 적용한 제1전류원(120A), 제2전류원(120B), 제11스위치(SW21) 및 제12스위치(SW31)의 회로구성을 보인 예시도이다.

도9를 참조하면, 제1전류원(120A)은 드레인전극이 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 의해 도통 제어되는 제11피형 모스트랜지스터(PM21)를 통해 접지전위(VSS)에 접속되고, 게이트전극이 드레인전극과 접속되며, 소스전극이 전원전압(VDD)에 접속된 제12피형 모스트랜지스터(PM22)와; 드레인전극이 상기 접지전위(VSS)에 접속되고, 게이트전극이 상기 제12피형 모스트랜지스터(PM22)의 게이트전극과 접속되며, 소스전극이 데이터 라인(D11)에 접속된 제13피형 모스트랜지스터(PM23)로 구성된다.

그리고, 상기 제2전류원(120B)은 소스전극이 전원전압(VDD)에 접속되고, 게이트전극이 드레인전극과 접속되며, 드레인전극이 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 의해 도통 제어되는 제21엔형 모스트랜지스터(NM31)를 통해 접지전위(VSS)에 접속된 제21피형 모스트랜지스터(PM31)와; 소스전극이 상기 전원전압(VDD)에 접속되고, 게이트전극이 상기 제21피형 모스트랜지스터(PM31)의 게이트전극과 접속되며, 드레인전극이 데이터 라인(D11)에 접속된 제22피형 모스트랜지스터(PM32)로 구성된다.

상기한 바와같이 구성되는 제1전류원(120A)과 제2전류원(120B)은 상기 제2비교부(COMP12)의 제어신호(C_OUT) 레벨에 따라 선택적으로 구동되어 상기 데이터 라인(D11)으로부터 전류를 방전시키거나 데이터 라인(D11)에 전류를 충전시킨다.

즉, 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 의해 상기 제11피형 모스트랜지스터(PM21)가 턴-온(turn-on) 상태로 되면, 상기 제1전류원(120A)의 전원전압(VDD), 제12피형 모스트랜지스터(PM22), 제11피형 모스트랜지스터(PM21) 및 접지전위(VSS)로 이어지는 제1경로를 통해 제11피형 모스트랜지스터(PM21)의 턴-온 상태에 따른 전류가 흐르고, 이때 제1경로를 통해 흐르는 전류값은 전류미러의 원리에 따라 데이터 라인(D11), 제13피형 모스트랜지스터(PM23) 및 접지전위(VSS)로 이어지는 제2경로에 동일하게 흐르게 되어 제1전류원(120A)은 데이터 라인(D11)으로부터 전류를 방전시키게 된다. 이때, 상기 제21엔형 모스트랜지스터(PM31)는 턴-오 프 상태이기 때문에 상기 제2전류원(120B)은 구동되지 않는다.

그리고, 상기 제2비교부(COMP12)의 제어신호(C_OUT)에 의해 상기 제21엔형 모스트랜지스터(NM31)가 턴-온 상태로 되면, 상기 제2전류원(120A)의 전원전압(VDD), 제21피형 모스트랜지스터(PM31), 제21엔형 모스트랜지스터(NM31) 및 접지전위(VSS)로 이어지는 제3경로를 통해 제21엔형 모스트랜지스터(NM31)의 턴-온 상태에 따른 전류가 흐르고, 이때 제3경로를 통해 흐르는 전류값은 전류미러의 원리에 따라 전원전압(VDD), 제22피형 모스트랜지스터(PM32) 및 데이터 라인(D11)으로 이어지는 제4경로에 동일하게 흐르게 되어 제2전류원(120A)은 데이터 라인(D11)에 전류를 충전시키게 된다. 이때, 상기 제11피형 모스트랜지스터(PM21)는 턴-오프 상태이기 때문에 상기 제1전류원(120A)은 구동되지 않는다.

한편, 상기 본 발명에 의한 아날로그 버퍼는 구동회로 일체형 액정 표시장치에 내장되는 게이트 구동부나 데이터 구동부에 구비될 수 있으며, 특히 액정 표시장치의 데이터 라인에 화상신호를 인가하는 데이터 구동부의 출력단에 구비될 수 있다.

또한, 상기 본 발명에 의한 아날로그 버퍼는 액정 표시장치 뿐만 아니라 음극선관(cathode ray tube : CRT)을 대체하는 플라즈마 표시장치(plasma display panel : PDP), 전계방출 표시장치(field emission display : FED) 또는 전계발광 표시장치(electroluminescence display : ELD) 등의 다양한 평판 표시장치의 신호선 구동부에 구비될 수 있으며, 특히 평판 표시장치의 신호선에 화상신호를 인가하 는 신호선 구동부의 출력단에 구비될 수 있다.

상술한 바와같이 본 발명에 의한 아날로그 버퍼 및 그 구동방법은 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부를 통해 데이터 라인에 전류를 충전시키거나 데이터 라인으로부터 전류를 방전시킴으로써, 입력신호와 출력신호의 레벨이 같아지도록 한 다음 전류스위칭부의 구동을 차단함에 따라 데이터 라인의 충전 및 방전을 제외한 회로 대기모드에서 누설전류를 차단할 수 있고, 이로 인해 소비전력을 절감할 수 있는 효과가 있다.

또한, 비교부의 출력단이 데이터 라인에 접속되지 않기 때문에 고해상도 및 대면적 액정 표시장치에서 데이터 라인의 부하가 큰 경우에도 비교부를 최소 사이즈로 설계하여 누설전류를 최소화할 수 있게 되고, 이로 인해 소비전력을 최소화할 수 있는 효과가 있다.

그리고, 데이터 라인에 충전되는 출력신호의 레벨이 목적하는 데이터신호의 레벨을 넘어서는 현상(overshoot)이 발생될 경우에 비교부의 비교결과에 따라 전류스위칭부의 구동이 실시간으로 이루어지기 때문에 데이터 라인에 충전되는 출력신호의 레벨을 안정적이면서도 정확하게 유지시킬 수 있게 되어 표시패널에서 원하는 컬러를 정확하게 표현할 수 있게 되고, 이로 인해 화질을 향상시킬 수 있는 효과가 있다.

특히, 본 발명의 제2실시예에 아날로그 버퍼 및 그 구동방법은 비교부가 단순히 데이터 라인에 충전될 입력신호와 데이터 라인에 충전되는 출력신호의 레벨을 비교하여 전류스위칭부의 구동을 제어하기 때문에 비교부의 구동을 위한 프리-차지가 요구되지 않게 되어 구동이 단순해지고, 전력소비를 줄일 수 있는 효과가 있다.

Claims

제어신호에 의해 입력단과 출력단이 초기화되며, 표시패널의 데이터라인에 충전될 입력신호와 상기 표시패널의 데이터라인에 충전되는 출력신호의 차이를 비교하여 비교 결과에 따라 상기 출력신호의 레벨을 상승시키거나 또는 상기 출력신호의 레벨을 하강시키는 비교부; 및

상기 비교부의 출력신호에 따라 상기 데이터라인에 전류를 충전시키거나 또는 상기 데이터라인의 전류를 방전시키는 전류 스위칭부를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 1 항에 있어서,

상기 비교부는, 상기 데이터라인에 충전될 입력신호를 제1 스위치 및 제1 커패시터를 통해 인가받는 제1 비교부;

상기 제1 비교부의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제2 스위치;

상기 제1 비교부의 출력신호를 제2 커패시터를 통해 인가받아 출력신호를 출력하는 제2 비교부;

상기 제2 비교부의 입력단과 출력단 사이에 접속되어 입력단과 출력단을 초기화시키는 제3 스위치; 및

상기 제1 커패시터에 충전된 입력신호를 데이터라인에 인가하는 제4 스위치를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 제4 스위치와 상기 데이터라인 사이에 배치되며, 상기 출력신호에 노이즈가 발생되는 것을 방지하는 저항을 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 제4 스위치와 상기 데이터라인 사이에 배치되며, 상기 데이터라인을 프리차지((precharge) 또는 리셋(reset)시키는 스위치를 포함하는 것을 특징으로하는 아날로그 버퍼.
제 2 항에 있어서,

상기 비교부는 상기 제1 비교부의 입력단과 상기 데이터라인 사이에 접속된 제3 커패시터를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 5 항에 있어서,

상기 데이터라인의 출력신호는 상기 제1 커패시터와 제3 커패시터의 커패시턴스비에 의해 조절되는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 제1 및 제2 비교부는 인버터 또는 전압증폭기로 구성되는 것을 특징으로 하는 아날로그 버퍼.
제 2 항에 있어서,

상기 제1 내지 제4 스위치는 전송게이트(transmission gate)로 구성되는 것을 특징으로 하는 아날로그 버퍼.
제 1 항에 있어서,

상기 전류스위칭부는

상기 비교부의 출력신호에 따라 도통 또는 차단되는 제5 스위치를 통해 상기 데이터라인으로부터 전류를 방전시키는 제1 전류원; 및

상기 비교부의 출력신호에 따라 도통 또는 차단되는 제6 스위치를 통해 상기 데이터라인에 전류를 충전시키는 제2 전류원을 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 9 항에 있어서,

상기 제1 전류원은

게이트에는 상기 비교부의 출력신호가 인가되고, 소스에는 접지전압이 인가되는 제1 트랜지스터;

게이트와 드레인이 연결되어 있으며, 소스에는 전원전압이 인가되고, 상기 드레인은 상기 제1 트랜지스터의 드레인과 연결되어 있는 제2 트랜지스터;

게이트는 상기 제2 트랜지스터의 게이트와 연결되어 있고, 소스는 접지전압에 연결되어 있으며, 드레인은 상기 데이터라인과 연결되어 있는 제3 트랜지스터를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 9 항에 있어서,

상기 제2 전류원은

게이트는 상기 비교부의 출력신호가 인가되고, 소스는 접지전압에 연결되어 있는 제4 트랜지스터;

게이트와 드레인이 연결되어 있으며, 소스에는 전원전압이 인가되고, 상기 드레인은 상기 제4 트랜지스터의 드레인과 연결되어 있는 제5 트랜지스터; 및

게이트는 상기 제5 트랜지스터의 게이트와 연결되어 있고, 소스는 전원전압에 연결되어 있으며, 드레인은 상기 데이터라인과 연결되어 있는 제6 트랜지스터를 포함하는 것을 특징으로 하는 아날로그 버퍼.
제 9 항에 있어서,

상기 제1 및 제2 전류원은 전류 미러로 구성된 것을 특징으로 하는 아날로그 버퍼.
제어신호를 제공받아 비교부의 입력단과 출력단을 초기화시키는 단계;

표시패널의 데이터라인에 충전될 입력신호와 상기 표시패널의 데이터라인에 충전되는 출력신호를 비교하는 단계; 및

상기 입력신호의 레벨이 출력신호의 레벨보다 높은 경우에는 상기 비교부의 출력신호 레벨을 변화시켜 상기 데이터라인에 전류를 충전시키고, 상기 입력신호의 레벨이 출력신호의 레벨보다 낮은 경우에는 상기 비교부의 출력신호 레벨을 변화시켜 상기 데이터라인으로부터 전류를 방전시키는 단계를 포함하는 것을 특징으로 하는 아날로그 버퍼의 구동방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제