CN109559674B - 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN109559674B
CN109559674B CN201910086129.1A CN201910086129A CN109559674B CN 109559674 B CN109559674 B CN 109559674B CN 201910086129 A CN201910086129 A CN 201910086129A CN 109559674 B CN109559674 B CN 109559674B
Authority
CN
China
Prior art keywords
transistor
node
level
pole
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910086129.1A
Other languages
English (en)
Other versions
CN109559674A (zh
Inventor
王喜鹏
张伟
徐超
刘云飞
贾金成
许本志
李斌
刘颀
张骥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910086129.1A priority Critical patent/CN109559674B/zh
Publication of CN109559674A publication Critical patent/CN109559674A/zh
Priority to US16/961,581 priority patent/US11100835B2/en
Priority to PCT/CN2020/073557 priority patent/WO2020156383A1/zh
Application granted granted Critical
Publication of CN109559674B publication Critical patent/CN109559674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括输入电路和输出电路。输入电路与输入端和第一节点连接，配置为响应于输入端的输入信号将输入信号写入第一节点，以控制第一节点的电平。输出电路与第一节点、时钟信号端和像素信号输出端连接，配置为接收时钟信号端的时钟信号并在第一节点的电平的控制下通过像素信号输出端输出扫描信号。输出电路包括可变电阻，可变电阻配置为根据可变电阻的阻值调节扫描信号的电平。该移位寄存器单元可以使扫描信号在光照的亮态下的电平高于暗态下的电平，以改善光照强度不同引起的阻容延迟所导致的横向条纹。

Description

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
技术领域
本公开的实施例涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
背景技术
在显示技术领域，例如液晶显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。例如，栅极驱动电路可以通过绑定的集成驱动电路实现。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管制备工艺的不断提高，也可以将栅极驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(Gate-driver OnArray)来对栅线进行驱动。例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号，从而例如控制多行栅线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。目前的显示面板越来越多地采用GOA技术来对栅线进行驱动。GOA技术有助于实现窄边框，并且可以降低生产成本。
发明内容
本公开至少一个实施例提供一种移位寄存器单元，包括输入电路和输出电路；其中，所述输入电路与输入端和第一节点连接，配置为响应于所述输入端的输入信号将所述输入信号写入所述第一节点，以控制所述第一节点的电平；所述输出电路与所述第一节点、时钟信号端和像素信号输出端连接，配置为接收所述时钟信号端的时钟信号并在所述第一节点的电平的控制下通过所述像素信号输出端输出扫描信号，其中，所述输出电路包括可变电阻，所述可变电阻配置为根据所述可变电阻的阻值调节所述扫描信号的电平。
例如，在本公开一实施例提供的移位寄存器单元中，所述可变电阻包括光敏电阻，所述光敏电阻包括光电敏感材料，所述光电敏感材料的阻值与接收到的光强呈负相关。
例如，在本公开一实施例提供的移位寄存器单元中，所述可变电阻包括负温度系数的热敏电阻。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出电路还与移位信号输出端连接，所述输出电路还包括第一晶体管、第二晶体管和第一电容；所述第一晶体管的栅极配置为和所述第一节点连接，所述第一晶体管的第一极配置为和所述时钟信号端连接，所述第一晶体管的第二极配置为和所述移位信号输出端连接；所述第二晶体管的栅极配置为和所述第一节点连接，所述第二晶体管的第一极配置为和所述时钟信号端连接，所述第二晶体管的第二极配置为和所述可变电阻的第一端连接；所述第一电容的第一极配置为和所述第一节点连接，所述第一电容的第二极配置为和所述像素信号输出端连接；所述可变电阻的第二端配置为和所述像素信号输出端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述输入电路包括第三晶体管；所述第三晶体管的栅极与第一极连接且配置为和所述输入端连接，所述第三晶体管的第二极配置为和所述第一节点连接。
例如，本公开一实施例提供的移位寄存器单元还包括第一控制电路、第二控制电路、第一节点降噪电路、输出降噪电路、第一复位电路和第二复位电路；其中，所述第一控制电路配置为在所述第一节点的电平和第一控制节点的电平的控制下，对第二节点的电平进行控制；所述第二控制电路配置为在所述第一节点的电平的控制下，对所述第一控制节点的电平进行控制；所述第一节点降噪电路配置为在所述第二节点的电平的控制下，对所述第一节点进行降噪；所述输出降噪电路配置为在所述第二节点的电平的控制下，对所述移位信号输出端和所述像素信号输出端进行降噪；所述第一复位电路配置为响应于第一复位信号对所述第一节点进行复位；所述第二复位电路配置为响应于第二复位信号对所述第一节点进行复位。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一控制电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极配置为和所述第一控制节点连接，所述第四晶体管的第一极配置为和第一电压端连接，所述第四晶体管的第二极配置为和所述第二节点连接，所述第五晶体管的栅极配置为和所述第一节点连接，所述第五晶体管的第一极配置为和所述第二节点连接，所述第五晶体管的第二极配置为和第二电压端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第二控制电路包括第六晶体管和第七晶体管；所述第六晶体管的栅极与第一极连接且配置为和第一电压端连接，所述第六晶体管的第二极配置为和所述第一控制节点连接，所述第七晶体管的栅极配置为和所述第一节点连接，所述第七晶体管的第一极配置为和所述第一控制节点连接，所述第七晶体管的第二极配置为和第二电压端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一节点降噪电路包括第八晶体管；所述第八晶体管的栅极配置为和所述第二节点连接，所述第八晶体管的第一极配置为和所述第一节点连接，所述第八晶体管的第二极配置为和第二电压端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出降噪电路包括第九晶体管和第十晶体管；所述第九晶体管的栅极配置为和所述第二节点连接，所述第九晶体管的第一极配置为和所述移位信号输出端连接，所述第九晶体管的第二极配置为和第二电压端连接；所述第十晶体管的栅极配置为和所述第二节点连接，所述第十晶体管的第一极配置为和所述像素信号输出端连接，所述第十晶体管的第二极配置为和第三电压端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一复位电路包括第十一晶体管，所述第十一晶体管的栅极配置为和第一复位端连接，所述第十一晶体管的第一极配置为和所述第一节点连接，所述第十一晶体管的第二极配置为和第二电压端连接；所述第二复位电路包括第十二晶体管，所述第十二晶体管的栅极配置为和第二复位端连接，所述第十二晶体管的第一极配置为和所述第一节点连接，所述第十二晶体管的第二极配置为和所述第二电压端连接。
本公开至少一个实施例还提供一种栅极驱动电路，包括本公开任一实施例所述的移位寄存器单元。
本公开至少一个实施例还提供一种显示装置，包括本公开任一实施例所述的栅极驱动电路，以及还包括背光源和阵列基板，其中，所述阵列基板包括衬底基板、遮光层和栅极驱动电路层，所述遮光层设置在所述衬底基板上，所述栅极驱动电路层设置在所述遮光层远离所述衬底基板的一侧，所述栅极驱动电路层包括所述可变电阻，所述遮光层在对应于所述可变电阻的位置具有开口，使得所述背光源发出的光可以通过所述开口照射到所述可变电阻。
例如，在本公开一实施例提供的显示装置中，所述栅极驱动电路包括级联的多个所述移位寄存器单元，所述背光源包括多个发光区域，多个所述移位寄存器单元与所述多个发光区域一一对应，每个所述移位寄存器单元中的所述可变电阻在垂直于所述衬底基板的方向上的投影位于对应的发光区域中。
本公开至少一个实施例还提供一种如本公开任一实施例所述的移位寄存器单元的驱动方法，包括：在输入阶段，所述输入电路响应于所述输入信号将所述输入信号写入所述第一节点并控制所述第一节点的电平至第一电平，所述输出电路通过所述像素信号输出端输出具有第二电平的扫描信号；在输出阶段，所述输出电路通过所述像素信号输出端输出具有第三电平的扫描信号；其中，所述第三电平根据所述可变电阻的阻值不同而不同；在所述输出阶段，当所述可变电阻接收到的光强增大时，所述可变电阻的阻值减小以调节所述第三电平，使得所述第三电平增大；当所述光强减小时，所述可变电阻的阻值增大以调节所述第三电平，使得所述第三电平减小。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一些实施例提供的一种移位寄存器单元的示意框图；
图2为本公开一些实施例提供的另一种移位寄存器单元的示意框图；
图3为本公开一些实施例提供的另一种移位寄存器单元的示意框图；
图4为本公开一些实施例提供的另一种移位寄存器单元的示意框图；
图5为图2中所示的移位寄存器单元的一种具体实现示例的电路图；
图6为图3中所示的移位寄存器单元的一种具体实现示例的电路图；
图7为图4中所示的移位寄存器单元的一种具体实现示例的电路图；
图8为本公开一些实施例提供的一种移位寄存器单元的信号时序图；
图9A为本公开一些实施例提供的一种移位寄存器单元在未受到光照时的信号图；
图9B为本公开一些实施例提供的一种移位寄存器单元在受到光照时的信号图；
图10为本公开一些实施例提供的另一种移位寄存器单元的信号时序图；
图11为本公开一些实施例提供的一种栅极驱动电路的示意框图；
图12为本公开一些实施例提供的一种显示装置的示意框图；
图13为本公开一些实施例提供的一种显示装置的剖面示意图；
图14为本公开一些实施例提供的一种显示装置的平面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
对于薄膜晶体管-液晶显示(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)的高世代生产线，由于掩模板(Mask)的价格高昂，TFT-LCD面板的生产成本很高。为了尽量降低产品的生产成本，生产厂家一般会采用较少的光罩工艺来制作TFT-LCD面板，例如4Mask工艺。在4Mask工艺中，TFT的有源层和数据线金属层在同一光罩工艺中通过同一掩模板进行图案化。这种方式会导致数据线下方存在一层有源层，且两者直接接触。在受到光照时，有源层会发生载流子迁移，使得有源层变为导电层，从而导致数据线的电容(例如寄生电容、耦合电容、与数据线连接的电容器件等)相比于暗态时的电容发生变化，由此导致通过数据线将数据信号写入像素单元时的阻容延迟(RC Delay)在光照的亮态和暗态下产生比较明显的差异。
当该TFT-LCD面板的背光源例如采用区域亮度控制模式(Local Dimming，一种利用时域占空比的调光模式)调节光强时，由于在背光整体未达到最高亮度时，在同一时刻背光的不同区域的亮度不均一，使得该TFT-LCD面板的不同区域的受光照情况不同，从而导致进行数据信号写入时面板的不同区域的RC Delay不同，进一步导致不同区域的像素单元(液晶电容)的充电率(即充电后像素电极的电压与数据信号的电压的比率)不同，进而在显示画面中产生横向条纹(Block)或产生其他显示不良。
本公开至少一实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元可以使输出的扫描信号的电平可根据背光的光照强度的不同而改变，在亮态下的电平高于暗态下的电平，从而调节显示面板中接收该扫描信号的相应的像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一实施例提供一种移位寄存器单元，多个该移位寄存器单元级联可以形成栅极驱动电路，以依序输出多个扫描信号，该移位寄存器单元包括输入电路和输出电路。输入电路与输入端和第一节点连接，配置为响应于输入端的输入信号将输入信号写入第一节点，以控制第一节点的电平。输出电路与第一节点、时钟信号端和像素信号输出端连接，配置为接收时钟信号端的时钟信号并在第一节点的电平的控制下通过像素信号输出端输出扫描信号。输出电路包括可变电阻，可变电阻配置为根据可变电阻的阻值调节扫描信号的电平。
图1为本公开一些实施例提供的一种移位寄存器单元的示意框图。如图1所示，该移位寄存器单元10包括输入电路100和输出电路200。
输入电路100与输入端INT和第一节点PU连接，配置为响应于输入端INT的输入信号将输入信号写入第一节点PU，以控制第一节点PU的电平。例如，输入电路100在输入信号的控制下使第一节点PU与输入端INT电连接，从而可以使输入信号的高电平对第一节点PU充电，使得第一节点PU的电平升高以控制输出电路200导通。当然，本公开的实施例不限于此，例如，输入电路100还可以与另外提供的高电压端连接，配置为在输入端INT提供的输入信号的控制下使第一节点PU与该高电压端电连接，从而可以使该高电压端输出的高电平信号对第一节点PU充电。在其他一些实施例中，也可以使输入信号的低电平对第一节点PU放电，使得第一节点PU的电平降低以控制输出电路200导通，第一节点PU的电平的变化方式(即升高或降低)可以根据输出电路200的具体实现方式而定。
输出电路200与第一节点PU、时钟信号端CLK和像素信号输出端OP1连接，配置为接收时钟信号端CLK的时钟信号并在第一节点PU的电平的控制下通过像素信号输出端OP1输出扫描信号。例如，输出电路200在第一节点PU的电平的控制下导通，使时钟信号端CLK和可变电阻210的第一端电连接，可变电阻210的第二端与像素信号输出端OP1电连接，因此输出电路200接收时钟信号后可以通过像素信号输出端OP1输出扫描信号。扫描信号作为该移位寄存器单元10的输出信号，用于驱动例如与该像素信号输出端OP1连接的显示面板的栅线。
输出电路200包括可变电阻210，可变电阻210配置为根据可变电阻210的阻值调节扫描信号的电平。可变电阻210的阻值例如可以根据环境条件的变化而改变。例如，在一些示例中，可变电阻210为光敏电阻，该光敏电阻包括光电敏感材料，该光电敏感材料的阻值(即光敏电阻的阻值)与接收到的光强呈负相关。当光强变化时，该光敏电阻的阻值改变，由于该光敏电阻连接在时钟信号端CLK和像素信号输出端OP1之间，因此像素信号输出端OP1输出的扫描信号的电平会变化，以实现根据该光敏电阻的阻值调节扫描信号的电平的目的。光敏电阻采用半导体材料制备，也即是，上述光电敏感材料为半导体材料，例如，硒、硫化镉、硒化镉、碲化镉、砷化镓、硅、锗、硫化锌等，本公开的实施例对于光敏电阻的材料与形式不作限制。
例如，当光强增大时，光敏电阻的阻值减小以调节扫描信号的电平，使得扫描信号的电平增大；当光强减小时，光敏电阻的阻值增大以调节扫描信号的电平，使得扫描信号的电平减小。也即是，光敏电阻可以使扫描信号在光照的亮态下的电平高于暗态下的电平。当上述移位寄存器单元10形成栅极驱动电路时，扫描信号的电平变化(电压变化)可以调节采用该栅极驱动电路的显示面板的像素单元的充电率，从而在光照强度不同(RC Delay不同)的情形下使像素单元的充电效果相同或相似，以改善光照强度不同引起的RC Delay所导致的横向条纹，减轻或避免光照强度不同引起的RC Delay对显示效果的影响。
需要说明的是，本公开的一些实施例中，移位寄存器单元10可以应用在具有背光源的显示面板中，该背光源例如采用区域亮度控制模式调节光强。当然，本公开的实施例不限于此，移位寄存器单元10也可以应用在具有采用其他工作模式(例如利用电流调节亮度)的背光源的显示面板中。
需要说明的是，本公开的一些实施例中，可变电阻210不限于光敏电阻，也可以采用其他敏感特性的电阻，例如热敏电阻等，相应地，环境条件的变化可以指温度的变化等。当可变电阻210采用热敏电阻时，由于采用区域亮度控制模式调节光强的背光源在工作时会发热，光强越大的区域其温度越高，因此热敏电阻的阻值会相应变化，从而实现根据该热敏电阻的阻值调节扫描信号的电平的目的。例如，该热敏电阻具有负温度系数，从而使该热敏电阻的阻值与温度呈负相关，以实现与前文所述的光敏电阻相似的效果。该热敏电阻的材料例如为具有负温度系数的锰、钴、镍和铜等金属氧化物，本公开的实施例对于热敏电阻的材料与形式不作限制。
图2为本公开一些实施例提供的另一种移位寄存器单元的示意框图。如图2所示，该实施例中移位寄存器单元20还包括第一节点降噪电路300和输出降噪电路400，其他结构与图1中所示的移位寄存器单元10基本相同。
第一节点降噪电路300配置为在降噪控制信号端RST的降噪控制信号的控制下，对第一节点PU进行降噪。例如，第一节点降噪电路300与第一节点PU、降噪控制信号端RST和另行提供的电压端(例如低电压端)连接，配置为在降噪控制信号的控制下，使第一节点PU和该另行提供的电压端电连接，从而对第一节点PU进行降噪(例如进行下拉)。
输出降噪电路400配置为在降噪控制信号端RST的降噪控制信号的控制下，对像素信号输出端OP1进行降噪。例如，输出降噪电路400与像素信号输出端OP1、降噪控制信号端RST和另行提供的电压端(例如低电压端)连接，配置为在降噪控制信号的控制下，使像素信号输出端OP1和该另行提供的电压端电连接，从而对像素信号输出端OP1进行降噪(例如进行下拉)。例如，在其他一些实施例中，输出降噪电路400也可以连接到其他控制信号端而不连接到降噪控制信号端RST，从而可以接收不同于降噪控制信号的其他控制信号，使得输出降噪电路400和第一节点降噪电路300可以分别独立控制。
图3为本公开一些实施例提供的另一种移位寄存器单元的示意框图。如图3所示，该实施例中移位寄存器单元30还包括第一控制电路500、第二控制电路600、第一节点降噪电路300、输出降噪电路400、第一复位电路710和第二复位电路720，其他结构与图1中所示的移位寄存器单元10基本相同。需要注意的是，在该实施例中，输出电路200不仅与像素信号输出端OP1连接，还与移位信号输出端OP2连接，以提高该移位寄存器单元30的驱动能力。像素信号输出端OP1用于为像素电路提供扫描信号，移位信号输出端OP2用于为级联的其他移位寄存器单元提供输入信号。
第一控制电路500配置为在第一节点PU的电平和第一控制节点PD_CN1的电平的控制下，对第二节点PD1的电平进行控制。例如，第一控制电路500与第一电压端VDD1、第二电压端LVGL、第一节点PU、第二节点PD1和第一控制节点PD_CN1连接，配置为在第一节点PU的电平的控制下使第二节点PD1和第二电压端LVGL电连接，从而对第二节点PD1的电平进行控制(例如下拉)，使其处于低电平。同时，第一控制电路500可以在第一控制节点PD_CN1的电平的控制下使第二节点PD1和第一电压端VDD1电连接，从而在第一电压端VDD1提供高电平信号时对第二节点PD1进行充电以使其处于高电平。
第二控制电路600配置为在第一节点PU的电平的控制下，对第一控制节点PD_CN1的电平进行控制。例如，第二控制电路600与第一电压端VDD1、第二电压端LVGL、第一节点PU和第一控制节点PD_CN1连接，配置为在第一节点PU的电平的控制下使第一控制节点PD_CN1和第二电压端LVGL电连接，从而对第一控制节点PD_CN1的电平进行下拉控制，使其处于低电平。同时，第二控制电路600可以在第一电压端VDD1提供高电平信号时使第一控制节点PD_CN1处于高电平。
第一节点降噪电路300配置为在第二节点PD1的电平的控制下，对第一节点PU进行降噪。例如，第一节点降噪电路300与第二电压端LVGL、第一节点PU和第二节点PD1连接，配置为在第二节点PD1的电平的控制下，使第一节点PU和第二电压端LVGL电连接，从而对第一节点PU进行降噪(例如进行下拉)。
输出降噪电路400配置为在第二节点PD1的电平的控制下，对像素信号输出端OP1和移位信号输出端OP2进行降噪。例如，输出降噪电路400与第二电压端LVGL、第三电压端VGL、像素信号输出端OP1、移位信号输出端OP2和第二节点PD1连接，配置为在第二节点PD1的电平的控制下，使像素信号输出端OP1与第三电压端VGL电连接，使移位信号输出端OP2与第二电压端LVGL电连接，从而分别对像素信号输出端OP1和移位信号输出端OP2进行降噪(例如进行下拉)。
第一复位电路710配置为响应于第一复位信号对第一节点PU进行复位。例如，第一复位电路710与第一节点PU、第一复位端RST_PU和第二电压端LVGL连接，配置为在第一复位端RST_PU提供的第一复位信号的控制下使第一节点PU和第二电压端LVGL电连接，从而对第一节点PU进行复位。例如，第一复位电路710在该移位寄存器单元30输出结束后对第一节点PU进行复位。
第二复位电路720配置为响应于第二复位信号对第一节点PU进行复位。例如，第二复位电路720与第一节点PU、第二复位端STV和第二电压端LVGL连接，配置为在第二复位端STV提供的第二复位信号的控制下使第一节点PU和第二电压端LVGL电连接，从而对第一节点PU进行复位。例如，第二复位电路720可以在一帧图像扫描开始前和结束后均对第一节点PU进行复位，也可以仅在一帧图像扫描开始前或结束后对第一节点PU进行复位。
需要注意的是，在该实施例中，可变电阻210可以调节像素信号输出端OP1输出的扫描信号的电平，但是无法调节移位信号输出端OP2输出的移位信号的电平，因此可变电阻210不会对移位信号产生影响，从而避免影响多个移位寄存器单元级联组成的栅极驱动电路的正常功能。
在该实施例中，第一电压端VDD1例如配置为保持输入直流高电平信号，将该直流高电平称为第一电压。在其他一些实施例中，为了配合电路结构，第一电压端VDD1也可以为配置为交替输入直流高电平信号和直流低电平信号，第一电压可以根据具体的电路结构而定。例如，第二电压端LVGL配置为保持输入直流低电平信号，将该直流低电平称为第二电压；第三电压端VGL配置为保持输入直流低电平信号，将该直流低电平称为第三电压。例如，第二电压与第三电压可以相同，也可以不同。以下各实施例与此相同，不再赘述。
图4为本公开一些实施例提供的另一种移位寄存器单元的示意框图。如图4所示，相比于图3中所示的移位寄存器单元30，该实施例中的移位寄存器单元40还包括第三控制电路800和第四控制电路900，相应地，还包括第三节点PD2和第二控制节点PD_CN2。该移位寄存器单元40的其他结构与图3中所示的移位寄存器单元30基本相同，此处不再赘述。
第三控制电路800配置为在第一节点PU和第二控制节点PD_CN2的电平的控制下，对第三节点PD2的电平进行控制。例如，第三控制电路800与第四电压端VDD2、第二电压端LVGL、第一节点PU、第三节点PD2和第二控制节点PD_CN2连接，配置为在第一节点PU的电平的控制下使第三节点PD2和第二电压端LVGL电连接，从而对第三节点PD2的电平进行控制(例如下拉)，使其处于低电平。同时，第三控制电路800可以在第二控制节点PD_CN2的电平的控制下使第三节点PD2和第四电压端VDD2电连接，从而在第四电压端VDD2提供高电平信号时对第三节点PD2进行充电以使其处于高电平。
第四控制电路900配置为在第一节点PU的电平的控制下，对第二控制节点PD_CN2的电平进行控制。例如，第四控制电路900与第四电压端VDD2、第二电压端LVGL、第一节点PU和第二控制节点PD_CN2连接，配置为在第一节点PU的电平的控制下使第二控制节点PD_CN2和第二电压端LVGL电连接，从而对第二控制节点PD_CN2的电平进行下拉控制，使其处于低电平。同时，第四控制电路900可以在第四电压端VDD2提供高电平信号时使第二控制节点PD_CN2处于高电平。
相应地，第一节点降噪电路300与第二节点PD1和第三节点PD2均连接，配置为在第二节点PD1或第三节点PD2的电平的控制下，对第一节点PU进行降噪。输出降噪电路400与第二节点PD1和第三节点PD2均连接，配置为在第二节点PD1或第三节点PD2的电平的控制下，对像素信号输出端OP1和移位信号输出端OP2进行降噪。
在该实施例中，第一电压端VDD1和第四电压端VDD2配置为交替提供直流高电平信号，通过第一控制电路500、第二控制电路600、第三控制电路800和第四控制电路900的作用，使第二节点PD1和第三节点PD2交替为高电平，从而控制第一节点降噪电路300和输出降噪电路400分别对第一节点PU及像素信号输出端OP1和移位信号输出端OP2进行降噪。例如，当第一电压端VDD1提供高电平信号时，第四电压端VDD2提供低电平信号，在第一控制电路500和第二控制电路600的作用下，此时第二节点PD1为高电平；当第四电压端VDD2提供高电平信号时，第一电压端VDD1提供低电平信号，在第三控制电路800和第四控制电路900的作用下，此时第三节点PD2为高电平。通过这种方式，可以避免移位寄存器单元40中的晶体管长期导通引起的性能漂移。例如，将第四电压端VDD2提供的信号称为第四电压，以下各实施例与此相同，不再赘述。
需要说明的是，本公开一些实施例提供的移位寄存器单元可以由可变电阻210与通常的任意结构的移位寄存器单元的结合得到，而不限于上述的结构形式。可变电阻210在光照的亮态下的阻值小于在暗态下的阻值，使得像素信号输出端OP1输出的扫描信号在光照的亮态下的电平高于暗态下的电平，从而调节像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
图5为图2中所示的移位寄存器单元的一种具体实现示例的电路图。在下面的说明中以各晶体管为N型晶体管为例进行说明，但这并不构成对本公开实施例的限制。如图5所示，该移位寄存器单元20包括第一至第四晶体管M1-M4和第一电容C1，以及还包括光敏电阻R1。例如，该移位寄存器单元20为光敏电阻R1与通常的4T1C移位寄存器单元的结合。
输出电路200可以实现为第一晶体管M1、第一电容C1和光敏电阻R1。第一晶体管M1的栅极配置为和第一节点PU连接，第一晶体管M1的第一极配置为和时钟信号端CLK连接以接收时钟信号，第一晶体管M1的第二极配置为和光敏电阻R1的第一端连接。光敏电阻R1的第二端配置为和像素信号输出端OP1连接。第一电容C1的第一极配置为和第一节点PU连接，第一电容C1的第二极配置为和像素信号输出端OP1连接。前文所述的可变电阻210例如实现为该光敏电阻R1。当第一节点PU处于有效电平(例如高电平)时，第一晶体管M1导通，从而可以接收时钟信号端CLK的时钟信号，并通过像素信号输出端OP1输出扫描信号。当光照强度变化时，光敏电阻R1的阻值改变，从而使像素信号输出端OP1输出的扫描信号的电平发生变化，实现调节扫描信号电平的目的。
输入电路100可以实现为第二晶体管M2。第二晶体管M2的栅极与第一极连接，且配置为和输入端INT连接以接收输入信号，第二晶体管M2的第二极配置为和第一节点PU连接。当输入端INT的输入信号为有效电平(例如高电平)时，第二晶体管M2导通，输入信号对第一节点PU进行充电，使其处于高电平。
第一节点降噪电路300可以实现为第三晶体管M3。第三晶体管M3的栅极配置为和降噪控制信号端RST连接，第三晶体管M3的第一极配置为和第一节点PU连接，第三晶体管M3的第二极配置为和第二电压端LVGL连接。当降噪控制信号端RST的降噪控制信号为有效电平(例如高电平)时，第三晶体管M3导通，将第一节点PU和第二电压端LVGL电连接，从而可以将第一节点PU下拉至低电平，以进行降噪。
输出降噪电路400可以实现为第四晶体管M4。第四晶体管M4的栅极配置为和降噪控制信号端RST连接，第四晶体管M4的第一极配置为和像素信号输出端OP1连接，第四晶体管M4的第二极配置为和第二电压端LVGL连接。当降噪控制信号端RST的降噪控制信号为有效电平(例如高电平)时，第四晶体管M4导通，将像素信号输出端OP1和第二电压端LVGL电连接，从而可以将像素信号输出端OP1的扫描信号下拉至低电平，以进行降噪。
图6为图3中所示的移位寄存器单元的一种具体实现示例的电路图。如图6所示，该移位寄存器单元30包括第一至第十二晶体管T1-T12和第一电容C1，以及还包括光敏电阻R1。
输出电路200可以实现为第一晶体管T1、第二晶体管T2、第一电容C1和光敏电阻R1。第一晶体管T1的栅极配置为和第一节点PU连接，第一晶体管T1的第一极配置为和时钟信号端CLK连接以接收时钟信号，第一晶体管T1的第二极配置为和移位信号输出端OP2连接。第二晶体管T2的栅极配置为和第一节点PU连接，第二晶体管T2的第一极配置为和时钟信号端CLK连接以接收时钟信号，第二晶体管T2的第二极配置为和光敏电阻R1的第一端连接。第一电容C1的第一极配置为和第一节点PU连接，第一电容C1的第二极配置为和像素信号输出端OP1连接。光敏电阻R1的第二端配置为和像素信号输出端OP1连接。前文所述的可变电阻210例如实现为该光敏电阻R1。
当第一节点PU处于有效电平(例如高电平)时，第一晶体管T1和第二晶体管T2均导通，从而可以接收时钟信号端CLK的时钟信号，并通过移位信号输出端OP2输出移位信号，通过像素信号输出端OP1输出扫描信号。当光照强度变化时，光敏电阻R1的阻值改变，从而使像素信号输出端OP1输出的扫描信号的电平发生变化，实现调节扫描信号电平的目的。移位信号输出端OP2输出的移位信号不受光敏电阻R1的影响，从而避免光敏电阻R1影响多个移位寄存器单元30级联组成的栅极驱动电路的正常功能。
输入电路100可以实现为第三晶体管T3。第三晶体管T3的栅极与第一极连接，且配置为和输入端INT连接以接收输入信号，第三晶体管T3的第二极配置为和第一节点PU连接。当输入端INT的输入信号为有效电平(例如高电平)时，第三晶体管T3导通，输入信号对第一节点PU进行充电，使其处于高电平。
第一控制电路500可以实现为第四晶体管T4和第五晶体管T5。第四晶体管T4的栅极配置为和第一控制节点PD_CN1连接，第四晶体管T4的第一极配置为和第一电压端VDD1连接以接收第一电压，第四晶体管T4的第二极配置为和第二节点PD1连接。第五晶体管T5的栅极配置为和第一节点PU连接，第五晶体管T5的第一极配置为和第二节点PD1连接，第五晶体管T5的第二极配置为和第二电压端LVGL连接以接收第二电压。
第二控制电路600可以实现为第六晶体管T6和第七晶体管T7。第六晶体管T6的栅极与第一极连接且配置为和第一电压端VDD1连接以接收第一电压，第六晶体管T6的第二极配置为和第一控制节点PD_CN1连接。第七晶体管T7的栅极配置为和第一节点PU连接，第七晶体管T7的第一极配置为和第一控制节点PD_CN1连接，第七晶体管T7的第二极配置为和第二电压端LVGL连接以接收第二电压。
第一节点降噪电路300可以实现为第八晶体管T8。第八晶体管T8的栅极配置为和第二节点PD1连接，第八晶体管T8的第一极配置为和第一节点PU连接，第八晶体管T8的第二极配置为和第二电压端LVGL连接以接收第二电压。当第二节点PD1为有效电平(例如高电平)时，第八晶体管T8导通，将第一节点PU和第二电压端LVGL电连接，从而可以对第一节点PU下拉以实现降噪。
输出降噪电路400可以实现为第九晶体管T9和第十晶体管T10。第九晶体管T9的栅极配置为和第二节点PD1连接，第九晶体管T9的第一极配置为和移位信号输出端OP2连接，第九晶体管T9的第二极配置为和第二电压端LVGL连接以接收第二电压。第十晶体管T10的栅极配置为和第二节点PD1连接，第十晶体管T10的第一极配置为和像素信号输出端OP1连接，第十晶体管T10的第二极配置为和第三电压端VGL连接以接收第三电压。当第二节点PD1为有效电平(例如高电平)时，第九晶体管T9导通，将移位信号输出端OP2和第二电压端LVGL电连接，第十晶体管T10导通，将像素信号输出端OP1和第三电压端VGL电连接，从而可以对移位信号输出端OP2和像素信号输出端OP1下拉以实现降噪。
第一复位电路710可以实现为第十一晶体管T11。第十一晶体管T11的栅极配置为和第一复位端RST_PU连接以接收第一复位信号，第十一晶体管T11的第一极配置为和第一节点PU连接，第十一晶体管T11的第二极配置为和第二电压端LVGL连接以接收第二电压。当第一复位端RST_PU的第一复位信号为有效电平(例如高电平)时，第十一晶体管T11导通，将第一节点PU和第二电压端LVGL电连接，从而对第一节点PU复位。
第二复位电路720可以实现为第十二晶体管T12。第十二晶体管T12的栅极配置为和第二复位端STV连接以接收第二复位信号，第十二晶体管T12的第一极配置为和第一节点PU连接，第十二晶体管T12的第二极配置为和第二电压端LVGL连接。当第二复位端STV的第二复位信号为有效电平(例如高电平)时，第十二晶体管T12导通，将第一节点PU和第二电压端LVGL电连接，从而对第一节点PU复位。
图7为图4中所示的移位寄存器单元的一种具体实现示例的电路图。如图7所示，该移位寄存器单元40包括第一至第十九晶体管T1-T19和第一电容C1，以及还包括光敏电阻R1。与图6所示的移位寄存器单元30相比，除了还进一步包括第十三至第十九晶体管T13-T19之外，该移位寄存器单元40中的其他晶体管、电容及电阻与图6所示的移位寄存器单元30的连接方式基本相同，此处不再赘述。
第三控制电路800可以实现为第十三晶体管T13和第十四晶体管T14。第十三晶体管T13的栅极配置为和第二控制节点PD_CN2连接，第十三晶体管T13的第一极配置为和第四电压端VDD2连接以接收第四电压，第十三晶体管T13的第二极配置为和第三节点PD2连接。第十四晶体管T14的栅极配置为和第一节点PU连接，第十四晶体管T14的第一极配置为和第三节点PD2连接，第十四晶体管T14的第二极配置为和第二电压端LVGL连接以接收第二电压。
第四控制电路900可以实现为第十五晶体管T15和第十六晶体管T16。第十五晶体管T15的栅极与第一极连接且配置为和第四电压端VDD2连接以接收第四电压，第十五晶体管T15的第二极配置为和第二控制节点PD_CN2连接。第十六晶体管T16的栅极配置为和第一节点PU连接，第十六晶体管T16的第一极配置为和第二控制节点PD_CN2连接，第十六晶体管T16的第二极配置为和第二电压端LVGL连接以接收第二电压。
第一节点降噪电路300可以实现为第八晶体管T8和第十七晶体管T17。第八晶体管T8的连接方式与图6所示的移位寄存器单元30中的第八晶体管T8类似，此处不再赘述。第十七晶体管T17的栅极配置为和第三节点PD2连接，第十七晶体管T17的第一极配置为和第一节点PU连接，第十七晶体管T17的第二极配置为和第二电压端LVGL连接以接收第二电压。当第二节点PD1和第三节点PD2任意一个为有效电平(例如高电平)时，第八晶体管T8或第十七晶体管T17导通，将第一节点PU和第二电压端LVGL电连接，从而可以对第一节点PU下拉以实现降噪。
输出降噪电路400可以实现为第九晶体管T9、第十晶体管T10、第十八晶体管T18和第十九晶体管T19。第九晶体管T9和第十晶体管T10的连接方式与图6所示的移位寄存器单元30中的第九晶体管T9和第十晶体管T10类似，此处不再赘述。第十八晶体管T18的栅极配置为和第三节点PD2连接，第十八晶体管T18的第一极配置为和移位信号输出端OP2连接，第十八晶体管T18的第二极配置为和第二电压端LVGL连接以接收第二电压。第十九晶体管T19的栅极配置为和第三节点PD2连接，第十九晶体管T19的第一极配置为和像素信号输出端OP1连接，第十九晶体管T19的第二极配置为和第三电压端VGL连接以接收第三电压。当第二节点PD1和第三节点PD2任意一个为有效电平(例如高电平)时，第九晶体管T9或第十八晶体管T18导通以将移位信号输出端OP2和第二电压端LVGL电连接，第十晶体管T10或第十九晶体管T19导通以将像素信号输出端OP1和第三电压端VGL电连接，从而实现下拉降噪。
需要说明的是，本公开的各实施例中，第一电容C1可以是通过工艺制程制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容的各个电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现，并且，第一电容C1也可以是晶体管之间的寄生电容，可以通过晶体管本身与其他器件、线路来实现。
需要注意的是，在本公开的各个实施例的说明中，第一节点PU、第二节点PD1、第三节点PD2、第一控制节点PD_CN1和第二控制节点PD_CN2并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管的第一极是漏极，第二极是源极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的移位寄存器单元10/20/30/40中的一个或多个晶体管也可以采用P型晶体管，此时，晶体管第一极是源极，第二极是漏极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
在本公开的实施例中，例如，当各个电路实现为N型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如截止)。又例如，当各个电路实现为P型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如截止)。
图8为本公开一些实施例提供的一种移位寄存器单元的信号时序图。下面结合图8所示的信号时序图，对图6所示的移位寄存器单元30的工作原理进行说明，并且这里以各个晶体管为N型晶体管为例进行说明，但是本公开的实施例不限于此。
在图8中以及下面的描述中，CLK、INT、VDD1、VDD2、PU、OP1、OP2等既用于表示相应的信号端或节点，也用于表示相应的信号或节点的电平，以下各实施例与此相同，不再赘述。在图8所示的第一阶段至第三阶段1-3中，该移位寄存器单元30可以分别进行如下操作。
在第一阶段1，输入端INT提供高电平信号，第三晶体管T3导通，第一节点PU被充电至高电平。第一晶体管T1和第二晶体管T2均导通。第一晶体管T1将时钟信号端CLK的时钟信号输出至移位信号输出端OP2，第二晶体管T2将时钟信号输出至光敏电阻R1的第一端，光敏电阻R2的第二端通过像素信号输出端OP1输出扫描信号。此时，时钟信号为低电平，因此移位信号输出端OP2和像素信号输出端OP1输出低电平。第一电压端VDD1提供高电平信号，第六晶体管T6导通。第五晶体管T5和第七晶体管T7在第一节点PU的高电平的作用下导通。由于第六晶体管T6和第七晶体管T7串联分压，第一控制节点PD_CN1被下拉至低电平。第四晶体管T4截止，第二节点PD1被导通的第五晶体管T5下拉至低电平。第八晶体管T8、第九晶体管T9和第十晶体管T10均截止。
在第二阶段2，时钟信号端CLK的时钟信号变为高电平，第一节点PU的电位因时钟信号耦合作用而进一步升高，第一晶体管T1和第二晶体管T2充分导通，时钟信号的高电平输出至移位信号输出端OP2以作为移位信号，时钟信号的高电平同时也传输至光敏电阻R1的第一端，经过光敏电阻R1的作用，像素信号输出端OP1输出高电平的扫描信号。由于存在光敏电阻R1，扫描信号的高电平与移位信号的高电平不同。当光照强度足够大时，光敏电阻R1的阻值很小，因此扫描信号的高电平与移位信号的高电平也可以近似相等。第二节点PD1保持为低电平，第八晶体管T8、第九晶体管T9和第十晶体管T10保持截止，不会对输出产生影响。
在第三阶段3，时钟信号端CLK的时钟信号变为低电平，第一节点PU的电位因时钟信号耦合作用而有所降低但仍然为高电平，第一晶体管T1和第二晶体管T2保持导通，时钟信号的低电平输出至移位信号输出端OP2，时钟信号的低电平同时也传输至光敏电阻R1的第一端，经过光敏电阻R1的作用，像素信号输出端OP1输出低电平的扫描信号。
在后续阶段，第一复位端RST_PU提供高电平信号(图8中未示出)，第十一晶体管T11导通，将第一节点PU的电平下拉至低电平。第五晶体管T5和第七晶体管T7截止。第一控制节点PD_CN1被第六晶体管T6上拉至高电平，第四晶体管T4导通，将第二节点PD1上拉至高电平。第八晶体管T8、第九晶体管T9和第十晶体管T10均导通，从而分别对第一节点PU、移位信号输出端OP2、像素信号输出端OP1持续降噪。
像素信号输出端OP1输出的扫描信号的电平为Vout，该电平Vout会随着光敏电阻R1的阻值的变化而改变，也即是，会随着光照强度的变化而改变。
当光敏电阻R1未受到光照或光照较弱时，即处于暗态时，将数据信号Vdata写入像素单元时的RC Delay较小，此时光敏电阻R1的阻值R较大，输出的扫描信号的电平(幅值)Vout＝V1，像素单元的充电率为n％，写入到像素单元中的信号电压为Vpixel，各个信号如图9A所示。此时扫描信号的电平V1可以表示为：
V1＝VCLK-Ion-dark(T2)×R，
其中，VCLK表示时钟信号的电平，Ion-dark(T2)表示暗态下第二晶体管T2的导通电流。
当光敏电阻R1受到光照，即处于光照的亮态时，将数据信号Vdata写入像素单元时的RC Delay由于有源层的影响而增大，此时光敏电阻R1的阻值R’由于受到光照而较小，输出的扫描信号的电平(幅值)Vout＝V2，像素单元的充电率为m％，写入到像素单元中的信号电压为Vpixel’，各个信号如图9B所示。例如，光照的亮态下的充电率m％大于暗态下的充电率n％。此时扫描信号的电平V2可以表示为：
V2＝VCLK-Ion-photo(T2)×R'，
其中，VCLK表示时钟信号的电平，Ion-photo(T2)表示光照的亮态下第二晶体管T2的导通电流。
由于光敏电阻R1的作用，使得V2＞V1。光照的亮态和暗态下的RC Delay不同，而扫描信号的不同电平V1和V2可以调节与像素信号输出端OP1连接的像素单元的开关晶体管的栅极电压，由此调节该开关晶体管的导通程度，控制该像素单元的充电率，使得在扫描信号的电平为较小的V1时，开关晶体管的导通程度较低，像素单元的充电率较低，在扫描信号的电平为较大的V2时，开关晶体管的导通程度较高，像素单元的充电率较高。通过控制像素单元的充电率，可以减轻RC Delay对像素单元的充电效果的影响，从而使光照的亮态下的信号电压Vpixel’与暗态下的信号电压Vpixel相等或近似相等，以改善光照强度不同引起的RC Delay所导致的横向条纹，提高显示画面的质量。
图10为本公开一些实施例提供的另一种移位寄存器单元的信号时序图。该信号时序图所示的信号时序例如可用于驱动图7所示的移位寄存器单元40。与图8所示的信号时序不同的是，在该实施例中，第一电压端VDD1和第四电压端VDD2配置为交替提供直流高电平信号。因此，在第三阶段3结束后，第二节点PD1和第三节点PD2交替为高电平，从而控制第八晶体管T8、第九晶体管T9及第十晶体管T10这一组晶体管和第十七晶体管T17、第十八晶体管T18及第十九晶体管T19这一组晶体管交替导通，以分别对第一节点PU、移位信号输出端OP2和像素信号输出端OP1进行下拉降噪。移位寄存器单元40在第一阶段至第三阶段1-3的工作原理可以参考前述内容，此处不再赘述。
本公开至少一实施例还提供一种栅极驱动电路。该栅极驱动电路包括本公开任一实施例所述的移位寄存器单元。该栅极驱动电路可以使扫描信号在光照的亮态下的电平高于暗态下的电平，从而调节像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
图11为本公开一些实施例提供的一种栅极驱动电路的示意框图。如图11所示，该栅极驱动电路50包括多个级联的移位寄存器单元(SRn、SRn+1、SRn+2、SRn+3等)。多个移位寄存器单元的数量不受限制，可以根据实际需求而定。例如，移位寄存器单元采用本公开任一实施例所述的移位寄存器单元10/20/30/40。例如，在栅极驱动电路50中，可以部分或全部移位寄存器单元采用本公开任一实施例所述的移位寄存器单元10/20/30/40。该栅极驱动电路50可以采用与薄膜晶体管同样制程的工艺直接集成在显示装置的阵列基板上，以实现逐行扫描驱动功能。
例如，多个移位寄存器单元分别具有输入端INT、第一复位端RST_UP、像素信号输出端OP1和移位信号输出端OP2，为了表述简洁，其他应当具有的信号端图中未示出或未标出。例如，除第一级以外，每一级移位寄存器单元的移位信号输出端OP2与上一级移位寄存器单元的第一复位端RST_UP连接。例如，除最后一级以外，每一级移位寄存器单元的移位信号输出端OP2与下一级移位寄存器单元的输入端INT连接。例如，第一级移位寄存器单元的输入端INT配置为接收触发信号STV1；最后一级移位寄存器单元的第一复位端RST_UP配置为接收另外提供的复位信号。当然，上述为正向扫描的情形，当反向扫描时，将上述用于第一级移位寄存器单元的触发信号STV1替换为上述复位信号，而将上述用于最后一级移位寄存器单元的复位信号替换为触发信号STV1。
例如，该栅极驱动电路50还包括第一系统时钟CLK1和第二系统时钟CLK2，二者输出的时钟信号例如为彼此互补。例如，奇数级移位寄存器单元(例如，SRn和SRn+2)与第一系统时钟CLK1连接以接收时钟信号，偶数级移位寄存器单元(例如，SRn+1和SRn+3)与第二系统时钟CLK2连接以接收时钟信号，以保证各个移位寄存器单元的像素信号输出端OP1和移位信号输出端OP2各自的输出信号实现移位。例如，该栅极驱动电路50还可以包括时序控制器，时序控制器例如配置为向各级移位寄存器单元提供第一系统时钟信号和第二系统时钟信号，时序控制器还可以配置为提供触发信号STV1。在不同的示例中，根据不同的配置，还可以提供更多的系统时钟，例如4个、6个等。
需要说明的是，本公开的各个实施例中，栅极驱动电路50中各级移位寄存器单元的级联方式以及与系统时钟的连接方式不受限制，可以为上述方式，也可以为其他适用的连接方式，本公开的实施例对此不作限制。
例如，该栅极驱动电路50还包括第二电压线LVGL1、第三电压线VGL1和其他未示出的电压线，以向各个移位寄存器单元提供第二电压、第三电压和其他所需要的电压。
例如，当采用该栅极驱动电路50驱动一显示面板时，可以将该栅极驱动电路50设置于显示面板的一侧。例如，该显示面板包括多行栅线，栅极驱动电路50中的各级移位寄存器单元的像素信号输出端OP1可以配置为依序和多行栅线连接，以用于输出扫描信号。当然，还可以分别在显示面板的两侧设置该栅极驱动电路50，以实现双边驱动，本公开的实施例对栅极驱动电路50的设置方式不作限定。例如，可以在显示面板的一侧设置栅极驱动电路50以用于驱动奇数行栅线，而在显示面板的另一侧设置栅极驱动电路50以用于驱动偶数行栅线。
本公开至少一实施例还提供一种显示装置。该显示装置包括本公开任一实施例所述的栅极驱动电路或包括该栅极驱动电路的显示面板，该显示面板具有背光源，该背光源为该显示面板提供显示用光。该显示装置中的栅极驱动电路可以使扫描信号在背光光照的亮态下的电平高于暗态下的电平，从而调节像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
图12为本公开一些实施例提供的一种显示装置的示意框图。如图12所示，显示装置60包括栅极驱动电路50，栅极驱动电路50为本公开任一实施例所述的栅极驱动电路。例如，显示装置60可以为液晶面板、液晶电视、显示器、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。显示装置60的技术效果可以参考上述实施例中关于移位寄存器单元10/20/30/40和栅极驱动电路50的相应描述，这里不再赘述。
例如，在一个示例中，显示装置60包括显示面板6000、栅极驱动器6010、定时控制器6020和数据驱动器6030。显示面板6000包括根据多条栅线GL和多条数据线DL交叉限定的多个像素单元P；栅极驱动器6010用于驱动多条栅线GL；数据驱动器6030用于驱动多条数据线DL；定时控制器6020用于处理从显示装置60外部输入的图像数据RGB，向数据驱动器6030提供处理的图像数据RGB以及向栅极驱动器6010和数据驱动器6030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器6010和数据驱动器6030进行控制。
每个像素单元P包括开关晶体管T以及像素电极PE，开关晶体管T的栅极与栅线GL电连接；开关晶体管T的源极和漏极之一与数据线DL电连接；开关晶体管T的源极和漏极中另一个与像素电极PE电连接。像素电极PE与阵列基板上的公共电极以及液晶层一起形成液晶电容。当开关晶体管T的栅极被施加扫描信号而开启时，数据线DL与像素电极PE电连接，从而数据线DL上施加的数据信号可以对像素电极PE进行充电(即为液晶电容充电)。当开关晶体管T的栅极被施加的扫描信号的电平越高，则开关晶体管T的导通程度越大，在充电后像素电极PE的电压越接近数据信号的电压，从而像素单元的充电率越高。
例如，栅极驱动器6010包括上述任一实施例中提供的栅极驱动电路50。栅极驱动电路50中的多个移位寄存器单元10/20/30/40的像素信号输出端OP1与多条栅线GL对应连接。多条栅线GL与排列为多行的像素单元P对应连接。栅极驱动电路50中的各级移位寄存器单元10/20/30/40的像素信号输出端OP1依序输出信号到多条栅线GL，以使显示面板6000中的多行像素单元P实现逐行扫描。例如，栅极驱动器6010可以实现为半导体芯片，也可以集成在显示面板6000中以构成GOA电路。
例如，数据驱动器6030使用参考伽玛电压根据源自定时控制器6020的多个数据控制信号DCS将从定时控制器6020输入的数字图像数据RGB转换成数据信号。数据驱动器6030向多条数据线DL提供转换的数据信号。例如，数据驱动器6030可以实现为半导体芯片。
例如，定时控制器6020对外部输入的图像数据RGB进行处理以匹配显示面板6000的大小和分辨率，然后向数据驱动器6030提供处理后的图像数据。定时控制器6020使用从显示装置60外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器6020分别向栅极驱动器6010和数据驱动器6030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器6010和数据驱动器6030的控制。
该显示装置60还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
图13为本公开一些实施例提供的一种显示装置的剖面示意图。例如，如图13所示，在一个示例中，显示装置60还包括背光源610和阵列基板620。阵列基板620包括衬底基板621、遮光层622和栅极驱动电路层623。
遮光层622设置在衬底基板621上，栅极驱动电路层623设置在遮光层622原理衬底基板的一侧。栅极驱动电路层623包括本公开任一实施例所述的移位寄存器单元10/20/30/40，也即是，栅极驱动电路层623包括可变电阻210(例如光敏电阻R1)。遮光层622在对应于光敏电阻R1的位置具有开口6221，使得背光源610发出的光可以通过开口6221照射到光敏电阻R1，但是却不会照射到移位寄存器单元10/20/30/40的其他晶体管，以避免对这些晶体管的性能产生不利影响。例如，开口6221可以指相应区域内未沉积遮光材料，或者相应区域内沉积有透明的绝缘材料。本公开的实施例对于遮光层622的位置以及材料没有限制，例如遮光层622还可以形成在衬底基板621面对背光源610一侧的表面上，例如可以由深色树脂、金属氧化物等形成。该显示装置60还可以包括其他常规的结构和部件，此处不再详述。
图14为本公开一些实施例提供的一种显示装置的平面示意图。例如，在一个示例中，如图14所示，显示装置60的背光源610采用区域亮度控制模式(Local Dimming，一种利用时域占空比的调光模式)调节光强，且包括多个发光区域611-615。例如，多个发光区域611-615沿水平方向延伸，例如与显示装置60中的栅线(图中未示出)的延伸方向平行。例如，栅线的延伸方向可以参考常规设计，此处不再详述。需要说明的是，本公开的一些实施例中，发光区域的数量不受限制，虽然图14中示出了5个发光区域，但这并不构成对本公开实施例的限制，发光区域的数量可以根据实际需求而定，例如根据背光源610的特性而定。
例如，栅极驱动电路包括级联的多个移位寄存器单元70，该移位寄存器单元70可以为前述的移位寄存器单元10/20/30/40。多个移位寄存器单元70与多个发光区域611-615一一对应，每个移位寄存器单元70中的可变电阻210(例如光敏电阻R1)在垂直于衬底基板621的方向上的投影位于对应的发光区域中。需要说明的是，图14中表示移位寄存器单元70和光敏电阻R1的方框并非表示移位寄存器单元70和光敏电阻R1的实际形状，而是表示移位寄存器单元70和光敏电阻R1在垂直于衬底基板621的方向上的投影位置。并且，上述方框仅表示投影与多个发光区域611-615的相对位置，而不代表投影的具体形状。需要说明的是，在本公开其他一些实施例中，根据背光源610的发光区域的尺寸，也可以多个(例如2个、3个、4个等任意数量)移位寄存器单元70对应于一个发光区域，本公开的实施例对此不作限制。
当背光源610调节光强时，由于在背光整体未达到最高亮度时，在同一时刻背光源610的不同发光区域的亮度不均一，与不同发光区域对应的光敏电阻R1感受相应发光区域的光强，以通过光敏电阻R1自身的电阻变化来调节相应的移位寄存器单元70输出的扫描信号的电平，从而调节显示装置60中接收该扫描信号的相应的像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
本公开至少一实施例还提供一种移位寄存器单元的驱动方法，可以用于驱动本公开任一实施例所述的移位寄存器单元10/20/30/40。利用该驱动方法，可以使扫描信号在光照的亮态下的电平高于暗态下的电平，从而调节像素单元的充电率，使得在光照强度不同时像素单元的充电效果相同或相似，以改善光照强度不同引起的阻容延迟所导致的横向条纹。
例如，在一个示例中，该移位寄存器单元10/20/30/40的驱动方法包括如下操作：
在输入阶段(即前述的第一阶段1)，输入电路100响应于输入信号将输入信号写入第一节点PU并控制第一节点PU的电平至第一电平，输出电路200通过像素信号输出端OP1输出具有第二电平的扫描信号；
在输出阶段(即前述的第二阶段2)，输出电路200通过像素信号输出端OP1输出具有第三电平的扫描信号。
例如，第三电平根据可变电阻210的阻值不同而不同。例如，第一电平为高电平，第二电平为低电平，第三电平为高电平且可以与第一电平相同或不同。
例如，在输出阶段，当可变电阻210接收到的光强增大时，可变电阻210的阻值减小以调节第三电平，使得第三电平增大；当光强减小时，可变电阻210的阻值增大以调节第三电平，使得第三电平减小。
需要说明的是，关于该驱动方法的详细描述以及技术效果可以参考本公开的实施例中对于移位寄存器单元10/20/30/40的相应描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种移位寄存器单元，包括输入电路和输出电路；其中，
所述输入电路与输入端和第一节点连接，配置为响应于所述输入端的输入信号将所述输入信号写入所述第一节点，以控制所述第一节点的电平；
所述输出电路与所述第一节点、时钟信号端和像素信号输出端连接，配置为接收所述时钟信号端的时钟信号并在所述第一节点的电平的控制下通过所述像素信号输出端输出扫描信号，其中，所述输出电路包括可变电阻，所述可变电阻配置为根据所述可变电阻的阻值调节所述扫描信号的电平；
其中，所述输出电路还与移位信号输出端连接，所述输出电路还包括第一晶体管、第二晶体管和第一电容；
所述第一晶体管的栅极配置为和所述第一节点连接，所述第一晶体管的第一极配置为和所述时钟信号端连接，所述第一晶体管的第二极配置为和所述移位信号输出端连接；
所述第二晶体管的栅极配置为和所述第一节点连接，所述第二晶体管的第一极配置为和所述时钟信号端连接，所述第二晶体管的第二极配置为和所述可变电阻的第一端连接；
所述第一电容的第一极配置为和所述第一节点连接，所述第一电容的第二极配置为和所述像素信号输出端连接；
所述可变电阻的第二端配置为和所述像素信号输出端连接。
2.根据权利要求1所述的移位寄存器单元，其中，所述可变电阻包括光敏电阻，所述光敏电阻包括光电敏感材料，所述光电敏感材料的阻值与接收到的光强呈负相关。
3.根据权利要求1所述的移位寄存器单元，其中，所述可变电阻包括负温度系数的热敏电阻。
4.根据权利要求1-3任一所述的移位寄存器单元，其中，所述输入电路包括第三晶体管；
所述第三晶体管的栅极与第一极连接且配置为和所述输入端连接，所述第三晶体管的第二极配置为和所述第一节点连接。
5.根据权利要求1所述的移位寄存器单元，还包括第一控制电路、第二控制电路、第一节点降噪电路、输出降噪电路、第一复位电路和第二复位电路；其中，
所述第一控制电路配置为在所述第一节点的电平和第一控制节点的电平的控制下，对第二节点的电平进行控制；
所述第二控制电路配置为在所述第一节点的电平的控制下，对所述第一控制节点的电平进行控制；
所述第一节点降噪电路配置为在所述第二节点的电平的控制下，对所述第一节点进行降噪；
所述输出降噪电路配置为在所述第二节点的电平的控制下，对所述移位信号输出端和所述像素信号输出端进行降噪；
所述第一复位电路配置为响应于第一复位信号对所述第一节点进行复位；
所述第二复位电路配置为响应于第二复位信号对所述第一节点进行复位。
6.根据权利要求5所述的移位寄存器单元，其中，所述第一控制电路包括第四晶体管和第五晶体管；
所述第四晶体管的栅极配置为和所述第一控制节点连接，所述第四晶体管的第一极配置为和第一电压端连接，所述第四晶体管的第二极配置为和所述第二节点连接，所述第五晶体管的栅极配置为和所述第一节点连接，所述第五晶体管的第一极配置为和所述第二节点连接，所述第五晶体管的第二极配置为和第二电压端连接。
7.根据权利要求5所述的移位寄存器单元，其中，所述第二控制电路包括第六晶体管和第七晶体管；
所述第六晶体管的栅极与第一极连接且配置为和第一电压端连接，所述第六晶体管的第二极配置为和所述第一控制节点连接，所述第七晶体管的栅极配置为和所述第一节点连接，所述第七晶体管的第一极配置为和所述第一控制节点连接，所述第七晶体管的第二极配置为和第二电压端连接。
8.根据权利要求5所述的移位寄存器单元，其中，所述第一节点降噪电路包括第八晶体管；
所述第八晶体管的栅极配置为和所述第二节点连接，所述第八晶体管的第一极配置为和所述第一节点连接，所述第八晶体管的第二极配置为和第二电压端连接。
9.根据权利要求5所述的移位寄存器单元，其中，所述输出降噪电路包括第九晶体管和第十晶体管；
所述第九晶体管的栅极配置为和所述第二节点连接，所述第九晶体管的第一极配置为和所述移位信号输出端连接，所述第九晶体管的第二极配置为和第二电压端连接；
所述第十晶体管的栅极配置为和所述第二节点连接，所述第十晶体管的第一极配置为和所述像素信号输出端连接，所述第十晶体管的第二极配置为和第三电压端连接。
10.根据权利要求5所述的移位寄存器单元，其中，
所述第一复位电路包括第十一晶体管，所述第十一晶体管的栅极配置为和第一复位端连接，所述第十一晶体管的第一极配置为和所述第一节点连接，所述第十一晶体管的第二极配置为和第二电压端连接；
所述第二复位电路包括第十二晶体管，所述第十二晶体管的栅极配置为和第二复位端连接，所述第十二晶体管的第一极配置为和所述第一节点连接，所述第十二晶体管的第二极配置为和所述第二电压端连接。
11.一种栅极驱动电路，包括如权利要求1-10任一所述的移位寄存器单元。
12.一种显示装置，包括如权利要求11所述的栅极驱动电路，以及还包括背光源和阵列基板，其中，
所述阵列基板包括衬底基板、遮光层和栅极驱动电路层，所述遮光层设置在所述衬底基板上，所述栅极驱动电路层设置在所述遮光层远离所述衬底基板的一侧，
所述栅极驱动电路层包括所述可变电阻，所述遮光层在对应于所述可变电阻的位置具有开口，使得所述背光源发出的光可以通过所述开口照射到所述可变电阻。
13.根据权利要求12所述的显示装置，其中，所述栅极驱动电路包括级联的多个所述移位寄存器单元，所述背光源包括多个发光区域，
多个所述移位寄存器单元与所述多个发光区域一一对应，每个所述移位寄存器单元中的所述可变电阻在垂直于所述衬底基板的方向上的投影位于对应的发光区域中。
14.一种如权利要求1所述的移位寄存器单元的驱动方法，包括：
在输入阶段，所述输入电路响应于所述输入信号将所述输入信号写入所述第一节点并控制所述第一节点的电平至第一电平，所述输出电路通过所述像素信号输出端输出具有第二电平的扫描信号；
在输出阶段，所述输出电路通过所述像素信号输出端输出具有第三电平的扫描信号；
其中，所述第三电平根据所述可变电阻的阻值不同而不同；
在所述输出阶段，
当所述可变电阻接收到的光强增大时，所述可变电阻的阻值减小以调节所述第三电平，使得所述第三电平增大；
当所述光强减小时，所述可变电阻的阻值增大以调节所述第三电平，使得所述第三电平减小。
CN201910086129.1A 2019-01-29 2019-01-29 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 Active CN109559674B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910086129.1A CN109559674B (zh) 2019-01-29 2019-01-29 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US16/961,581 US11100835B2 (en) 2019-01-29 2020-01-21 Shift register unit, method of driving shift register unit, gate driving circuit, and display device
PCT/CN2020/073557 WO2020156383A1 (zh) 2019-01-29 2020-01-21 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910086129.1A CN109559674B (zh) 2019-01-29 2019-01-29 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN109559674A CN109559674A (zh) 2019-04-02
CN109559674B true CN109559674B (zh) 2021-08-17

Family

ID=65873945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910086129.1A Active CN109559674B (zh) 2019-01-29 2019-01-29 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (1) US11100835B2 (zh)
CN (1) CN109559674B (zh)
WO (1) WO2020156383A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559674B (zh) 2019-01-29 2021-08-17 合肥京东方显示技术有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN112017600B (zh) * 2019-05-30 2022-02-01 京东方科技集团股份有限公司 一种液晶显示面板的驱动装置及方法和显示装置
CN112017604B (zh) * 2019-05-31 2022-07-08 京东方科技集团股份有限公司 一种驱动方法、驱动装置、显示装置和计算机可读存储介质
CN112150975B (zh) * 2019-06-26 2022-06-03 京东方科技集团股份有限公司 显示装置及其驱动方法
CN110335572B (zh) 2019-06-27 2021-10-01 重庆惠科金渝光电科技有限公司 阵列基板行驱动电路单元与其驱动电路及液晶显示面板
CN112581915B (zh) * 2019-09-30 2021-10-26 京东方科技集团股份有限公司 一种液晶显示面板的驱动电路、驱动方法及显示装置
CN112825240B (zh) * 2019-11-20 2022-04-08 京东方科技集团股份有限公司 显示驱动装置及其显示驱动方法、显示模组及显示装置
US11887554B2 (en) 2020-02-19 2024-01-30 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate drive circuit and drive method thereof
CN111243543B (zh) * 2020-03-05 2021-07-23 苏州华星光电技术有限公司 Goa电路、tft基板、显示装置及电子设备
US11735107B2 (en) * 2020-04-10 2023-08-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
CN112634834B (zh) * 2021-01-06 2021-12-03 厦门天马微电子有限公司 背光模组及其驱动方法
CN113035258A (zh) * 2021-03-09 2021-06-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示面板
CN113112966B (zh) * 2021-04-13 2022-10-14 福州京东方光电科技有限公司 一种显示面板的驱动装置、方法、显示装置及显示设备
JP2023000471A (ja) * 2021-06-18 2023-01-04 シャープディスプレイテクノロジー株式会社 液晶表示装置
CN113628586B (zh) * 2021-09-23 2022-12-27 合肥京东方显示技术有限公司 一种栅极驱动单元、栅极驱动电路、显示装置和驱动方法
TWI817517B (zh) * 2022-05-23 2023-10-01 友達光電股份有限公司 掃描驅動電路及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103002301A (zh) * 2011-09-07 2013-03-27 乐金显示有限公司 立体图像显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE425822B (sv) * 1981-04-02 1982-11-08 Asea Ab Anordning for omvandling av information i elektrisk form till optisk form och/eller vice versa
JP3255261B2 (ja) * 1994-12-28 2002-02-12 シャープ株式会社 表示駆動装置
US8102350B2 (en) * 2006-03-30 2012-01-24 Lg Display Co., Ltd. Display device and driving method thereof
CN103218962B (zh) * 2012-01-20 2015-10-28 群康科技(深圳)有限公司 移位寄存器
KR101352289B1 (ko) * 2012-04-27 2014-01-17 엘지디스플레이 주식회사 표시장치
TWI464728B (zh) * 2012-05-30 2014-12-11 Novatek Microelectronics Corp 閘極驅動裝置
US9614501B2 (en) 2012-11-08 2017-04-04 Sharp Kabushiki Kaisha Pulse generation circuit, shift register circuit, and display device
TW201523566A (zh) * 2013-12-06 2015-06-16 Novatek Microelectronics Corp 驅動方法及其驅動裝置與顯示系統
KR20160078783A (ko) * 2014-12-24 2016-07-05 삼성디스플레이 주식회사 가변 게이트 오프 전압을 제공하는 게이트 구동 장치 및 이를 포함하는 표시 장치
CN105632563B (zh) 2016-01-05 2019-06-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US10957266B2 (en) * 2016-09-26 2021-03-23 Sakai Display Products Corporation Drive circuit and display apparatus
CN108133685B (zh) * 2018-01-03 2021-03-26 京东方科技集团股份有限公司 幅值控制单元、电压提供模组，显示装置和幅值控制方法
CN108766381B (zh) * 2018-06-01 2020-08-11 京东方科技集团股份有限公司 一种移位寄存器电路、阵列基板和显示装置
CN108806628B (zh) * 2018-06-21 2021-01-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108831403B (zh) * 2018-08-29 2020-09-04 合肥鑫晟光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109559674B (zh) 2019-01-29 2021-08-17 合肥京东方显示技术有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103002301A (zh) * 2011-09-07 2013-03-27 乐金显示有限公司 立体图像显示器

Also Published As

Publication number Publication date
US20210193006A1 (en) 2021-06-24
CN109559674A (zh) 2019-04-02
US11100835B2 (en) 2021-08-24
WO2020156383A1 (zh) 2020-08-06

Similar Documents

Publication Publication Date Title
CN109559674B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11328672B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN108281124B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US20210358365A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Device
US20200273503A1 (en) Shift register unit, gate driving circuit, display device and driving method
US9721674B2 (en) GOA unit and method for driving the same, GOA circuit and display device
CN100385476C (zh) 半导体器件和使用了它的显示装置以及电子装置
US11282470B2 (en) Shift register element, method for driving the same, gate driver circuit, and display device
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
US8890790B2 (en) Liquid crystal display device with a reduced fabrication area
WO2018209937A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20220005428A1 (en) Shift register, shift register circuit and display device
US11062654B2 (en) Shift register unit, gate driving circuit, display device and driving method
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN108628049B (zh) 阵列基板、显示面板及显示装置
WO2020147689A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US20170162154A1 (en) Liquid crystal display device and goa scanning circuit of the same
CN112992094B (zh) 一种gip电路驱动方法及显示装置
CN112735322A (zh) 一种gip电路及驱动方法
US10578896B2 (en) Array substrate, method for controlling the same, display panel, and display device
US20210074234A1 (en) Shift Register Unit and Driving Method, Gate Driving Circuit, and Display Device
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device
US11538397B2 (en) First shift register, driving method thereof, gate driving circuit, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant