CN216623724U - 像素电路和显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种像素电路和显示面板，驱动晶体管，驱动晶体管包括栅极端、源极端、漏极端和体端；源极和第一电源线连接，体端与第二电源线连接，驱动晶体管的栅极端和一栅极电位控制模块；第一电源线用于提供第一电压或第二电压，其中，第一电压大于第二电压；第二电源线用于提供固定的第一电压。本实用新型实施例提供的技术方案利用驱动晶体管的衬底效应产生阈值电压迟滞变化，完成对驱动晶体管控制端的电位初始化，且在初始化过程中，驱动晶体管处于关断状态，无电流流过驱动晶体管，从而降低功耗。

Description

像素电路和显示面板

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种像素电路和显示面板。

背景技术

随着显示技术的发展，显示面板的应用越来越广泛，相应地对显示面板的功耗、显示效果要求越来越高。

目前，现有技术中的像素电路在初始化期间，驱动晶体管中有较大的电流流过，使得像素电路的功耗较大，不满足客户的需求。

实用新型内容

本实用新型实施例提供一种像素电路和显示面板，以解决像素电路在初始化期间功耗过大的问题。

第一方面，本实用新型实施例提供了一种像素电路，包括：驱动晶体管，所述驱动晶体管包括栅极端、源极端、漏极端和体端；所述驱动晶体管的源极端和第一电源线连接，所述驱动晶体管的体端与第二电源线连接，所述驱动晶体管的栅极端连接一栅极电位控制模块；所述第一电源线用于提供第一电压或第二电压，其中，所述第一电压大于所述第二电压；所述第二电源线用于提供固定的所述第一电压；所述像素电路的初始化阶段包括第一时间段和第二时间段，所述第一电源线被配置为传输所述第一电压或所述第二电压以满足：在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低为所述第二电压，所述驱动晶体管的阈值电压由第一阈值电压升高为第二阈值电压，同时，所述栅极电位控制模块控制所述栅极端电压降低，所述驱动晶体管关断；在所述第二时间段，所述第一电源线上提供的电压由所述第二电压升高为所述第一电压，所述驱动晶体管的阈值电压由所述第二阈值电压降低为所述第一阈值电压，同时，所述栅极电位控制模块控制所述驱动晶体管的栅极端电压升高，所述驱动晶体管导通；其中，驱动晶体管的栅极端在所述第二时间段的电压升高的量小于在所述第一时间段的电压降低的量。

可选地，所述栅极电位控制模块包括第一电容和连接晶体管，所述第一电容的第二端、所述连接晶体管的第一极和所述驱动晶体管的栅极端连接，所述连接晶体管的第二极和所述驱动晶体管的漏极端连接；在所述第一时间段内，所述栅极电位控制模块用于控制所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。

可选地，所述第一电压为所述像素电路发光显示的电源电压。

可选地，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输所述的第一电压或所述第二电压；所述电压选通模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的第一端接入所述第一电压，所述第一开关晶体管的第二端与所述第一电源线连接，所述第一开关晶体管的控制端与第一开关控制信号线连接；所述第二开关晶体管的第一端接入所述第二电压，所述第二开关晶体管的第二端与所述第一电源线连接，所述第二开关晶体管的控制端与第二开关控制信号线连接。

可选地，所述第二开关控制信号的脉冲位于所述第一开关控制信号的脉冲所在区间之间。

可选地，所述第一电容的第一端与所述第一电源线连接；或者，所述第一电容的第一端与提供固定的所述第一电压的所述第二电源线连接。

可选地，所述像素电路还包括发光控制晶体管、发光元件、第二电容和数据写入晶体管；所述发光控制晶体管的第一极和所述漏极端连接，所述发光控制晶体管的第二极和所述发光元件的阳极连接；所述第二电容的第一端和所述栅极端连接，所述第二电容的第二端和所述数据写入晶体管的第一极极连接；所述数据写入晶体管的第二极在所述初始化阶段被输入一个固定电压信号。

可选地，在所述初始化阶段，所述发光控制晶体管工作于截止区、饱和区或线性区。

可选地，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述连接晶体管延时导通，使所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。

可选地，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述数据写入晶体管延时导通，使所述驱动晶体管的栅极端的电位降低。

第二方面，本实用新型还提供一种显示面板，包括如上所述的像素电路。

可选地，所述显示面板包括显示区和围绕所述显示区设置的非显示区，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输的所述第一电压或所述第二电压；所述电压选通模块设置于所述非显示区。

可选地，一像素行中的多个像素共用一所述电压选通模块。

可选地，所述显示面板为硅基有机发光微型显示面板。

本实用新型实施例提供的技术方案，在初始化阶段，通过控制驱动晶体管的源极端与体端之间存在的电位差，使得驱动晶体管的阈值电压由第一阈值电压变化为第二阈值电压，以关断驱动晶体管，然后控制驱动晶体管的源极端的电位恢复至初始电位，使得源极端与体端等电位，使得驱动晶体管的阈值电压恢复至第一阈值电压，以导通驱动晶体管。换句话说，通过控制驱动晶体管源极端与体端的电位，利用驱动晶体管的衬底效应产生阈值电压迟滞变化，使得驱动晶体管的阈值电压由第一阈值电压变化为第二阈值电压，之后又恢复至第一阈值电压。在阈值电压迟滞变化期间，驱动晶体管控制端的电位发生变化，从而完成对驱动晶体管控制端的电位初始化，且在初始化过程中，驱动晶体管处于关断状态，无电流流过驱动晶体管，因此能够降低像素电路的功耗，从而降低显示面板的功耗。此外，本实用新型实施例提供的像素电路无需设置初始化晶体管，减少了晶体管的数量，有利于提高PPI。

附图说明

图1为现有技术中的一种像素电路的结构示意图；

图2为本实用新型实施例提供的一种像素电路的结构示意图；

图3为本实用新型实施例提供的像素电路的第一电源线上的电压、驱动晶体管的阈值电压、驱动晶体管的栅极端的电压在初始化阶段的变化的示意图；

图4为本实用新型实施例提供的另一种像素电路的结构示意图；

图5为本实用新型实施例提供的一种像素电路的控制时序波形图；

图6为本实用新型实施例提供的另一种像素电路的控制时序波形图；

图7为本实用新型实施例提供的另一种像素电路的控制时序波形图；

图8为本实用新型实施例提供的另一种像素电路的结构示意图；

图9为本实用新型实施例提供的一种显示面板的俯视结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1为现有技术中的一种像素电路的结构示意图，参考图1，该像素电路在初始化过程中，第二晶体管Q2关断，第三晶体管Q3、第四晶体管Q4、第五晶体管Q5和第六晶体管Q6导通，初始化电压Vref通过第四晶体管Q4、第六晶体管Q6和第三晶体管Q3写入至第一晶体管Q1的栅极，实现对第一晶体管Q1栅极电位的初始化。由于第五晶体管Q5和第六晶体管Q6导通，第五晶体管Q5、第一晶体管Q1、第六晶体管Q6和第四晶体管Q4之间形成通路，有大电流从VDD端流向Vref端，也即第一晶体管Q1中有大电流流过，增大了像素电路的功耗，并且像素电路内部晶体管数量多，不利于小尺寸高分辨率的显示设备。在现有技术的其他像素电路中，不设置和发光元件OLED阳极端并联的晶体管来将电流引入旁路，而使用其他方式，那么可能会造成有一路电流流经发光元件OLED，造成发光元件OLED发光，降低显示对比度的问题。

针对上述问题，本实用新型实施例提供一种像素电路，适用于具有体端的MOS器件的像素电路，利用MOS管的衬底效应产生阈值电压迟滞变化来完成对驱动晶体管的栅极的初始化，可以解决像素电路在初始化过程中功耗过大的问题，且不会降低显示效果，并且晶体管数量少适用于小型化。

图2为本实用新型实施例提供的像素电路的结构示意图，图3为本实用新型实施例提供的像素电路的第一电源线上的电压、驱动晶体管的阈值电压、驱动晶体管的栅极端的电压在初始化阶段的变化的示意图，参考图2和图3，本实用新型实施例提供的像素电路包括驱动晶体管MD，该驱动晶体管MD至少为四端器件的MOS管，至少包括栅极端N1、源极端11、漏极端N2和体端12。驱动晶体管MD的源极端11和第一电源线L1连接，驱动晶体管MD的体端12与第二电源线L2连接，驱动晶体管MD的栅极端N1连接至栅极电位控制模块20。第一电源线L1用于提供电压VP，电压VP为第一电压V1或为第二电压V2，其中，第一电压V1大于第二电压V2。第二电源线L2用于提供固定的第一电压V1。栅极电位控制模块20用于根据第一电源线L1提供的电压控制驱动晶体管MD的栅极端N1的电压，以对栅极端N1进行初始化。

需要说明的是，在传统的显示设备中应用的一般是薄膜晶体管开关，薄膜晶体管开关是三端器件，薄膜晶体管开关的阈值电压只和工艺制程有关，而电学设定不影响薄膜晶体管开关的阈值电压，而在本实用新型中使用的是至少为四端器件的MOS管作为驱动晶体管。MOS管的体端上因具有偏压，会改变MOS管的阈值电压，这种效应称为衬底效应。就电路制造的一般情况来说，衬底效应是一种负面的效应，消除衬底效应是必要的，否则会因MOS管的阈值电压变动，而改变电路特性。而在本实用新型中，创造性的利用驱动晶体管的衬底效应来完成对驱动晶体管的栅极端的初始化操作。

具体地，像素电路的初始化阶段包括第一时间段t1和第二时间段t2，在第一时间段t1，第一电源线L1上提供的电压VP由第一电压V1降低至第二电压V2。因为驱动晶体管MD的体端12被提供的是固定的第一电压V1，此时，驱动晶体管MD的源极端11的电压和驱动晶体管MD的体端12的电压不同，相当于驱动晶体管MD的体端12具有偏压，驱动晶体管MD的衬底效应增大，驱动晶体管MD的阈值电压Vth由第一阈值电压Vth1升高为第二阈值电压Vth2。同时，栅极电位控制模块20控制驱动晶体管MD的栅极端N1的电压降低，驱动晶体管MD关断。

具体地，当驱动晶体管MD的体端12与源极端11电位相同时，驱动晶体管MD的阈值电压Vth为第一阈值电压Vth1；若体端12与源极端11的电位不相等，则会加大驱动晶体管MD的衬底效应，使得阈值电压Vth变为第二阈值电压Vth2，其中，第一阈值电压Vth1和第二阈值电压Vth2可由下式表示：

其中，

φ_F＝(kT/q)ln(N_sub/n_i)，

ε_si为硅的介电常数，N_sub为衬底的掺杂浓度，q为电子电荷，Q_dep为耗尽区的电荷，C_ox为单位面积的栅氧化层电容，γ为衬底效应系数，φ_F为平带势垒，k为玻尔兹曼常数，T为绝对温度，n_i为本征掺杂浓度，V_sb为源衬电压。

MOS管的开启条件为栅源两端电压Vgs大于阈值电压Vth，由上述公式可知，MOS管的阈值电压Vth不仅与工艺制程有关，还与电学设定有关，当驱动晶体管MD的衬底效应越大(也即V_sb增大)时，第二阈值电压Vth2越大，因此，使得MOS管开启的栅源电压就越大。

同时，栅极电压控制模块20控制栅极端N1处的电位降低，驱动晶体管MD的栅源电压Vgs小于第二阈值电压Vth2，使得驱动晶体管MD关断。在第一时间段t1，驱动晶体管MD的栅极端N1电压降低的量为ΔV1。

在第二时间段t2，第一电源线L1上传输的电压VP由第二电压V2升高至第一电压V1，栅极电压控制模块20控制栅极端N1的电位升高，其中，驱动晶体管MD的栅极端N1在第一时间段t1的电压降低的量ΔV1大于在第二时间段t2的电压升高的量ΔV2，对驱动晶体管MD的栅极端N1完成初始化操作，同时，驱动晶体管MD的阈值电压Vth由第二阈值电压Vth2变为第一阈值电压Vth1使得驱动晶体管MD在第二时间段t2结束时导通。

本实用新型实施例提供的技术方案，在初始化阶段的第一时间段，控制驱动晶体管的源极端与体端之间存在的电位差，使得驱动晶体管的阈值电压由第一阈值电压变化为第二阈值电压，以关断驱动晶体管；在第二时间段，控制驱动晶体管的源极端的电位恢复至初始电位，使得源极端与体端等电位，使得驱动晶体管的阈值电压恢复至第一阈值电压，以导通驱动晶体管。换句话说，通过控制驱动晶体管源极端与体端的电位，利用驱动晶体管的衬底效应产生阈值电压迟滞变化，使得驱动晶体管的阈值电压由第一阈值电压变化为第二阈值电压，之后又恢复至第一阈值电压。在阈值电压迟滞变化期间，控制驱动晶体管的栅极端的电位降低，从而完成对驱动晶体管的栅极端的电位初始化，且在初始化过程中，驱动晶体管处于关断状态，无电流流过驱动晶体管，因此能够降低像素电路的功耗，从而降低显示面板的功耗。此外，本实用新型实施例提供的像素电路无需设置初始化晶体管，减少了晶体管的数量，有利于提高PPI。

上述像素电路并不局限于某种特定的像素电路，只要适用于上述利用阈值电压迟滞来对驱动晶体管的栅极端进行初始化操作的像素电路都属于本实用新型的范围。以下以具体的像素电路结构来进行说明，但本实用新型的实用新型构思并不局限以下具体的像素电路结构。

可选地，栅极电位控制模块包括第一电容和连接晶体管，第一电容的第二端、连接晶体管的第一极和驱动晶体管的栅极端连接，连接晶体管的第二极和驱动晶体管的漏极端连接；在第二时间段，栅极电位控制模块控制驱动晶体管的栅极端和漏极端电位相等。

具体地，请参考图4，图4为本实用新型实施例提供的另一种像素电路的结构示意图，包括驱动晶体管MD、连接晶体管M1、发光控制晶体管M2、数据写入晶体管M3、第一电容C1、第二电容C2和发光元件OLED。在图4所示结构中，栅极电压控制模块包括第一电容C1和连接晶体管M1。像素电路还包括作为分压模块的第二电容C2，连接在驱动晶体管MD的漏极端N2和有机发光元件OLED之间的发光控制晶体管M2，用于写入数据电压的数据写入晶体管M3。连接晶体管M1由第二扫描信号SCAN2控制，发光控制晶体管M2由发光信号EMIT控制，数据写入晶体管M3由第一扫描信号SCAN1控制。

具体地，驱动晶体管MD的源极端11和第一电源线L1连接，漏极端N2和连接晶体管M1的第二极、发光控制晶体管M2的第一极连接，栅极端N1和第一电容C1的第二端、连接晶体管M1的第一极、第二电容C2的第一端连接，体端12和第二电源线L2连接。第一电容C1的第一端和第一电源线L1连接，第二电容C2的第二端和数据写入晶体管M3的第一极连接，数据写入晶体管M3的第二极和数据线Data连接。发光控制晶体管M2的第二极和发光元件OLED的阳极连接。

可选地，图4所示像素电路还包括电压选通模块30，用于选通第一电源线L1传输的电压VP为第一电压V1或者为第二电压V2。电压选通模块30包括第一开关晶体管M31和第二开关晶体管M32，第一开关晶体管M31的第一极接入第一电压V1，第一开关晶体管M31的第二极与第一电源线L1连接，第一开关晶体管M31的控制端与第一开关控制信号线RST连接；第二开关晶体管M32的第一极接入第二电压V2，第二开关晶体管M32的第二极与第一电源线L1连接，第二开关晶体管M32的控制端与第二开关控制信号线xRST连接。

具体地，为了方便描述，将信号线以及信号线上传输的信号采用同一标记进行表示。第一开关控制信号线传输的第一开关控制信号RST与第二开关控制信号线传输的第二开关控制信号xRST互为相反信号，第一开关控制信号线和第二开关控制信号线传输的控制信号满足：在初始化阶段的第一时间段t1，第一开关控制信号线传输的第一开关控制信号RST控制第一开关晶体管M31关断，第二开关控制信号线传输的第二开关控制信号xRST控制第二开关晶体管M32导通，第一电源线L1上传输第二电压V2，以增大驱动晶体管MD的阈值电压Vth。在第二时间段t2，第一开关控制信号线传输的第一开关控制信号RST控制第一开关晶体管M31导通，第二开关控制信号线传输的第二开关控制信号xRST控制第二开关晶体管M32关断，第一电源线L1上传输第一电压V1，以降低驱动晶体管MD的阈值电压Vth。

图5为本实用新型实施例提供的一种像素电路的控制时序波形图，适用于图4所示的像素电路，结合图4和图5，以所有晶体管均为PMOS管为例说明该像素电路的具体工作原理，本实用新型实施例提供的像素电路的工作过程至少包括：初始化阶段T1、阈值侦测阶段T2、数据写入阶段T3和发光阶段T4。

在上一帧的发光阶段T0，第一开关控制信号RST为低电平，第二开关控制信号xRST为高电平，第一电源线L1上传输的电压VP为第一电压V1，驱动晶体管MD无衬底效应，阈值电压Vth为第一阈值电压Vth1，驱动晶体管MD处于导通状态用于发光显示，驱动晶体管MD的栅极端N1为上一帧的显示用的显示数据电压。上一帧的发光阶段T0结束，进入下一帧的初始化阶段T1，初始化阶段T1包括第一时间段t1和第二时间段t2。

可选地，在第一时间段t1，第一开关控制信号RST和第二开关控制信号xRST之间存在延时跳变，也即在第一开关控制信号RST由低电平跳变至高电平后，第二开关控制信号xRST才由高电平跳变至低电平，以保证电压选通模块30提供的信号的稳定性。在第一时间段t1，第二扫描信号SCAN2为低电平控制连接晶体管M1导通，第一扫描信号SCAN1为低电平控制数据写入晶体管M3导通，数据写入晶体管M3的第二极输入一个固定信号Vofs，发光控制信号EMIT为高电平控制发光控制晶体管M2断开，即发光控制晶体管M2此时工作在截止区。

在第一时间段t1，第一电源线L1上传输的电压VP为第二电压V2，驱动晶体管MD因衬底效应导致阈值电压Vth增大，由第一阈值电压Vth1变化为第二阈值电压Vth2，驱动晶体管MD被关断，其漏电流非常小，因此发光元件OLED不会发光，降低了功耗。由于第一电容C1的第一端与第一电源线L1连接，因此当第一电源线L1上传输的电压VP由第一电压V1变为第二电压V2时，第一电容C1第一端的电压降低，降低的量为V1-V2，在第二电容C2和第一电容C1耦合分压的作用下，驱动晶体管MD的栅极端N1的电压降低，其降低的量ΔV11等于第二电容C2和第一电容C1的分压，即:

其中c1为第一电容C1的电容值，c2为第二电容C2的电容值。同时，栅极端N1通过连接晶体管M1和漏极端N2连接，因漏极端N2的电位低于栅极端N1的电位，所以漏极端N2将栅极端N1的电压进一步拉低，栅极端N1再次降低的电压的量为ΔV12。在第一时间段t1，栅极端N1电压降低的量ΔV1＝ΔV11+ΔV12。

在第二时间段t2，第二开关控制信号xRST变至高电平，同时，发光控制信号EIMT仍为高电平，第一扫描信号SCAN1、第二扫描信号SCAN2仍为低电平，第一开关控制信号RST仍为高电平，以保证第一电源线L1上电位的稳定性。当第一开关控制信号RST由高电平变为低电平时，第一电源线L1上传输的电压VP由第二电压V2变化为第一电压V1，第一电容C1的第一端的电容由第二电压V2变为第一电压V1，栅极端N1的电位随之升高，栅极端N1电压升高的量为ΔV2，

即，第一时间段t1因第一电压V1降低到第二电压V2引起的栅极端N1电压降低的量ΔV11，和第二时间段t2因第二电压V2升高到第一电压V1引起的栅极端N1电压升高的量ΔV2相等，但因为栅极端N1已经被漏极端N2拉至更低的电位，所以在第二时间段t2的栅极端N1的电压升高的量ΔV2小于在第一时间段t1的栅极端N1的电位降低的量ΔV1，第二时间段t2栅极端N1的电压小于在第一时间段t1的栅极端N1的电位，降低了栅极端N1的电位。同时，在第二时间段t2结束时，驱动晶体管MD的阈值电压Vth由第二阈值电压Vth2降低为第一阈值电压Vth1，驱动晶体管MD导通。至此，通过驱动晶体管MD的阈值电压因衬底效应的迟滞变化完成了对栅极端N1电位的初始化，且在初始化过程中，驱动晶体管MD处于关断状态，发光元件OLED不会发光，有利于降低功耗。

在本实施例中，在初始化阶段t1，第二开关控制信号xRST的脉冲位于第一开关控制信号RST的脉冲所在区间之内，第一开关控制信号RST和第二开关控制信号xRST不会同时发生跳变，在第一开关控制信号RST的电平变化时，第二开关控制信号xRST的电平还未发生变化，由此可以保证第一电源线L1上传输电压VP的稳定性。

可选地，在本实用新型实施例中，第一电压V1为像素电路发光显示的电源电压ELVDD。

完成初始化阶段T1后进入后续的阈值侦测阶段T2，在阈值侦测阶段T2，第一开关控制信号RST为低电平，第二开关控制信号xRST为高电平，第一扫描线输出的第一扫描信号SCAN1为低电平，第二扫描线输出的第二扫描信号SCAN2为低电平，发光控制信号线输出的发光控制信号EIMT为高电平，因此，连接晶体管M1和数据写入晶体管M3导通，发光控制晶体管M2关断，驱动晶体管MD为二极管连接结构。第一电压V1即发光显示用的电源电压ELVDD通过驱动晶体管MD和连接晶体管M1对驱动晶体管MD的栅极端N1充电，栅极端N1电位上升，直到栅极端N1的电位为ELVDD-|Vth|时，驱动晶体管MD关断，栅极端N1的电压被存储在第一电容C1和第二电容C2中，存储的电压中包含了驱动晶体管MD的阈值信息，从而实现了对驱动晶体管MD阈值电压Vth的侦测。

在数据写入阶段T3，第一开关控制信号RST为低电平，第二开关控制信号xRST为高电平，第一扫描线输出的第一扫描信号SCAN1为低电平，第二扫描线输出的第二扫描信号SCAN2为高电平，发光控制信号线输出的发光控制信号EIMT为高电平，第一开关晶体管M31、数据写入晶体管M3导通，第二开关晶体管M32、连接晶体管M1和发光控制晶体管M2关断。此时，数据线Data被配置为传输数据电压，经第一电容C1和第二电容C2的分压作用，驱动晶体管MD的栅极端N1的电位变为：

其中，V_data为数据电压，V_ofs为数据线Data传输的固定电压，c1为第一电容C1的容值，c2为第二电容C2的容值。

在本实施例中，在待显示灰阶对应的数据电压V_data下，经过第一电容C1和第二电容C2的分压后，使得写入至栅极端N1的电压变小了，从而增大了数据电压V_data的写入范围，使得伽马调节的范围变得更广。

在发光阶段T4，第一开关控制信号RST为低电平，第二开关控制信号xRST为高电平，第一扫描线输出的第一扫描信号SCAN1为高电平，第二扫描线输出的第二扫描信号SCAN2为高电平，发光控制信号线输出的发光控制信号EIMT为低电平，因此，第一开关晶体管M31和发光控制晶体管M2导通，第二开关晶体管M32、连接晶体管M1和数据写入晶体管M3关断。驱动晶体管MD产生发光电流I_OLED，驱动发光元件OLED发光。其中，发光电流I_OLED可表示为：

其中，μ为驱动晶体管MD载流子迁移率，C_OX为驱动晶体管MD单位面积氧化层电容，W_P/L_P为驱动晶体管MD的宽长比。

由上式可知，该像素电路的发光电流I_OLED与驱动晶体管MD的阈值电压Vth无关，且与电源线上传输的第一电压V1无关，补偿了阈值电压Vth和第一电压V1的IR-Drop的影响，使得所有像素在发光时具有相同的电流，保证了电流的均一性，使得显示更加均匀，有利于提高显示效果。

在图5的控制时序下控制发光控制晶体管M2在初始化阶段T1工作在截止区，当发光控制晶体管M2在初始化阶段T1工作在截止区时，驱动晶体管MD的源极端电压低于栅极端电压。在初始化阶段的第一时间段t1，驱动晶体管MD的栅极端N1的电压降低，阈值电压升高，当栅极端N1的电压降低到驱动晶体管MD的栅源电压Vgs小于驱动晶体管MD的阈值电压时，理论上已经完成了栅极端N1的初始化。由于第一电压V1为像素电路发光显示的电源电压ELVDD，第一电源线L1上的电压VP需要恢复到第一电压V1以保证像素电路的正常发光显示。由于，驱动晶体管的源极端N1的电位会随着第一电源线L1上的电压VP的升高而升高，在初始化阶段，通过漏极端N2的电位拉低于栅极端N1的电位，使栅极端N1的电位等于漏极端N2的电位，可以保证初始化阶段的稳定性，当栅极端N1的电位等于漏极端N2的电位时，即栅极端N1和漏极端N2的电压等于该两个点的电压分压，栅极端N1电压降低的量ΔV12等于栅极端N1在下降ΔV11之后再减去该分压。在像素电路中，漏极端N2的电位一般是低于栅极端N1的电位的。但在一些情况中，漏极端N2电位也可能等于或者稍大于栅极端N1的电压，可以设置发光控制晶体管M2在初始化阶段工作在饱和区或者线性区，以降低漏极端N2的电位。

可选地，控制发光控制晶体管M2在初始化阶段工作在饱和区。图6为本实用新型实施例提供的另一种像素电路的控制时序波形图，同样适用于图4所示的像素电路。结合图4和图6，本实用新型实施例提供的像素电路的工作过程至少包括：初始化阶段T1、阈值侦测阶段T2、数据写入阶段T3和发光阶段T4。在本实施例中，在初始化阶段T1，使发光控制晶体管M2工作在饱和区，通过降低漏极端N2的电位，进而使栅极端N1的电位进一步降低。

可选地，在本实施例中，初始化阶段T1，连接晶体管M1延时开启，进一步拉低栅极端N1的电位，并稳定栅极端N1的电压变化。

具体地，在初始化阶段T1的第一时间段t1，第一开关控制信号RST和第二开关控制信号xRST之间存在延时跳变，也即在第一开关控制信号RST由低电平变至高电平后，即第二电压V2的信号较为稳定后，第二开关控制信号xRST才由高电平变至低电平，关闭第一电压V1的传输，电压变化的稳定性。第一电源线L1上传输的电压VP等于第二电压V2时，驱动晶体管MD因衬底效应导致阈值电压Vth增大，由第一阈值电压Vth1变化为第二阈值电压Vth2，驱动晶体管MD被关断。同时，发光控制信号EIMT提供一个偏置电压Bias，控制发光控制晶体管M2工作在饱和区，发光控制晶体管M2流过微弱的电流，漏极端N2通过发光控制晶体管M2向发光元件OLED泄电，降低漏极端N2的电位。

当第一电源线L1上传输的电压VP等于第二电压V2时，第一电容C1的第二端也即栅极端N1的电位随之变化，此时连接晶体管M1和发光控制晶体管M3尚未开启，栅极端N1的电位变化为电压VP变化引起的，栅极端N1电压降低量为

随后，第二扫描信号SCAN2延时变为低电平，连接晶体管M1导通，将栅极端N1和漏极端N2连接，使栅极端N1和漏极端N2电位相等，即栅极端N1和漏极端N2的电压等于该两个点的电压分压，栅极端N1电压降低的量ΔV12等于栅极端N1在下降ΔV11之后再减去该分压，栅极端N1的电位被漏极端N2拉低。相比于图5所示的控制时序，在图6的控制时序中发光控制晶体管M2工作在饱和区，使的驱动晶体管MD的漏极端N2的电位进一步降低，后续可以通过漏极端N2的电位进一步降低栅极端N1的电位。

可选地，也可以设置连接晶体管M1不延时开启，栅极端N1电压降低量ΔV11、ΔV12同时产生，最终效果一致，连接晶体管M1延时开启更为稳定。

在初始化阶段T1的第二时间段t2，第二开关控制信号xRST跳变至高电平，第一电源线L1上传输的电压VP由第二电压V2变化为第一电压V1，栅极端N1的电压升高的量为ΔV2等于ΔV11，小于第一时间段t1降低的量(ΔV11+ΔV12)，栅极端N1的电压降低，完成了对栅极端N1的电压初始化。初始化阶段T1结束时，驱动晶体管MD的阈值电压Vth由第二阈值电压Vth2降低为第一阈值电压Vth1，驱动晶体管MD导通。

阈值侦测阶段T2、数据写入阶段T3和发光阶段T4的工作过程可参考上述的相关描述，不再赘述。

可选地，图7为本实用新型实施例提供的另一种像素电路的控制时序波形图，同样适用于图4所示的像素电路。结合图4和图7，本实用新型实施例提供的像素电路的工作过程至少包括：初始化阶段T1、阈值侦测阶段T2、数据写入阶段T3和发光阶段T4。和图5或图6驱动时序相同之处可参考关于图5或图6的描述，此处不再赘述。和图5或图6驱动时序不同之处在于，可选地，在本实施例中，初始化阶段T1，使发光控制晶体管M2工作在线性区，通过发光控制晶体管M2降低漏极端N2的电位，进而使栅极端N1的电位进一步降低。

在初始化阶段T1，第一开关控制信号RST为高电平，第二开关控制信号xRST为低电平，此时，第一电源线L1上传输的电压VP由第一电压V1变为第二电压V2时，驱动晶体管MD因衬底效应导致阈值电压Vth增大，由第一阈值电压Vth1变化为第二阈值电压Vth2，驱动晶体管MD被关断。同时，第一电容C1第二端也即栅极端N1的电压降低，其电压降低的量

同时，发光控制信号EMIT为低电平，使得发光控制晶体管M2导通，漏极端N2的电位被拉低到和发光元件OLED的阴极电位ELVEE之间相差发光元件OLED的阈值电压的电位。第一扫描信号SCAN1为低电平，第二扫描信号SCAN2为低电平，将栅极端N1和漏极端N2连接，使栅极端N1和漏极端N2电位相等，即栅极端N1和漏极端N2的电压等于该两个点的电压分压，栅极端N1电压降低的量ΔV12等于栅极端N1在下降ΔV11之后再减去该分压，栅极端N1的电位被漏极端N2拉低。相比于图5所示的控制时序，在图7的控制时序中控制发光控制晶体管M2工作在线性区，使的驱动晶体管MD的漏极端N2的电位进一步降低，后续可以通过漏极端N2的电位进一步降低栅极端N1的电位。

在初始化阶段T1的第二时间段t2，第二开关控制信号xRST跳变至高电平，第一电源线L1上传输的电压VP由第二电压V2变化为第一电压V1，栅极端N1的电压升高的量ΔV2等于ΔV11，小于第一时间段降低的量(ΔV11+ΔV12)，栅极端N1的电压降低，完成了对栅极端N1的电压初始化。初始化阶段T1结束时，驱动晶体管MD的阈值电压Vth由第二阈值电压Vth2降低为第一阈值电压Vth1，驱动晶体管MD导通。

阈值侦测阶段T2、数据写入阶段T3和发光阶段T4的工作过程可参考上述的相关描述，不再赘述。

可选地，图8为本实用新型实施例提供的另一种像素电路的结构示意图，同样适用于图5、图6和图7所示的控制时序，与图4所示像素电路的区别在于，第一电容C1第一端的连接方式不同，在图8所示像素电路中，第一电容C1第一端与固定的第一电压V1连接，在初始化阶段T1的第一时间段t1，第一电容C1的第一端的电位不发生变化，驱动晶体管MD的栅极端N1的电位也不发生变化，即ΔV11为零，但在初始化阶段T1的第二时间段t2，因第二电压V2升高为第一电压V1时也不影响栅极端N1的电位变化。驱动晶体管MD的栅极端N1的电位只通过驱动晶体管MD的漏极端N2降低。其他的工作过程与图5所示像素电路的工作过程相同，不再赘述。

可选地，本实用新型实施例还提供了一种显示面板，图9为本实用新型实施例提供的一种显示面板的俯视结构示意图，参考图9，该显示面板包括显示区AA和围绕显示区AA设置的非显示区NA，在显示区AA设置有多个矩阵排列的像素50，在非显示区NA设置有电压选通模块30，电压选通模块30不会占用像素的显示区面积，有利于减小像素的占用面积，提高显示面板的PPI，能够更好的适用于小尺寸的4K等高分辨率显示设备中。

可选地，一像素行中的多个像素50共用一电压选通模块30，在显示区AA，包括多行像素，每一行像素共用一个电压选通模块30，提高显示面板的集成度，有利于降低控制芯片的设计难度。

可选地，本实用新型实施例的显示面板为硅基有机发光微型显示面板。硅基有机发光微型显示面板是以单晶硅为衬底的，具有衬底效应，可以利用本实用新型的技术方案，可以利用阈值迟滞效应，控制驱动晶体管的栅极端的电位降低，从而完成对驱动晶体管的栅极端的电位初始化，且在初始化过程中，驱动晶体管处于关断状态，无电流流过驱动晶体管，因此能够降低像素电路的功耗，从而降低显示面板的功耗。此外，本实用新型实施例提供的像素电路无需设置初始化晶体管，减少了晶体管的数量，有利于提高PPI。

需要说明的是，本实用新型实施例提供的显示面板可以用于手机、PAD和笔记本电脑、车载设备、智能穿戴设备等电子产品中，该显示面板包括本实用新型任意实施例所提供的像素电路，因此该显示面板也具备上述任意实施例所描述的有益效果。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (14)

1.一种像素电路，其特征在于，包括：驱动晶体管，所述驱动晶体管包括栅极端、源极端、漏极端和体端；

所述驱动晶体管的源极端和第一电源线连接，所述驱动晶体管的体端与第二电源线连接，所述驱动晶体管的栅极端连接一栅极电位控制模块；

所述第一电源线用于提供第一电压或第二电压，其中，所述第一电压大于所述第二电压；所述第二电源线用于提供固定的所述第一电压；

所述像素电路的初始化阶段包括第一时间段和第二时间段，所述第一电源线被配置为传输所述第一电压或所述第二电压以满足：在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低为所述第二电压，所述驱动晶体管的阈值电压由第一阈值电压升高为第二阈值电压，同时，所述栅极电位控制模块控制所述栅极端电压降低，所述驱动晶体管关断；

在所述第二时间段，所述第一电源线上提供的电压由所述第二电压升高为所述第一电压，所述驱动晶体管的阈值电压由所述第二阈值电压降低为所述第一阈值电压，同时，所述栅极电位控制模块控制所述驱动晶体管的栅极端电压升高，所述驱动晶体管导通；

其中，驱动晶体管的栅极端在所述第二时间段的电压升高的量小于在所述第一时间段的电压降低的量。

2.根据权利要求1所述的像素电路，其特征在于，所述栅极电位控制模块包括第一电容和连接晶体管，所述第一电容的第二端、所述连接晶体管的第一极和所述驱动晶体管的栅极端连接，所述连接晶体管的第二极和所述驱动晶体管的漏极端连接；在所述第一时间段内，所述栅极电位控制模块用于控制所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。

3.根据权利要求1所述的像素电路，其特征在于，所述第一电压为所述像素电路发光显示的电源电压。

4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输的所述第一电压或所述第二电压；

所述电压选通模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的第一端接入所述第一电压，所述第一开关晶体管的第二端与所述第一电源线连接，所述第一开关晶体管的控制端与第一开关控制信号线连接；所述第二开关晶体管的第一端接入所述第二电压，所述第二开关晶体管的第二端与所述第一电源线连接，所述第二开关晶体管的控制端与第二开关控制信号线连接。

5.根据权利要求4所述的像素电路，其特征在于，所述第二开关控制信号的脉冲位于所述第一开关控制信号的脉冲所在区间之间。

6.根据权利要求2所述的像素电路，其特征在于，所述第一电容的第一端与所述第一电源线连接；或者，所述第一电容的第一端与提供固定的所述第一电压的所述第二电源线连接。

7.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括发光控制晶体管、发光元件、第二电容和数据写入晶体管；所述发光控制晶体管的第一极和所述漏极端连接，所述发光控制晶体管的第二极和所述发光元件的阳极连接；所述第二电容的第一端和所述栅极端连接，所述第二电容的第二端和所述数据写入晶体管的第一极极连接；所述数据写入晶体管的第二极在所述初始化阶段被输入一个固定电压信号。

8.根据权利要求7所述的像素电路，其特征在于，在所述初始化阶段，所述发光控制晶体管工作于截止区、饱和区或线性区。

9.根据权利要求7所述的像素电路，其特征在于，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述连接晶体管延时导通，使所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。

10.根据权利要求7所述的像素电路，其特征在于，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述数据写入晶体管延时导通，使所述驱动晶体管的栅极端的电位降低。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。

12.根据权利要求11所述的显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区设置的非显示区，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输的所述第一电压或所述第二电压；所述电压选通模块设置于所述非显示区。

13.根据权利要求12所述的显示面板，其特征在于，一像素行中的多个像素共用一所述电压选通模块。

14.根据权利要求11所述的显示面板，其特征在于，所述显示面板为硅基有机发光微型显示面板。

Images