TWI780635B - 顯示面板以及畫素電路 - Google Patents

Abstract

一種畫素電路，其包含發光單元、第一P型電晶體、第一N型電晶體、驅動電路、電容、補償電路以及重置電路。第一P型電晶體以及第一N型電晶體的控制端用以接收發光訊號。第一P型電晶體和第一N型電晶體並聯於第一節點，且分別用於將參考電壓和資料電壓傳遞至第一節點。驅動電路包含多個P型電晶體，用以根據第二節點的電壓以及發光訊號選擇性提供驅動電流至發光單元。電容耦接於第一節點以及第二節點之間。補償電路耦接於驅動電路與第二節點之間，用以設置第二節點的電壓。重置電路用以根據發光訊號重置發光單元的陽極端。

Description

顯示面板以及畫素電路

本揭示文件是關於一種顯示面板以及畫素電路，特別是一種用於低畫面更新頻率的顯示面板以及畫素電路。

一般來說，採用低溫多晶矽(Low Temperature Poly-Silicon，簡稱LTPS)製程的薄膜電晶體在關斷時會產生較大的漏電流。因此，當顯示面板具有較低畫面更新率時，畫素電路的驅動電晶體的閘極端的電壓會因為漏電流的影響而持續下降，使得畫素電路的亮度受到影響，進而造成顯示面板閃爍的現象。

本揭示文件提供一種畫素電路，其包含發光單元、第一P型電晶體、第一N型電晶體、驅動電路、電容、補償電路以及重置電路。第一P型電晶體的控制端用以接收發光訊號。第一N型電晶體的控制端用以接收發光訊號，且第一P型電晶體和第一N型電晶體並聯於第一節點，且分別用於將參考電壓和資料電壓傳遞至第一節點。驅動電路包含複數個P型電晶體，用以根據第二節點的電壓以及發光訊號選擇性提供驅動電流至發光單元。電容耦接於第一節點以及第二節點之間。補償電路耦接於驅動電路與第二節點之間，用以依據驅動電路的元件特性設置第二節點的電壓。重置電路用以根據發光訊號重置發光單元的陽極端。

本揭示文件提供一種顯示面板，其包含閘極驅動電路以及複數個畫素電路。閘極驅動電路用以提供複數個控制訊號。上述畫素電路的每一者包含發光單元、第一P型電晶體、第一N型電晶體、驅動電路、電容、補償電路以及重置電路。第一P型電晶體的控制端用以接收控制訊號中的發光訊號。第一N型電晶體的控制端用以接收發光訊號，且第一P型電晶體和第一N型電晶體並聯於第一節點，且分別用於將參考電壓和資料電壓傳遞至第一節點。驅動電路包含複數個P型電晶體，用以根據第二節點的電壓以及發光訊號選擇性提供驅動電流至發光單元。電容耦接於第一節點以及第二節點之間。補償電路耦接於驅動電路與第二節點之間，用以依據驅動電路的元件特性設置第二節點的電壓。重置電路用以根據發光訊號重置發光單元的陽極端。

上述的顯示面板以及畫素電路的優點之一，在於能夠將畫素電路的驅動電晶體的閘極端的電壓維持穩定，進而減少顯示面板閃爍的現象。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅僅用以解釋本發明，並不用來限定本發明，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明揭示內容所涵蓋的範圍。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

第1圖為根據本揭示文件一些實施例所繪示的畫素電路100的示意圖。如第1圖所示，畫素電路100包含發光單元EU、電晶體T1、電晶體M1、驅動電路110、電容C、重置電路120以及補償電路130。

結構上，發光單元EU的陰極端用以接收驅動電壓Vss，發光單元EU的陽極端則耦接驅動電路110以及重置電路120。電容C耦接於第一節點N1以及第二節點N2之間。補償電路130耦接於驅動電路110與第二節點N2之間。電晶體T1以及電晶體M1各自包含第一端、第二端以及控制端。電晶體T1的第一端用以接收參考電壓Vref，電晶體T1的第二端耦接電晶體M1的第一端以及電容C於第一節點N1，電晶體T1以及電晶體M1的控制端用以接收發光訊號EM，且電晶體M1的第二端用以接收資料電壓Vdata。換言之，電晶體T1與電晶體M1並聯於第一節點N1，且分別用於將參考電壓Vref和資料電壓Vdata傳遞至該第一節點N1。

在一些實施例中，驅動電路110包含複數個彼此串聯的P型電晶體(例如，電晶體T2以及T3)。電晶體T2以及電晶體T3各自包含第一端、第二端以及控制端。電晶體T2的第一端用以接收驅動電壓Vdd，電晶體T2的控制端耦接第二節點N2。電晶體T3的第一端耦接電晶體T2的第二端於第三節點N3，且電晶體T3的第二端耦接發光單元EU以及重置電路120於第四節點N4，電晶體T3的控制端用以接收發光訊號EM。

在一些實施例中，重置電路120包含電晶體M2，且電晶體M2包含第一端、第二端以及控制端。電晶體M2的第一端耦接驅動電路110以及發光單元EU於第四節點N4，電晶體M2的第二端用以接收驅動電壓Vss，且電晶體M2的控制端用以接收發光訊號EM。

在一些實施例中，補償電路130包含電晶體M3以及電晶體M4。電晶體M3以及電晶體M4各自包含第一端、第二端以及控制端。電晶體M3的第一端耦接第二節點N2，電晶體M3的第二端用以接收驅動電壓Vss，電晶體M3的控制端用以接收閘極訊號S1。電晶體M4的第一端耦接電晶體M3的第一端，電晶體M4的第二端耦接第三節點N3，電晶體M4的控制端用以接收閘極訊號S2。

在一些實施例中，電晶體T1、T2以及T3為P型電晶體，而電晶體M1、M2、M3以及M4為N型電晶體，且電晶體T1與電晶體M1可以組成互補式金氧半導體(CMOS)反向器。

第2圖為根據本揭示文件一些實施例所繪示的畫素電路100的訊號時序波形圖。如第2圖所示，畫素電路100的訊號時序可分為三個階段P1~P3，其中畫素電路100於階段P1執行重置與寫入操作，於階段P2執行補償操作，而於階段P3執行發光操作。

第3A~3C圖為根據本揭示文件一些實施例所繪示的畫素電路100的操作示意圖。以下將以第3A~3C圖搭配第2圖更詳細地說明畫素電路100的操作流程。

如第3A圖所示，於階段P1，發光訊號EM提供高電壓準位Vgh，使電晶體M1及M2導通而電晶體T1及T3關斷。閘極訊號S1提供高電壓準位Vgh使電晶體M3導通，且閘極訊號S2提供低電壓準位Vgl使電晶體M4關斷。此時，第一節點N1會接收到資料電壓Vdata，第二節點N2以及第四節點N4則會被驅動電壓Vss重置，且第三節點N3會接收到驅動電壓Vdd。

如第3B圖所示，於階段P2，發光訊號EM持續提供高電壓準位Vgh，使電晶體M1及M2保持導通而電晶體T1及T3保持關斷。閘極訊號S1由高電壓準位Vgh變化至低電壓準位Vgl，使電晶體M3關斷，且閘極訊號S2由低電壓準位Vgl變化至高電壓準位Vgh，使電晶體M4導通。此時，第一節點N1的電壓會維持在資料電壓Vdata，而第二節點N2與第三節點N3之間形成充電路徑，使得驅動電壓Vdd會經由電晶體M4，持續對第二節點N2充電，直到第二節點N2的電壓與電晶體T2的第一端的電壓(亦即，驅動電壓Vdd)之差值，達到電晶體T2的臨界電壓為止。也就是說，於階段P2，補償電路130會將電晶體T2的臨界電壓值記錄在第二節點N2。

如第3C圖所示，於階段P3，發光訊號EM由高電壓準位Vgh變化至低電壓準位Vgl，使電晶體M1及M2關斷，而電晶體T1及T3導通。閘極訊號S1維持低電壓準位Vgl使電晶體M3保持關斷。閘極訊號S2由高電壓準位Vgh變化至低電壓準位Vgl，使電晶體M4關斷。此時，第一節點N1的電壓會由資料電壓Vdata變化至參考電壓Vref，且上述的電壓變化會藉由電容C耦合至第二節點N2。因此，第二節點N2的電壓將會關聯於資料電壓Vdata與參考電壓Vref的之間的差值，以及驅動電壓Vdd與電晶體T2的臨界電壓之間的差值。

此外，於階段P3，發光路徑上的電晶體T2以及T3會導通，驅動電路110可以根據驅動電壓Vdd、第二節點N2的電壓、第三節點N3的電壓，產生相應大小的驅動電流I至發光單元EU使其發光。

綜上所述，驅動電路110會根據第二節點N2的電壓以及發光訊號EM選擇性提供驅動電流I至發光單元EU。補償電路130則會依據驅動電路110的元件特性(例如，電晶體T2的臨界電壓)設置第二節點N2的電壓。如此一來，因為第二節點N2的電壓包含了電晶體T2的臨界電壓值的補償，畫素電路100所產生的驅動電流I可以得到良好的補償效果，而不會受到電晶體T2臨界電壓變異的影響。

值得注意的是，在一些實施例中，補償電路130的電晶體M3以及M4可以藉由氧化物電晶體來實現，例如氧化銦鎵鋅薄膜電晶體(IGZO TFT)。因此，當畫素電路100處於低操作頻率時(低畫面更新率)，電晶體M3以及M4可以降低畫素電路100的漏電流，使第二節點N2的電壓維持穩定而減少顯示面板閃爍的現象。

在一些實施例中，電晶體M1以及M2亦可藉由上述的氧化物電晶體來實現，例如氧化銦鎵鋅薄膜電晶體(IGZO TFT)。電晶體T1、T2以及T3則可藉由低溫多晶矽(Low Temperature Poly-Silicon，簡稱LTPS)電晶體來實現。

第4圖為根據本揭示文件一些實施例所繪示的顯示面板400的示意圖。如第4圖所示，顯示面板400包含閘極驅動電路410、資料驅動電路420、畫素矩陣PX、以及時序控制電路430。

畫素矩陣PX包含了複數個畫素電路100-11~100-nm，且上述畫素電路100-11~100-nm的每一者可以由第1圖的畫素電路100來實現。閘極驅動電路410藉由掃描線G[1]~G[n]分別耦接畫素矩陣PX中的不同列的畫素電路100-11~100-nm。舉例來說，閘極驅動電路410藉由掃描線G[1]耦接畫素矩陣PX第一列的畫素電路100-11~100-1m，而閘極驅動電路410藉由掃描線G[2]耦接畫素矩陣PX第二列的畫素電路100-21~100-2m，依此類推。

閘極驅動電路410可用於將前述的閘極訊號S1、S2以及發光訊號EM等多個控制訊號，藉由掃描線G[1]~G[n]傳送至畫素矩陣PX。值得注意的是，第4圖的掃描線G[1]~G[n]的數量僅為示例性，並非用於限制本揭示文件的實施方式。在一些其他實施例中，掃描線G[1]~G[n]的每一者都可以同時代表多條掃描線，分別用以將不同的控制訊號傳輸至畫素電路100-11~100-nm。舉例來說，掃描線G[1]可以同時代表分別用以傳輸閘極訊號S1、S2以及發光訊號EM至第一列的畫素電路100-11~100-1m的三條掃描線，而掃描線G[2]也可以同時代表分別用以傳輸閘極訊號S1、S2以及發光訊號EM至第二列的畫素電路100-21~100-2m的三條掃描線，依此類推。

另外，掃描線G[1]~G[n]所傳送的多個閘極訊號S1可以具有依序遞增的相位差異，以依序驅動多列的畫素電路100-11~100-nm。例如，掃描線G[1]傳送的閘極訊號S1在相位上領先於掃描線G[2]傳送的閘極訊號S1；掃描線G[2]傳送的閘極訊號S1在相位上又領先於掃描線G[3]傳送的閘極訊號S1，依此類推。相似地掃描線G[1]~G[n]所傳送的多個閘極訊號S1和多個發光訊號EM也可以具有依序遞增的相位差異，在此不再贅述。

資料驅動電路420藉由資料線D[1]~D[m] 分別耦接畫素矩陣PX中的不同行的畫素電路100-11~100-nm。舉例來說，資料驅動電路420會藉由資料線D[1]耦接畫素矩陣PX第一行的畫素電路100-11~100-n1，而資料驅動電路420會藉由資料線D[2]耦接畫素矩陣PX第二行的畫素電路100-12~100-n2，依此類推。資料驅動電路420可用於提供前述的資料電壓Vdata傳送至畫素矩陣PX的畫素電路100-11~100-nm。

此外，畫素矩陣PX的畫素電路100-11~100-nm會由顯示面板400的一電源供應電路(未繪示)接收到的前述的驅動電壓Vdd以及Vss。

時序控制電路430用以接收外部的顯示訊號DS，並根據顯示訊號DS產生時脈訊號CLK驅動閘極驅動電路410以及資料驅動電路420，以分別產生上述的多個控制訊號以及資料電壓Vdata。在一些實施例中，顯示面板400可用於顯示智慧型手表的顯示畫面。一般來說，智慧型手表的顯示畫面更新率較低(例如，1赫茲)。舉例來說，時序控制電路430可以根據顯示訊號DS控制閘極驅動電路410，以透過閘極訊號S1、S2以及發光訊號EM控制畫素矩陣PX的畫素電路100-11~100-nm於一秒鐘內進行一次如第3A~3B圖所示的重置與寫入操作，以及59次如第3C圖所示的發光操作。畫素電路100-11~100-nm的重置、寫入以及發光操作與前述類似，在此不再贅述。

值得注意的是，第4圖的時序控制電路430僅為示例性，並非用於限制本揭示文件的實施方式。在一些其他實施例中，為了節省空間，時序控制電路430亦可與資料驅動電路420互相整合。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何本領域具通常知識者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100:畫素電路 110:驅動電路 120:重置電路 130:補償電路 EU:發光單元 T1~T3:P型電晶體 M1~M4:N型電晶體 I:驅動電流 C:電容 N1~N4:節點 Vref:參考電壓 Vdata:資料電壓 VSS:驅動電壓 Vdd:驅動電壓 EM:發光訊號 P1~P3:階段 Vgh:高電壓準位 Vgl:低電壓準位 S1~S2:閘極訊號 400:顯示面板 410:閘極驅動電路 420:資料驅動電路 430:時序控制電路 100-11~100-nm:畫素電路 PX:畫素矩陣 D[1]~D[m]:資料線 G[1]~G[n]:掃描線 DS:顯示訊號 CLK:時脈訊號

第1圖為根據本揭示文件一些實施例所繪示的畫素電路的示意圖。 第2圖為根據本揭示文件一些實施例所繪示的畫素電路的訊號時序波形圖。 第3A~3C圖為根據本揭示文件一些實施例所繪示的畫素電路的操作示意圖。 第4圖為根據本揭示文件一些實施例所繪示的顯示面板的示意圖。

100:畫素電路 110:驅動電路 120:重置電路 130:補償電路 EU:發光單元 T1~T3:P型電晶體 M1~M4:N型電晶體 I:驅動電流 C:電容 N1~N4:節點 Vref:參考電壓 Vdata:資料電壓 Vss:驅動電壓 Vdd:驅動電壓 EM:發光訊號 S1~S2:閘極訊號

Claims (10)

1. 一種畫素電路，包含：一發光單元；一第一P型電晶體，其中該第一P型電晶體的一控制端用以接收一發光訊號；一第一N型電晶體，其中該第一N型電晶體的一控制端用以接收該發光訊號，其中該第一P型電晶體和該第一N型電晶體並聯於一第一節點，且分別用於將一參考電壓和一資料電壓傳遞至該第一節點；一驅動電路，包含複數個P型電晶體，用以根據一第二節點的電壓以及該發光訊號選擇性提供一驅動電流至該發光單元；一電容，耦接於該第一節點以及該第二節點之間；一補償電路，耦接於該驅動電路與該第二節點之間，用以依據該驅動電路的一元件特性設置該第二節點的電壓；以及一重置電路，用以根據該發光訊號提供一第二驅動電壓至該發光單元的陽極端，其中當該發光單元的陽極端被重置為該第二驅動電壓時，該發光單元不發光。
2. 如請求項1所述之畫素電路，其中該驅動電路的該些P型電晶體包含：一第二P型電晶體，包含一第一端、一第二端以及一控制端，該第二P型電晶體的該第一端用以接收一第一驅動 電壓，該第二P型電晶體的該控制端耦接該第二節點；以及一第三P型電晶體，包含一第一端、一第二端以及一控制端，該第三P型電晶體的該第一端耦接該該第二P型電晶體的該第二端於一第三節點，該第三P型電晶體的該第二端耦接該發光單元以及該重置電路，該第三P型電晶體的該控制端用以接收該發光訊號。
3. 如請求項2所述之畫素電路，其中該重置電路包含：一第二N型電晶體，包含一第一端、一第二端以及一控制端，該第二N型電晶體的該第一端耦接驅動電路以及該發光單元，該第二N型電晶體的該第二端用以接收該第二驅動電壓，該第二N型電晶體的該控制端用以接收該發光訊號。
4. 如請求項2所述之畫素電路，其中該補償電路包含：一第三N型電晶體，包含一第一端、一第二端以及一控制端，該第三N型電晶體的該第一端耦接該第二節點，該第三N型電晶體的該第二端用以接收該第二驅動電壓，該第三N型電晶體的該控制端用以接收一第一閘極訊號；以及一第四N型電晶體，包含一第一端、一第二端以及一控 制端，該第四N型電晶體的該第一端耦接該第三N型電晶體的該第一端，該第四N型電晶體的該第二端耦接該第三節點，該第四N型電晶體的該控制端用以接收一第二閘極訊號。
5. 如請求項4所述之畫素電路，其中該第三N型電晶體以及該第四N型電晶體為氧化物電晶體。
6. 一種顯示面板，包含：一閘極驅動電路，用以提供複數個控制訊號；複數個畫素電路，其中該些畫素電路的每一者包含：一發光單元；一第一P型電晶體，其中該第一P型電晶體的一控制端用以接收該些控制訊號中的一發光訊號；一第一N型電晶體，其中該第一N型電晶體的一控制端用以接收該發光訊號，其中該第一P型電晶體和該第一N型電晶體並聯於一第一節點，且分別用於將一參考電壓和一資料電壓傳遞至該第一節點；一驅動電路，包含複數個P型電晶體，用以根據一第二節點的電壓以及該發光訊號選擇性提供一驅動電流至該發光單元；一電容，耦接於該第一節點以及該第二節點之間；一補償電路，耦接於該驅動電路與該第二節點之間，用以依據該驅動電路的一元件特性設置該第二節點的電 壓；以及一重置電路，用以根據該發光訊號提供一第二驅動電壓至該發光單元的陽極端，其中當該發光單元的陽極端被重置為該第二驅動電壓時，該發光單元不發光。
7. 如請求項6所述之顯示面板，其中該驅動電路的該些p型電晶體包含：一第二P型電晶體，包含一第一端、一第二端以及一控制端，該第二P型電晶體的該第一端用以接收一第一驅動電壓，該第二P型電晶體的該控制端耦接該第二節點；以及一第三P型電晶體，包含一第一端、一第二端以及一控制端，該第三P型電晶體的該第一端耦接該該第二P型電晶體的該第二端於一第三節點，該第三P型電晶體的該第二端耦接該發光單元以及該重置電路，該第三P型電晶體的該控制端用以接收該發光訊號。
8. 如請求項7所述之顯示面板，其中該重置電路包含：一第二N型電晶體，包含一第一端、一第二端以及一控制端，該第二N型電晶體的該第一端耦接驅動電路以及該發光單元，該第二N型電晶體的該第二端用以接收該第二驅動電壓，該第二N型電晶體的該控制端用以接收該發光訊號。
9. 如請求項7所述之顯示面板，其中該補償電路包含：一第三N型電晶體，包含一第一端、一第二端以及一控制端，該第三N型電晶體的該第一端耦接該第二節點，該第三N型電晶體的該第二端用以接收該第二驅動電壓，該第三N型電晶體的該控制端用以接收該些控制訊號中的一第一閘極訊號；以及一第四N型電晶體，包含一第一端、一第二端以及一控制端，該第四N型電晶體的該第一端耦接該第三N型電晶體的該第一端，該第四N型電晶體的該第二端耦接該第三節點，該第四N型電晶體的該控制端用以接收該些控制訊號中的一第二閘極訊號。
10. 如請求項9所述之顯示面板，其中該第三N型電晶體以及該第四N型電晶體為氧化物電晶體。

Images